DE2460225B2 - Schreib-lese-verstaerker - Google Patents
Schreib-lese-verstaerkerInfo
- Publication number
- DE2460225B2 DE2460225B2 DE19742460225 DE2460225A DE2460225B2 DE 2460225 B2 DE2460225 B2 DE 2460225B2 DE 19742460225 DE19742460225 DE 19742460225 DE 2460225 A DE2460225 A DE 2460225A DE 2460225 B2 DE2460225 B2 DE 2460225B2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- amplifier
- write
- voltage
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Static Random-Access Memory (AREA)
Description
35
Die Erfindung betrifft einen Schreib-Lese-Verstärker nach dem Oberbegriff des Anspruchs 1.
Ein derartiger Schreib-Lese-Verstärker ist aus der US-PS 35 38 348 bekannt. Integrierte bipolare Speichersysteme
in Form von Lese-Schreib-Speichern sind für Rechner mit hoher Rechengeschwindigkeit weit verbreitet.
Die wesentliche Anforderung an solche bipolare Speicher ist die hohe Rechengeschwindigkeit bei
verhältnismäßig geringen Kosten, da diese Speicher zwischen die mit hoher Rechengeschwindigkeit arbeitenden
arithmetischen Stufen der Digitalrechner und die langsamer arbeitenden Hauptspeicher geschaltet werden.
Diese Hauptspeicher müssen in der Lage sein, mit verhältnismäßig geringen Speicherkosten verhältnismäßig
große Mengen an Programminformationen und Dateninformationen aufzunehmen.
Der bekannte Schreib-Lese-Verstärker verwendet die Wechselwirkung zwischen der internen Kollektorknotenspannung
der ausgewählten Flip-Flop-Speicherzelle und einer Bezugs-Schwellspannung, die außerhalb
der Flip-Flop-Speicherzelle erzeugt wird, um den Schaltzustand paarweise als Differenzschaltung betriebener
Transistoren im Abtastverstärkerteil des Schreib-Lese-Verstärkers einzustellen und ausgangsseitig eine
Differenzspannung als Abtastspannung zu liefern. Der &o
Hauptnachteil eines solchen Schreib-Lese-Verstärkers besteht darin, daß die Bezugs-Schwellenspannung
derart ausgewählt werden muß, daß sie zwischen den beiden Kollcktorknotenspannungen der ausgewählten
Flip-Flop-Spcicherzclle liegt. Das Verhältnis zwischen ^
der Amplitude der Kollektordifferenzspannung der Speicherzelle und der Bezugsspannung muß derart sein,
daß die Transistor-Basisspannung der eingeschalteten
Seite der Flip-Flop-Speicherzelle um einen solchen Betrag größer ist als die Bezugsschwellspannung, der
ausreicht, um die Umschaltung sicherzustellen. Ferner muß die Bezugsschwellenspannung um einen entsprechenden
Betrag größer als die Transistor-Basisspannung auf der abgeschalteten Seite der Flip-Flop-Speicherzelle
sein. Dies bedeutet, daß die Amplitude der Kollektordifferenzspannung der Speicherzelle zumindest
das Zweifache der für die Umschaltung erforderlichen Spannung sein muß. Überdies muß die Amplitude
der Kollektordifferenzspannung der Speicherzelle noch um einen Betrag größer sein, der für die Kompensation
der Toleranzänderungen der Kollektorspannungen der Speicherzelle ausreicht. Diese Toleranzänderungen sind
hauptsächlich von den Toleranzen der Lastwiderstände der Speicherzelle ausgelöst. Um die Toleranzeinflüsse
durch die Lastwiderstände zu verringern, ist es nötig, wegen der sich aus der photo-lithographischen Technik
ergebenden Grenzen die physikalische Abmessung der Widerstände zu vergrößern. Dadurch wird die Anzahl
der auf einem Halbleiterplättchen unterzubringenden Speicherzellen verringert bzw. eine Vergrößerung der
Halbleiterplättchen verursacht, womit sich auch die Kosten pro Speichereinheit vergrößern. Aus diesen
größeren Abmessungen leiten sich auch größere parasitäre Kapazitäten ab. Die Notwendigkeit, die
Amplitude der Differenz der Spannungen zwischen den Kollektoren der Flip-Flop-Speicherzellen zu vergrößern,
löst auch eine Vergrößerung der Zeitkonstante der Speicherzelle aus, womit die für die Umschaltung
der Speicherzelle beim Schreibvorgang notwendige Zeit vergrößert wird.
Der Erfindung liegt die Aufgabe zugrunde, einen Schreib-Lese-Verstärker für Speicherzellen zu schaffen,
der eine Verringerung der Toleranzen und der physikalischen Abmessung der Komponenten möglich
macht, die zusammen mit den bipolaren Speicherzellen verwendet werden. Ferner soll durch geeignetes
Maßnehmen erreicht werden, daß die Bezugsschwellenspannung nicht mehr extern erzeugt und den Flip-Flop-Speicherzellen
zugeführt werden muß.
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß im Ausgangskreis des ersten und des zweiten
Verstärkerteils jeweils ein erster und ein zweiter Ausgangstransistor angeordnet ist, dessen Basis jeweils
mit dem Ausgang des ersten bzw. zweiten Verstärkerteils verbunden ist und dessen Emitter jeweils mit der
Basis des ersten bzw. zweiten Transistors im entsprechenden Verstärkerteil verbunden ist, daß der Emitter
des ersten und des zweiten Ausgangstransistors jeweils mit dem Ausgang des zweiten bzw. ersten Treibers
verbunden ist und daß die Emitter der Schreibtransistoren jeweils mit dem Eingang des ersten bzw. zweiten
Verstärkerteils verbunden sind.
Durch die Erfindung wird ein vorteilhafter Schreib-Lese-Verstärker
für bipolare Speicherzellen geschaffen, die kreuzweise gekoppelte Verstärkerstufen aufweisen,
die im Zusammenwirken mit der eingeschalteten Seite einer ausgewählten Flip-Flop-Speicherzelle abwechselnd
als Verstärker mit der Verstärkung 1 wirken, bezogen auf die entsprechende Reihenauswahlspannung.
Der Schreib-Lese-Verstärker verwendet eine Rückkopplung interner Spannungen der Flip-Flop-Speicherzelle,
um den Einstellzustand abzutasten. Bei einer bevorzugten Ausgestaltung sind zwei Verslärkerabschnitte
mit der Verstärkung 1 vorgesehen und derart kreuzweise gekoppelt, daß jeder Spannungsabfall am
Kollektor-Lastwiderstand der ausgewählten Flip-Flop-
Speicherzelle auf eine Spannung reduziert wird, die dem
Wert entspricht, der für die Einstellung des Schaltzustandes der in Differenzschaltung betriebenen Transistorpaare
benötigt wird.
Die Erfindung wird in einem Schreib-Lese-Verstärker für bipolare Speicherzellen verwirklicht, welcher einen
ersten Verstärkerteil umfaßt, dessen Ausgangsknotenpunkt mit dem Eingangsknotenpunkt eines ersten
Ansteuerkreises in Form eines Emitterfolgers verbünde 1 ist. Ferner umfaßt dieser Schreib-Lese-Verstärker
einen zweiten Verstärkerteil, dessen Ausgangsschaltung einen zweiten Emitterfolger umfaßt. Dieser erste und
zweite Verstärkerteil enthalten Eingangsstufen, die mit den Lese-Schreibleitungen entsprechend verbunden
sind, die für eine Spalte der Flip-Flop-Speicherzellen gemeinsam Verwendung finden. Die Zeilenauswahlschaltung
für die ausgewählte Zeile, die eingeschaltete Seite der ausgewählten Flip-Flop-Speicherzelle und die
Eingangsschaltung des zugeordneten Versiärkerteils stellen einen Verstärker mit der Verstärkung 1 dar, der
an einem Knotenpunkt die Basisknotenspannung der eingeschalteten Seite der ausgewählten Flip-Flop-Speicherzelle
erzeugt. Damit wird eine extern erzeugte Bezugsschwellenspannung nicht mehr benötigt, da der
andere Verstärkerteil an seinem Ausgang eine wesentlieh geringere Spannung liefert, die durch die Schaltkreiskomponenten
außerhalb der Speicherzelle bestimmt wird. Eine Schreibschaltung ist an die Eingangsstufe des ersten und zweiten Verstärkertsils angekoppelt
und bewirkt, daß der durch die Einschaltseite der Flip-Flop-Speicherzelle geführte Strom auf den danebenliegenden
Verstärkerteil mit der Verstärkung 1 geschaltet wird, der eine Umschaltung bewirkt, die über
den Ansteuerkreis auf den Eingang des anderen Verstärkerteils gekoppelt wird. Dadurch wird die
Spannung auf der anderen Lese-Schreibleitung verringert und der andere Schalttransistor der Flip-Flop-Speicherzelle
eingeschaltet.
Die Erfindung wird anhand der nachfolgenden Beschreibung eines Ausführungsbeispieles in Verbindung
mit dem Anspruch und der Zeichnung näher erläutert. Es zeigt
F i g. 1 das schematische Schaltbild eines Verstärkers mit der Verstärkung 1, der zur Beschreibung der
Wirkungsweise eines Schreib-Less-Verstärkers und der damit verbundenen Teile einer Flip-Flop-Speicherzelle
dient.
Fig. 2 das Schaltbild eines Schreib-Lese-Verstärkers
und einer zugeordneten ausgewählten Flip-Flop-Speicherzelle, die von dem Schreib-Lese-Verstärker
abgetastet und gesteuert wird.
Die Schaltung gemäß F i g. 1 findet zur Beschreibung der Wirkungsweise von Teilen des Schreib-Lese-Verstärkers
gemäß Fig. 2 während des Lesevorgangs Verwendung und wird nachfolgend näher erläutert.
In der Fig. 2 ist das Schaltbild eines Schreib-Lese-Verstärkers
dargestellt, wie er als bevorzugte Ausführungsform der Erfindung Verwendung findet. Diese
Schaltung ist ein Teil eines bipolaren Speichersystems 40, welches eine Vielzahl von bipolaren Lese-Schrclb-Speicherzellen
44 und 46 umfaßt, die an zwei Lese-Schreibleitungen 48 und 50 liegen. Eine Vielzahl
von Spalten von Speicherzellen, die weiteren Lese-Schreibleitungspaaren
120 und 122 zugeordnet sein können, können ebenfalls mit dem Schreib-Lese-Vcrstärker
42 gekoppelt sein.
Der Aufbau der Speicherzellen 44 und 46 ist bekannt,
jedoch wird er zur Erleichterung der Beschreibung der Wirkungsweise des Schreib-Lese-Verstärkers 42 gemäß
der Erfindung in Verbindung mit der Abtastung des Speicherzustandes der Speicherzellen und des Einschreibens
neuer Informationen diskutiert.
Die Speicherzelle 44 umfaßt zwei kreuzgekoppelte Transistoren 62 und 64, deren miteinander verbundene
Emitter an einer Stromquelle 78 liegen. An diese Stromquelle sind auch andere Speicherzellen derselben
Zeile, welche nicht dargestellt sind, angeschlossen. Die Basis des Transistors 62 ist mit dein Kollektor des
Transistors 64 verbunden, wogegen die Basis des Transistors 64 am Kollektor des Transistors 62 liegt. Ein
Ansteuerungstransistor 66 ist üblicherweise in derselben isolierten epitaktischen Zone wie der Transistor 62
ausgebildet. Beide haben einen gemeinsamen Kollektor. Dasselbe gilt auch für die Basisbereiche der Transistoren
62 und 66, die gemeinsam betrieben werden. Die Transistoren 62 und 66 können auch als ein einziger
Transistor mit zweifache/n Emitter betrachtet werden.
Die Kollektoren der Transistoren 62 und 66 sind mit einem Lastwiderstand 70 verbunden, der mit seinem
anderen Ende an eine Zeilenauswahlleitung 52 angeschlossen ist, die ihrerseits wieder mit dem Emitter des
Zeilenauswahltransistors 54 verbunden ist. Die Basis dieses Zeilenauswahltransistors 54 ist mit einer nicht
dargestellten Zeilenauswahlschaltung verbunden, die an die Klemme 59 angeschlossen ist. Entsprechend ist der
zweite Ansteuertransistor 68 ausgebildet, so daß er mit dem Transistor 64 den Basisbereich und den Kollektorbereich
teilt. Ein zweiter Lastwiderstand 72 ist zwischen den Kollektor der Transistoren 64 und 68 und die
Zeilenauswahlleitung 52 geschaltet. Der Emitter des Ansteuertransistors 66 ist mit der Lese-Schreibleitung
48 verbunden, wogegen der Emitter des Ansteuertransistors 48 an der Lese-Schreibleitung 50 liegt. Dioden 74
und 76, die vorzugsweise aus Schottky-Dioden bestehen, können parallel zu den Lastwiderständen 70 und 72
geschaltet sein, um die Funktionsgeschwindigkeit der Schaltung wie nachfolgend erläutert wird zu verbessern.
Der Schreib-Lese-Verstärker 42 umfaßt einen ersten Verstärkerteii mit den Transistoren 84 und 88 und einem
Lastwiderstand 86 sowie einen ersten Treiberteil, einen Emitterfolger, mit einem Transistor 92 und mit einem
Widerstand 94. Die andere Seite des Schreib-Lese-Verstärkers 42 umfaßt einen zweiten Verstärkerteil mit den
Transistoren 100 und 106 und einem Lastwiderstand 102 sowie eine zweite Treiberschaltung mit einem Transistor
108 und einem Widerstand UO, die ebenfalls als Emitterfolger wirksam sind.
Der Schreibtreiber für die binäre Odes Schreib-Lese-Verstärkers
42 umfaßt einen Transistor % in Verbindung mit dem ersten Verstärker- und Treiberteil. Der
Emitter des Transistors 84 ist mit der Lese-Schreibleitung 48 verbunden, wogegen die Basis mit den Emittern
der Transistoren 88, 96 und 103 und der Kollektor mit dem Ausgangsknotenpunkt 90, dem Widerstand 86 und
der Basis der Transistoren 88 und 92 verbunden ist. Die andere Seite des Lastwiderstandes 86 ist mit der
Versorgungsspannung VVcüber die Klemme 56 verbunden.
Die Kollektoren der Transistoren 88, 92 und % liegen ebenfalls an der Klemme 56. Die Basis des
Transistors % ist mit der Schreibleitung 98 für die binäre O verbunden. Der Transistor 100 des zweiten
Vcrstärkerteils ist mit seinem Emitter an die Lese-Schreibleitung 50 und mit seiner Basis an den Emitter
des Transistors 92, den Emitter des Transistors 10b und den Emitter des Transistors 112 angeschlossen. Der
Kollektor des Transistors 100 ist mildem Ausgangskno-
tenpunkt 104, dem Lastwiderstand 102, der Basis der
Transistoren 106 und 108 verbunden. Die Kollektoren der Transistoren 106, 108 und 112 sind über die Klemme
56 an die Versorgungsspannung Vtc angeschlossen. Der
Schreibtransistor 112 für die binäre 1 ist mit seiner Basis
an die Schrciblcitung 114 für die binäre 1 angeschlossen.
Die Widerstände 94 und 110 liegen als Emitterfolgen-Widerstände
zwischen den Emittern der Transistoren 92 und 108 und einer Klemme 124, an der das Potential
Via: wirksam ist. Der Schrcib-Lese-Verstärker 42 kann
an eine Vielzahl von Spalten der Speicherzellen angeschlossen werden. Jedoch wirkt er nur mit einer
bestimmten ausgewählten Spalte der Speicherzellen beim Abtasten von Information oder Einschreiben von
Information zusammen, wobei jeweils nur eine Zeile zu einem gegebenen Zeitpunkt bei dieser Spalte ausgewählt
wird. Die Spalte wird mit Hilfe der Stromquellen 150 und 51 ausgewählt, die die Spaltenauswählschaltung
darstellen. Eine gegebene Zeile wird durch das Anlegen einer geeigneten Zeilenauswahlspannung an einen der
Transistoren 54, 60 usw. ausgewählt. Ein zusätzliches Schalttransistorpaar mit den Transistoren 116 und 118
ist in der Zeichnung dargestellt, deren Basis gemeinsam mit der Basis des Transistors 84 bzw. 100 ausgebildet ist
und deren Kollektor ebenfalls durch je einen gemeinsamen Kollektorbereich gebildet wird. Der Emitter des
Transistors 116 ist mit der Lese-Schreibleitung 120 verbunden, wogegen der Emitter des Transistors 118 an
der Lese-Schreibleitung 122 liegt. Diese Lese-Schreiblcitungen 120 und 122 sind an separate Spalten von nicht
dargestellten Speicherzellen angeschlossen. In entsprechender Weise können weitere Lese-Schreibtransistoren
parallel zu den Transistoren 84 und 100 geschaltet sein, wodurch weitere Spalten von Speicherzellen durch
den Schreib-Lese-Verstärker 42 bedient werden.
Die Wirkungsweise des Schreib-Lese-Verstärkers der vorliegenden Erfindung wird in Verbindung mit dem
Verstärker gemäß Fig. 1 erläutert. Diese Schaltung stellt einen Verstärker mit der Verstärkung 1 dar, d. h.
eine Spannungsfolgerschaltung. Die Ausgangsspannung Vo an der Ausgangsklemme 32 folgt der Eingangsspannung
V1n an der Klemme 20, wenn V1n zwischen der
Versorgungsspannung Vcc-IR liegt, wobei R der
Widerstandswert des Widerstandes 22 und /der durch die Stromquelle 16 fließende Strom ist. Die Wirkungsweise
der Schaltung gemäß Fig. 1 ist wie folgt: Der Strom /von der Stromquelle 16 wird in zwei Stromwege
aufgespaltet, wobei der eine die Transistoren 12 und 18 und der andere den Transistor 14 und den Widerstand
22 umfaßt. Solange die Transistoren 18, 12 und 14 eingeschaltet sind, befindet sich der gemeinsame
Emitter der cmittcrgekoppelten Transistoren 12 und 14 auf einem Potential, das gleich der Spannung V1n ist,
vermindert um die Emitter-Basisspannungsabfälle der Transistoren 18 und 12. Die Ausgangsspannung V() an
der Klemme 32 ist gleich diesem Potential, plus der Emitter-Basisspannungsabfälle der Transistoren 14 und
24. Damit ist V(> näherungsweise gleich V1n.
Dieser Zustand herrscht, solange V1n größer ais
Vc-IR ist, d. h.als eine Spannung, bei der der Transistor
18 abgeschaltet wird und der gesamte Strom /über den Stromweg mit dem Transistor 14 und dem Widerstand
22 fließt.
Wenn der als Diode geschaltete Transistor 12 in der Fig. 1 durch die Einschaltseite einer Flip-Flop-Spcicherzelle
ersetzt wird und wenn zwei derartige Schaltungen kreuzweise gekoppelt werden, ergibt sich
eine Schaltung, die der Schaltung gemäß F i g. 2 entspricht, so daß der gespeicherte Zustand dci
Flip-Flop-Speicherzelle festgestellt bzw. geändert wer den kann.
In der Schaltung gemäß Fig. 2 liegt die Basis de;
Transistors 84 auf derselben Spannung wie die Basis dei Einschaltscite der Flip-Flop-Speicherzelle 44, so daß dk
Ausgangsspannung VOi an der Klemme 90 etwa gleich
der Zeilenauswahlspannung ist, die an der Klemme 5? wirksam ist. Dieser Teil der Schaltung arbeitet ir
ίο derselben Weise wie der Verstärker 10 gemäß Fig. 1
mit der Verstärkung 1. Durch das Anlegen der an dei Basis des Transistors 84 wirksamen Spannung über der
Emitterfolger mit dem Transistor 92 und derr Widerstand 94 an die Basis des Transistors 100 entsteh!
eine Differenzschaltung aus dem Abschalttransistor 68 der Flip-Flop-Speicherzelle 44 und dem Transistor 100
Es wird für die Beschreibung davon ausgegangen, daC die Flip-Flop-Speicherzelle 44 einen logischen Schaltzustand
einnimmt, in welchem die Transistoren 62 und 6t eingeschaltet und die Transistoren 64 und 68 abgeschaltet
sind. Die Basis des Transistors 100 ist stärker positiv als die Basis des abgeschalteten Transistros 68, und zwai
näherungsweise um die Basisdifferenzspannung dei Flip-Flop-Speicherzelle, die sich an dem Lastwiderstanc
70 ausbildet, so daß der Transistor 100 den Strom / au: der Lese-Schreibleitung durch die Quelle 51 derar
zieht, daß die Ausgangsspannung V02 gleich Va-IR ist
wobei /?den Widerstandswert der Widerstände 86 unc 102 darstellt. Der Speicherzustand der Flip-Flop
Speicherzelle 44 wird durch die Differenzspannunf repräsentiert, die sich aus VOi-Ve» ergibt und gleich
V55- Vcc-IR ist, wobei V55 die Zeilenauswahlspannung ar
der Klemme 59 ist. Es sei bemerkt, daß die Basisdifferenzspannung, welche sich am Lastwiderstanc
70 aufbauen muß, nur groß genug sein muß, um ein ir Differenzschaltung angeordnetes Transistorpaar umzu
schalten.
Der Speicherzustand der Flip-Flop-Speicherzelle 5<
kann mit Hilfe eines Schreib-Lese-Verstärkcrs gc
steuert werden. Wenn die Basis des Transistors 84 durch die an die Klemme 98 angelegte Schreibspannung füi
die binäre ο stärker positiv angesteuert wird als die Basis des eingeschalteten Transistors 66 der Flip-Flop
Speicherzelle 44, wird die Wirkungsweise der Schaltung
als Spannungsfolger unterbrochen und eine Differenz schaltung hergestellt, die aus dem Transistor 66, dei
Flip-Flop-Speicherzelle und dem Transistor 84 besteht Die Basis des Transistors 84 liegt auf einem stärke:
positiven Potential, so daß der Transistor 84 der Lese-Schreibstrom / durch die Stromquelle 150 zieht
Die Ausgangsspannung der ersten Verstärkerstufe ar der Klemme 90 fällt ab. Diesem Spannungsabfall folg
die Basisspannung des Transistors 100. Nun wird vor dem Transistor 100 eine Differenzschaltung zusamme!
v, mit dem abgeschalteten Transistor 68 der Flip-Mop
Speicherzelle 44 gebildet und, wenn die Basisspannun^ am Transistor 100 unter die Basisspannung an
Transistor 68 abfällt, beginnt dieser den Leseschreib
strom /über die Stromquelle 51 zu führen, womit eint
wi Umschaltung des Bctricbszustandes der Flip-Flop
Speicherzelle 44 ausgelöst wird. Die Ausgangsspannun^
an der Klemme 104 steigt an und folgt der an dii
Klemme 59 angelegten Zeilenauswahlspannung.
Der Schreib-Lese-Verstärker gemäß der Erfindung
-., verwendet die Rückkopplungswirkung der internet
Differenzspannungen einer Flip-Flop-Speieherzcllc, urr
den Speicherzustand abzutasten. Diese Differenzrück kopplung ermöglicht die Abtastung des Spcicherzustun
des der Flip-Flop-Spcicherzelle, ohne die Verwendung
irgendwelcher festliegender Bezugsspannungen, die
außerhalb der Flip-Flop-Speicher/.eile erzeugt werden.
Sie ermöglicht auch den Spannungsabfall am Kollektorlastwiderstand der ausgewählten Flip-Flop-Speicherzelle
auf den Wert zu reduzieren, der benötigt wird, um ein in Diiferenzschaltung geschaltetes Transistorpaar umzuschalten.
Sowohl die Toleranzen als auch die physikalische Abmessung der Lasiwiderstande für die
Speicherzellen lassen sich dadurch reduzieren, was eine Vergrößerung der Speicherzcllendichte möglieh macht.
Die Verringerung der Kapazität an den Kollektoranschlüssen der Speicherzellen aufgrund der verringerten
physikalischen Größe und die Verringerung der benötigten Differenzspannung führt auch dazu, daß die
Geschwindigkeit für das Einschreiben neuer Informationen in die Speicherzelle wesentlich erhöht werden kann.
Hierzu 1 Blatt Zeichnungen
709 M5/37B
Claims (1)
- Patentanspruch:Schreib-Lese-Verstärker für eine Speicherzelle zur Speicherung digitaler Binär-Zeichen m lern ersten Verstärkerteil, welcher einen ersten ■ ransistor und einen ersten Widerstand aufweist, und mit einem zweiten Verstärkerteil, welcher einen zweiten Transistor und einen zweiten Widerstand aufweist, wobei die Emitter des ersten und des zweiten Transistors jeweils mit einer Leseleitung verbunden sind, wobei weiterhin ein erster Treiber für den ersten Verstärkerteil und ein zweiter Treiber für den zweiten Verstärkerteil vorhanden sind und wobei Schreibtransistoren in beiden Verstärkerteilen vorhanden sind, dadurch gekennzeichnet, daß im Ausgangskreis des ersten und des zweiten Verstärkerteils jeweils ein erster und ein zweiter Ausgangstransistor (88 bzw. 106) angeordnet ist, dessen Basis jeweils mit dem Ausgang des ersten bzw. zweiten Verstärkerteils verbunden ist und dessen Emitter jeweils mit der Basis des ersten bzw. zweiten Transistors (84 bzw. 100) im entsprechenden Verstärkerteil verbunden ist, daß der Emitter des ersten und des zweiten Ausgangstransistors (88 bzw. 106) jeweils mit dem Ausgang (Emitter von Transistor 108 bzw. Emitter von Transistor 92) des zweiten bzw. ersten Treibers (108, 110 bzw. 92, 94) verbunden ist und daß die Emitter der Schreibtransistoren (96, 112) jeweils mit dem Eingang des ersten bzw. zweiten Verstärkerteils (84, 86 bzw. 100, 102) verbunden sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US428153A US3919566A (en) | 1973-12-26 | 1973-12-26 | Sense-write circuit for bipolar integrated circuit ram |
US05/595,241 US3973246A (en) | 1973-12-26 | 1975-07-11 | Sense-write circuit for bipolar integrated circuit ram |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2460225A1 DE2460225A1 (de) | 1975-07-03 |
DE2460225B2 true DE2460225B2 (de) | 1977-11-10 |
DE2460225C3 DE2460225C3 (de) | 1978-07-06 |
Family
ID=27027646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2460225A Expired DE2460225C3 (de) | 1973-12-26 | 1974-12-19 | Schreib-Lese-Verstärker |
Country Status (5)
Country | Link |
---|---|
US (2) | US3919566A (de) |
JP (1) | JPS5415382B2 (de) |
DE (1) | DE2460225C3 (de) |
FR (1) | FR2256500B1 (de) |
GB (1) | GB1473243A (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3967252A (en) * | 1974-10-03 | 1976-06-29 | Mostek Corporation | Sense AMP for random access memory |
GB1565146A (en) * | 1976-08-16 | 1980-04-16 | Fairchild Camera Instr Co | Random access momory cells |
US4099264A (en) * | 1976-10-28 | 1978-07-04 | Sperry Rand Corporation | Non-destructive interrogation control circuit for a variable threshold FET memory |
US4099070A (en) * | 1976-11-26 | 1978-07-04 | Motorola, Inc. | Sense-write circuit for random access memory |
US4125877A (en) * | 1976-11-26 | 1978-11-14 | Motorola, Inc. | Dual port random access memory storage cell |
DE2739283A1 (de) * | 1977-08-31 | 1979-03-15 | Siemens Ag | Integrierbare halbleiterspeicherzelle |
US4127899A (en) * | 1977-12-05 | 1978-11-28 | International Business Machines Corporation | Self-quenching memory cell |
US4308595A (en) * | 1979-12-19 | 1981-12-29 | International Business Machines Corporation | Array driver |
DE3033174C2 (de) * | 1980-09-03 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Leseverstärker für einen Bipolar-Speicherbaustein |
JPS6047666B2 (ja) * | 1981-01-29 | 1985-10-23 | 富士通株式会社 | 半導体記憶装置の書込み方式 |
DE3227121A1 (de) * | 1982-07-20 | 1984-01-26 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum lesen bipolarer speicherzellen |
US4596002A (en) * | 1984-06-25 | 1986-06-17 | International Business Machines Corporation | Random access memory RAM employing complementary transistor switch (CTS) memory cells |
US4578779A (en) * | 1984-06-25 | 1986-03-25 | International Business Machines Corporation | Voltage mode operation scheme for bipolar arrays |
US4598390A (en) * | 1984-06-25 | 1986-07-01 | International Business Machines Corporation | Random access memory RAM employing complementary transistor switch (CTS) memory cells |
DE3684214D1 (de) * | 1985-09-30 | 1992-04-16 | Honeywell Inc | Strahlungsfeste speicherzelle. |
US4922455A (en) * | 1987-09-08 | 1990-05-01 | International Business Machines Corporation | Memory cell with active device for saturation capacitance discharge prior to writing |
US6643736B1 (en) * | 2000-08-29 | 2003-11-04 | Arm Limited | Scratch pad memories |
US7561484B2 (en) * | 2007-12-13 | 2009-07-14 | Spansion Llc | Reference-free sampled sensing |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3317750A (en) * | 1964-04-30 | 1967-05-02 | Motorola Inc | Tapped emitter flip-flop |
US3292014A (en) * | 1965-01-11 | 1966-12-13 | Hewlett Packard Co | Logic circuit having inductive elements to improve switching speed |
US3540005A (en) * | 1967-06-07 | 1970-11-10 | Gen Electric | Diode coupled read and write circuits for flip-flop memory |
US3538348A (en) * | 1967-07-10 | 1970-11-03 | Motorola Inc | Sense-write circuits for coupling current mode logic circuits to saturating type memory cells |
US3703709A (en) * | 1969-05-24 | 1972-11-21 | Nippon Electric Co | High speed associative memory circuits |
US3760194A (en) * | 1972-01-31 | 1973-09-18 | Advanced Mamory Systems | High speed sense amplifier |
-
1973
- 1973-12-26 US US428153A patent/US3919566A/en not_active Expired - Lifetime
-
1974
- 1974-11-07 GB GB4823674A patent/GB1473243A/en not_active Expired
- 1974-12-09 FR FR7440280A patent/FR2256500B1/fr not_active Expired
- 1974-12-19 DE DE2460225A patent/DE2460225C3/de not_active Expired
- 1974-12-25 JP JP754199A patent/JPS5415382B2/ja not_active Expired
-
1975
- 1975-07-11 US US05/595,241 patent/US3973246A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2256500A1 (de) | 1975-07-25 |
JPS5415382B2 (de) | 1979-06-14 |
US3973246A (en) | 1976-08-03 |
DE2460225C3 (de) | 1978-07-06 |
DE2460225A1 (de) | 1975-07-03 |
US3919566A (en) | 1975-11-11 |
GB1473243A (en) | 1977-05-11 |
FR2256500B1 (de) | 1979-03-23 |
JPS5099052A (de) | 1975-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2460225C3 (de) | Schreib-Lese-Verstärker | |
DE1045450B (de) | Verschiebespeicher mit Transistoren | |
DE1295647B (de) | Logische Schaltung mit einem mehrere Eingaenge aufweisenden Dioden-Eingangsgatter | |
DE2925925C2 (de) | Informationsspeicher | |
DE3587924T2 (de) | Schaltung zur Beschleunigung des Hoch-Tief-Überganges für TTL-Gatter. | |
DE2558489C3 (de) | ||
DE2828325A1 (de) | Emittergekoppelte logikstufe | |
DE2821231B1 (de) | Master-Slave-Flipflop in Stromschalter-Technik | |
DE2518861C3 (de) | Nichtsättigende Logikschaltung | |
DE2657293A1 (de) | Transistorschaltung | |
DE2828147C2 (de) | Pufferverstärker | |
DE2008065A1 (de) | Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren | |
DE2129166A1 (de) | Halbleiterspeicher | |
DE1035942B (de) | Koinzidenz-Schaltkreise mit Transistoren | |
DE3615383A1 (de) | Eine schaltung zur verschiebung des eingangspegels eines digital-analog-wandlers | |
DE3407800C2 (de) | ||
DE3602551C2 (de) | Operationsverstärker | |
DE1153415B (de) | Bistabile Kippstufe mit Vorspannschaltung | |
DE3853182T2 (de) | Speicherzelle mit gesättigtem schnellem Schreiben. | |
DE3032675C2 (de) | Tonfrequenz-Leistungsverstärker-Schaltung. | |
DE2152706B2 (de) | Monolithischer integrierter halbleiterspeicher fuer binaere daten | |
EP0057239A1 (de) | Monolithisch integrierte Gegentakt-Treiberschaltung | |
DE1168676B (de) | Pegelhaltungs-Schaltung | |
DE2000401B2 (de) | Schaltungsanordnung zur umsetzung von signalspannungen aus schaltkreisen mit in der saettigung betriebenen transistoren in solche fuer schaltkreise, in denen die saettigung vermieden ist | |
DE2855342A1 (de) | Speicherschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |