JPS62104314A - レベル変換回路 - Google Patents

レベル変換回路

Info

Publication number
JPS62104314A
JPS62104314A JP60245404A JP24540485A JPS62104314A JP S62104314 A JPS62104314 A JP S62104314A JP 60245404 A JP60245404 A JP 60245404A JP 24540485 A JP24540485 A JP 24540485A JP S62104314 A JPS62104314 A JP S62104314A
Authority
JP
Japan
Prior art keywords
diode
level
input
diodes
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60245404A
Other languages
English (en)
Other versions
JPH0763139B2 (ja
Inventor
Koji Matsumoto
浩二 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60245404A priority Critical patent/JPH0763139B2/ja
Priority to US06/925,577 priority patent/US4698527A/en
Priority to DE19863637095 priority patent/DE3637095A1/de
Publication of JPS62104314A publication Critical patent/JPS62104314A/ja
Publication of JPH0763139B2 publication Critical patent/JPH0763139B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＴＴＬレベルの信号を、ＥＣＬレベルの信号に
変換するＴＴＬ−ＥＣＬレベル変換回路に関する。
〔従来の技術〕
従来ＴＴＬレベルからＥＣＬレベルへの変換回路は第３
図に示したものが知られている。入力部（Ｌ）レベル時
には正電源ｖｃｃより抵抗列Ｒ，，Ｒ，。
入力部ダイオードＤ、を通して入力端子ＩＮへ規格（Ｉ
　ＩＬ）を満たす電流が流れる。抵抗Ｒ２とダイオード
Ｄ、の接続点にトランジスタＱ、のベース電位を接続し
、ダイオード列Ｄｔ　＋　ＤＩ　＋抵抗Ｒ３及び定電流
源ＩＣ８１の直列接続でレベルシフトを行う。さらにエ
ミッタホロワＱ８、差動回路を通してＥＣＬのＬレベル
に変換する。ＧＮＤに接続されたダイオードＤ、、Ｄ、
、Ｄ４．）ランジスタＱ１と入力部ダイオードＤ１で決
定される閾電圧を越えて入力信号が［（ｆ（）レベルに
なると、入力部ダイオードＤ１はＯＦＦし、クランプさ
れたＨＩレベルがシフトされてＥＣＬのＨレベル出力が
得られる。
抵抗とダイオードによｌ工り電流を制限する方式は構成
が容易であシ、ダイオード・抵抗列と定電流源を直列接
続することでレベルシフトを行う方式はレベルシフト量
を一定に保ち安定している点で秀れている。
〔発明が解決しようとする問題点〕
上述したＴＴＬ−ＥＣＬレベル変換回路は、入力部ダイ
オードＤ１の７ノードがトランジスタＱ１のベースに接
続されダイオード列を通じてＧＮＤに接続されていたた
めＧＮＤに対するインピーダンスが高い。このため、入
力信号ｒｉｓｅ時の過渡状態において、入力部ダイオー
ドＤ、の寄生容量による放電電流はトランジスタＱ１の
ベースをＡｆｉＧＮＤに流れるため過渡状態の収束時間
が長く、遅延時間が増大する欠点がある。さらに、放電
される電荷量はトランジスタのベース電流だけではまか
ないきれず抵抗Ｒ３を通してトランジスタＱ１のコレク
タからＧＮＤへと流れるため、ベース−コレクタ間が順
バイヤスとなシトランジスタが飽和する場合をも生じる
。
本発明の目的は従来技術の欠点を補完し、トランジスタ
が飽和することなく、遅延時間の小さいＴＴＬ−ＥＣＬ
レベル変換回路を提供することにある。
〔問題点を解決するための手段〕
前記目的を達成する為、本発明のＴＴＬ　−ＥＣＬレベ
ル変換回路は第一の抵抗と第一の頭方向に接続されたダ
イオード列が第一の正電源と接地電位間に直列接続され
ている。入力端子へは一個のダイオードが第一の抵抗と
第一のダイオード列の接続点から分岐し、同分岐点よシ
第一のトランジスタがベース電位として信号レベルを取
シ出し、第二の順方向にバイヤスされたダイオード列及
び第一の定電流源とともに第一の正電源から第一〇負電
源間に直列接続することでレベルシフトを実施し、加え
てコレクタは接地電位、ベースは第一の基準電位に接続
された第二のトランジスタのエミッタと第二のダイオー
ド列最下位電位のカソードに接続することでり、レベル
クランプを実施する。
加えて、同接続点よシベース電位を取シ出し、ＥＣＬレ
ベルの調整を行う差動回路の三部構成を有し、第一及び
第二のダイオード列中のダイオードの個数を増減するこ
とでＴＴＬ入力レベル電圧も調整することが可能な特徴
を有している。
即ち、第一のダイオード列を通じて、入力信号立上りの
時の寄生容量による放電電流はＧＮＤに流れ、トランジ
スタＱ８はベース電位をを得ているだけで過渡電流のパ
ス路となっていないため飽和することもなく、過渡現象
は早く収束し遅延時間は小さい。
〔実施例〕
第１図は本発明の一実施例を示す回路図である。
破線で囲んだ各部の内、ＡはＴＴＬレベルの信号入力部
、Ｂは正電位から負電位へのレベルシフト部、ＣはＥＣ
Ｌのレベル調整を行う差動回路部である。
同図を用いて本発明によるＴＴＬ−ＥＣＬレベル変換回
路を説明する。まずＴＴＬレベルの信号入力部において
は第一のダイオード列と入力部ダイオードＤ、のＶＦ差
によシ閾電圧が決定される。
閾電圧以下の信号すなわち低（Ｌ）レベル信号が入力さ
れると、第一のダイオード列のダイオード群はＯＦＦし
、電流はｖＣＣ→抵抗：Ｒ１→入力部ダイオードＤ１→
入力端子二工Ｎへと流れる。ＩＩＬ規格を満足するため
に （Ｖｃｃ　：正電源電圧、ＶＩＬ：Ｌレベル基準電圧、
ｖＦ二人力部ダイオード印加電圧） を満たす抵抗Ｒ８が使用される。逆に、閾電圧以上の信
号：ＨＩレベルが入力されると、第一のダイオード列は
ＯＮ状態とな多入力部ダイオード：Ｄ、はＯＦＦする。
閾電圧は第二図のごとく第一及び第二のダイオード列の
ダイオードの個数を増減することで、低インピーダンス
路を維持したまま調整することができる。
正電位から負電位へのレベルシフト部においては、抵抗
Ｒ１と第一のダイオード列及び入力部ダイオードＤ８の
共通接続点よシトランジスタのベース電位を取り、第二
のダイオード列、定電流源との直列接続で入力信号が安
定してレベルシフトされる。さらに第一のダイオード列
と第二のダイオード列のダイオードの個数を調整してＨ
レベルは−Ｖ？　に、クランプ用トランジスタＱ、のエ
ミッタと第二のダイオード列最下端のダイオードのカソ
ードを接続することでＬレベルは−（Ｖｒｅｆ＋ＶＦ）
にクランプされる。（Ｖ？　二定電流を流した時のＴｒ
のＶＢｌ！電圧、Ｖｒｅｆ　：基準電圧）レベルシフト
部でシフトされた信号は差動回路に入力され、ＥＣＬの
信号レベルとして調整されて出力される。また、この部
分でインバータ出力に変換することもできる。
入力信号立上シの時の過渡時においては、入力部ダイオ
ードの寄生容量による放電電流は第一のダイオード列に
よる低インピーダンス路を通じてＧＮＤに流れるため、
ダイオードの寄生容量やターン・オフ時間の影響を受け
ず遅延時間は小さい。
入力信号立ち下９時にはＶｃｃ→抵抗Ｒ３→入力部ダイ
オードＤ１→入力端子ＩＮへの電流が流れ、入力信号レ
ベルの変化は入力部ダイオードＤ１→トランジスタＱ１
→第二のダイオード列とシフトされ小さな遅延時間で伝
達される。またトランジスタＱ、は入力部ダイオードＤ
、の寄生容量の放電路になっていないためＤＣ的にはも
ちろんのこと過渡的にも飽和することはない。
〔発明の効果〕
以上説明したように本発明はＴＴＬからＥＣＬへのレベ
ルシフト回路において、入力部の抵抗とダイオードの接
続点と接地電位間に順方向に直列接続したダイオード列
を、レベルシフト用のダイオード列とは別に閾電圧決定
の用途も兼た低インピーダンス路として設置することに
よシ、遅延時間を小さくかつ過渡状態が早く収束して動
作周波数を高くする効果は大きい。
【図面の簡単な説明】
第１図は本発明の第一の実施例であるＴＴＬ−＋ＥＣＬ
へのレベル変換回路の回路接続図。 第２図は第一の実施例よシも高い閾電圧を有するＴ　Ｔ
　Ｌ　−＋　Ｅ　ＣＬへのレベル変換回路の回路接続図
。 第３図は従来のＴＴＬ−＋ＥＣＬへのレベル変換回路の
回路接続図。 Ａ・・・・・・ＴＴＬレベル信号入力部、Ｂ・・・・・
・正電位から負電位へのレベルシフト部、Ｃ・・・・・
・ＥＣＬレベル調整部、ｖＣＣ・・・・・・正の電源電
圧、ＧＮＤ・・・・・・接地電位、ＶＥＦ！・・・・・
負の電源電圧、ｖｒｅｆ・・・・・・基準電位、Ｉｃ５
ｌ〜ＩＣ８！・・・・・・定電流源、Ｒ１〜Ｒ丁・・・
・・・抵抗、Ｑ１〜Ｑｓ・・・・・−トランジスタ、Ｄ
１〜Ｄｌｌ・・・・・・ダイオード、ＩＮ・・・・・・
入力端子、ＯＵＴ・・・・・・出力端子。 Ａ　　　　　　　　　８　　　　　　　　　　、Ｃ第１
図

Claims (1)

    【特許請求の範囲】
  1. 第一の抵抗と第一の順方向に接続されたダイオード列が
    電源間に直列接続され、第一の該第一のダイオード列と
    該第一の抵抗との接続点にＴＴＬレベル信号を与えるダ
    イオードと、同接続点からベース電位を受ける第一のト
    ランジスタと、該第１のトランジスタと負電源との間に
    直列接続された第二の順方向にバイヤスされたダイオー
    ド列及び第一の定電流源と、コレクタが接地電位にベー
    スは第一の基準電位に接続された第二のトランジスタの
    エミッタと第二のダイオード列最下位電位のカソードが
    接続された正電位から負電位へのレベルシフトを行なう
    回路と、該第２のトランジスタのエミッタよりベース電
    位を取り出しＥＣＬレベルの調整を行う差動回路とを有
    し第一及び第二のダイオード列中のダイオードの個数を
    増減することでＴＴＬ入力レベルの閾電圧の調整を行う
    ことを特徴とするレベル変換回路。
JP60245404A 1985-10-31 1985-10-31 レベル変換回路 Expired - Lifetime JPH0763139B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60245404A JPH0763139B2 (ja) 1985-10-31 1985-10-31 レベル変換回路
US06/925,577 US4698527A (en) 1985-10-31 1986-10-31 TTL-ECL level converter operable with small time delay by controlling saturation
DE19863637095 DE3637095A1 (de) 1985-10-31 1986-10-31 Ttl-ecl-pegelkonverter mit geringer zeitverzoegerung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60245404A JPH0763139B2 (ja) 1985-10-31 1985-10-31 レベル変換回路

Publications (2)

Publication Number Publication Date
JPS62104314A true JPS62104314A (ja) 1987-05-14
JPH0763139B2 JPH0763139B2 (ja) 1995-07-05

Family

ID=17133146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60245404A Expired - Lifetime JPH0763139B2 (ja) 1985-10-31 1985-10-31 レベル変換回路

Country Status (3)

Country Link
US (1) US4698527A (ja)
JP (1) JPH0763139B2 (ja)
DE (1) DE3637095A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01141417A (ja) * 1987-11-27 1989-06-02 Nec Corp レベル変換回路
EP0366294A2 (en) * 1988-10-06 1990-05-02 Nec Corporation TTL-ECL level converting circuit
US5122692A (en) * 1990-01-25 1992-06-16 Fujitsu Limited High speed level conversion circuit including a switch circuit

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791322A (en) * 1987-05-19 1988-12-13 Gazelle Microcircuits, Inc. TTL compatible input buffer
US4912745A (en) * 1987-05-19 1990-03-27 Gazelle Microcircuits, Inc. Logic circuit connecting input and output signal lines
KR900006047B1 (ko) * 1987-07-07 1990-08-20 삼성전자 주식회사 전압 레벨 변환기
US4806800A (en) * 1987-11-20 1989-02-21 Tandem Computers Incorporated TTL-to-ECL input translator/driver circuit
US4849661A (en) * 1988-06-16 1989-07-18 Intel Corporation CMOS input buffer with switched capacitor reference voltage generator
DE3832378C1 (ja) * 1988-09-23 1989-12-07 Eurosil Electronic Gmbh, 8057 Eching, De
US5039881A (en) * 1989-06-23 1991-08-13 Motorola, Inc. High speed, low power input buffer
US4945265A (en) * 1989-07-13 1990-07-31 National Semiconductor Corporation ECL/CML pseudo-rail circuit, cutoff driver circuit, and latch circuit
US4945263A (en) * 1989-08-23 1990-07-31 National Semiconductor Corporation TTL to ECL/CML translator circuit with differential output
JPH0812995B2 (ja) * 1989-08-24 1996-02-07 日本電気株式会社 半導体レベル変換装置
US4978871A (en) * 1989-08-31 1990-12-18 Analog Devices, Inc. Level shift circuit for converting a signal referenced to a positive voltage to a signal referenced to a lower voltage
DE4000780C1 (ja) * 1990-01-12 1991-07-25 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
US5302864A (en) * 1990-04-05 1994-04-12 Kabushiki Kaisha Toshiba Analog standard cell
US4994691A (en) * 1990-04-16 1991-02-19 Advanced Micro Devices, Inc. TTL-to-CML translator circuit
US5276361A (en) * 1991-11-25 1994-01-04 Ncr Corporation TTL compatible input buffer
JPH05315937A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd Ｃｍｏｓ／ｅｃｌレベル変換回路
US5481216A (en) * 1994-05-31 1996-01-02 National Semiconductor Corporation Transistor drive circuit with shunt transistor saturation control
JP2005142363A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体集積回路
US8248115B2 (en) * 2009-12-02 2012-08-21 Hamilton Sundstrand Corporation Voltage controlled current driver powered by negative voltage rail

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531345A (en) * 1978-08-28 1980-03-05 Fujitsu Ltd Level conversion circuit
JPS57145436A (en) * 1980-11-17 1982-09-08 Fairchild Camera Instr Co Ttl-ecl converter buffer compensating variation in temperature and producing step

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356409A (en) * 1979-06-29 1982-10-26 Hitachi, Ltd. Level conversion circuit
JPS5922414B2 (ja) * 1980-10-08 1984-05-26 富士通株式会社 ラインドライバ回路
DE3217237A1 (de) * 1982-05-07 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
FR2534752A1 (fr) * 1982-10-18 1984-04-20 Radiotechnique Compelec Circuit convertisseur de niveaux de signaux entre une logique de type saturee et une logique de type non saturee
DE3243706C1 (de) * 1982-11-25 1984-03-22 Siemens AG, 1000 Berlin und 8000 München ECL-TTL-Signalpegelwandler
US4518876A (en) * 1983-03-30 1985-05-21 Advanced Micro Devices, Inc. TTL-ECL Input translation with AND/NAND function
US4527079A (en) * 1983-11-01 1985-07-02 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families
US4620115A (en) * 1984-09-07 1986-10-28 Advanced Micro Devices, Inc. Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage
US4654549A (en) * 1985-06-04 1987-03-31 Fairchild Semiconductor Corporation Transistor-transistor logic to emitter coupled logic translator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531345A (en) * 1978-08-28 1980-03-05 Fujitsu Ltd Level conversion circuit
JPS57145436A (en) * 1980-11-17 1982-09-08 Fairchild Camera Instr Co Ttl-ecl converter buffer compensating variation in temperature and producing step

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01141417A (ja) * 1987-11-27 1989-06-02 Nec Corp レベル変換回路
EP0366294A2 (en) * 1988-10-06 1990-05-02 Nec Corporation TTL-ECL level converting circuit
US5122692A (en) * 1990-01-25 1992-06-16 Fujitsu Limited High speed level conversion circuit including a switch circuit

Also Published As

Publication number Publication date
JPH0763139B2 (ja) 1995-07-05
US4698527A (en) 1987-10-06
DE3637095C2 (ja) 1988-02-18
DE3637095A1 (de) 1987-05-07

Similar Documents

Publication Publication Date Title
JPS62104314A (ja) レベル変換回路
US6380796B2 (en) Semiconductor power converting apparatus
JPS6462016A (en) Output buffer circuit
KR910006696B1 (ko) 출력 인터페이스회로
US4723312A (en) Light emitting diode driver circuit
JPH0328850B2 (ja)
US4112314A (en) Logical current switch
EP0028293B1 (en) Complementary transistor emitter follower circuit
JP2737444B2 (ja) 高速論理回路
KR900006543B1 (ko) 저전압 디지탈 투 아날로그 변환기용 입력레벨 시프트회로
JP2535813B2 (ja) Ｅｃｌ−ｔｔｌ変換出力回路
EP0046498B1 (en) Bootstrapped driver circuit
JPS60817B2 (ja) 相補型エミツタ・フオロワ回路
JPH0553406B2 (ja)
US5994962A (en) Differential amplifier device
US5262682A (en) Level converter circuit having two multi-collector transistors for simplifying circuit configuration
US4871929A (en) ECL logic gate
US4417292A (en) Power amplifier protection circuit
JP3680561B2 (ja) インバータ装置
JPH0828625B2 (ja) 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器
US5262688A (en) Operational amplifier circuit
US4665327A (en) Current to voltage interface
EP0473352B1 (en) Emitter follower output circuit
JP3206178B2 (ja) 半導体集積回路
KR930006692Y1 (ko) 쇼트키 다이오드를 이용한 스위칭 시간 단축회로