JPH0553406B2

JPH0553406B2 -

Info

Publication number: JPH0553406B2
Application number: JP62126108A
Authority: JP
Inventors: Gerard John Ashton; Joseph Richard Cavaliere; Ming Tock Cheng
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1986-09-02
Filing date: 1987-05-25
Publication date: 1993-08-10
Also published as: EP0258627A3; DE3774372D1; EP0258627B1; EP0258627A2; US4709169A; JPS6363222A

Description

【発明の詳細な説明】Ａ産業上の利用分野本発明は概して言えば論理回路網、より詳細に
言えば、回路の切換えの遅延を小さくしながら、
１個以上の論理レベルを独立して制御する回路及
び方法に関する。

Ｂ従来の技術回路の入力信号に応答して１以上の所定の論理
レベルを発生するための論理回路は公知である。
１個以上のそのような論理回路を使つた論理回路
網に対して、複数個の論理回路間でコミニユケー
シヨンすることを可能とするために、各回路によ
り発生される所定の論理レベルを標準化すること
は不可避の要件である。そのようなレベル制御を
しなければ、例えば１個の論理回路中の上昇レベ
ルは隣りの論理回路によつて降下レベルとして読
み取られることがありうる。然しながら、論理レ
ベルは、チツプに印加される電源電圧の変動によ
り、チツプ相互間の例えば抵抗値の相異などによ
り、そして、回路網中のチツプの位置の相異に起
因する温度の相異により、論理チツプ毎に違う傾
向がある。

上述のような論理レベルの変動に特に敏感な１
つの標準的な論理回路は、エミツタ結合ロジツク
（emitted coupled logic）としても知られている
電流スイツチ・エミツタフオロワ（_CSEF）論理
回路である。_CSEF回路の代表例は米国特許第
4575647号の第１図に開示されている。この_CSEF
回路は基準トランジスタを有する差動増幅器構成
に接続された一組の入力トランジスタを含んでい
る。これらのトランジスタのエミツタは共通の電
流源に接続されている。入力トランジスタのコレ
クタは第１の抵抗を介して電源V_CCに接続され、
他方、基準トランジスタのコレクタは第２の抵抗
を介して電源V_CCに接続されている。第１のエミ
ツタフオロワ回路は第１の論理レベルを与えるた
めに、入力トランジスタのコレクタへ接続され、
他方第２のエミツタフオロワ回路は相補論理出力
を与えるために基準トランジスタのコレクタへ接
続されている。

動作について説明すると、入力トランジスタの
ベースへ印加された少くとも１個の入力信号が
「上昇」レベルであるとき、それと対応するトラ
ンジスタはオンに転じ、従つて、共通の電源流を
通つて流れる電流の大部分はその入力トランジス
タとその第１の抵抗を通して流される。この電流
は入力トランジスタのコレクタの電圧を降下さ
せ、この電圧レベルは論理NOR出力を与えるた
め第１のエミツタフオロワ回路によつてシフトさ
れる。基準トランジスタは入力トランジスタの電
流によつてオフに転じるので、接続されている第
２の抵抗を通る電圧降下は生じない。従つて、基
準トランジスタのコレクタの電圧は「上昇」レベ
ルにある。この上昇レベルは第２のエミツタフオ
ロワ回路によつてシフトされ、論理OR出力を与
える。

米国特許第4575647号は共通の電流源を通る電
流を制御するため特別に設計された回路を使つて
おり、抵抗を流れる電流による電圧降下を制御
し、その結果「降下」論理レベルを制御する。入
力トランジスタのコレクタと、基準トランジスタ
のコレクタとの間に接続された一対の交差結合さ
れたシヨツトキ・ダイオードは、降下電圧レベル
以上の１個のシヨツトキ・ダイオードの電圧降下
にほぼ等しい電圧降下と、１つの抵抗の電圧降下
との和の値の「上昇」レベルにセツトする。

「上昇」レベルにセツトするために、交差結合
されたこれらのシヨツトキ・ダイオードを使うこ
とは、幾つかの欠点を持つている。第１に、シヨ
ツトキ・ダイオードの多くの製造プロセスは正確
で反復性あるシヨツトキ障壁を生産することが出
来ないので、チツプ毎に「上昇」レベルが変化す
ることがある。より重要なことは、シヨツトキ障
壁ダイオードは固有の容量を有することであつ
て、この容量はトランジスタのスイツチ回路のコ
レクタの間の重要なスイツチ領域に結合するの
で、可成りの大きさで切換遅延を増加させること
である。加えて、「上昇」レベルと「降下」レベ
ルとの間で切換える最小電圧はシヨツトキ・ダイ
オードの順方向の最小電圧降下の値よりも小さく
することが出来ない。この制限はまた、「上昇」
レベルと「降下」レベルとの間で遷移するより大
きな電圧が、より長いスイツチ時間を必要とする
ので、切換遅延に悪影響を与える。

Ｃ発明が解決しようとする問題点本発明は論理レベルを制御する際に生じる上述
の問題を解決するものである。

本発明により得られる利益は、論理回路におけ
る論理電圧レベルを正確に且つ独立して制御する
ことに加えて、高速度の切換えを達成することが
出来ることにある。本発明の１実施例において、
「上昇」レベルは温度変化及び電源電圧変動を補
償し、他方、独立した「上昇」レベルの調節を使
つて、「上昇」レベルと「降下」レベルの間で遷
移する電圧の大きさを制御する。

Ｄ問題点を解決するための手段要約して言うと、本発明は、少くとも１個の入
力信号に応答して、第１論理レベルと、これと異
なつた調節しうる第２論理レベルとの両方を発生
するための論理回路網であつて、以下の要件を備
えている。即ち、本発明は、出力電流ノードと、
相補出力電流ノードと、少くとも１個の入力ライ
ンとを有する論理回路であつて、出力電流ノード
を通つて引き出される電流の大きさに依存して、
出力電流ノードに出力電圧レベルを発生し、且つ
相補出力電流ノードを通つて引き出される電流の
大きさに依存して、相補出力電流ノードに相補出
力電圧レベルを発生することと、基準電圧レベル
V_R1に接続された手段と、予め決められた一定電
圧値に基準電圧レベルV_R1を加えた電圧値に最も
近い電圧レベルを持つている出力電流ノードか、
または相補出力電流ノードの何れかから或る電流
の量は引き出すための手段と、この電流引き出し
手段によつて引き出された電流の量は、予め決め
られた一定電圧値に基準電圧レベルV_R1を加えた
電圧値に最も近い電圧レベルに近づけるために充
分な大きさであることとで構成される。

本発明の良好な実施例において、電流引き出し
手段は、基準電圧レベルV_R1に接続された基準側
を有し、且つ出力電流ノードに接続された第１差
動増幅器回路と、基準電流レベルV_R1に接続され
た基準側を有し、且つ相補出力電流ノードに接続
された第２差動増幅回路とで構成されている。

更に、本発明の実施例において、この電流引き
出し手段は、出力電流ノードの出力電圧レベルを
シフトするために第１電圧レベル・シフト回路
と、この第１電圧レベル・シフト回路において、
第１差動増幅器回路が出力電流ノードから電流を
引き出すための入力側を含んでいることと、相補
出力電流ノードの相補出力電圧レベルをシフトす
るための第２電圧レベル・シフト回路と、この第
２電圧レベル・シフト回路において、第２差動増
幅器回路は相補出力電流ノードから電流を引き出
すための入力側を含んでいることとを含んでい
る。

本発明の実施例において、第１差動増幅器回路
は第１のトランジスタと、この第１のトランジス
タと差動的に接続された基準トランジスタとを含
んでおり、この第１のトランジスタの制御入力端
子は、第１電圧レベル・シフト回路のシフトされ
た電圧レベル出力端子に接続されており、そし
て、第１のトランジスタの一端は出力電流ノード
に接続され、且つその他端は共通電流源に接続さ
れており、また、基準トランジスタの制御入力端
子は基準電圧レベルV_R1に接続され、且つその一
端は共通電流源に接続されている。第２差動増幅
器は第１のトランジスタと、この第１のトランジ
スタと差動的に接続された基準トランジスタとを
含んでおり、この第１のトランジスタの制御入力
端子は、第２電圧レベル・シフト回路のシフトさ
れた電圧レベル出力端子に接続されており、そし
て、第１のトランジスタの一端は相補出力電流ノ
ードに接続され、且つその他端は共通電流源に接
続されており、また、基準トランジスタの制御入
力端子は基準電圧レベルV_R1に接続され、且つそ
の一端は共通電流源に接続される。

本発明の実施例において、基準電圧レベルV_R1
は、基準電圧レベルV_R1が論理回路自身の基準電
圧レベルV_R0とは一定の電圧値だけ異なるように
発生されている。

更に、本発明は少くとも１個の入力信号に応答
して、第１の論理レベルと、相補的な第２の論理
レベルの両方を発生する方法を含んでおり、以下
のステツプで構成される。即ち、本発明の方法
は、出力電流ノードにおいて、出力電流ノードを
通る電流から引き出される電流の量に依存する出
力電圧レベルを発生することと、相補出力電流ノ
ードにおいて、相補出力電流ノードを通る電流か
ら引き出される電流の量に依存する出力電圧レベ
ルを発生することと、引き出される電流の量は予
め決められた一定の電圧値と基準電圧レベル値と
を加えた電圧値に最も近い値の電圧に近づけるに
充分な大きさであることとを含んでいる。

Ｅ実施例本発明は入力信号に応答して論理電圧レベルを
発生するための論理回路網に関し、これらの論理
電圧レベルの少くとも１つを独立して調節する回
路を含んでいる。

本発明は、出力電流ノードと、相補出力電流ノ
ードと、少くとも１個の入力ラインとを有する論
理回路であつて、出力電流ノードを通つて引き出
される電流の大きさに依存して、出力電流ノード
に出力電圧レベルを発生し、且つ相補出力電流ノ
ードを通つて引き出される電流の大きさに依存し
て、相補出力電流ノードに相補出力電圧レベルを
発生する論理回路を使うよう意図するものであ
る。本発明の上述の回路は幾多の実施の形態があ
る。本発明はこれらの実施の形態により制限され
るものではない。

本発明の特徴及び動作を説明するために、本発
明の論理回路構成の一実施例が第１図に示されて
いる。然しながら、本発明はこの実施例のみに限
定されるものではない。

第１図を参照すると、出力電流ノード１０、相
補出力電流ノード１２、第１入力ライン１４及び
第２入力ライン１６を含む標準的な電流スイツ
チ・エミツタフオロワ回路が示されている。上述
のノードを付勢するための第１図の実施例は、電
圧源２０と、出力電流ノード１０に接続されてい
る第１端部、入力ライン１４に接続されている制
御入力端子及び第２端部を有する第１入力トラン
ジスタ２２と、出力電流ノード１０へ接続されて
いる第１端部、第２入力ラインに接続された制御
入力端子及び第２端部を有する第２入力トランジ
スタ２４とを含んでいる。第１抵抗２６の一端は
抵抗２５を介して電圧源に接続され、その他端は
第１入力トランジスタ２２及び第２入力トランジ
スタの第１端部に接続されている。基準トランジ
スタ２８は相補出力電流ノードへ接続された第１
端部と、基準電圧源V_R0に接続された制御入力端
子と、第２端部とを有している。第２抵抗３０の
一端は抵抗２５を介して電圧源２０に接続され、
その他端は基準トランジスタ２８の第１端部に接
続されている。論理回路電流源３２は第１及び第
２入力トランジスタ２２及び２４の第２端部と、
基準トランジスタ２８の第２端部とに接続されて
いる。第１図に示した実施例において、この論理
回路電流源３２は、電流源トランジスタ３４を含
み、電流源トランジスタ３４は、入力トランジス
タ１４及び１６と基準トランジスタ２８との第２
端部に接続された第１端部と、電流源の基準電圧
源V_CSへ接続された制御入力端子と、抵抗３６を
介して第２電圧源V_EEへ接続された第２端部を有
している。

第１図の構成を見ると、入力トランジスタ２２
及び２４は基準トランジスタ２８を有する差動増
幅器構成に接続されていることが分る。

この実施例において、この論理回路は、出力電
流ノード１０の位置で出力電圧レベルをシフトす
るための第１電圧レベル・シフト回路４０と、相
補出力電流ノード１２の位置で相補出力電圧レベ
ルをシフトするための第２電圧レベル・シフト回
路４６とを含んでいる。

第１図に示された回路において、上述したトラ
ンジスタはNPNトランジスタが用いられている。
従つて、入力信号が入力トランジスタ２２及び２
４のベースに印加される。入力トランジスタ２２
及び２４のコレクタは抵抗２６へ接続され、他
方、それらのトランジスタのエミツタは共通電流
源トランジスタ３４のコレクタへ接続される。同
様に、基準トランジスタ２８のコレクタは抵抗３
０に接続され、一方そのエミツタは共通電流源ト
ランジスタ３４のコレクタへ接続されている。基
準トランジスタ２８のベースは、接地電位である
通常の論理レベル基準電圧に接続されている。基
準電位V_R0を接地電位にすることは、信号ライン
に対して電力を小さくし、電流印加時間を短くす
ることが出来るということには注意を向ける必要
がある。更にまた、接地電位を用いた場合、高品
位の正電圧源の必要はなく、あるいはすべてのチ
ツプを同じ温度で動作させる必要もない。この実
施例における第１電圧レベル・シフト回路４０は
NPNトランジスタ４２が使われており、このト
ランジスタのベースは出力電流ノード１０へ接続
され、そのコレクタは電圧源２０へ接続され、そ
してそのエミツタは抵抗４４を介して電圧源VT
へ接続されている。同様に、第２電圧レベル・シ
フト回路４６はNPNトランジスタ４８が用いら
れ、そのベースは出力電流ノード１２へ接続さ
れ、そのコレクタは電圧源２０へ接続され、そし
てそのエミツタは抵抗５０を介して電圧源V_Tへ
接続されている。この回路は電圧レベル・シフト
回路についての標準的なエミツタフオロワ構成で
ある。トランジスタ４２のエミツタはNOR出力
端子４５へ接続され、他方、トランジスタ４８の
エミツタはOR出力端子５２へ接続されている。

動作について説明すると、入力端子１４及び１
６へ印加され少くとも１個の入力信号が上昇状態
にあると、対応するトランジスタ１４又は１６は
オンに転じるので、これにより、定電流源トラン
ジスタ３４を流れる大部分の電流を、関連する入
力トランジスタ２２又は２４と抵抗２６とを介し
て電圧源２０へ流れさせる。抵抗２５及び２６を
通つて流れるこの電流は出力電流ノード１０に電
圧降下を生ずる。出力電流ノード１０の結果の電
圧は「降下」レベルの電圧である。エミツタフオ
ロワ回路４０のトランジスタ４２は、そのベー
ス／エミツタの電圧降下V_BEによつて出力電流ノ
ード１０のこの電圧レベルを低位レベルへシフト
する。従つて、出力ライン４５の出力は論理的
NOR機能を表わす降下信号にシフトさた電圧レ
ベルである。トランジスタ２２、２４及び２８の
差動回路動作のために、電流源トランジスタ３４
からの電流大部分が入力トランジスタへシフトし
たとき、基準トランジスタ２８はオフに転じる。
その結果、抵抗３０を通る電流はなく、そして相
補出力電流ノード１２の電圧レベルは「上昇」レ
ベルにある。この「上昇」電圧レベルは、エミツ
タフオロワ回路トランジスタ４８のベースへ印加
され、このトランジスタ４８はトランジスタ４８
のベース／エミツタの電圧降下V_BEによつてこの
電圧レベルを降下するよう動作する。この結果、
出力端子５２の信号は論理的OR機能を表わす
「上昇」信号にシフトされた電圧である。若し入
力端子１４及び１６の入力信号の両方が低位で、
入力トランジスタ２２及び２４が導電しないなら
ば、上述の動作は逆である。その場合、基準トラ
ンジスタ２８は導通するので、相補出力ノード１
２の電圧レベルは「降下」レベルであり、他方、
電流が流れていない出力電流ノード１０の電圧レ
ベルは「上昇」レベルである。

トランジスタ３４のベースに印加される共通電
流源基準電圧V_CSを制御することによつて、「降
下」レベルは制御可能であることが理解出来る。
共通電流源トランジスタ３４を通つて流れる電流
の調整は、抵抗２６か又は抵抗３０の何れかを通
る電流の大きさ、従つて電流ノード１０又は電流
ノード１２の何れかのノードに流れる電流による
電圧降下の大きさを調節するので、この「降下」
レベルの制御が生じる。

本発明の回路は、上述の論理回路と、基準電圧
レベルV_R1に接続された特に設計された回路との
組合せ回路で構成されている。この特別に設計さ
れた回路は、予め決められた一定電圧値に基準電
圧レベルV_R1を加えた電圧値に最も近い電圧レベ
ルを持つている出力電流ノード１０か、または相
補出力電流ノード１２の何れかから或る電流の量
を引き出す。この特別に設計された回路により引
き出された電流の量は、上述の予め決められた、
一定電圧値に基準電圧レベルV_R1を加えた電圧値
に最も近似した電圧レベルＶに近づけさせる。こ
の電流取り出し手段の一実施例において、第１差
動増幅器回路は出力電流ノード１０に接続され且
つ基準電圧レベルV_R1に接続された基準側を持つ
ている。同様に、第２差動増幅器回路は相補出力
電流ノード１２に接続され、且つ基準電圧レベル
V_R1へ接続された基準側を持つている。第１図に
示された実施例において、この第１差動増幅器回
路は第１トランジスタ６０を含み、第１トランジ
スタ６０は第１電圧レベル・シフト回路４０のシ
フトされた電圧レベル出力４５へ接続された制御
入力端子と、出力電流ノードへ接続された第１端
部とを有している。更に、この第１差動増幅器回
路は基準トランジスタ６２を含み、この基準トラ
ンジスタは基準電圧V_R1に接続された制御入力端
子と、電圧源へ接続された第１端部と、共通電流
源７０へ接続された第２端部とを有している。同
様に、第２差動増幅器は第１トランジスタ６４を
含み、この第１トランジスタはOR出力端子５２
へ接続された制御入力端子と、相補出力電流ノー
ド１２へ接続された第１端部と、共通電流源７０
へ接続された第２端部とを有している。更に、第
２差動増幅器は基準トランジスタを含み、この基
準トランジスタは基準電圧V_R1に接続された制御
入力端子と、電圧源へ接続された第１端部と、共
通電流源７０へ接続された第２端部とを有してい
る。

第１図に示した良好な実施例において、トラン
ジスタ６０，６２及び６４はNPNトランジスタ
が用いられている。従つて、トランジスタ６０の
ベースはNOR出力端子４５へ接続されており、
一方、そのコレクタは出力電流ノード１０へ接続
され、そしてそのエミツタは共通電流源７０へ接
続されている。同様に、トランジスタ６４はOR
出力端子５２へ接続されているベースを有し、一
方、そのコレクタは相補出力電流ノード１２へ接
続され、そしてそのエミツタは一定電流源７０へ
接続されている。最後に、トランジスタ６２は電
圧レベルV_R1に接続されているベースと、共通電
流源７０に接続されているエミツタと、適当な電
圧源へ接続されているコレクタとを持つている。

この回路の動作を以下に説明する。差動増幅器
基準トランジスタ６２の電圧V_R1をセツト即ち調
節することによつて上昇電圧が設定される。「上
昇」レベルにある出力端子に接続された差動増幅
器は、基準電圧レベルV_R1と同じ電圧を持つその
出力レベルへ強制するよう動作する。例えば、
OR出力端子５２が「上昇」レベルにあると仮定
する。差動増幅器６４のベースはこの出力端子５
２に接続されているので、トランジスタ６４は導
電し、且つ基準トランジスタ６２と差動増幅器を
構成する。このトランジスタ６４は基準トランジ
スタ６２のベースで設定された所定の「上昇」レ
ベルに等しいOR出力端子５２を作るために、抵
抗２５及び３０を介して充分大きな電流を引き出
す。例えば、OR出力端子５２が基準電圧レベル
V_R1に比べて高すぎる電圧を持つていると仮定す
る。この場合、トランジスタ６４のベースは電圧
は基準トランジスタ６２のベース電圧よりも大き
いので、トランジスタ６４は抵抗２５及び３０を
介して定電流源７０から、より大きな電流を引き
出す。抵抗２５及び３０を通つて流れるこの増加
した電流は相補出力電流ノード１２の電圧降下を
大きくさせる。相補出力電流ノード１２のこのよ
り低い電圧レベルはエミツタフオロワ・トランジ
スタ４８のV_BEの電圧降下によつて電圧がシフ
ト・ダウンされ、そして、ORの「上昇」レベル
であるとしてトランジスタ６４のベースに印加さ
れる。トランジスタ６４のこの低いベース電圧は
このトランジスタを流れる電流の量を減少する。
エミツタフオロワ回路４６とトランジスタ６４と
の間のこのフイードバツク動作は、OR出力端子
５２の電圧レベルが基準トランジスタ６２のV_R1
電圧レベルに等しくなるまで続く。

同様に、若しOR出力端子５２の「上昇」レベ
ルが基準電圧V_R1に比べて低すぎたとすれば、定
電流源７０から、基準トランジスタ６２を通し
て、より大きな電流が引き出され、そして、抵抗
２５及び３０と、トランジスタ６４から引き出さ
れる電流はより少ない。抵抗２５及び３０から引
き出される電流のこの減少は、相補出力電流ノー
ド１２の電圧レベルを上昇させ、これは転じて、
OR出力端子５２の「上昇」レベルをも上昇させ
る。従つて、トランジスタ６２及びトランジスタ
６４を含むこの差動増幅器は負のフイードバツ
ク・モードで動作することが理解出来た。OR出
力端子５２が「上昇」レベルにあるとき、NOR
端子４５は「降下」レベルにあることは注意を払
う必要がある。従つて、トランジスタ６０は導通
していない。

NOR出力端子４５が「上昇」レベルである場
合トランジスタ６０及びトランジスタ６２と、定
電流源７０との組合せで構成される第１の差動増
幅器が動作を開始する。この第１の差動増幅器は
負のフイードバツク・モードの機能の場合と同じ
ように作動して、出力端子４５の「上昇」電圧レ
ベルが基準トランジスタ６２の基準電圧レベル
V_R1に等しくなるまで、抵抗２５及び２６と、ト
ランジスタ６０を通して引き出される電流の量を
増加するか、又は減少することによつて、出力電
流ノード１０の電圧を制御する。この第１の差動
増幅器が動作している間、第２の差動増幅器の第
１のトランジスタ６４はOR出力端子５２の「降
下」電圧レベルによつてオフに保たれている。

第２図を参照すると、差動増幅器の基準トラン
ジスタ６２に印加される基準電圧V_R1を発生する
のに使われる回路が示されている。この回路は、
基準トランジスタ２８に印加される論理回路基準
電圧レベルV_ROより高い所定の値である基準電圧
レベルV_R1を発生する。既に述べた利点のため、
この基準電圧V_ROは接地電位に設定することが出
来、且つチツプの外部から供給することが出来
る。第２図の回路において、NPNトランジスタ
８０の配列は、そのエミツタが論理回路の基準電
圧V_ROへ接続され、そのコレクタは差動増幅器の
基準電圧端子V_R1へ接続されている。電圧源２０
は、抵抗８２を介してトランジスタ８０のベース
端子に接続されており、且つシヨツトキ障壁ダイ
オード８４を介してトランジスタ８０のコレクタ
にも接続されている。従つて、差動増幅器の基準
電圧V_R1は、トランジスタ８０のベース／エミツ
タ間の電圧降下V_BEからシヨツトキ・ダイオード
の電圧降下を差し引いた値、即ちV_BE−V_CBDだ
け、論理回路の基準電圧V_ROとは相異している。
トランジスタ８０の電圧降下V_BEと、シヨツト
キ・ダイオード８４の電圧降下V_CBDとは極めて近
似した熱係数を持つように、シヨツトキ・ダイオ
ード８４及びトランジスタ８０とを選ぶことが出
来るので、VBD−V_CBDは非常に安定しており、
シヨツトキ・ダイオード自身、又はトランジスタ
自身のよりも低い熱係数を持つている。電圧V_R1
はシヨツトキ・ダイオード８４及びトランジスタ
８０の接合の大きさを調節することによつて簡単
に調節することが出来る。

差動増幅器トランジスタ６０，６２及び６４を
流れる電流が電流スイツチ（トランジスタ２２，
２４及び２８）を流れる電流に比べて小さいとき
のリンギング（ringing）は問題を生じないこと
が、シユミレーシヨンを通じて見出されている。
この回路中で若しリンギングが発生したとすれ
ば、各差動増幅器６０，６２及び６４のエミツタ
と定電流源７０との間に抵抗を付加することによ
つて簡単に取り除くことができる。これらの付加
された抵抗は差動増幅器の利得を低下することに
なり、リンギング問題を無くす。

従つて、予め決められた一定電圧値に基準電圧
レベル値V_R1を加えた値に最も近似した電圧レベ
ルＶ、即ち「上昇」レベルを有する出力電流ノー
ド１０、又は相補出力電流ノード１２の何れかか
ら、適当な差動増幅器回路が、電流を引き出すこ
とを理解することが出来た。典型例としての電流
ノードの「上昇」レベル値は、エミツタフオロ
ワ・トランジスタ４２又は４８の電圧降下V_BEに
基準電圧レベルV_R1を加えて値に等しい。従つ
て、予め決められた一定値はトランジスタ４２又
は４８のV_BEに等しい。

本発明の回路によつて、電圧源V_CC２０は「上
昇」論理レベル及び「降下」論理レベルの両方を
制御することが可能なので、電圧源V_CCの厳密な
制御はもはや不必要となつたことは注意を向ける
必要がある。オン・チツプのV_CC電源電圧調整が
非常に困難な高電力を要する回路において、この
特徴は特に有利である。

本発明の回路は、シヨツトキ・ダイオードによ
る標準的な「上昇」レベル制御によつて得ること
の出来るスイツチ速度よりも一層高速度の切換え
速度を与える。その理由は、固有の容量を持つシ
ヨツトキ・ダイオードを入力トランジスタ２２及
び２４と、基準トランジスタ２８とのコレクタの
スイツチ回路から取り去つたことにある。本発明
の回路によつて、切換遅延が約20％少なくなつた
ことがシユミレーシヨンの結果分つている。更
に、本発明の回路は「上昇」レベルを独立して制
御することが出来る。「上昇」レベル及び「降下」
レベル間の遷移電圧は、シヨツトキ・ダイオード
の順方向の電圧降下によつて制限されず、またそ
の降下電圧値よりも小さい。従つて、上昇レベル
及び降下レベル間の、より小さな遷移を使うこと
が出来、その結果、切換遅延は一層小さくなる。
本発明の回路は、温度変化によつて生じるV_BEの
変化に応答して「上昇」レベルを調節するのに特
に適していることは注意を向ける必要がある。加
えて、本発明の回路は論理段を増加することによ
つて生ずる「上昇」レベルの変化を補償する。特
に、論理回路の出力から取り出される電流は論理
段の増加に応じて増加するので、「上昇」レベル
を低下させる傾向があることが知られている。本
発明は、論理段の増加によつて生ずる「上昇」レ
ベルのこの変化を補償する。

本発明の回路は、論理チツプの基準電圧V_ROが
チツプ外から供給される論理チツプに特に好適で
ある。本発明は高性能で超大型の集積回路の論理
回路用として使われることを指向している。本発
明の回路は、良く制御された小さな信号電圧遷移
と、高速度の切換え速度及び信号伝送路の容量に
対して低い遅延感度で、このような大型の集積回
路チツプを動作させるとが出来る。

以上、論理回路の「上昇」レベルを調節し、制
御するための本発明の原理を説明してきたけれど
も、「上昇」レベルを決めるためには、幾つかの
方法がある。例えば、本発明を実施するために
PNPトランジスタを使用する場合、「上昇」レベ
ルは「降下」レベルに対してより低い負のレベル
である。

Ｆ発明の効果本発明は、論理回路の論理電圧レベルを正確に
且つ独立して制御することに加えて、高速度の切
換えを行う効果を有する。

【図面の簡単な説明】

第１図は本発明の実施例を説明するための図式
的な回路図、第２図は第１図の回路のための基準
電圧V_R1を発生するのに用いられる回路の一例を
示す図である。１０……出力電流ノード、１２……相補出力電
流ノード、１４……第１入力ライン、１６……第
２入力ライン、２２……第１入力トランジスタ、
２４……第２入力トランジスタ、２８……基準電
圧トランジスタ、３２……論理回路電流源、３４
……共通電圧源トランジスタ、４０……第１電圧
レベル・シフト回路、４５……NOR出力端子、
４６……第２電圧レベル・シフト回路、５２……
OR出力端子、V_RO……基準電圧源、V_R1……基準
電圧レベル。

Claims

【特許請求の範囲】１ (a) 出力電流ノードと、相補出力電流ノード
と、出力ノードと、相補出力ノードと、少なく
とも１つの入力線をもち、該入力線に入力され
る信号の電圧値に応じて上記出力電流ノード
に、上記出力電流ノードを通じて引き出される
電流の量が大きい程低い出力電圧レベルを発生
するとともに、上記相補出力電流ノードに、上
記相補出力電流ノードを通じて引き出される電
流の量が大きい程低い出力電圧レベルを発生す
るための論理回路と、 (b) 一方の入力端子を上記出力ノードに接続さ
れ、他方の入力端子を電圧基準レベルV_R1に接
続され、上記出力ノードの電圧値が上記電圧基
準レベルV_R1よりも大きい程大きい量の電流を
上記出力電流ノードから引き出すように動作す
る第１の差動増幅回路と、 (c) 一方の入力端子を上記相補出力ノードに接続
され、他方の入力端子を上記電圧基準レベル
V_R1に接続され、上記相補出力ノードの電圧値
と上記電圧基準レベルV_R1よりも大きい程大き
い量の電流を上記相補出力電流ノードから引き
出すように動作する第２の差動増幅回路と、 (d) 上記出力電流ノードの電位を、上記出力ノー
ドの電位よりも所定の値だけ高く維持するよう
に、上記出力電流ノードと上記出力ノードの間
に接続された第１のレベル・シフト回路ろ、 (e) 上記相補出力電流ノードの電位を、上記相補
出力ノードの電位よりも所定の値だけ高く維持
するように、上記相補出力電流ノードと上記相
補出力ノードの間に接続された第２のレベル・
シフト回路とを具備する、論理回路網。