DE3432449A1 - Hermetisch verschlossenes leistungschipgehaeuse - Google Patents
Hermetisch verschlossenes leistungschipgehaeuseInfo
- Publication number
- DE3432449A1 DE3432449A1 DE19843432449 DE3432449A DE3432449A1 DE 3432449 A1 DE3432449 A1 DE 3432449A1 DE 19843432449 DE19843432449 DE 19843432449 DE 3432449 A DE3432449 A DE 3432449A DE 3432449 A1 DE3432449 A1 DE 3432449A1
- Authority
- DE
- Germany
- Prior art keywords
- power chip
- electrode
- dielectric plate
- housing section
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
Hermetisch verschlossenes Leistungschipgehäuse
Die Erfindung bezieht sich auf Gehäuse für Leistungshalbleiterchips
und betrifft insbesondere hermetisch verschlossene Leistungschipgehäuse.
Leistungshalbleiterchips (im folgenden einfach als "Leistungschips"
bezeichnet) erzeugen im Betrieb Verlustwärme, und zwar typisch mehr als etwa 1 Watt. Diese Wärme muß abgeführt
werden, um eine Zerstörung des Leistungschips zu verhindern. Leistungschips werden deshalb in ein Gehäuse
oder eine Anordnung eingebaut, das bzw. die so ausgelegt ist, daß die Wärmeabfuhr von dem Leistungschip erleichtert
wird. Hermetische oder luftdichte Gehäuse sind zur Unterbringung von Leistungschips besonders erwünscht, weil'hermetische
Gehäuse die Leistungschips vor Verunreinigungen und Feuchtigkeit, welche die Betriebsleistungsfähigkeit von
Leistungschips bekanntlich verschlechtern, abschirmen.
Ein typisches hermetisch verschlossenes Leistungschipgehäuse, das gegenwärtig erhältlich ist, hat eine relativ massive
metallische Grundplatte, auf der der Leistungschip thermisch befestigt ist und die ihrerseits auf einem metallischen
Kühlkörper thermisch befestigbar ist. Zwei hermetische Glas/Metall-Verschlüsse sind typisch in dem Leistungschipgehäuse
vorgesehen, um elektrischen Zugang zu dem Leistungschip über Stromleitungen zu gestatten. Diese
Glas/Metall-Verschlüsse sind in der Herstellung teuer, und die Verwendung der metallischen Grundplatte ist ebenfalls
teuer. Das Leistungschipgehäuse hat darüber hinaus ein weiteres Gehäuse, welches den Leistungschip hermetisch
einschließt, und einen oder mehrere der vorgenannten Glas/ Metall-Verschlüsse, was die Kosten des Gehäuses weiter erhöht.
Vorstehend ist ein hermetisch verschlossenes Leistungschipgehäuse in im wesentlichen fertiggestellter Form beschrieben,
d.h. in einer Form, in der es zur Verwendung in Schaltungen bereit ist. Das erste elektrische Testen von Leistungschips
wird bislang ausgeführt, indem die Leistungschips in fertige, hermetisch verschlossene Leistungschipgehäuse
eingebaut werden, damit die Verlustwärme abgeführt werden kann. Dieses Testen ist notwendig, um wichtige Vorrichtungskenndaten
zu ermitteln, wie beispielsweise bei einem Leistungs-Darlington-Transistor die Stromverstärkung
in Emitterschaltung, H™, und die Kollektor-Emitterspannung bei
der Sättigung der Vorrichtung, v CE/SArp) · Wenn der Leistungschip in einem Leistungschipgehäuse die verlangten Normen
nicht erfüllt, wird das gesamte Leistungschipgehäuse weggeworfen.
Infolgedessen ist das Testen von Leistungschips in den gegenwärtig erhältlichen hermetisch verschlossenen Gehäusen
kostspielig. Zum Verbilligen des Testens von Leistungschips ist es erwünscht, ein hermetisch verschlossenes
Leistungschipgehäuse in teilweise fertiggestell-
ter oder Bausteinform zu schaffen, um so die durch Ausschußgehäuse
verursachten Kosten zu reduzieren.
Aufgabe der Erfindung ist es, ein hermetisch verschlossenes Leistungschipgehäuse zu schaffen, das ein großes Ableitvermögen
für Verlustwärme eines Leistungschips hat.
Die Erfindung schafft ein relativ billiges hermetisch verschlossenes
Leistungschipgehäuse.
Weiter schafft die Erfindung ein hermetisch verschlossenes
Leistungschipgehäuse, das von einem Kühlkörper, auf dem das hermetisch verschlossene Leistungschipgehäuse befestigbar
ist, dielektrisch isoliert ist.
Ferner schafft die Erfindung ein hermetisch verschlossenes Leistungschipgehäuse in Bausteinform.
Schließlich schafft die Erfindung ein hermetisch verschlossenes Leistungschipgehäuse, das zum Testen des Leistungschips nicht das Vorsehen einer metallischen Grundplatte erfordert.
Ein hermetisch verschlossenes Leistungschipgehäuse enthält in einer bevorzugten Ausführungsform der Erfindung, die auf
einen Leistungs-Darlington-Transistor gerichtet ist, einen oberen Gehäuseabschnitt, einen Leistungs-Darlington-Transistor
und einen unteren Gehäuseabschnitt. Der obere Gehäuseabschnitt weist eine dielektrische Platte mit einer ersten
und einer zweiten Basiselektrode und mit einer Emitterelektrode auf der Unterseite derselben auf. Elektrischer Zugang
zu diesen Elektroden besteht von der oberen Seite der dielektrischen
Platte aus über eine erste bzw. eine zweite Basisleitung und über eine Emitterleitung, welche über die
dielektrische Platte mit der ersten bzw. der zweiten Basiselektrode und der Emitterelektrode über vertikal ausge-
richtete und mit elektrisch leitendem Material ausgefüllte Durchgangslöcher in der dielektrischen Platte verbunden sincL- Der obere Gehäuseabschnitt
hat weiter einen metallischen Dichtring, der mit seiner Unterseite verbunden ist und die erste und die zweite
Basiselektrode sowie die Emitterelektrode umschließt.
Der Leistungs-Darlington-Transistor hat einen ersten und einen zweiten Basisanschluß und einen Emitteranschluß auf
seiner Oberseite, die mit den entsprechenden Elektroden auf der Unterseite der dielektrischen Platte des oberen Gehäuseabschnitts
elektrisch verbunden sind, und außerdem einen Kollektoranschluß auf seiner Unterseite.
Der untere Gehäuseabschnitt weist eine Kollektorelektrode auf, die mit dem einzelnen Kollektoranschluß und darüber
hinaus mit dem metallischen Dichtring des oberen Gehäuseabschnitts verbunden ist, so daß der Leistungs-Darlington-Transistor
hermetisch verschlossen ist.
Das vorstehend beschriebene hermetisch verschlossene Leistungschipgehäuse
erfordert keine metallische Grundplatte und liegt in teilweise fertiggestellter oder Bausteinform
vor.
Ein weiteres hermetisch verschlossenes Leistungschipgehäuse nach der Erfindung, das auf einen Leistungs-Darlington-Transistor
gerichtet ist, weist einen oberen Gehäuseabschnitt und einen Leistungs-Darlington-Transistor auf, die
mit den entsprechenden Teilen des soeben beschriebenen Leistungschipgehäuses geeignet übereinstimmen. Das weitere Gehäuse
hat einen unteren Gehäuseabschnitt, der eine Kollektorelektrode aus Metallblech aufweist, welche mit der oberen
Seite der Platte und wiederum mit dem unteren oder Kollektoranschluß des Leistungs-Darlington-Transistors verbunden
ist. Eine Dichtung ist zwischen dem oberen und dem unteren Gehäuseabschnitt angeordnet, wobei die Oberseite der
Dichtung mit dem metallischen Dichtring des oberen Gehäuseabschnitts
und die Unterseite der Dichtung mit der Kollektorelektrode des unteren Gehäuseabschnitts verbunden ist.
Der Wärmeausdehnungskoeffizient der Dichtung wird bevorzugt gewählt, so daß er innerhalb von etwa - 50 % von dem des
oberen Gehäuseabschnitts liegt. Das sich ergebende Gehäuse kann wiederholten Arbeitsspielen zwischen sich weit verändernden
hohen und niedrigen Temperaturen unterworfen werden und bleibt trotzdem mechanisch unversehrt und hermetisch
verschlossen.
Mehrere Ausführungsbeispiele der Erfindung werden im folgen den unter Bezugnahme auf die Zeichnungen näher beschrieben.
Es zeigt
Fig. 1 eine auseinandergezogene Darstellung eines
Leistungschipgehäuses nach der Erfindung in Blickrichtung aufwärts zu dem Leistungschipgehäuse
,
Fig. 2 in Draufsicht den oberen Gehäuseabschnitt
12 nach Fig. 1 in etwas vergrößerter Darstellung,
Fig. 3 im Schnitt eine Einzelansicht eines elektrisch leitenden Durchgangsloches 26 nach
Fig. 2 nach der Linie 3-3 in Fig. 2,
Fig. 4 eine Querschnittansicht des Leistungschipgehäuses nach Fig. 1 im zusammengebauten
Zustand nach der Linie 4-4 in Fig. 1,
Fig. 5 in einer Ansicht ähnlich der in Fig. 4
eine weitere Ausführungsform des Leistungschipgehäuses nach Fig. 1,
Fig. 6 in auseinandergezogener Darstellung ein
Leistungschipgehäuse in Blickrichtung aufwärts zu dem Leistungschipgehäuse,
Fig. 7 eine Querschnittansicht des Leistungschipgehäuses nach Fig. 6 im zusammengebauten
Zustand nach der Linie 7-7 in Fig. 6 und
Fig. 8 eine weitere Ausführungsform einer Dichtung 64 nach Fig. 6.
Fig. 1 zeigt in auseinandergezogener Darstellung ein hermetisch verschlossenes Leistungschipgehäuse 10 nach der Erfindung
in Blickrichtung aufwärts zu dem Gehäuse 10. Das Gehäuse 10 hat einen oberen und einen unteren Gehäuseabschnitt
12 bzw. 14, zwischen denen ein Leistungschip 16 angeordnet ist, bei welchem es sich beispielshalber um einen Leistungs-Darlington-Transistor
handelt.
Der obere Gehäuseabschnitt 12 hat eine dielektrische Platte 18 mit einem Wärmeausdehnungskoeffizient, der dem des Leistungschips
1 6 nahekommt, und besteht beispielsweise aus Berylliumoxid- oder Aluminiumoxidkeramik, wohingegen der
Leistungschip 16 aus Silicium besteht. Mit der Unterseite der dielektrischen Platte 18 sind eine erste Basiselektrode
20, eine zweite Basiselektrode 22 und eine Emitterelektrode 24 verbunden. Diese Elektroden bestehen vorzugsweise aus
Kupfer, das mit der dielektrischen Platte 18 durch ein eutektisches
Verbindungsverfahren verbunden worden ist; das
heißt durch ein Verbindungsverfahren, während welchem eine schmelzflussige eutektische Legierung zwischen jeder Elektrode
20, 22, 24 und der dielektrischen Platte 18 gebildet wird. Einzelheiten der bevorzugten eutektischen Verbindungsverfahren
sind in der US-PS 3 766 634 und in der US-PS 3 994 430 erläutert (und beansprucht). Diese US-Patente gehören
der Anmelderin und auf sie wird bezüglich weiterer
Einzelheiten verwiesen. Statt der Verwendung von eutektisch verbundenem Kupfer für die Elektroden 20, 22 und 24
können diese Elektroden aus dünnen Metallblechen bestehen, beispielsweise aus Kupfer, welche mit einer lötbaren Metallschicht
(nicht dargestellt) verlötet werden, die auf die Unterseite der dielektrischen Platte 18 aufgebracht worden
ist, beispielsweise durch Aufdampfen von Kupfer auf die Platte 18.
Auf der oberen Fläche der dielektrischen Platte 18 ist gemäß der vergrößerten Draufsicht in Fig. 2 ein Satz Leitungen
vorgesehen, der zu den Elektroden 20, 22 und 24 komplementär ist, das heißt eine erste Basisleitung 2O',eine
zweite Basisleitung 22' und eine Emitterleitung 24". Diese
komplementären Leitungen 20', 22' und 24" sorgen für elektrischen
Zugang von außerhalb des Leistungschipgehäuses 10 zu den Elektroden 20, 22 und 24, die innerhalb des Leistungschipgehäuses
10 angeordnet sind.
Zum elektrischen Miteinanderverbinden der inneren Elektroden 20, 22 und 24 (Fig. 1) und der äußeren Elektroden 20', 22'
und 24' (Fig. 2) sind elektrisch leitende Durchgangslöcher 26 vorgesehen, die in Fig. 1 mit gestrichelten Linien dargestellt
sind. Ein geeigneter Aufbau für ein elektrisch leitendes Durchgangsloch ist in der Einzelansicht in Fig. 3 gezeigt,
bei der es sich um eine Teilquerschnittansicht nach der Linie 3-3 in Fig. 2 handelt. Gemäß Fig. 3 führt ein
Loch 28 vertikal durch die dielektrische Platte 18 hindurch und ist mit einem elektrisch leitenden Mittel, wie beispielsweise
einem Lot 30, gefüllt. Bei einem bevorzugten Verfahren zum Herstellen des elektrisch leitenden Durchgangsloches
26 wird zuerst ein Loch 28 in der dielektrischen Platte 18 hergestellt, woran anschließend die Emitterelektrode
24 mit der Unterseite der dielektrischen Platte 18 verbunden wird. Die Elektrode 24 bedeckt den Grund des
Loches 28, so daß sie das Loch 28 hermetisch verschließt.
Die obere Leitung 24' wird dann mit der Oberseite der dielektrischen
Platte 18 verbunden, beispielsweise durch ein eutektisches Verbindungsverfahren, wobei ein vorgeformtes
Loch 32 auf das Loch 28 der dielektrischen Platte 18 ausgerichtet ist. Das Lot 30 wird dann schmelzflüssig in die
Löcher 28 und 32 eingebracht, so daß es ein elektrisch leitendes Verbindungsglied zwischen der Emitterelektrode 24
und der Emitterleitung 24' bildet. Weitere Einzelheiten von
geeigneten elektrisch leitenden Durchgangslöchern sind beispielsweise in einem Aufsatz von J.P. Burgess, CA. Neugebauer,
G. Flanagan und R.W. Moore mit dem Titel "Hybrid Packages by the Direct Bonded Copper Process", Solid State
Technology, Mai 1975, S. 42-44 (vgl. Fig. 5 und deren Beschreibung) erläutert. Auf diesen Aufsatz wird bezüglich
weiterer Einzelheiten verwiesen.
Gemäß Fig. 1 haben die inneren Elektroden 20, 22 und 24 des oberen Gehäuseabschnitts 12 ein Muster, das dem der
oberen Anschlüsse des Leistungschips 16 entspricht, welcher übertrieben groß als ein Leistungs-Darlington-Transistor
dargestellt ist und einen ersten Basisanschluß (nicht dargestellt) , welcher der inneren Elektrode 20 des oberen Gehäuseabschnitts
12 entspricht, einen Emitteranschluß 34 und einen zweiten Basisanschluß 36 aufweist.
Der Leistungschip 16 hat einen einzigen Kollektoranschluß 38 auf seiner unteren Seite (zumindest bei einem Darlington-Transistor)
und ist mit dem unteren Gehäuseabschnitt 14 in elektrischen Kontakt bringbar. In der dargestellten
Ausführungsform des Leistungschipgehäuses 10 hat der untere Gehäuseabschnitt 14 eine Kollektorelektrode 17, die vorzugsweise
aus Metallblech besteht, beispielsweise aus Kupfer, und beispielshalber mit einem nach oben vorstehenden
Kollektoranschluß 17a versehen ist, welcher an der Kollektorelektrode 17 angeformt ist, und weiter mit einer
nach oben weisenden, konkaven Vertiefung 17b zum Aufnehmen
des Leistungschips 16, wenn das hermetisch verschlossene Leistungschipgehäuse 10 zusammengebaut wird. Zum Verbinden
des unteren Gehäuseabschnitts 14 mit dem oberen Gehäuseabschnitt 12 ist der obere Gehäuseabschnitt 12 mit einem
metallischen Dichtring 42 versehen, der mit dessen Unterseite verbunden ist und die inneren Elektroden 20, 22 und
24 umschließt. Der metallische Dichtring 42 besteht vorzugsweise aus Kupfer und ist mit der dielektrischen Platte
18 eutektisch verbunden, er kann aber auch aus einer lötbaren Schicht bestehen, die beispielsweise durch Aufdampfen
von Kupfer auf die Unterseite der dielektrischen Platte 18 hergestellt ist.
Gemäß einem bevorzugten Verfahren zum Zusammenbauen des hermetisch verschlossenen Leistungschipgehäuses 10 werden
die oberen Anschlüsse des Leistungschips 16 (d.h. der nicht dargestellte erste Basisanschluß und die Anschlüsse 34 und
36) an die inneren Elektroden 20, 22 und 24 mit.vorgeformten Lotschichten angelötet. Der untere Anschluß 38 des Leistungschips
16 wird dann an die Kollektorelektrode 17 mit einer vorgeformten Lotschicht angelötet, und gleichzeitig
kann die Kollektorelektrode 17 an den metallischen Dichtring 42 des oberen Gehäuseabschnitts 12 angelötet werden.
Weitere Zusammenbauverfahren für das Gehäuse 10 liegen für den Fachmann auf der Hand, beispielsweise ein Verfahren,
bei dem die Kollektorelektrode 17 mit dem metallischen
Dichtring 42 durch Laser- oder Elektronenstrahlschweißung verbunden wird. Wenn eine Folge von Lötoperationen wie bei
dem hier beschriebenen Zusammenbauverfahren benutzt wird, wird eine Hierarchie von abnehmenden Lotschmelztemperaturen,
vorzugsweise begrenzt auf zwei, sicherstellen, daß die vorher hergestellten Lötverbindungen nicht wieder zum Schmelzen
gebracht werden.
Wenn der Leistungschip 10 zusammengebaut ist, sieht er so
aus, wie es in der Querschnittansicht in Fig. 4 gezeigt
ist, bei welcher es sich um eine Schnittansicht nach der Linie 4-4 in Fig. 1 handelt. In Fig. 4 ist zu erkennen,
daß die Kollektorelektrode 17 des unteren Gehäuseabschnitts 14 den Leistungschip 16 innerhalb der nach oben weisenden
konkaven Vertiefung 17b umschließt und mit dem metallischen Dichtring 42 des oberen Gehäuseabschnitts 12 verbunden ist,
so daß der Leistungschip 16 in dem Gehäuse 10 hermetisch eingeschlossen ist.
Der Leistungschip 16 kann, wenn er in das hermetisch verschlossene
Leistungschipgehäuse 10 eingebaut ist, elektrisch getestet werden, ohne daß die Gefahr einer überhitzung oder
Zerstörung besteht, da die Kollektorelektrode 17 mechanisch gegen einen Kühlkörper (nicht dargestellt) gepreßt werden
kann, um Wärme aus dem Leistungschip 16 abzuleiten. Elektrischer Zugang zu dem ersten Basisanschluß (nicht dargestellt)
, dem zweiten Basisanschluß 36 und dem Emitteranschluß 34 des Leistungschips 16 besteht über den ersten Basisanschluß
20' , den zweiten Basisanschluß 22' bzw. den Emitteranschluß 24· auf der Oberfläche der dielektrischen
Platte 18 (vgl. Fig. 2). Das hermetisch verschlossene Leistung sch ipgehäu se 10 hat vorteilhafterweise Bausteinform,
weil es nur einen Teil einer vollständigen hermetisch verschlossenen Leistungschipgehäusebaugruppe (nicht dargestellt)
bildet und als solche eine billige Möglichkeit zum Testen des Leistungschips 16 vor dessen Einbau in eine
vollständige, hermetisch verschlossene Leistungschipgehäusebaugruppe bildet. Von besonderem Vorteil ist das Fehlen
einer metallischen Grundplatte in dem Gehäuse 10.
Wenn eine elektrische Trennung zwischen der Kollektorelektrode 17 und einem Kühlkörper (nicht dargestellt), auf dem
das hermetisch verschlossene Leistungschipgehäuse 10 befestigbar ist, erwünscht ist, wird eine weitere dielektrische
Platte 44 gemäß der Darstellung in Fig. 5 vorgesehen, die mit der Unterseite der Kollektorelektrode 17 des Lei-
stungschipgehäuses 10 verbunden wird. Bei dem hermetisch verschlossenen Leistungschxpgehäuse nach Fig. 5 hat die
dielektrische Platte 44 vorzugsweise einen Wärmeausdehnungskoeffizient, der dem des Leistungschips 16 nahekommt,
und besteht zweckmäßig aus Berylliumoxid- oder Aluminiumoxidkeramik, wohingegen der Leistungschip 16 aus Silicium
besteht. Die dielektrische Platte 44 kann mit einem metallischen Kühlkörper (nicht dargestellt) über eine Metallschicht
46 auf der Unterseite der dielektrischen Platte 44, bei welcher es sich vorzugsweise um mit der dielektrischen
Platte 44 eutektisch verbundenes Kupfer oder stattdessen um eine lötbare Schicht, wie beispielsweise aufgedampftes
Kupfer, handelt, bequem verbunden werden. Die Kollektorelektrode 17 wird mit der dielektrischen Platte 44 vorzugsweise
durch ein eutektisches Verbindungsverfahren verbunden, obgleich die Kollektorelektrode 17 stattdessen an eine lötbare
Metallschicht (nicht dargestellt), wie beispielsweise aufgedampfes Kupfer, die auf der oberen Seite der dielektrischen
Platte 44 vorgesehen ist, angelötet werden könnte.
Fig. 6 zeigt ein hermetisch verschlossenes Leistungschipgehäuse 60 in Blickrichtung aufwärts zu dem Gehäuse 60 gemäß
einer weiteren Ausführungsform der Erfindung. Das Gehäuse
60 weist einen oberen Gehäuseabschnitt 12' und einen Leistungschip 16· auf, die mit dem oberen Gehäuseabschnitt
12 bzw. dem Leistungschip 16 des Leistungschipgehäuses 10 nach Fig. 1 geeignet übereinstimmen. In den Fig. 6 und 1
tragen gleiche Teile gleiche Bezugszahlen.
Das hermetische Leistungschxpgehäuse 60 hat weiter einen
unteren Gehäuseabschnitt 62 und eine Dichtung 64, die zwischen dem oberen Gehäuseabschnitt 12' und dem unteren Gehäuseabschnitt
62 angeordnet ist. Der untere Gehäuseabschnitt 62 weist eine Kollektorelektrode 66 auf, an der
eine Kollektorleitung 66a angeformt ist. Wenn eine dielektrische Isolierung der Kollektorelektrode 66 gegenüber
einem metallischen Kühlkörper (nicht dargestellt) erwünscht ist, hat der untere Gehäuseabschnitt 62 weiter eine dielektrischßjPlatte
68, beispielsweise aus Berylliumoxid- oder
Aluminiumoxidkeramik, wobei die Kollektorelektrode 66 mit der oberen Oberfläche der dielektrischen Platte 68 verbunden
ist, vorzugsweise durch ein eutektisches Verbindungsverfahren, wie es oben erläutert ist. Die Dichtung 64 besteht
vorzugsweise aus einem Material, dessen Wärmeausdehnungskoeffizient
innerhalb von etwa + 50 % von dem des oberen Gehäuseabschnitts 12' liegt. Wenn der Leistungschip
16 beispielshalber aus Silicium besteht, so besteht die Dichtung 64 beispielsweise aus Molybdän oder Wolfram.
Das Zusammenpassen der verschiedenen Teile des Leistungschipgehäuses
60 wird am besten an Hand von Fig. 7 verständlich, die eine Querschnittansicht des Gehäuses 60 nach der
Linie 7-7 in Fig. 6 zeigt. Die obere Seite der Dichtung 64 ist mit dem metallischen Dichtring 42* des oberen Gehäuseabschnitts
12' verbunden, und die untere Seite der Dichtung
64 ist mit dem Blech 66 des unteren Gehäuseabschnitts 62 verbunden. Die Dichtung 64 umschließt den Leistungschip 16'.
Gemäß Fig. 7 ist die dielektrische Platte 68 des unteren Gehäuseabschnitts 62 breiter und länger als die Kollektorelektrode
66. Das dient dem Zweck, eine langgestreckte, sogenannte elektrische Kriechstrecke auf der Oberfläche der
dielektrischen Platte 68 zwischen der Kollektorelektrode 66 und einer metallischen Grundplatte (nicht dargestellt),
auf der die dielektrische Platte 68 typisch befestigt wird, zu schaffen
Gemäß einem bevorzugten Verfahren zum Zusammenbauen des Leistungschipgehäuses 60 wird zuerst der Leistungschip 16'
an die inneren Elektroden 20', 22' und 24' des oberen Gehäuseabschnitts
12' mit einer vorgeformten Lotschicht angelötet. Die Dichtung 64 wird dann an den Dichtring 42' des
oberen Gehäuseabschnitts 12" mit einer vorgeformten Lot-
schicht angelötet, und der untere Gehäuseabschnitt 62 wird gleichzeitig sowohl an den unteren Anschluß 38" des Leistungschips
161 als auch an die untere Seite der Dichtung 64 mit vorgeformten Lotschichten angelötet. Die vorgenannte
Folge von Lötoperationen kann ausgeführt werden, indem vorgeformte Lotschichten, begrenzt auf zwei, mit einer
Hierarchie von abnehmenden Schmelztemperaturen', benützt wer den,
so daß bereits hergestellte Lötverbindungen nicht beeinträchtigt werden.
Das hermetisch verschlossene Leistungschipgehäuse 60 ergibt einen hohen Grad an mechanischer Festigkeit und eignet
sich daher zur Verwendung unter wiederholten Arbeitsspielen des Leistungschips 16* zwischen sich weit verändernden
hohen und tiefen Temperaturen (z.B. zwischen -40 0C und
+150 0C), weil sich die Dichtung 64 mit der dielektrischen
Platte 18' horizontal ausdehnt und zusammenzieht.
In einer anderen Ausführungsform des hermetisch verschlossenen Leistungschipgehäuses 60 ist eine in Fig. 8 gezeigte
Dichtung 64' statt der in Fig. 6 gezeigten Dichtung 64 vorgesehen.
Die Dichtung 64' besteht aus einem dielektrischen Material, das vorzugsweise einen Wärmeausdehnungskoeffizient innerhalb von etwa + 50 % von dem der dielektrischen
Platte 18' (Fig. 7) hat. Das dielektrische Material 70 kann zweckmäßig Berylliumoxid- oder Aluminiumoxidkeramik
sein, wenn der Leistungschip 16' beispielsweise aus Silicium besteht. Lötbare Metallschichten 72 und 74 sind mit
der oberen bzw. unteren Oberfläche der Dichtung 64' verbunden
und bestehen vorzugsweise aus mit ihr eutektisch verbundenem Kupfer.
Beim Herstellen einer vollständigen hermetisch verschlossenen Leistungschipgehäusebaugruppe (nicht dargestellt)
können eines oder mehrere der vorgenannten hermetisch verschlossenen Leistungschipgehäuse an einer metallischen
Grundplatte (nicht dargestellt) befestigt werden, beispielsweise durch Löten. Auf dieser metallischen Grundplatte
können vorteilhafterweise "Signal"- oder Nichtleistungschips in ihren üblichen Gehäusen befestigt sein, das
heißt in Signalchipträgern, wodurch sich ein Hybridgehäuse ergibt. Ein billiges, hermetisch nicht verschlossenes Gehäuse
kann dann vorgesehen werden, welches die metallische Grundplatte und sowohl einen oder mehrere hermetisch verschlossene
Leistungschipgehäuse und einen oder mehrere Signalchipträger bedeckt, wobei externe elektrische Leitungen
vorgesehen werden, die mit den elektrischen Leitungen der hermetisch verschlossenen Leistungschipgehäuse
oder der Signalchipträger verbunden sind.
Vorstehend sind hermetisch verschlossene Leistungschipgehäuse in Bausteinform beschrieben, die das wirtschaftliche
Testen von Leistungschips gestatten und ein hohes Ableitvermögen für Verlustwärme aus den Leistungschips haben.
In einer Ausführungsform ist eine dielektrische Isolation
zwischen einem hermetisch verschlossenen Leistungschipgehäuse und einem metallischen Kühlkörper, auf dem das Gehäuse
typisch befestigt wird, vorgesehen.
Claims (11)
- Ansprüche :Π J Hermetisch verschlossenes Leistungschipgehäuse, gekennzeichnet durch:a) einen oberen Gehäuseabschnitt (12) mit einer dielektrir sehen Platte (18),mit wenigstens einer ersten Elektrode (20), die mit einer unteren Oberfläche der Platte und mit einer ersten metallischen Leitung (20") verbunden ist, welche mit einer oberen Oberfläche der Platte verbunden ist, mit wenigstens einem elektrisch leitenden Durchgangsloch (26) in der dielektrischen Platte (18), welches die erste Elektrode (20) und die erste metallische Leitung (201) elektrisch miteinander verbindet und mit einem metallischen Dichtring (42), der mit der unteren Seite der Platte verbunden ist und die erste Elektrode (20) umschließt;b) einen Leistungschip (16), der wenigstens einen ersten Anschluß aufweist, welcher auf seiner oberen Seite angeordnet und mit der ersten Elektrode (20) des oberen Gehäuseabschnitts (12) verbunden ist, und weiter einen einzigen Anschluß (38) auf seiner unteren Seite; undc) einen unteren Gehäuseabschnitt (14) mit einer unteren Leistungschipelektrode (17) in Blechform, die mit dem einzigen Anschluß (38) auf der unteren Seite des Leistungschips (16) und außerdem mit dem metallischen Dichtring (42) des oberen Gehäuseabschnitts (12) verbunden ist, so daß der Leistungschip (16) hermetisch eingeschlossen ist.
- 2. Leistungschipgehäuse nach Anspruch 1, dadurch gekennzeichnet, daß die erste Elektrode (20) und die erste metallische Leitung (20') jeweils aus Kupfer bestehen, das mit der-dielektrischen Platte (18) eutektisch verbunden ist.
- 3. Leistungschipgehäuse nach Anspruch 2, dadurch gekennzeichnet, daß der metallische Dichtring (42) des oberen Gehäuseabschnitts (12) aus Kupfer besteht, das mit der dielektrischen Platte (18) eutektisch verbunden ist.
- 4. Leistungschipgehäuse nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der untere Gehäuseabschnitt
(14) eine weitere dielektrische Platte (44) aufweist, die mit der Unterseite der unteren Leistungschipelektrode (17) verbunden ist,und ein dünnes Metallblech (46) ,das mit der Unterseite der dielektrischen Platte (44) verbunden ist. - 5. Hermetisch verschlossenes Leistungschipgehäuse, gekennzeichnet durch:a) einen oberen Gehäuseabschnitt (121) mit einer dielektrischen Platte (181) mit wenigstens einer ersten Elektrode (20·)/die mit der unteren Oberfläche der Platte und mit einer mit einer oberen Oberfläche der Platte verbundenen ersten metallischen Leitung verbunden ist, mit
wenigstens einem elektrisch leitenden Durchgangsloch in der dielektrischen Platte, welches die erste Elektrode (201) und die erste metallische Leitung elektrisch miteinander verbindet, und mit einem metallischen Dichtring (421), der mit der unteren Seite der Platte (181) ver-bunden ist und die erste Elektrode umschließt;b) einen Leistungschip (16') mit wenigstens einem ersten Anschluß/ der auf seiner oberen Seite angeordnet und mit der ersten Elektrode (201) des oberen Gehäuseabschnitts (12") verbunden ist und einen einzigen Anschluß (38*) auf seiner unteren Seite hat;c) einen unteren Gehäuseabschnitt (62), der eine untere Leistungschipelektrode (66) in Blechform aufweist, die mit dem einzigen Anschluß (38") auf der unteren Seite des Leistungschips (161) verbunden ist; undd) eine Dichtung (64) mit einer oberen und einer unteren Seite, welche den Leistungschip (161) umschließt, wobei die obere Seite mit dem metallischen Dichtring (42') des oberen Gehäuseabschnitts (121) verbunden ist und wobei die untere Seite mit der unteren Leistungschipelektrode (66) des unteren Gehäuseabschnitts (62) verbunden ist, so daß der Leistungschip hermetisch eingeschlossen ist. - 6. Leistungschipgehäuse nach Anspruch 5, dadurch gekennzeichnet, daß die Dichtung (64) einen Wärmeausdehnungskoeffizient innerhalb von etwa +50 % der dielektrischen Platte (18*) des oberen Gehäuseabschnitts (12*) hat.
- 7. Leistungschipgehäuse nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Leistungschip (161) aus Silicium besteht und daß die Dichtung (64) aus Wolfram oder Molybdän besteht.
- 8. Leistungschipgehäuse nach Anspruch 5, dadurch gekennzeichnet, daß die Dichtung (641) aus Keramik besteht und daß eine obere und eine untere Kupferschicht (72, 74) mit der oberen bzw. unteren Oberfläche der Dichtung (64') eutektisch verbunden sind.
- 9. Leistungschipgehäuse nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß die erste Elektrode (20') und die erste metallische Leitung jeweils aus Kupfer bestehen, das mit der dielektrischen Platte (18·) des oberen Gehäuseabschnitts (12") eutektisch verbunden ist.
- 10. Leistungschipgehäuse nach Anspruch 9, dadurch gekennzeichnet, daß der metallische Dichtring (42') des oberen Gehäuseabschnitte (121) aus Kupfer besteht, das mit der dielektrischen Platte (181) des oberen Gehäuseabschnitts (121) eutektisch verbunden ist.
- 11. Leistungschipgehäuse nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß der untere Gehäuseabschnitt (62) eine weitere dielektrische Platte (68) aufweist, die mit der Unterseite der unteren Leistungschipelektrode(66) verbunden ist, und ein dünnes Metallblech, das mit der Unterseite der weiteren dielektrischen Platte (68) verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US52929583A | 1983-09-06 | 1983-09-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3432449A1 true DE3432449A1 (de) | 1985-04-04 |
DE3432449C2 DE3432449C2 (de) | 1991-08-22 |
Family
ID=24109306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843432449 Granted DE3432449A1 (de) | 1983-09-06 | 1984-09-04 | Hermetisch verschlossenes leistungschipgehaeuse |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS6094742A (de) |
CA (1) | CA1216960A (de) |
DE (1) | DE3432449A1 (de) |
GB (1) | GB2146174B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8018056B2 (en) | 2005-12-21 | 2011-09-13 | International Rectifier Corporation | Package for high power density devices |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5148264A (en) * | 1990-05-02 | 1992-09-15 | Harris Semiconductor Patents, Inc. | High current hermetic package |
US5446316A (en) * | 1994-01-06 | 1995-08-29 | Harris Corporation | Hermetic package for a high power semiconductor device |
FR2793350B1 (fr) * | 1999-05-03 | 2003-08-15 | St Microelectronics Sa | Protection d'une puce semiconductrice |
DE10156626A1 (de) * | 2001-11-17 | 2003-06-05 | Bosch Gmbh Robert | Elektronische Anordnung |
US7138708B2 (en) | 1999-09-24 | 2006-11-21 | Robert Bosch Gmbh | Electronic system for fixing power and signal semiconductor chips |
DE19950026B4 (de) * | 1999-10-09 | 2010-11-11 | Robert Bosch Gmbh | Leistungshalbleitermodul |
US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
US6703707B1 (en) | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
JP4479121B2 (ja) | 2001-04-25 | 2010-06-09 | 株式会社デンソー | 半導体装置の製造方法 |
CN111146152B (zh) * | 2019-10-30 | 2021-09-10 | 苏师大半导体材料与设备研究院(邳州)有限公司 | 一种半导体封装件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3125709A (en) * | 1960-10-17 | 1964-03-17 | Housing assembly | |
DE1815799A1 (de) * | 1968-12-19 | 1970-06-25 | Siemens Ag | Gehaeuse fuer Halbleitersysteme |
US3646405A (en) * | 1969-01-08 | 1972-02-29 | Mallory & Co Inc P R | Hermetic seal |
DE2213915A1 (de) * | 1972-03-22 | 1973-10-04 | Siemens Ag | Gehaeuse fuer halbleitersysteme |
US3994430A (en) * | 1975-07-30 | 1976-11-30 | General Electric Company | Direct bonding of metals to ceramics and metals |
DE3304215A1 (de) * | 1983-01-20 | 1984-07-26 | LGZ Landis & Gyr Zug AG, Zug | Keramikgehaeuse fuer einen hybridschaltkreis |
-
1984
- 1984-08-17 GB GB8420944A patent/GB2146174B/en not_active Expired
- 1984-08-23 CA CA000461633A patent/CA1216960A/en not_active Expired
- 1984-09-04 DE DE19843432449 patent/DE3432449A1/de active Granted
- 1984-09-06 JP JP18548684A patent/JPS6094742A/ja active Granted
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3125709A (en) * | 1960-10-17 | 1964-03-17 | Housing assembly | |
DE1815799A1 (de) * | 1968-12-19 | 1970-06-25 | Siemens Ag | Gehaeuse fuer Halbleitersysteme |
US3646405A (en) * | 1969-01-08 | 1972-02-29 | Mallory & Co Inc P R | Hermetic seal |
DE2213915A1 (de) * | 1972-03-22 | 1973-10-04 | Siemens Ag | Gehaeuse fuer halbleitersysteme |
US3994430A (en) * | 1975-07-30 | 1976-11-30 | General Electric Company | Direct bonding of metals to ceramics and metals |
DE3304215A1 (de) * | 1983-01-20 | 1984-07-26 | LGZ Landis & Gyr Zug AG, Zug | Keramikgehaeuse fuer einen hybridschaltkreis |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8018056B2 (en) | 2005-12-21 | 2011-09-13 | International Rectifier Corporation | Package for high power density devices |
DE102006060768B4 (de) * | 2005-12-21 | 2013-11-28 | International Rectifier Corp. | Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte |
Also Published As
Publication number | Publication date |
---|---|
JPH0118583B2 (de) | 1989-04-06 |
CA1216960A (en) | 1987-01-20 |
DE3432449C2 (de) | 1991-08-22 |
GB8420944D0 (en) | 1984-09-19 |
JPS6094742A (ja) | 1985-05-27 |
GB2146174B (en) | 1987-04-23 |
GB2146174A (en) | 1985-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19941872B4 (de) | Elektronikkomponente, wie z.B. ein Akustikoberflächenwellenbauelement, und Verfahren zum Herstellen derselben | |
DE3134557C2 (de) | ||
DE69635440T2 (de) | Halbleiteranordnung mit einem Schaltungssubstrat und einem Gehäuse | |
DE19921109B4 (de) | Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement | |
EP0069901B1 (de) | Stromrichtermodul | |
DE10149580B4 (de) | Halbleitervorrichtung | |
DE3221199C2 (de) | ||
DE19518753B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
EP0588026B1 (de) | Abschaltbares Hochleistungs-Halbleiterbauelement | |
DE69013310T2 (de) | Gehäuse für Leistungshalbleiterbauelemente. | |
DE3936322A1 (de) | Keramisches substrat mit metallgefuellten durchgangsloechern fuer hybrid-mikroschaltungen und verfahren zu deren herstellung | |
DE19634202C2 (de) | Halbleitervorrichtung | |
DE3241508A1 (de) | Leistungstransistor-modul | |
DE3406528A1 (de) | Leistungshalbleitermodul | |
DE3432449C2 (de) | ||
DE2248303C2 (de) | Halbleiterbauelement | |
DE68913957T2 (de) | Anschlussband für einen Kondensator mit Sicherung. | |
DE69321216T2 (de) | Halbleiteranordnung mit elektrischer verbindung | |
DE2937051C2 (de) | ||
EP0745274B1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung | |
DE3913066C2 (de) | ||
EP1324386A1 (de) | Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls | |
EP1595287A2 (de) | Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben | |
DE4300516C2 (de) | Leistungshalbleitermodul | |
DE1564107A1 (de) | Gekapselte Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: SIEB, R., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 6947 LAUDENBACH |
|
8339 | Ceased/non-payment of the annual fee |