DE3419448A1

DE3419448A1 - Bildverarbeitungseinrichtung

Info

Publication number: DE3419448A1
Application number: DE19843419448
Authority: DE
Inventors: Katsutoshi Tokio/Tokyo Hisada; Hiroshi Yokohama Kanagawa Nobuta
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-05-24
Filing date: 1984-05-24
Publication date: 1984-11-29
Also published as: GB2142797B; FR2546694B1; FR2546694A1; GB2142797A; GB8413304D0; DE3419448C2; US5022088A

Description

Die Erfindung bezieht sich auf eine Einrichtung zum elektrischen Verarbeiten von Bildinformationen ivie eine Bilddatei oder ein Faksimilegerät und insbesondere auf eine Bildverarbeitungseinrichtung, die für die Verarbeitung von komprimierten Bildinformationen wie b e ι speilsweise Bildinformationen ausgebildet ist, die durch die modifizierte Huffman-Codierung hinsichtlich der Lauflänge codiert gespeichert oder übertragen werden.

Es ist bekannt, ein Vorlagenbild auf fotoelektrische Weise zum Erzeugen elektrischer Bildsignale zu lesen und diese Signale zu einem Drucker oder einer Datei bzw. über eine Übertragungsleitung zu einem entfernt aufgestellten Druckgerät zu senden. Im Falle einer solchen Bildsignal-Übertragung zwischen mehreren Einheiten ist zwischen der Sendeinheit und der Empfangseinheit eine ausreichende Synchronisierung unerläßlich. Bei der einfachen Synchronisierung ist jedoch keine zufriedenstellende Übertragung zu erwarten, falls die Signalverarbeitungsgeschwindigkeit der verschiedenen Einheiten verschieden ist.

A/25

Dresdner Bank (München! Kto 3939 844 Bayer Vereinsbank (Muncnerl KIo S08 941

cM-jncieni KIo 67D-43804

Es wird daher in Betracht gezogen, die Geschwindigkeit

oder die Übertragungszeit dadurch anzupassen, daß in der Sendeeinheit und/oder in der Empfangseinheit wie beispielsc weise in einem Leser und/oder einem Drucker ein Pufferspeicher vorgesehen wird und die zu übertragenden Bildsignale zunächst in einem solchen Pufferspeicher gespeichert werden.

_in Bei einem solchen Pufferspeicher ist ein gewisser Spielraum hinsichtlich der Speicherkapazität erforderlich, um eine ausreichende Synchronisierung sicherzustellen. Eine solche Steigerung der Speicherkapazität ist jedoch unvermeidbar begrenzt, da sie zu einer Kostensteiaerung führt.

Falls ferner bei der Bilddaten-Aufbereιtung ein Komprimiervorgang mit eingeschlossen ist, ergeben sich nach dem Komprimieren beträchtliche Schwankungen der Datenmenge, so daß sich je nach Fall die Anzahl der Seiten ändert, die in einen Speicher eingespeichert werden können. Bei der Übertragung komprimierter Bilddaten werden gleichzeitig bestimmte andere Signale wie Zeitsteuersignale übertragen, wobei die Speicherung dieser anderen Signale in den Speicher eine Vergeudung hinsichtlich der Speicherkapazität ergibt·

In Anbetracht dessen liegt der Erfindung die Aufgabe zugrunde, eine Bildyerarbeitungseinrichtunq zu schaffen, die die Verarbeitung von Bilddaten auf ausreichende und wirksame Weise ermöglicht.

Ferner soll mit der Erfindung eine Bi 1dverarbeitungseinrichtung geschaffen werden, die eine wirksame Ausnutzung eines Speichers für das Senden oder Empfangen von Bilddaten ermöglicht.

Weiterhin soll dip erfindungsgemäße Bildverarbeitungseιnrichtung für die Bearbeitung komprimierter Bilddaten geeignet sein.

Ferner soll die erfindungsgemäße Bi1dverarbeitungseinrιchtung für die Bildverarbeitung unter ausreichend hoher Geschwindigkeit geeignet sein.

Weiterhin soll die erfindungsgemäße Bildverarbeitungseinrichtung das Verarbeiten von Daten ermöglichen, die nach dem modifierten Huffman-Codierverfahren komprimiert sind.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert

Fig. 1 ist ein Blockschaltbild eines Ausführungsbeispiels einer Uorlagenleseeinheit mit Datenkompressιons-Fähigkeit.

Fig. 2, die aus Fig. 2A und 2B zusammengesetzt ist, ist

ein Schaltbild, das ausführlich ein Beispiel einer

in Fig. 1 gezeigten Datenkomprlmierschaltung 20 zeigt.

Fig. 3A und 3B sind Tabellen, die E ιngabe/Ausgabe-Zusanmenhänge der in Fig. 2 gezeigten Schaltung zeigen.

Fig. 4 ist ein Zeitdiagramn, das die Funktion der in Fig

2 gezeigten Schaltung veranschaulicht. 30

Fig. 5 ist ein Schaltbild, das ausführlich ein Beispiel

einer in Fig. 1 gezeigten Adressensteuerschaltung , zeigt.

"5 Fig. 6 bis 9 sind Darstellungen, die Einschreibe- und Auslesezustände eines Speichers zeigen.

-9- DE 3962

Fig. 10 ist ein Blockschaltbild, das ein Ausführungsbeispiel einer Decodierschaltung zeigt.

Fig. 11, die aus Fig. HA und HB zusammengesetzt ist, ist ein ausführliches Schaltbild der in Fig. 10 gezeigten Schaltung.

Fig. 12 und 14 sind Schaltbilder von Schaltungen zum Erfassen bestimmter Daten.
IO

Fig. 13, 15 und 16 sind entsprechende Zeitdiagramme.

Die Fig. 1 zeigt den Aufbau eines Ausführungsbeispiels ° einer Vorlagenbild-Leseeinheit, in der eine Vorlage 10 mittels einer nicht gezeigten Lichtquelle ausgeleuchtet wird und das Reflexionslicht mittels eines Objektivs 11 auf einem Bildsensor 12 fokussiert wird, der aus einer Ladungskopplungsvorrichtung gebildet ist. Der Bildsensor 12 weist eine Reihenanordnung aus vielen fotoelektrischen Wandlerelementen auf, die in Querrichtung zu der Vorlage angeordnet sind, und erzeugt für eine jeweilige Zeile serielle elektrische Signale, die der Lichtstärke des einfallenden Lichts entsprechen. Der Bildsensor 12 und die Vor-

^° lage 10 werden mittels eines nicht gezeigten Antriebsmechanismus in Bezug zueinander unter einer vorbestimmten Geschwindigkeit kontinuierlich in einer im wesentlichen zur Abtastrichtung des Bildsensors 12 senkrechten Richtung bewegt, wodurch der Bildsensor 12 auf fotoelektrische Weise die Gesamtfläche der Vorlage 10 liest und dabei elektrische Signale erzeugt, die der jeweiligen Bilddichte der Vorlage 10 entsprechen.

Die Ausgangssignale des Bildsensors 12 werden in einem Verstärker 13 verstärkt und dann in einem Ana log/Diqita I-

bzw. A/D-Wandler 14 unter einer geeigneten Abtast frequenz in binäre Bildsignale umgesetzt, die Schwarzpegel und WeiGpegel darstellen. Die binären Signale aus dem A/D-Wandler 14 werden einer Datenkomprimierschaltung 20 zugeführt, in der ein L auflängenzäh 1 er 21 die Anzahl aufeinanderfolgender Weiß- oder Schivarzpegel in den eingegebenen binären Signalen zählt. Diesen Zählstand sowie ein Signal, das den Weißpegel- oder den Schwarzpegel-Zustand anzeigt, nimmt ein MH-Codierer 22 für die modifierte Huffman-Codierung bzw. MH-Codierung auf, der entsprechend der bekannten Umsetzungstabelle MH-Codesignale 25 und die Codelänge der MH-Codesignale anzeigende Daten 24 einer Pack- bzw. Setzschaltung 23 zuführt. Unter Verwendunq der Codelängeridaten 24 verbindet die Setzschaltung 23 die sich hinsichtlich der Codelänge ändernden MH-Codesignale 25 zu aufeinanderfolgend abgegebenen Daten mit einer bestimmten effektiven Codelänge von beispielsweise 8 Bit. Die aufeinanderfolgenden Daten aus der Datenkomprimierscha1tung 20 werden als serielle fortlaufende Signale über eine Speicherbank 15 ^u abgegeben, die als ein Pufferspeicher wirkt. Die Speicherbank 15 hat eine Kapazität von 32 MByte und ist aus 512 Speicherbausteinen mit je 64 kByte zusammengesetzt. Die auf diese Weise erzielten Ausgangssignale werden beispielsweise in eine Dateieinheit wie eine optische Platte einge-

^° speichert oder über eine Fernsprechleitung zu einer entfernt gelegenen Stelle übertragen. Auf diese W e j s e ist es ermöglicht, eine schnelle DatenaÖ3peicherung in eine Platte geringer Kapazität oder eine Verringerung der Übertragungszeit zu erreichen.

Gemäß Fig. 1 ist eine Adressensteuerschaltung 100 zur Steuerung des E ιnschreibens von Daten in die Speicherbank 15 und des Auslesens der Daten aus derselben vorgesehen, wobei die entsprechenden Adressendaten in einem Schreib/-Lesespeicher 102 gespeichert sind. Es sind verschiedenerlei

-11- DE 3962

Adressendaten gemäß der nachfolgenden Erläuterung vorgesehen, die zur Steuerung der Adressensteuerschaltunq über eine Zentraleinheit (CPU) 1Oi und eine Eingabe 'Ausgabe-Einheit (I/O) 101 herangezogen werden. Ein Zeichengenerator (CGROM) 106 ist ein Speicher zum Erzeugen von Zeichen durch ein Programm für das Einschreiben von Datum und Zeit in die Bilddaten und führt die Ausgangssignale über eine Eingabe/Ausgabe-Einheit (I/O) 105 dem in Fig. gezeigten Lauflängenzähler 21 zu. Auf diese Weise werden die Zeichen auch in der Form von HH-Codesignalen künstlich zusammengesetzt.

Die Zentraleinheit 104 ist durch einen Mikrocomputer zum Steuern der vorangehend genannten Bauteile gebildet und

mit einer Taktfunktion für die Anzeige des Datums und der Zeit versehen. Ein Festspeicher (ROM) 103 speichert das Steuerprogramm für die Zentraleinheit 104.

Die Eingabe/Ausgabe-Einheiten 101 und 105, der Schreib/ Lesespeicher 102, der Festspeicher 103, die Zentraleinheit 104 und der Zeichengenerator 106 sind an eine Sammelleitung 107 angeschlossen.

Die Fig. 2 zeigt ausführlicher ein Ausführungsbeispiel der in Fig. 1 gezeigten Datenkomprimierschaltung 20. Gemäß der vorstehenden Erläuterung ist diese Schaltung so ausgelegt, daß sie serielle Bildsignale in iiodi f ι ζ ierte Huffman-Codesignale bzn. MH-Codesignale umsetzt und die MH-Codesignale mit den sich ändernden Längen so zusammensetzt, daß parallele Daten mit einer bestimmten effektiven Länge erzielt werden, nämlich in diesem Fall mit der Länge 1 Byte, die einer elektronischen Datei oder dergleichen zugeführt werden.'

■12- DE 3962

Die durch das Lesen einer Vorlage und die Angabe der Bilddichte derselben erzielten bitseriellen digitalen Daten VIDEO werden dem Lauflängen- bzw. RL-Zähler 21 für die Ermittlung der Lauflänge, nämlich der Anzahl aufeinanderfol-5

gender schwarzer oder weißer Bildelemente zugeführt. Zugleich wird ermittelt, ob das der Lauflangenzählung unterzogene Eingangssignal "Schwarz" oder "Weiß" darstellt. Ein auf diese Weise ermitteltes Lauflänqensiqna1 RL und ein Signal TS für die Anzeige von "Schwarz" oder "Weiß" werden den Adressenleitungen des MH-Codierers 22 zugeführt, der durch einen Festspeicher gebildet ist, in dem eine Umsetzungstabelle für den modifizierten Huffman-Code gespeichert ist. Der MH-Codierer 22 setzt die Signale RL und TS in MH-Codesignale mit maximal 13 Bits um und erzeugt gleichzeitig parallel hierzu 4-Bit-Signale, die die effektive Codelänge der Codesignale angeben, falls beispielsweise das HH-Codesignal "0011" ist, gibt die MH-Code-Ümsetztabelle ein HH-Codesignal MC "0011XXXXXXXXX" (wobei X ein beliebiger Binärpegel ist) und ein Codelängensignal _LC „4., (»0100") ab.

Das MH-Codesignal MC und das Codelängensignal LC, die auf die vorstehend beschriebene Weise erzeugt sind, werden parallel der Setzschaltung 23 zugeführt und zeitweilig ° in einem Schiebepufferspeicher (FIFO-Pufferspeicher) 31 gespeichert.

Die vorstehend beschriebene Funktion des Lauflängenzählers 21, des Codierers 22 und des Schiebespeichers 31 wird in ° Echtzeit unter Synchronisierung mit einem Übertragungstakt φ der ursprünglichen Bilddaten VIDEO, nämlich beispielsweise synchron mit dem unter einer bestimmten Geschwindigkeit ablaufenden Bildlesevorgang ausgeführt.

-13- DE 3962

Danach werden das MH-Codesignal NC und das Codelängensignal LC für die effektive Codelänge aus dem Schiebespeicher 31 ausgelesen und einer Bi taufbereitungs-Verarbeitung für die Verbindung bzw. Zusammensetzung der MH-Codesignale unterzogen.

In Anbetracht der Datenerweiterung durch die MH-Umsetzung werden das Auslesen der Daten aus dem Schiebespeicher und die Bitaufbereitung mit einer Geschwindigkeit ausgeführt, die gleich dem Doppelten der Übertragungsgeschwindigkeit der ursprünglichen Bilddaten VIDEO oder höher ist, nobei bei dem beschriebenen Ausführungsbeispι el der Takt gleich dem Doppelten bzw. 1φ gewählt ist. Eine übermäßig hohe Geschwindigkeit ist nicht notwendig, da die Datenverarbeitung die Datenzufuhr abzuwarten hat.

Das MH-Codesignal MC mit den maximal 13 parallelen Bits aus dem Schiebespeicher 31 wird in der Folge aus einem
B-Register 32 mit 13 Bit in ein C-Register 33 mit 8 Bit

übertragen und schließlich zu 8 Bit bzw. einem Byte zusammengefaßt. Die MH-Codesignale HC müssen jedoch einer Bitaufbereitung unterzogen werden, da sie entsprechend der Lauflänge sich ändernde Codelängen haben: dieser Vorgang wird mittels zweier 1:8-Hultiplexer, nämlich eines P-Multiplexers (MPX P) 34 und eines Q-MuItlplexers (MPX Q) 35 herbeigeführt. In dem P-HuItiplexer 34 sind an den Eingangskanälen mit "X" unbenutzte Kanäle bezeichnet.

Der Q-Multiplexer 35 hat die Funktion, in die wertniedrigen Bits eines in dem C-Register 33 gespeicherten MH-Codes einen in dem B-Register 32 gespeicherten nachfolgenden MH-Code einzusetzen.

Andererseits hat der P-Multiplexer 34 die Funktion, die 35 Bits des B-Registers 32 um eine Anzahl von Bits hochzu-

schieben, die aus dem B-Register 32 in das C-Register 33 eingesetzt werden.

Das Codelängensignal LC wird über einen Multiplexer 40 einem X-Zählregister 36 zugeführt und mittels einer Addierschaltung 37 und eines Y-Zählregisters 38 zusammengefaßt aufaddiert. Das Additionsergebnis wird dazu herangezogen, die Anzahl der in das C-Register 33 eingesetzten Bits zu

ermitteln. 10

Der Q-Multiplexer 35 wird dazu verwendet, entsprechend einem den Inhalt des Y-Zählregisters 38 darstellenden Signal SLC die Anzahl der wertniedrigen Bits des C-Registers 33 anzuzeigen, in die die Daten aus dem B-Reigster 32 übertragen werden sollen.

Da das C-Register 33 eine begrenzte Bitanzahl hat (nämlich bei dem beschriebenen Ausführungsbeispiel 8 Bits), können nicht alle in dem B-Register 32 gespeicherten Datenbits in das C-Register 33 übertragen werden,- so daß sich ein Überlauf ergibt. In diesem Fall verbleiben die restlichen Datenbits, die nicht in das C-Register 33 übertragen werden können, in dem B-Register 32. Die Anzahl dieser restlichen Bits wird mittels einer Subtrahierschaltung 39 berechnet, ^ die den Inhalt des X-Zählregisters 36 und denjenigen einer Subtrahierschaltung 41 aufnimmt und erneut in dem X-Zählregister 36 über den Multiplexer 40 eingestellt, der durch ein Übertragssignal aus der Addierschaltung 37 oder durch ein Überlau fsigna1 OF aus dem werthöchsten Bit geschaltet "^ wird. Auf diese Weise wird ein Zustand erreicht, der gleich demjenigen bei dem neuen Einsetzen der Datenbits aus dem Schiebespeicher 31 in das B-Register 32 ist.

In dem vorstehend erläuterten Fall wird es erforderlich, die restlichen Datenbits in dem B-Register 32 zu den ivert-

höheren Stellen hin um die Anzahl der zu dem C-Register übertragenen Bits zu verschieben. Diese Anzahl wird mitteis der Subtrahierschaltung 41 berechnet, die die Anzahl (8) der effektiven Bits und den Inhalt des Y-Zählregisters aufnimmt und als Wählsignal SLB dem P-MuItιplexer 34 zugeführt, der durch das Überlaufsignal OF eingeschaltet wird, wodurch die Aufwärtsverschiebung der restlichen Bits in dem B-Register 32 herbeigeführt wird.

Der P-Multiplexer 34 wird nur bei einem Überlauf des C-Registers 33 in Betrieb gesetzt. Infolgedessen werden bei dem Fehlen eines Überlaufs des C-Registers 33 die MH-Codedaten MC einfach aus dem Schiebespeicher 31 zu dem B-Register 32 übertragen und dann durch Verschiebung mittels des Q-Multiplexers 35 zu dem C-Register 33 übertragen.

Bei einem Überlauf des C-Registers 33 wird durch ein Inversionssignal OF aus dem Über laufsigna 1 OF das Auslesen der Codedaten aus dem Schiebespeicher 31 beendet, jedoch

die Bitaufbereitung fortgesetzt. Im einzelnen.werden die in dem B-Register 32 verbliebenen Bits mittels des P-Multiplexers 34 nach oben versetzt, während zugleich ein Teil der Bits aus dem B-Register 32 in die wertniedrigen Bits des C-Registers 33 übertragen ivird. Auf diese Weise wird das C-Register 33 vollständig mit den Daten für ein Byte aufgefüllt. Der unter Anhäufung addierte Wert in dem Y-Zählregister 38 wird durch das Überlaufsignal OF gelöscht, da nach dem Überlauf des C-Registers 33 das C-Register 33 die Datenspeicherung erneut von dem Leerzu-"^ stand an beginnt.

Ferner kann der Schiebespeicher 31 ein Pufferleerungssignal abgeben, falls der Bitzusammensetzungsvorgang die Zufuhr der Bilddaten überholt. In diesem Fall wird der Bit-"° Zusammensetzungsvorgang zeitweilig unterbrochen.

Die Fig. 3A zeigt die Eingabe/Ausgabe-Zusammenhänge zwischen dem P-MuItiplexer 34 und dem B-Register 32, während die Fig. 3B die Zusammenhänge zwischen dem Q-MuItiplexer 35 und dem C-Register 33 zeigt. Ferner ist die Fig. 4 ein Zeitdiagramm der Funktionen des Schiebespeichers 31, des B-Registers 32 und des C-Registers 33.

Gemäß der vorstehenden Erläuterung werden die in dem Schiebespeicher 31 gespeicherten Codedaten MC in Aufeinanderfolge der Dateneinsetzung in das C-Register 33 und der die Datenverschiebung einschließenden Datenspeicherung in dem B-Register 32 unterzogen. Diese Verschiebung wird beim Fehlen von in dem B-Register 32 zurückgebliebenen Daten nicht vorgenommen. Ferner wird es durch die Anwendung eines in Bezug auf die Geschwindigkeit bzw. den Takt φ der Übertragung der ursprünglichen Bilddaten VIDEO in den Lauflängenzähl er 21 verdoppelten Takts 2d für diese Zusammensetz- und Verschiebevorgänge möglich, eine schnelle Echtzeit-Verarbeitung ohne Unterbrechung des Lesens des Vorlagenbilds zu erzielen und mit der Datenerweiterung durch die MH-Umsetzung Schritt zu halten.

Auf diese Weise werden die MH-Codesignale mit den sich ändernden Codelängen aufeinanderfolgend aus dem MH-Codierer 22 dem Schiebespeicher 31 zugeführt und danach zum Verkürzen der für die Bitzusammensetzung erforderlichen Zeitdauer als parallele Daten verarbeitet. Es ist daher möglich, ohne Einschränkung des Bi1 dleseiorgangs die Datenkomprimierung in Echtzeit entsprechend der Datenverarbei- ° tungszeit zu erreichen. Infolgedessen muG der Bildlesevorgang nicht intermittierend ausgeführt werden, sondern kann mit hoher Geschwindigkeit fortlaufend ausgeführt werden.

Bei dem vorstehend beschriebenen Ausführungsbeispiel wer-"5 den die MH-Codedaten in die Einheit eines Byte zusammenge-

setzt, jedoch können in Übereinstimmung mit den Eigenschaften einer nachgeschalteten Einheit wie einer elektronischen Datei oder einer Datenübertragungsstrecke andere Zusarnmensetzungseinheiten wie ein Wort oder mehrere Byte angewandt werden. In diesem Fall müssen natürlich
für diese Zusammensetzungseinheiten geeignete Multiplexer verwendet werden, jedoch ist auch in einem solchen Fall
der Bitzusammensetzungsvorgang mittels des Q-Multiplexers 35 und der Bitverschiebevorgang mittels des P-Multiplexers 34 mit einem gleichartigen Schaltungsaufbau anwendbar.

Ferner kann die Datenverarbeitungsgeschnind igke 11 höher
als die doppelte Datenzuführgeschwindigke 11 gewählt werden .
15

Weiterhin ist die vorstehend beschriebene Datenzusammensetzung nicht nur bei den MH-Codierung umgesetzten Bilddaten, sondern auch bei verschiedenerlei Daten mit sich
ändernder Datenlänge anwendbar, die aus verschiedenerlei

*® Datenausgabeeinrichtungen zugeführt werden, wie beispielsweise an Daten, die nach anderen logischen Regeln komprimiert werden, oder Daten, die aus einem Halbleiterspeicher oder einem Magnetspeicher ausgelesen und gemäß einer bestimmten logischen Regel umgesetzt werden.

Es wird nun ausführlich die in Fig. 1 gezeigte Speicherbank 15 beschrieben, die als ein Speicher für die Speicherung codierter Daten verwendet wird und die zur Datenübertragung über eine Nachrichtenleitung zweckdienlich ist.

3^ Gemäß den vorstehenden Erläuterungen hat die Speicherbank eine Speicherkapazität von 32 MByte, so daß sie Daten für ungefähr 16 Vorlagenseiten mit einer jeweiligen Information von ungefähr 2 MByte speichern kann. Wegen der Charakteristik der MH-Codierung können jedoch nach dem Komprimieren nur 2 oder 3 Seiten gespeichert werden, falls das

-18- DE 3962

das Vorlagenbild eine Vielzahl von Zeichen oder ein einer Dither-Verarbeitung unterzogenes Halbtonbild enthält. Andererseits kann bei einem einfachen Vorlagenbild der gleiche Speicher 20 Seiten und mehr speichern. Daher ivird der Speicher ziemlich unwirtschaftlich genutzt, falls in dem Speicher im voraus ein Bereich für eine jeweilige Seite festgelegt wird.

Bei dem beschriebenen Ausführungsbeispiel wird dieser Mangel vermieden und eine zweckdienliche Nutzung des Speichers ermöglicht.

Nach Fig. 1 ist für das Einschreiben von Daten in die Speicherbank 15 und das Auslesen der Daten hieraus die Adressensteuerschaltung 100 vorgesehen, während die entsprechenden Adressendaten in dem Schreib/Lesespeicher 102 gespeichert sind. Gemäß der nachfolgenden Erläuterung sind verschiedenerlei Adressendaten vorgesehen, die über die Zentraleinheit 104 und die Eingabe/Ausgabe-Einheit 101

die Adressensteuerschaltung 100 steuern. Zum synthetischen Zusammensetzen des Datums und der Zeit mit den Bilddaten wird der Zeichengenerator (CGROH) 106 verwendet, der durch ein Programm Zeichen erzeugt und seine Ausgangssignale über die Eingabe/Ausgabe-Einheit 105 dem Lauflängenzähler 120 zuführt. Auf diese Weise werden für die Synthese die Zeichen gleichfalls der MH-Codierung unterzogen. Die Zentraleinheit 104 für diese Steuerung ist durch einen Mikrocomputer mit Takt- bzw. Uhrenfunktion für die Anzeige von Datum und Zeit gebildet.

Nach dem AbschluO des E inspei eherns der Bilddaten für eine Seite in die Speicherbank 15 speichert die Adressensteuerschaltung 100 den zu diesem Zeitpunkt bestehenden Adressendaten wert in den Schreib/Lesespeicher 102 als Endadresse ein. Dieser Adressendatenwert wird dann in die Adressen-

steuerschaltung 100 als Startadresse für d;u; [inspeichcrn der Bilddaten für. eine zweite Seite eingestellt. Wenn die komprimierten Bilddaten für die zweite Seite zugeführt werden, beginnt die Einspeicherung von dieser Startadresse

an. Andererseits werden für eine aufeinanderfolgende Übertragung während der Einspeicherung der Bilddaten für die zweite Seite die in dem Speicher gespeicherten Bilddaten für die erste Seite aus der Speicherbank bzw. dem Speicher 15 abgegeben. Eine Einspeicherung neuer Daten in den Speicherbereich für die Daten der ersten Seite ist jedoch bis zum Abschluß des Auslesens der Daten der ersten Seite verboten. Danach werden auf gleichartige Weise die Bilddaten für eine dritte Seite von einer Startadresse an eingespeichert, die der Endadresse für die Daten der zweiten Seite entspricht. Falls im Ablauf der Einspeicherung der Bilddaten für die dritte Seite der Speicher voll wird, kehrt die Dateneinspeicherung nur dann zu dem Speicherbereich für die erste Seite zurück, wenn die Übertragung der Daten für die erste Seite abgeschlossen worden ist. Falls andererseits noch Daten für die erste Seite in dem Speicher zurückgeblieben sind, wird die Bilddateneinspeicherung bis zum Abschluß des Auslesens der Bilddaten für die erste Seite ausgesetzt.

Die Fig. 5 ist ein Schaltbild der in Fig. 1 gezeigten Adressensteuerschaltung 100. Gemäß der vorangehenden Erläuterung ist die Adressensteuerscha1tung 100 zwischen die Speicherbank 15 und die Eingabe/Ausgabe-Einheit 101 geschaltet und ergibt einen Datenaustausch mit der Zentral-"^ einheit 104 über die Eingabe/Ausgabe-Einheit 101, durch den die Adressen für das Einschreiben von Bilddaten in die Speicherbank 15 und für das Auslesen dor Bilddaten aus der Speicherbank 15 gesteuert werden.

Zum Zwischenspeichern von parallelen 8-Bit-Daten aus der Zentraleinheit 104 sind Zwischenspeicher 50 bis 5 3 vorgesehen, von denen der Zwischenspeicher 50 zum Speichern einer Wendeadresse verwendet wird, der Zwischenspeicher 51 zum Speichern einer Alarmgeberadresse verwendet wird, der Zwischenspeicher 52 zum Speichern einer Kopfadresse eines gesperrten Bereichs verwendet wird und der Zwischenspeicher 53 zum Speichern einer Speicherendadresse verwendet wird. Bei der Speicherbank 15 sind zur Adressensteuerung 20-Bit-Daten erforderlich, jedoch verarbeiten diese Zwischenspeicher nicht diese 20-Bit-Daten; vielmehr werden durch das Auf- oder Abrunden dieser 20-Bit-Daten nur die werthohen 8 Bits erreicht, wodurch der Aufbau der Adres-

sensteuerschaltung 100 vereinfacht wird. 15

Ferner sind 8-Bit-Zähler 58 und 60 sowie 12-Bit-Zähler und 61 vorgesehen. Die Zähler 58 und 59 bilden einen 20-Bit-Schreibadressenzähler für das Erzeugen von Adressendaten zum Einschreiben der Daten in die Speicherbank 15.

Andererseits bilden die Zähler 60 und 61 einen 20-Bit-Leseadressenzähler für das Erzeugen von Adressendaten für das Auslesen der Daten aus der Speicherbank 15. Der Schreibadressenzähler und der Leseadressenzähler zählen jeweils Taktsignale CYCL CLK, die mit der Datenübertragung synchron sind, bei der der Speicher mit eingeschlossen ist.

Entsprechend einem aus der Zentraleinheit 104 über die Eingabe/Ausgabe-Einheit 101 empfangenen Lese/Schreib-Wählsignal R/W wählt ein Wähler 65 entweder den 8-Bit-Zähl-

^ow stand aus dem Schreibadressenzähler 58 oder denjenigen aus dem Leseadressenzähler 60. Ferner wählt entsprechend dem Lese/Schreib-Wählsignal R/W auf gleichartige Weise wie der Wähler 65 ein Wähler 66 den 12-Bit-Zählstand aus dem Schreibadressenzähler 59 oder denjenigen aus dem

^° Leseadressenzähler 61.

Diese Wählvorgänge der Wähler 65 und 66 bilden eine 20-Bit-Adresse für den Zugriff zu der Speicherbank 15, wodurch die Lese/Schreib-Steuerung desselben herbeigeführt

wird.
5

Vergleicher 54 und 55 vergleichen jeweils zwei 8-Bit-Daten und geben im Falle der Übereinstimmung ein Übereinstimmungssignal COMl bzw. COM2 ab. Der Vergleicher 54 nimmt den Zählstand aus dem Schreibadressenzähler 58 und die in dem Zwischenspeicher 53 gespeicherte Speicherendadresse auf und gibt das Übereinstimmungssignal COMl ab, falls der Zählstand die Speicherendadresse erreicht. Das Übereinstimmungssignal COMl wird einem Wähler 62 zugeführt, der im Ansprechen hierauf die Wendeadresse aus dem Zwischenspeicher 50 wählt und sie in den Schreibadressenzähler 58 einsetzt.

Der Vergleicher 55 empfängt den Zählstand aus dem Leseadressenzähler 60 und die Speicherendadresse aus dem Z w i schenspeicher 53 und führt das Übereinstimmungssignal COM2 einem Wähler 63 zu, wenn der Zählstand die Speicherendadresse erreicht; dadurch wählt der Wähler 63 die Wendeadresse aus dem Zwischenspeicher 50 an und stellt diese

in dem Leseadressenzähler 60 ein.
25

Vergleicher 56 und 57 vergleichen jeweils zwei 8-Bit-Daten und geben bei deren Übereinstimmung ein Übereinstimmungssignal COM3 bzw. COM4 ab. Der Vergleicher 56 nimmt den Zählstand aus dem Schreibadressenzähler 58 und die Alarm- SQ geberadresse aus dem Zwischenspeicher 51 auf und führt das Übereinstimmungssignal COM3 über die Eingabe/Ausgabe-Einheit 101 der Zentraleinheit 104 zu, wenn der Zählstand die Alarmgeberadresse erreicht.

-22- DE 3962

Der Vergleicher 57 nimmt den Zählstand aus dem Schreibadressenzähler 58 und die Sperrbereich-Kopfadresse aus dem Zwischenspeicher 52 auf und führt gleichfalls über die Eingabe/Ausgabe-einheit 101 der Zentraleinheit 104 das

Übereinstimmungssignal COM4 zu, wenn der Zählstand die

Sperrbereich-Kopfadresse erreicht.

Die Wähler 62, 63, 65 und 66 und ein Wähler 64 nehmen jeweils zwei parallele 8-Bit-Daten auf und wählen einen dieser Datenwerte. Der zum Wählen der Zählstartadresse des Schreibadressenzählers 58 verwendete Wähler 62 nimmt über die Eingabe/Ausgabe-Einheit 101 die Schreibstartadresse aus der Zentraleinheit 104 sowie die in dem Zwischenspeicher 50 gespeicherte Wendeadresse auf, wählt eine der Adressen entsprechend einem Wählsignal SELl aus der Zentraleinheit 104 und stellt die Adresse entsprechend dem Übereinstimmungssignal COHl aus dem Vergleicher 54 in dem Schreibadressenzähler 58 ein. Der Wähler 63, der eine gleichartige Funktion wie der Wähler 62 hat, wählt entsprechend einem Wählsignal SEL2 und dem Ubereinstimmungssignal COM2 aus dem Vergleicher 55 entweder die aus der Zentraleinheit 104 über die Eingabe/Ausgabe-Einheit 101 eingegebene Lesestartadresse oder die in dem Zwischenspeicher 50 gespeicherte Wendeadresse und stellt die dermaßen gewählte Adresse in dem Leseadressenzähler 60 als Zählstartadresse ein.

Der Wähler 64 wählt entsprechend einem Wählsignal SEL3 aus der Zentraleinheit 104 einen der 8-Bit-Zählstände des Schreibadressenzählers 58 oder des Leseadressenzählers 60 (die den werthohen 8 Bits des tatsächlichen 20-Bit-Adressenzählstands entsprechen). Die dermaßen gewählte Adresse wird über die Eingabe/Ausgabe-Einheit 101 als gerade geltende Schreib- bzw, Leseadresse zu der Zentraleinheit

³⁵ 104 gesendet.

Tabelle 1

EINSCHREIBEN

Signal

Schreibstartadresse aus Zen traleinheit

Speicherendadresse aus Zen traleinheit

Wendeadresse aus
Zentraleinheit

Sperrbereich-Kopfadresse aus
Zentraleinheit

Alarmgeberadresse
an Zentraleinheit

Gerade geltende
Schreibadresse an
Zentraleinheit

Erläuterung

Durch Zentraleinheit bestimmte Schreibstartadresse

Die Zentraleinheit ermittelt den Speicherzustand und bestimmt die Endadresse eines
nutzbaren Speicherbereichs.
Bei dem Einschreiben beginnt ein Umwälzvorgang von dieser Adresse an.

Eine Sprungadresse bei dem Umwälzvorgang, die bei Speicherüberlauf usw. erforderlich ist. Sie wird durch die Zentraleinheit bestimmt.

Kopfadresse eines festen Speicherbereichs, der bei einer anderen Betriebsart ver.-.endet wird. Die Adresse v;ird durch die Zentraleinheit bestimmt.

Eine Adresse in dem Fall, daß die restliche, für das Einschreiben nutzbare Speicherkapazität 500 kBit nird. Diese Adresse wird durch die Speicherbank bestimmt.

Die gerade geltende Einschreibeadresse kann von der Zentraleinheit erfaßt werden und auch als Stopadresse benutzt werden.

AUSLESEN
Signal Erläuterung

Lesestartad- Durch Zentralresse aus Zen - einheit bestimmtraleinheit te Lesestartadresse

Wie bei dem Einschreiben

Gerade gelten- Die gerade gelde Leseadresse tende Auslesean Zentralein- adresse kann von heit der Zentraleinheit erfaßt werden und auch als Stopadresse benutzt werden.

Zur Erläuterung der Speichersteuerung mittels der in Fig. 5 gezeigten Adressensteuerschaltung 100 wird nun auf die Fig. 6 bis 9 Bezug genommen. In diesen Figuren sind die Kopfadresse und die Endadresse eines für das Einschreiben der Bilddaten in die Speicherbank 15 verfügbaren Bereichs jeweils als A bziv. Z angenommen. Auf diese Weise entspricht bei einem in Fig. 7 dargestellten Anfangszustand die in der Tabelle 1 angeführte Schreibstartadresse der Adresse A, die Speicherendadresse der Adresse Z, die Wendeadresse der Adresse A, die Sperrbereich-Kopfadresse der Adresse Z und die Lesestartadresse der Adresse A.

15

Die Fig. 6 stellt den Zustand der Bilddaten-Einspeicherung in einen in Fig. 7 gezeigten leeren Speicher dar:

(1) Zuerst werden die Speicherendadresse Z, die Wendeadresse A und die Alarmgeberadresse jeweils in die Zwischenspeicher 53, 50 bzw. 51 eingesetzt, wonach dann die Schreibstartadresse A in dem Schreibadressenzähler 58 eingestellt wird und die Speicherbank auf die Einschreib-Betriebsart geschaltet wird, um das Lesen des l'orlagenbilds zu beginnen. Danach wird die Einspeicherung der Bilddaten in den Speicher entsprechend den Zählständen der Schreibadressenzähler 58 und 59 ausgeführt. Wenn das Lesen einer ersten Seite (1) abgeschlossen ist, so daß alle Daten der MH-Umsetzung unterzogen sind und ein Daten.'.ert RTC für das Seitenende aufgezeichnet ist, r.ird der Zählvorgang der Schreibadressenzähler 58 und 59 beendet, u-¹ danit die Einspeicherung zu beenden. Im Ansprechen auf die Aufzeichnung des

°0 Datenwerts RTC liest die Zentraleinheit 104 die {gerade geltende) Anhalte-Speicheradresse B über den Wähler 64 aus dem Schreibadressenzähler 58 aus und speichert diese Adresse in dem Schreib/Lesespeicher 102. Ferner wird in dem Zwischenspeicher 52 die Sperrbereich-Kopfadresse A e i η-

³⁵ gestellt.

(2) Als Schreibstartadresse für eine nachfolgende Seite wird in dem Schreibadressenzähler 58 ein Wert B+l eingestellt, wobei B in dem Schreib/Lesespe icher 102 gespeichert ist, und das Lesen des Vorlagenb ι Ids eingeleitet. Wenn die Einspeicherung für eine zv.eitp Seite (2; abgeschlossen ist, liest die Zentraleinheit 104 die Adresse C des Schreibadressenzählers 58 zum Anhaltezeitpunkt aus und speichert sie in den Schreib/Lesespeicher 102 ein.

(3) Als Sehreibstartadresse für eine nachfolgende Seite wird in dem Schreibadressenzähler 58 ein Wert C+l eingestellt und das Lesen einer dritten Seite (3"! begonnen. Wenn der Abstand zu der Sperrbereich-Kopfadresse A 500 kBit erreicht, führt der Vergleicher 56 der Zentraleinheit 104 als Alarmsignal das Ubereinstimmungssignal COM4 zu. Bei dieser Speicherungsart führt jedoch die Zentraleinheit 104 keinerlei Schritt hinsichtlich der Nachrichtenverbindung wie eine im folgenden erläuterte CWC-Unterbrechung aus. Wenn dann der Zählstand des Schreibadressen-Zählers 58 die Speicherendadresse erreicht, schaltet das Übereinstimmungssignal COMl aus dem Vergleicher 54 den Wähler 62 um, so daß in dem Schreibadressenzähler 58 die Wendeadresse A. eingestellt wird, damit die gerade geltende Adresse fortgeschaltet wird. Da jedoch die in dem Zwisehenspeicher 52 gespeicherte Sperrbereich-Kopfadresse A ist, wird von der Adresse A an das tatsächliche Einschreiben der Daten in den Speicher gesperrt. Andererseits wird die Adressenzählung durch den Schrelbadressenzähler 58 fortgesetzt. Danach beendet auf den Abschluß des Lesens

der dritten Seite (3) hin die Zentraleinheit 104 den Zählvorgang des Schreibadressenzählers 58 und speichert die Stopadresse D desselben in den Schreib/Lesespeicher 102 ein. Bei diesem Zustand stellt die Zentraleinheit 104 die Seitenstartadresse wieder auf C+l ein. (Es wird keine neue

35 Startadresse eingestellt, sondern die teil πeise in dem

Speicher gespeicherte Seite (3) gelöscht). Auf diese Weise ermittelt die Zentraleinheit 104 aus der in dem Schreib/ Lesespeicher 102 gespeicherten Stopadresse D die Informationsmenge für die Seite (3). Wenn nach dem Beginn des

Übertragungsvorgangs (oder TestkopierVorgangs) der Speicherbereich für die Seite (1) geleert ist, wird erneut das Lesen des Vorlagenbilds der Seite (3) begonnen.

(4) Schließlich wird vor Beginn des Auslesens der Daten

für die Seite (1) der Speichervorgang mit der Schreibstartadresse C+l, der Speicherendadresse Z, der Wendeadresse A, der Sperrbereich-Kopfadresse A und der Lesestartadresse A beendet.

Die Fig. 8 veranschaulicht den Fall einer Übertragung, bei der drei Vorlagen von Hand gewechselt werden (Speicherungs/Übertragungs-Betriebsart).

(5) Nach dem Abschluß der Einspeicherung der Bilddaten für ^u die Seiten (1) und (2) bei dem vorangehend erläuterten Schritt (4) wird eine Übertragungstaste betätigt. In diesem Fall wird in dem Leseadressenzähler 60 die Lesestartadresse A eingestellt. Bei diesem Zustand hat die Zentraleinheit 104 in den Schreib/Lesespeicher 1C2 eingespeichert, daß auf die Seiten (1) und (2) folgend die Seite (3- bis zu der Adresse D hin gespeichert v.orden ist.

(6) Entsprechend den Zählständen der Leseadressenzähler 60 und 61 werden aus dem Speicher die Daten beginnend von

"^ der Kopfadresse A der Seite (1) an ausgelesen; wenn die ganze Seite (1) übertragen worden ist, wird die gemäß den vorstehenden Ausführungen ausgesetzte Einspeicherung der Daten für die Seite (3) erneut von der Adresse C+l an begonnen. Ferner wird in dem Leseadressenzähler 60 die

Lesestartadresse B eingestellt. Weiterhin wird die in dem

-27- De 3962

Zwischenspeicher 52 gespeicherte Sperrbereich-Kopfadresse auf B umgeschaltet. Auf diese Weise ist die Bilddaten-Einspeicherung über die Adresse B hinaus gesperrt, da dort

die Bilddaten für die Seite (2) gespeichert sind. 5

(7) Die Seite (3) wird eingespeichert, nährend die Seite (2) aus dem Speicher ausgelesen wird. Die Speicherung der Seite (3) ist bei der Adresse D abgeschlossen. Auf den Abschluß der Übertragung der Seite (2) hin werden die Lesestartadresse und die Sperrbereich-Kopfadresse auf die dem Anfang der Seite (3) entsprechende Adresse C umgestellt. Auf den Abschluß der Einspeicherung der Seite (3) hin beginnt die Übertragung der Seite (3) entsprechend den Zählständen der Leseadressenzähler 60 und 61.

(8) Auf den Abschluß der Übertragung der Seite (3) hin wird die Übertragung beendet, wobei die Lesestartadresse und die Schreibstartadresse auf A zurückgesetzt werden, während die Sperrbereich-Kopfadresse auf Z umgestellt wird,

"⁰^ wodurch der in Fig. 7 dargestellte Anfangszustand wiederhergestellt wird.

Gemäß der vorstehenden Erläuterung erfolgt die Übertragung nicht nach der Speicherung einer Seite, sondern nach der Speicherung mehrerer Seiten. Es ist daher ermöglicht, auf wirtschaftliche Weise eine unnötige BHegung der Nachrichtenleitung auch in dem Fall zu vermeiden, daß eine Leerzeit für das Wechseln der Vorlagen von Hand benötigt wird. Ferner wird eine wirtschaftliche Nutzung der Zeit "^ erzielt, da die Dateneinspeicherung in den Speicher und das Auslesen der Daten aus dem Speicher parallel ausgeführt werden können.

Die Fig. 9 veranschaulicht einen Fall, bei dem im Ablauf übertragung unter Vorlagenwechsel (in der Spe icherunqs/

Übertragungs-Betriebsart) von der Empfangseinheit eine Unterbrechung der Übertragung gefordert wird.

(9) Hierbei sind die Bilddaten für die Seiten (1) und (2) wie gemäß der Darstellung bei (4) in Fig. 6 in dem Speicher gespeichert. Wegen des Speicherüberlaufs ist die Speicherung der Seite (3) ausgesetzt, jedoch speichert die Zentraleinheit 1OA in den Schreib/Lesespeicher 102 ein, das diese Speicherung den Speicher bis zu der Adresse D belegen würde.

(10) Es wird die Übertragung der Seite (1) begonnen, wonach nach dem Abschluß der Übertragung gleichzeitig mit der Übertragung der Seite (2) die Einspeicherung der Seite (3) beginnt. Die Sperrbereich-Kopfadresse wird auf die Adresse B umgestellt.

(11) Im Ablauf der Übertragung der Seite (2) wird von einer Empfangseinheit wie einem Drucker oder einem Platten-

speicher her ein Signal CWC empfangen, das die Unterbrechung der Bilddatenübertragung fordert. Dieses Signal Cl-JC wird von der Empfangseinheit zu der Sendeeinheit übertragen, um die Übertragung zeitweilig zu unterbrechen, falls beispielsweise ein Überlauf eines Enpfangsspeichers der Empfangseinheit auftritt: wenn diese Unterbrechung beendet werden soll, wird zum erneuten Beginnen der Übertragung von der Empfangseinheit zu der Sendeeinheit ein Signal CRC übertragen. Dem Signal CWC entsprechend gibt die Zentraleinheit 104 einen Befehl zum Unterbrechen des Aus-

3® lesens des Speichers ab, wodurch das Auslesen der Bilddaten für die Seite (2) bei einer Adresse E unterbrochen wird. Diese Adresse E wird aus dem Leseadressenzähler 60 durch die Zentraleinheit 104 über den Wähler 64 ausgelesen und in den Schreib/Lesespeicher 102 eingespeichert. Andererseits wird während der Unterbrechung die Einspeicherung

A A Ϊ* * *

der Seite (3) fortgesetzt und abgeschlossen. Wenn durch das Signal CRC aus der Empfangseinheit die Bi1ddatenübertragung wieder freigegeben wird, wird das Auslesen unter Einstellen einer Lesestartadresse E in dem Leseadressenzähler 60 wieder begonnen, so daß daher der Rest der Seite (2) von der Adresse E an ausgelesen wird. Die Übertragung wird auf den Abschluß der Übertragung der Seite (3) hin beendet.

Auf diese Weise kann der Speicher wirkungsvoll genutzt werden, wobei im Falle des automatischen Vorlagenwechsels, bei dem für das Wechseln der Vorlage wenig Zeit erforderlich ist, mehrere Vorlagen innerhalb einer kurzen Zeitdauer von dem Beginn des Vorlagenlesens an in der in Fig. 8 dargestellten Speicherungs/Übertragungs-Betriebsart übertragen werden können. Andererseits kann im Falle des Vorlagenwechsels von Hand, bei dem eine längere Uechselzeit erforderlich ist, die Unterbrerhunqszeit bei der Übertragung dadurch verkürzt werden, daß kontinuierlich mehrere Seiten ausgelesen werden, nachdem sie gemäß der Erläuterung in Verbindung mit Fig. 6 in den Speicher eingespeichert worden sind.

Bei dem vorstehend beschriebenen, in den Fig. 6 bis 9 ge- ° zeigten Beispiel wird angenommen, daß die Menge der Bilddaten für drei Seiten die Kapazität der Speicherbank 15 übersteigt, jedoch ist es natürlich in bestimmten Fällen möglich, drei oder mehr Seiten zu speichern, da infolge der Eigenarten der HH-Codierung nach dem Komprimieren be-"" trächtliche Schwankungen der Bilddatenmenge auftreten.

Es ist ersichtlich, daß die Speicherbank 15 durch eine Bilddatei ersetzt werden kann, bei der beispielsweise eine

optische Platte oder eine Magnetplatte verwendet wird. 35

-30- DE 3962

Im folgenden wird eine Empfangseinheit beschrieben, die direkt oder über eine elektronische Bilddatei die von der in Fig. 1 gezeigten Vorlagenbild-Leseeinheit her übertragenen komprimierten Bilddaten empfängt und diese Bilddaten für den Ausdruck decodiert.

Die Fig. 10 ist ein schematisches Blockschaltbild einer MH-Decodierschaltung.

Über eine Leitung 201 werden Bilddaten zugeführt, die gemäß der vorangehenden Erläuterung komprimiert und nach dem MH-Verfahren codiert sind. Eine Detektorschaltung 70 für das Erfassen von Füllbits und des Signals RTC in den über die Leitung 201 zugeführten Bilddaten führt ein Erfassungs- *° signal einer Zentraleinheit (CPU) 90 zu, die die grundlegende Steuerung in dieser Empfangseinheit ausführt und die durch einen Mikrocomputer gebildet ist, der mit einem Festspeicher, einem Schreib/Lesespeicher usw. ausgestattet

ist. 20

Ein Bildspeicher 71 speichert die Bildsignale, die in der vorangehend beschriebenen Komprimierschaltung nach dem MH-Verfahren codiert und von der Speicherbank 15 her übertragen sind. Der Bildspeicher kann durch einen Bilddatei-

^° Speicher mit einer Kapazität von mindestens 1 Seite gebildet sein, bei dem eine optische Platte oder eine Magnetplatte verwendet wird. Dieser Speicher kann zum Speichern der Daten verwendet werden, die über eine Fernmeldeleitung von einer entfernt gelegenen Stelle her übertragen werden.

Die nach dem MH-Verfahren codierten Daten aus dem Bildspeicher werden in der Form eines parallelen 24-Bit-Signals abgegeben. Ein Leseadressenzähler 72 wird dazu verwendet, dem Bildspeicher 71 für das Auslesen der Daten Leseadressen zuzuführen. Ein Schreibadressenzähler 91 wird für die Speisung des Bildspeichers 71 mit Schreibadressen für das

Einschreiben der Daten verwendet.

-31- DE 3962

Ein Paral1e1/Sen el 1-Umsetzer 73 dient dn/u, die parallelen 24-Bit-Daten, die aus dem Bildspeicher 71 zur Verbesserung der Relatiugesehnindigkeit über Ausgangsleitungen On in 24-Bit-Paral1elausführung zugeführt werden, in drei 8-Bit-Parälleldatenblöcke aufzuteilen und jeden Datenblock in serielle 8-Bit-Signale umzusetzen. Dieser Umsetzer 73 ist gemäß Fig. 11 mit einem Ternärzähler 141 für das schrittweise Aufstufen des Zählstands des Leseadressenzählers 72 bei jeweils drei ParalIeIverschiebungen der 8-Bit-Daten ausgestattet. Durch diese Gestaltung wird eine zeitliche Verzögerung vermieden, die durch eine aufeinanderfolgende Umsetzung der 24-Bit-Daten in 8-Bit-Daten mittels eines Schieberegisters hervorgerufen werden würde.

Eine Gruppe von "Tristate"-Puffern 74 mit jeweils drei Ausgangszuständen wird dazu verwendet, aus 24-Bit-Daten

^O 84 aus dem Parallel/Seriell-Umsetzer 73 aufeinanderfolgende Daten mit maximal 13 Bits, denen ein durch ein Versetzungsregister 79 angegebener Versetzungswert 85 vorangeht, in einen Lauflängen-Decodierfestspeicher 75 und einen Codelängen-Decodierfestspeicher 77 einzugeben. Der Versetzungswert gibt die Auszugsstelle des MH-Codesignals aus parallel zu jeweils 8 Bits verschobenen seriellen Daten D_n bis D„, an, nämlich die Anschlußstelle zwischen benachbarten MH-Codesignalen. Im einzelnen werden vierzehn 13-Bit-Tristate-Puffer verwendet, deren Eingänge

"^ stufenweise versetzt an die Signalleitungen für die Daten 84 angeschlossen sind und deren Ausgänge verdrahtete ODER-Schaltungen bilden. Auf diese Weise kann durch Wählen eines der Puffer eine beliebige Datenverschiebung erzielt werden. Im einzelnen können durch das Einschalten eines vierzehn Puffer für eine Codelänge unmittelbar MH-Code-

daten mit aufeinanderfolgenden 13 Bits oder weniger beginnend von einem vorbestimmten Bit in den 24-Bit-Daten erzielt werden. Ein Versetzungsdecodierer 80 überträgt den Versetzungswert 85 auf Pufferwahl-Signalleitungen für das Wählen der vierzehn Tristate-Puffer. Die vorstehend beschriebene parallele 8-Bit-Verarbeitung erlaubt das Auslesen der MH-Codesignale mit der sich ändernden Länge auf einfache Weise unter hoher Geschwindigkeit. Falls beispielsweise ein MH-Codesignal aus 3 Bits gebildet ist, ist das nachfolgende MH-Codesignal in dem drittnächsten Puffer gespeichert. Daher kann durch Wählen dieses Puffers das nachfolgende MH-Codesignal unmittelbar ausgelesen werden, ohne daß eine Verschiebung um drei Bits vorgenommen wird.
15

Das in den Lauflängen-Decodierfestspeicher 75 eingegebene MH-Codesignal wird in Lauflängendaten umgesetzt. Der Lauflängen-Decodierfestspeicher 75 ist durch eine Umsetztabelle gebildet, die durch das MH-Codesignal adressiert wird

und die die entsprechende Lauflänge abgibt.

Die aus dem Decodierfestspeicher 75 abgegebenen Lauflängendaten werden mittels eines Lauf längenzähler 76 gezählt,

um die Anzahl von Schwarz- oder Weißbits zu erhalten. 25

Ein Übertragssignal RCO, das den Abschluß des Zählvorgangs des Lauflängenzählers 76 anzeigt, bewirkt das Eingeben der nächsten Lauf längendaten und schaltet ein Kipp- bz;·;. T-Flip-F'lop 83, das ein Signal abgibt, ivelches anzeigt, ob

"0 di_{e aus} dem Lau flängen-Decodier fest speicher 75 abgegebenen Lauf längendaten Weißbits oder Schiva rzbi t s darstellen. Auf diese Weise wird aus den Ausgangssignalen des Flip-Flops 83 und des Zahlers ein Bildsignal VIDEO erzielt, in dem Schwarzbitgruppen und Weißbitgruppen abwechseln und das

"° zu einem Ausgabegerät wie einem Drucker übertragen wird.

Der Codelängen-Decodierfestspeicher 77 ist durch eine Umsetztabelle gebildet, die durch die MH-CodesignaIe auf die gleiche Weise wie der Lauflängen-Decodierfestspeι eher 75 adressiert 'wird und die die effektive Co de länge des MH-Codesignals abgibt, das in den 13-Bit-Daten enthalten ist, welche selektiv aus den Puffern 74 zugeführt v.erden. Die Codelängen werden unter Ansammlung über Addierer 78 in dem Versetzungsregister 79 addiert. Falls Eingänge C, D und E der Addierer 78 alle den Pegel "O" erhalten, wird der in dem V/ersetzungsregister 79 gespeicherte ursprüngliche Versetzungswert 85 einem Eingang A der Addierer 78 zugeführt, während einem Eingang B eine neue Codelänge 87 zugeführt wird. Dadurch ergibt sich auf das Zuführen eines Taktsignals zu dem Versetzungsregister hin ein neuer Ver-

setzungswert 85 zu:

(Neuer Versetzungswert) - (ursprünglicher Versetzungswert)

+ (Codelänge).
Dieser neue Wert gibt den Versetzungswert des vorderen

Endes des MH-Codesignals an, das demjenigen folgt, welches 20

decodiert worden ist. Die Wahl der Puffer 74 entsprechend diesem neuen Versetzungswert erlaubt das sofortige Auslesen der Daten beginnend von einer Stelle an, die um die Codelänge des MH-Codesignals versetzt ist, welches gerade

decodiert worden ist; dadurch ist die Erkennung des nach-25

folgenden MH-Codesignals ermöglicht. Auf diese Weise ist es möglicht, die Verbindungs- bzw. Anschlußstellen der fortlaufend eingegebenen MH-Codesignale mit den sich ändernden Längen zu erkennen und damit die MH-Codesignale in Aufeinanderfolge zu decodieren.
^y

Da die Kapazität des Parallel/Seriel1-Umsetzers 73 begrenzt ist, müssen die Daten in dem Umsetzer nachgefüllt bzw. ergänzt werden. Dies wird auf die Ermittlung eines Vergleichers 81 hin, daß der Versetzungswert 85 "8" übersteigt, 35

durch das Fortschalten des Parallel/Seriel!-Umsetze rs 73

um 8 Bits für die Eingabe neuer 8-Bit-Daten und durch gleichzeitiges Addieren von "-8" an dem Eingang E der Addierer 78 erzielt. In diesem Fall ergibt sich der neue

Versetzungswert zu: 5

(Neuer Versetzungswert) = (ursprünglicher Versetzungswert)

+ (Codelänge) - 8.

Auf diese Weise wird der Versetzungswert entsprechend der 8-Bit-Verschiebung der Daten verschoben, so daß die ReIativlage zwischen den Daten in dem Paral1el/Seriel1-Umsetzer 73 und in den Puffern 74 zu dem Versetzungswert in dem Versetzungsregister 79 unverändert bleibt. Das Vorschieben der 8 Bits erfolgt in den Puffern, den Decodierern und dem Ternärzähler. Neue 24-Bit-Daten werden aus dem Bildspeicher 71 jedesmal dann ausgelesen, wenn entsprechend drei Vorschüben um 8 Bits der Ternärzähler den Stand "2" erreicht. Infolgedessen erscheinen die seriellen Daten 84 dem Versetzungsregister 79 als ein unendlich langes serielles Signal, das aus einer ununterbrochenen

20 Kette von MH-Codesignalen gebildet ist.

Auf diese Weise werden die nachfolgenden MH-Codesignale gleichzeitig mit dem Decodieren des vorangehenden MH-Codesignals oder unmittelbar danach aufgenommen, so daß das Decodieren der nachfolgenden MH-Codesignale mit hoher Geschwindigkeit ohne Unterbrechung vorgenommen werden kann. Infolgedessen muß das Ausgabegerät wie ein Drucker nicht intermittierend unter Synchronisierung mit dem Decodiervorgang arbeiten. · .

Ein Zeilenendsignal EOL, das ein Synchronisiersignal ist, welches das Ende einer Zeile anzeigt, und das einen besonderen Datenwert in den HH-Codesignalen darstellt, wird mittels eines ausschließlich hierfür vorgesehenen Decodierers decodiert. Zu diesem Zweck sind EOL-Decodierer 82 vorgesehen, die gleichzeitig mit den Puffern 74 die

-35- DE 3962 34194^8

24-Bit-Daten aus dem Parallel/Seriel1-Umsetzer empfangen und die gemäß der nachfolgenden ausführlicheren Erläuterung aus vierzehn programmierbaren logischen Anordnungen

(PLA) mit jeweils 13-Bit-Eingang gebildet sind. Diese De-5

codierer decodieren serielle Daten, die jeweils um ein

Bit gegeneinander versetzt sind: auf die Erfassung des EOL-Codesignals durch irgend einen der Decodierer bzw. eine der logischen Anordnungen hin wird über ein ODER-Glied mit 13 Eingängen ein Zeilenendsignal bzw. EOL-Signal 88 abgegeben. Gleichzeitig hierzu wird ein Versetzungswert 89 abgegeben, an dem das EOL-Codesignal erfaßt wurde. Auf die Erfassung des EOL-CodesignaJs durch irgendeinen der Decodierer 82 hin nimmt eine EOL-Erfassungs-Signalleitung 88 den hohen Pegel an, damit das Flip-Flop 83 rückgesetzt wird, wodurch für die Eingabe einer nächsten Zeile Weißsignale VIDEO abgegeben werden, und damit die Addierer 78 unter Vernachlässigung der Eingaben an den Eingängen A, B und E die Summe aus den Eingaben an dpn Einqänqen C und D berechnen. Bei diesem Zustand wird an den Eingang

^Δν> C der Addierer 78 "12" angelegt, wodurch die Codelänge des EOL-Codesignals angezeigt wird, während der Eingang D den Versetzungswert 89 aufnimmt, an dem das EOL-Codesignal erfaßt wurde. Infolgedessen wird der Versetzungswert 85 bestimmt durch:

(Neuer Versetzungswert) = (Ve rsetzungsivert aus den EOL-

Decodiererni + 12.

Diese EOL-Decodierung mit dem ausschließlich hierfür vorgesehenen Decodierer hat zur Wirkung, daß im Falle eines Fehlers wie einer Schwarz/Weiß-Inversion durch einen Bitausfall bei dem Decodieren auf zuverlässige Weise das Ende einer Zeile festgelegt wird, so daß ein solcher Fehler auf eine Zeile beschränkt bleibt und eine Beeinträchtigung des restlichen Bilds durch diesen Fehler verhindert wird.

35 Falls kein Fehler vorliegt, ist natürlich bei der EOL-

Codesignal-Erfassung das die Codelänge anzeigende Eingangs-

signal an dem Eingang B der Addierer 78 gleich demjenigen an dem Eingang-C, während das den Versetzungswert anzeigende Eingangssignal an dem Eingang D gleich der Summe der

Eingangssignale an den Eingängen A und E ist. 5

Auf diese Weise erlaubt das Rücksetzen des Versetzungsregisters die genaue Festlegung der Auszugsanfangsstelle für das MH-Codesignal in einer dem EOL-Codesignal unmittelbar nachfolgenden Zeile. Ferner kann das EOL-Codesignal auch als ein Horizontal-Synchronisiersignal bei der Aufzeichnung in einem nachgeschalteten Drucker herangezogen werden.

Zur Erläuterung des Aufbaus und der Funktion der in Fig. 10 gezeigten verschiedenen Schaltungsblöcke wird nun auf die Fig. 11 Bezug genommen. In der Fig. 11 gibt ein Symbol "-/■" das Vorhandensein mehrerer Signalleitungen an, während eine hinzugesetzte Zahl die Anzahl dieser Signalleitungen angibt. Die den Bauteilen in Fig. 10 entspre-

*^ chenden Bauteile sind mit den gleichen Bezugszeichen bezeichnet. Mit CK sind Grundtaktsignale für die Prozesssteuerung bezeichnet. Parallele Ausgangssignale (1 Wort, 24 Bits D_n bis D-,) aus dem nicht dargestellten Bildspeicher werden zeitweilig in einem Zwischenspeicher 140 gespeichert. Diese Zwischenspeicherung erfolgt dann, wenn ein Übertragssignal aus dem Ternärzähler 141 den hohen Pegel annimmt, sowie ein Ausgangssignal "A B" des Vergleichers 81 den hohen Pegel annimmt. Die gespeicherten Daten D_n bis D₇-, werden in Daten aus aufeinanderfolgenden

8 Bits aufgeteilt und über Tnstate-Pu f f er 142, 143 und 144 durch die verdrahtete ODER-Schaltung einem D-Zwischenspeicher 145 zugeführt. Die Puffer 142 bis 144 werden durch das Ausgangssignal eines Decodierers 170 angewählt, um dem Zwischenspeicher 145 jeweils 8-Bit-Daten zuzuführen. Drei Stufen aus dem Zwischenspeicher 145 sowie Zwi-

schenspeichern 146 und 147 für die Aufnahme und die Abgabe von parallelen 8-Bit-Daten führen eine Parallel/ Seriell-Umsetzung in die Form von zu 8 Bit parallelen, byteseriellen Daten aus. Die 24-Bit-Daten aus dem Parallel/Seriell-Umsetzer 73 werden den Tr ι state-Puffern 74,

nämlich Puffern 148, 149, 150, zugeführt, .velche

jeweils 8-Bit-Daten speichern, die schrittweise um jeweils 1 Bit versetzt sind, wie beispielsweise D_n bis D₇, D₁ bis D_n, D₉ bis D_q usw. Infolgedessen können durch das

10 uz y

Wählen irgendeines der Puffer 148 bis 151, die die Puffergruppe 74 bilden, Daten aus aufeinanderfolgenden 8 Bits beginnend mit einem beliebigen Bit in den seriell umgesetzten Ausgangsdaten D_n bis D--, erzielt werden. Beispielsweise bewirkt das Wählen des Puffers 150, daß dem Lauflängen-Decodierfestspeicher 75 und dem Codelängen-Decodierfestspeicher 77 die Daten D„ bis D„ zugeführt werden. Da die Codelänge der MH-Codesignale maximal 13 Bits beträgt, sollten die Tristate-Puffer eine Kapazität von 13 Bits haben. Wegen der Eigenart der MH-Codierung können die Code-

*® signale jedoch aus Daten mit 8 Bits oder weniger decodiert werden, falls ein Bit "0" oder vier oder fünf Bits "0", die am Anfang des MH-Codesignals auftreten, mittels einer gesonderten Schaltung decodiert werden; auf diese Weise kann der Schaltungsaufbau vereinfacht werden. Zum Decodie-

^° reh der Bits "0" am Anfang der MH-Codesignaie wird eine programmierbare logischen Anordnung 'PLA'¹ 152 verwendet. Die programmierbare logische Anordnung ist auch als "AL" bekannt, wobei diese Bezeichnung eine Handelsbezeichnung der Monolithic Memories Inc., USA ist. Zu dem vorstehend genannten Zweck können beispielsweise zwei Einheiten PAL 18L4 mit einer Logik verwendet werden, die in der Tabelle 2 dargestellt ist.

to

cn

TABELLE 2

WERSETZUNGS-

^F2

^Fi

^Fo

1

•

1

EINGABEDATEN

^Do

^Dl

f

^D2

^D3

^D4

^D5

^D6

^D7

^D8

^D9

^Dio

^Dll

^D12

^D13

^D14

^D15

^D16

^D17

1

^D18

^D19

^D20

^D21

^D22

^D23

AUS-
GaRE

^F3

-er

1

O

k

«

is

1

is

1

W

-er

1

2

-er

W

«I

m

3

1

O

1

δ?

ft}

1

CM

m

ft

(V

«J

a

3

-· /
-^

^ r

■j

u r-

^ r

Γ* 1

Γ ^

-* /]

^ /-

K

T.
Γ

1

O

Is,

1

(S

2

(S

(9

is

3

Die logische Anordnung gibt für die Erkennung des Vorhandenseins von Bits "0" ein 2-Bit-Signal ab, das gleich "0" ist, falls von der Kopfadresse an, die durch den Versetzung swert aus dem Versetzungsregister 79 angegeben ist, kein Bit "0" vorliegt, während das Signal gleich "1" ist, falls mindestens ein Bit "0" vorliegt, gleich "2" ist, falls vier Bits "0" vorliegen oder gleich "3" ist, falls fünf Bits "0" vorliegen. Dieser Wert bziv. dieses Signal wird einem Datenwähler 153 sowie ferner als Adressenwähldatenwert den beiden Decodier festspei ehern 75 und 77 zugeführt. Entsprechend diesem Erkennungssignal gibt der Datenwähler 153 als binäre Zahl (Π), (1), (4) oder (5) ab, wodurch die aufeinanderfolgende Anzahl von Bits "0" angezeigt wird. Das Ausgangssignal des Datenwählers 153 nird in einem Addierer 154 mit dem Versetzungswert 85 addiert und dem Versetzungsdecodierer 80 zugeführt. Auf diese Heise geben die Puffer 74 aufeinanderfolgende 8 Bits aus einem Puffer ab, der entsprechend dem Ausgangssignal des Datenwählers 153 nach rechts gelegen ist, wie beispielsweise, aus dem nach rechts zu als nächsten gelegenen Puffer, falls ein Bit "0" vorhanden ist. Das Ausgangssignal (0) des Daten-Wählers 153 zeigt an, daß das HH-Codesignal 8 Bits oder weniger hat, wobei in diesem Fall keine Addition zu dem

Versetzungswert 85 erfolgt. 25

Das Decodieren der Bits "0" am Anfang des MH-Codesignals in einer gesonderten Schaltung ermöglicht es, die Kapazität der Tristate-Puffer zu verringern und auch die Anzahl der Adressenleitungen für die Decodierfestspeicher zu verringern.

Wenn die addierten Codelängen, die durch das Verschieben der Ausgaben aus den Puffern 74 erreicht werden, den Wert "8" übersteigen, ermittelt der Vergleicher 81, daß das 3p Ausgangssignal des Versetzungsregisters 79 den Wert "8"

-40- DE 3962 34 T9448

übersteigt, wodurch dann der Umsetzer 7 3 geschaltet nird. Dabei werden die Daten in den Zwischenspeichern 145 bis 147 jeweils um 8 Bits nach oben verschoben. Im einzelnen werden die Daten aus dem Zivischenspeicher 145 in den Z w ι schenspeicher 146 versetzt und diejoniqpn aus dem Zwischenspeicher 146 in den Zwischenspeicher 147 versetzt. Auf diese Weise werden die Daten in den Puffern 74 um 8 Bits verschoben. Gemäß der vorangehenden Erläuterung sind die Zwischenspeicher und die Puffer bitweise derart miteinander verbunden, daß das erste bis achte Bit des Zwischenspeichers 147 mit dem ersten bis achten Bit des Puffers 148 verbunden sind, während das zweite bis achte Bit des Zwischenspeichers 147 und das erste Bit des Zwischenspeichers 146 mit dem erste bis achten Bit des Puffers verbunden sind und so weiter; dadurch können die in den jeweiligen Tristate-Puffern gespeicherten Daten um 8 Bits verschoben werden. Beispielsweise werden durch diesen Übertragungsvorganq die in dem zehnten Puffer qespeicherten

8-Bit-Daten auch in dem zweiten Puffer gespeichert. 20

Der Lauflängen-Decodierfestspeicher 75 empfängt über die Adressenleitungen den Lauflängencode und gibt über die Datenleitungen die Lauflängendaten ab. Gleichermaßen empfängt der Codelängen-Decodierfestspeicher 77 den Lauflän-

° gencode über die Adressenleitungen und gibt die Codelängendaten über die Datenleitungen ab. Im einzelnen wird über einen Kanal A,„ das Schwarz/Weißsignal eingegeben, über Eingänge A„ und A_g das Erkennungssignal für die Bits "0" eingegeben und über Eingänge A bis A_ das MH-Codesignal eingegeben. Die Tabelle 3 zeigt Beispiele für ein Programm, das in dem Lauflängen-Decodierfestspeicher 75 und dem Codelängen-Decodierf estspeicher 77 einzuspeichern ist.

1	TABELLE	EINGABE	^A10	\ V—	0	-	0	^A9	^A8	^A7	^A6	^A5	^A4	^A3	1	V	1	^A2	^Al	^Ao	AIISHARF	M/T	CODE- .Ä\GE	■\ "N	8	-	5	Γ
	. i	0	0	0	0	1	0	1	1	0	1	1	0	1		LAUF- LÄNGE	0	8	8	6	0 I 12
		0	0	0	1	0	0	1	1	1	0					0	6	9
	0	X	0	1	1	1	1			0				1	0	4	12
5	0		0	0	1	0	0	0						2	0	4
	0	X	0	0	1	0	0	1		1				3	0	4	12
	0		0	0	1	1	0	0		S ^				4	0	4
	1	"\ >			N ·"" > N			\ ^ ■N V.	1	; C	^ ·>-		5		10
	1	1	1	1	0	0								0	3
10	1	1	1	1	0	1							45	0	2
	1			h ~		V. η		<->				* —	46	;■ -	2
	1	0	0	1	1	0	1						1	3
	1	0	1	1	0	1	1					1	1	4
		0	1	1	1	0	1	1	0	1	3	1
15	1	1	1	0	0	0	0	0	1		16	1
	r s	; ^:	^ -	: -	ν -				Γ Π	0
	1	1	0	0		1	1	1			1
				ν it		^;	\ ν-	k ^ ^ v„	\ ν. V.	40
	1	0	1	1	0	1	1				0
20	0	1	1	0						0	0
	0	0	1	1						1	0
	0	0	1	0						2	0
	0	1	1	1						3	0
	0	1	0	1	1					4	0
25	\ \		\ ■\			*K "* r ^v	s V.		's V \ V	5	k ^v
		¹I¹	ο Io	0	0
		48

EOL - SIGNAL

Da die Lauflänge des Umbruch-Codes ein Vielfaches von "64" ist, speichert der Decodierfestspeicher 75 eine Zahl, die durch Dividieren der Lauflänge des Umbruchcodes durch "64"

erzielt wird, wobei die genaue Lauflänge in einem 6-Bit-5

Schieberegister 155 durch Multiplizieren dieser Zahl mit "64" erzielt wird, nämlich durch das Aufwärtsversetzen des Ausgangssignals des Decodierfestspeichers 75 um 6 Bits und das Abgeben der wertniedrigen 6 Bits als "0". Im Falle eines Abschlußcodes führt jedoch das Schieberegister 155 diesen Verschiebungsvorgang nicht aus, sondern überträgt lediglich die eingegebenen Daten. Ein Ausgangssignal 0_R des Decodierfestspeichers 75 wird als ein Erkennungssignal M/T für den Umbruch-Code bzw. Abschlußcode mit einer Lauflänge von nicht über "63" verwendet, wobei dieses Er- ° kennungssignal M/T dazu herangezogen wird, zu steuern, ob der Verschiebungsvorgang des Schieberegisters 155 auszuführen ist oder nicht. Wenn der Umbruch-Code abgegeben wird, wird durch ein durch das Invertieren des Signals M/'T mittels eines Inverters 156 erzieltes Signal ein Schalt-

^O glied 157 gesperrt, wodurch das Umschalten des Flip-Flops 83 verhindert wird. Das Flip-Flop 83 wird durch das Signal 88 gelöscht bzw. rückgesetzt, welches das EOL-Codesignal anzeigt, wobei dadurch das Flip-Flop ein Ausgangssignal abgibt, das den Zustand "Weiß" anzeigt. Diese Aufbereitung

^" des Umbruch-Codesignals erlaubt eine Verringerung der Kapazität des Lauf1ängen-Decodierfestspeι ehers 75.

Die von dem Codelängen-Decodierfestspeicher 77 abgegebene Codelänge wird mit dem Versetzungs.-.e rt in einem Addierer 158 addiert, dessen Additionssumme dem Versetzungsregister 79 über einen Datenwähler 159, bei dem normalerweise ein Eingang A gewählt ist, und einen Addierer 160 zugeführt wird. Ein Dstenwähler 161 wählt normalerweise "0", jedoch dann, wenn der Vergleicher 81 einen Versetzungswert über "8" erfaßt, den Wert "-8", wobei in diesem Fall der Addierer

-43- DE 3962

160 von dem zuvor gesammelten Wert "8" subtrahiert. Zugleich wird ein Schaltglied 162 durchgeschaltet, um die Werte in den Zwischenspeichern 145, 146 und 147 um 8 Bits

zu verschieben. 5

Ferner wird der Ternärzähler 141 um eine Stufe fortgeschaltet; wenn hierbei ein Überlauf auftritt, wird auch der Leseadressenzähler 72 um eine Stufe fortgeschaltet. Das Ausgangssignal Q des Ternärzählers 141 wird auch einem Decodierer 170 zugeführt, der für das Zuführen neuer 8-Bit-Daten zu dem Zwischenspeicher 145, der durch den vorangehend genannten UerschiebungsVorgang geleert worden ist, einen der Tristate-Puffer 142 bis 144 anwählt.

Zum Decodieren des EOL-Codesignals sind vier logische Anordnungen 164 bis 167 vorgesehen. Die EOL-Decodierung kann beispielsweise mit dem Baustein PAL16L6 entsprechend dem folgenden logischen Zusammenhang erreicht werden:

^{E = /A}0 ^{X /A}1 * ^/A2 ^K ^/A3 * ^/ ^K ^/A10 ^{X /A}11 ^{X /A}12·

Ein Codierer 168 ermittelt, welche der logischen Anordnungen das EOL-Codesignal decodiert. Auf die Erfassung eines EOL-Codesignals hin ermittelt der Codierer 168, in welcher

loqischen Anordnung das EOL-Codesignal erzeugt ist, wo-25

nach dem Ausgangssignal des Codierers 168 in einem Addierer 171 "12" hinzugefügt wird, ui den \ er set zungs-.ve rt unn die Datenlänge des EOL-Codesignals zu verschieben, ,·. ο b e ι das Versetzungs-Ausgangssignal über den Daten,vähler 159

gesteuert wird, der durch das EOL-Erfassungssignal 88 den 30

Eingang B wählt.

Zur Aufbereitung einer Lauflänge "0" kann in dem Parallel/ Seriell-Umsetzer 73 ein FIFO- bzw. Schiebepuffer für ungefähr 2 Worte vorgesehen werden oder es kann die Taktfre-35

quenz für den Decodierer verdoppelt werden.

-44- DE 3962 341 9 4 A

Das vorangehend beschriebene Vorgehen ist auch bei dem jeweils einer Farbe entsprechenden Decodieren von codierten Farbbilddaten für Blau, Grün und Rot oder für Gelb,

Magenta und Cyan anwendbar. 5

Gemäß der vorangehenden Erläuterung kann der Decodierer für die MH-Codiersignale bei dem vorangehend beschriebenen Ausführungsbeispiel ein MH-Codesignal innerhalb einer Systemtaktzeit decodieren, so daß daher eine sehr hohe Decodiergeschwindigkeit erzielbar ist. Infolgedessen ist es möglich, eine elektronische Datei, die Bilddaten in komprimierter Form speichert, und einen Hochgeschwindigkeits- bzw. Schnelldrucker miteinander zu verbinden.

Bei der MH-Decodierung müssen 13 Bits berücksichtigt werden. Bei dem beschriebenen Ausführungsbeispiel ist jedoch eine gesonderte Codierung für aufeinanderfolgende Bits "0" vorgesehen, so daß mit dem Haupt-Decodierer nur 8 Bits verarbeitet werden müssen. Aus diesem Grund kann der Um-■^UU setzungs- bzw. Decodierfestspeicher preiswert gestaltet werden.

Darüberhinaus ermöglicht es das beschriebene Ausführungsbeispiel, die unerwünschten Auswirkungen eines fehlerhaften Datenwerts über die ganze Bildfläche zu verhindern.

Zur Erläuterung der Erfassung von Füllbits mittels der in Fig. 1 gezeigten Fül1bit/RTC-Detektorschaltung 7G, die das Einspeichern der Füllbits in den Bildspeicher 71 verhindert, wird nun auf die Fig. 12 und 13 Bezug genommen.

Um einen Zustand zu verhindern, bei dem ein Drucker mit den codierten Daten nicht schritthalten kann, wenn diese außerordentlich kurz sind, werden zur Erweiterung der Datenmenge in den Lauflängencode des nach dem MH-Verfahren

codierten Codesignals Füllbits eingefügt. Diese Füllbits, die keine tatsächlichen Bilddaten darstellen, werden bei dem Empfang ermittelt und aus der Einspeiche rung in den Bildspeicher 71 ausgeschieden, um eine Vergeudung der Speicherkapazität zu vermeiden.

Bei dem MH-Codesystem ist unter Ausschluß dieser Füllbits die maximale Anzahl aufeinanderfolgender Bits "0" gleich 14. Falls folglich die Daten aufeinanderfolgende Bits "0" über 14 Bits hinaus enthalten, sind das fünfzehnte und die folgenden Bits "0" die Füllbits. Daher wird auf die Erfassung von 14 aufeinanderfolgenden Bits "0" hin jedes folgende Bit "0" als Füllbit erkannt und dessen Einspeicherung in ein Schieberegister 200 verhindert, bis ein Bit "1" auftritt. Infolgedessen kann das Einspeichern der Füllbits in den Bildspeicher 71 durch das Übertragen des Inhalts des Schieberegisters 200 in den Bildspeicher 71 verhindert werden.

^w Die Fig. 12 zeigt eine Schaltung für die Füllbit-Erfassung in der Füllbit/RTC-Detektorschaltung 70.

Das Schieberegister 200 ist beispielsweise ein 24-Bit-Register mit serieller Eingabe und paralleler Ausgabe,

^° das mit dem Bildspeicher 71 verbunden ist. Die Fig. 12 zeigt die Signalleitung 201 für die Übertragung der codierten Daten, eine Leitung 202 für Datentaktsigna1e, die in der Empfangseinheit unter Synchronisierung mit den Daten gebildet werden, Leitungen 203 bis 215 für die

3^ Ausgangssignale des Schieberegisters, eine Füllbiterfassungs-Signalleitung 216, einen Füllbit-Detektor 220, eine Leitung 219 für ein Schreibtakt-Sperrsignal, ein D-Flip-Flop 222 und eine Schreibtaktsignalleitung 217 für das Schieberegister 200. Die Signale an den je tv eiligen Leitun-

"5 gen sind in dem in Fig. 13 gezeigten Zeitdiagramm dargestellt.

Falls das vierzehnte Bit der in dem Register gespeicherten Daten "1" ist, ist dieses Bit ein gültiger Datenwert, so daß die nachfolgenden Bits als "gültig" erkannt werden und deren Einspeicherung in das Register 200 und in den BiIdspeicher 71 freigegeben wird. Falls andererseits das vierzehnte Bit gleichfalls "0" ist, gibt die Erfassungssignalleitung 216 ein Signal "1" zum Setzen des Flip-Flops 222 ab, wodurch die nachfolgenden Datentaktsignale gesperrt werden, so daß die Einspeicherung der Füllbits in das Register 200 unterbunden wird. Falls dann das fünfzehnte Bit weiterhin "0" ist, dauert diese Sperrung an, jedoch wird die Sperrung des Datentaktsignals aufgehoben, falls das fünfzehnte Bit "1" ist.

Bei dem Decodieren der Daten durch das Auslesen aus dem Bildspeicher 71 kann bei den Daten, aus denen auf die vorangehend beschriebene Heise die Füllbits ausgeschieden worden sind, in Abhängigkeit von der Funktion des Druckers oder des Sichtgeräts, die für die Verarbeitung der deco-

*^w dierten Bilddaten vorgesehen sind, das Hinzufügen der Füllbits erforderlich werden. In diesem Fall ist es möglich, mit der Decodiergeschwindigkeit oder der Druckgeschwindigkeit dadurch Schritt zu halten, daß in die aus dem Bildspeicher 71 ausgelesenen Daten wieder die Füllbits einge-

^° fügt werden. Falls beispielsweise in Anbetracht der Druckgeschwindigkeit zwischen den Zeilenendsignalen mindestens 500 Bits erforderlich sind, während die aus dem Speicher 71 ausgelesenen MH-Codesignale nur 300 Bits enthalten, v;erden 200 Bits "0" hinzugefügt. Dies wird dadurch erzielt, daß

³^ die Anzahl der Bits zwischen den Zeilenendsignalen bzw. EOL-Signalen ermittelt wird und in der erforderlichen Anzahl Bits "0" hinzugefügt werden.

Es werden nun die Ermittlung des Zeilenend-Codesignals bzw. MH-Codesignals "000000000001" bei dem Empfang, die Ermitt-

lung des RTC-Signals ("Rückkehr zur St euerung"-SignaIs) bzw. des doppelten EOL-Signals und die durch diese Ermittlungen erzielte Steuerung beschrieben.

Die Fig. 14 zeigt eine Schaltung für diesen Zweck, nährend die Fig. 15 und 16 Zeitdiagramme sind, die Signalzustände zeigen. Die über eine gemeinsame N'achrichtenleitung empfangenen Bilddaten sind serielle Daten und enthalten ein Zeilenendsignal bzw. EOL-Siqnal für jede Abtastzeile, falls die Daten nach dem MH-Verfahren komprimiert sind. Dieses EOL-Signal wird ermittelt und zu der Zentraleinheit 90 gesendet, die das Intervall der EOL-Signale überprüft, um irgendeine Abnormalität hinsichtlich der Nachrichtenleitung oder des Empfangszustands zu erfassen.

Falls aufeinanderfolgend zwei oder mehr EOL-Signale ermittelt werden, werden sie als ein RTC-Signal erkannt, das ein Seitenende oder eine Unterbrechung der Empfangs- *O daten anzeigt, wobei diese Ermittlung zu der Zentraleinheit 90 übertragen wird, um die Da.teneinspeicherung in den Bildspeicher 71 zu beenden. Ferner werden nach der Erfassung des RTC-Signals keine Daten empfangen.

^° Leitungen 201 und 202 sind gleich den in Fig. 12 gezeigten. Ein Schieberegister 304 ist dem Schieberegister 200 gleichartig und in der Praxis durch das gleiche Schieberegister gebildet, das in Fig. 12 gezeigt ist, obzr.ar es zur Erleichterung der Erläuterung unterschiedlich bezeichnet bz.·;. numeriert ist. Die Fig. 14 zeigt ein Steuerschaltglied für Dateneinspeicherungs-Taktsigna1e, einen EOL-Detektor 307, Flip-Flops 308 und 313 zum Speichern des Erfassungssignals, wobei das Flip-Flop 313 als eine Schnittstelle zu der Zentraleinheit 90 eingesetzt wird, ein EOL-Erkennungssignal 315 aus der Zentraleinheit 90, Flip-Flops

und 310 zum Erfassen und Speichern des RTC-Signals, wobei das Flip-Flop 310 als eine Schnittstelle Tür die Zentraleinheit 90 verwendet wird, ein EOL-Erkennungssignal 312 aus der Zentraleinheit 90, ein RTC-Signal 316 und ein Signal 317 zum Sperren des Einschreibens der Daten in das Register nach dem RTC-Signal. Durch den Detektor 307 werden elf Bits "0" mit einem nachfolgenden Bit "1" in den Eingangssignalen des Registers 304 als EOL-Signal erkannt, wonach der Detektor 307 diese Information durch das Setzen der Flip-Flops 308 und 313 zu der Zentraleinheit 90 überträgt. Unter Verwendung der Ausgangssignale des Flip-Flops 313 mißt die Zentraleinheit 90 das Intervall zwischen den EOL-Signalen mittels eines Zeitgebers, um eine Überprüfung hinsichtlich eines Fehlers vorzunehmen. Zwei aufein-

ander folgende EOL-Signale setzen die Flip-Flops 309 und 310, woraus die Zentraleinheit 90 die Eingabe des RTC-Signals erkennt und die zu diesem Zeitpunkt bestehenden Adressendaten des Bildspeichers 71 in einem internen Schreib/ Lesespeicher speichert, so daß die Dateneinspeicherung für

eine nächste Seite von dieser Adresse an beginnt. Zugleich wird das Schaltglied 305 so gesteuert, daß die nachfolgende Dateneinspeicherung in den Bildspeicher 71 unterbunden wird.

Ferner wird zu Beginn der Übertragung die Dateneinspeicherung in den Speicher gesperrt, falls nicht zuerst in den empfangenen Daten ein EOL-Signal ernittelt wird. Mit diesem Vorgehen wird vermieden, daß Stördaten in den Bild-

speicher 71 eingespeichert werden. 30

Anders ausgedrückt bedeutet dies, daß der Beginn der Seitendaten festgestellt wird und die Dateneinspeicherung in den Speicher 71 nur begonnen wird, nachdem die Zentraleinheit über das Flip-Flop 313 den Empfang des EOL-Signals erfaßt hat.

Der Speicher 71 mit einer Kapazität von 32 MByte kann normalerweise Daten für ungefähr 16 Seiten speichern, die jeweils Informationen von ungefähr 2 MByte enthalten, jedoch kann der Speicher nur ungefähr 2 Seiten speichern, falls die darin enthaltenen Informationen kompliziert sind. Infolgedessen ermöglicht die Speichersteuerung durch die vorangehend erläuterten EOL- und RTC-Signale eine ι·;irksame Nutzung des Speichers.

Die Fig. 15 und 16 sind Zeitdiagramme für die Erfassung der EOL- und RTC-Signale.

Ferner wird im Falle des Auslesens der codierten Daten aus dem Speicher 71 für das vorangehend erläuterte Decodieren oder für eine Übertragung über eine Nachrichtenleitung dieses Decodieren bzw. diese Übertragung nur dann freigegeben, wenn zuerst ein EOL-Signal erfaßt lvird. Dieses Vorgehen ermöglicht es, die Übertragung von Stördaten zu verhindern, und kann mittels einer Schaltung erreicht werden, die der in Fig. 14 gezeigten gleichartig ist und bei der der Speicher 71 und die Nachrichtenleitung miteinander vertauscht sind.

Gemäß den vorstehenden Ausführungen .verden die empfangenen ° komprimierten Daten für das Ausdrucken verwendet, jedoch können sie gleichermaßen für eine Sichtanzeige oder zur Dateiabspeicherung verwendet werden.

Es wird eine Bildverarbeitungseinrichtung für die elektri-"^ sehe Bearbeitung von Bildinformationen und insbesondere komprimierten Bildinformationen angegeben, bei der der Wirkungsgrad bei der Nutzung eines Speichers dadurch verbessert wird, daß in einen Speicher Informationen für mehrere Seiten aufeinanderfolgend eingespeichert werden. 35

-5B-

- Leerseite -

Claims

Patentansprüche

1. Bildverarbeitungseinrichtung, gekennzeichnet durch eine Eingabeeinrichtung (11 bis 14, 20) zur Eingabe von Bilddaten, eine Speichereinrichtung (15) zum Speichern der eingegebenen Bilddaten und eine Steuereinrichtung (100 bis 107), mit der zum Speichern von Bilddaten für mehrere Seiten in der Speichereinrichtung die Speicherung in der Speichereinrichtung derart steuerbar ist, daß Bilddaten einer nachfolgenden Seite in einem Speicherbereich gespeichert werden, der unmittelbar dem Speicherbereich für Bilddaten einer vorangehenden Seite folgt.

2. Bildverarbeitungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mit der Steuereinrichtung (100 bis 107) die Einspeicherung der Bilddaten der nachfolgenden Seite entsprechend einer Speicherendadresse der Bilddaten für die vorangehende Seite in der Speichereinrichtung (15) steuerbar ist.

3. Bildverarbeitungseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuereinrichtung (100 bis 107) zum Sperren der Einspeicherung neuer Bilddaten in einen Bereich der Speichereinrichtung (15) ausgebildet ist, in dem schon Bilddaten gespeichert sind.

A/25

4. Bildverarbeitungseinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Eingabeeinrichtung (11 bis 14, 20) zum Zuführen von Bilddaten ausgebildet ist, die durch das Komprimieren von Bilddaten erzielt sind, welche durch fotoelektrisches Lesen eines Vorlagenbilds (10) gewonnen sind.

5. Bildverarbeitungseinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Auslesen der Bilddaten aus der SpRichereinrichtung (15) in der Aufeinanderfolge der [ιnspeicherunq in die Speichereinrichtung erfolgt.

6. Bildverarbeitungseinrichtung, gekennzeichnet durch *° eine Ausgabeeinrichtung (11 bis 14, 20) zur Abgabe von Bilddaten durch Lesen eines Vorlagenbi1 ds (10), eine Speichereinrichtung (15), in der Bilddaten für mehrere Seiten speicherbar sind, und eine Steuereinrichtung (100 bis 10 7) zum Steuern der Speichereinrichtung in der Weise, daß die von der Ausgabeeinrichtung abgegebenen Bilddaten für mehrere Seiten aufeinanderfolgend in die Speichereinrichtung eingespeichert werden, wobei die Steuereinrichtung die Einspeicherung der Bilddaten aus der Ausgabeeinrichtung unterbricht, falls im Ablauf der Bilddaten-Einspeicherung in

^° der Speichereinrichtung ein Oberlauf auftritt.

7. Bildverarbeitungseinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Steuereinrichtung (100 bis 107) die unterbrochene Bilddaten-Einspeicherung wiederholt, wenn die Speichereinrichtung (15) durch das Auslesen von Bilddaten für die Einspeicherung neuer Bilddaten verfügbar wird.

8. Bildverarbeitungseinrichtung nach Anspruch 6 oder 7 _f dadurch gekennzeichnet, daß die Ausgabeeinrichtung (11

-3- DE 3962

bis 14, 20) zur Abgabe komprimierter Bilddaten ausgebildet ist ·

Θ Bildverarbeitungseinrichtunq, gekennzeichnet durch eine Eingabeeinrichtung (201) zur Eingabe von Daten,' die Bilddaten enthalten, eine Speichereinrichtung (71) zum Speichern der eingegebenen Bilddaten, eine Detektoreinrιchtung (70) zum Erfassen bestimmter Daten, die in den eingegebenen Daten enthalten sind, und eine Sperreinrichtung (Fig. 12) zum Sperren der Einspeicherung der bestimmten Daten in die Speichereinrichtung entsprechend einem Erfassungssignal aus der Detektoreinrichtung.

10. Bildverarbeitungseinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß mit der Detektoreinrichtung (70) die bestimmten Daten aus dem Zustand der Fortsetzung bestimmter Signale erfaßbar sind.

11. Bildverarbeitungseinrichtung nach Anspruch 9 oder

dadurch gekennzeichnet, daß die bestimi ursprünglichen Bilddaten verschieden sind.

O 10, dadurch gekennzeichnet, daß die bestimmten Daten von

12. Bildverarbeitungseinrichtung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die Eingabeem-

^° richtung (201) zur Eingabe komprimierter Bilddaten ausgebildet ist.

13. Bildverarbeitungseinrichtung, gekennzeichnet, durch eine Eingabeeinrichtung (201) zur Eingabe von Daten, die

30 Bilddaten enthalten, eine Speichereinrichtung (71) zum

Speichern der eingegebenen Bilddaten, eine Detektoreinrichtung (70) zum Erfassen bestimmter Daten, die in den eingegebenen Daten enthalten sind, und eine Freigabeeinrichtung (Fig. 14) zur Freigabe der Dateneinspeicherung in die Speichereinrichtung entsprechend einem Erfassungssignal aus der Detektoreinnchtuna.

14. Bildverarbeitungseinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Freigabeeιnrιchtung (Fig. 14) die nach der Erfassung der bestimmten Daten eingegebenen

Daten in die Speichereinrichtung (71) einspeichert. 5

15. Bi 1 dverarbe i tungsem ri chtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die bestimmten Daten von ursprünglichen Bilddaten verschieden sind.

16. Bildverarbeitungseinrichtung nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, daß die aus der Eingabeeinrichtung (201) eingegebenen Bilddaten einer Komprimierung unterzogene Daten sind.

17. Bildverarbeitungseinrichtung, gekennzeichnet durch eine Eingabeeinrichtung (201) zur Eingabe von Daten, die komprimierte Bilddaten enthalten, eine Auszugseinrichtung (70, 71) zum Herausziehen der Bilddaten aus den eingegebenen Daten, eine Expansionseinrichtung (72 bis 89) zum

'^UU Expandieren der mittels der Auszugseinrichtung herausgezogenen Bilddaten und eine Bilderzeugungseinrichtung zur Bilderzeugung gemäß den expandierten Bilddaten.

18. Bildverarbeitungseinrichtung nach Anspruch 17, dadurch gekennzeichnet, daß die Bi1derzeugungselnnchtung

eine Aufzeichnungseinrichtung aufweist.

19. Bildverarbeitungssystem, gekennzeichnet durch eine Generatoreinrichtung zum Erzeugen von Zeichendaten, eine Komprimiereinrichtung zum Komprimieren der von der Generatoreinrichtung erzeugten Zeichendaten und eine Übertragungseinrichtung zum Übertragen der komprimierten Zeichendaten.

20. Bildverarbeitungssystem nach Anspruch 19, dadurch gekennzeichnet, daß die von der Generatoreinrichtung erzeugten Zeichendaten nach der Synthese mit Bilddaten übertragen werden, welche jeweils Bilddichten darstellen.

10

20 25 30 35