DE2940487A1

DE2940487A1 - Digitales faksimilesystem zur bandeinengung von halbton-bildsignalen

Info

Publication number: DE2940487A1
Application number: DE19792940487
Authority: DE
Inventors: Hidekazu Sakurai
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-10-05
Filing date: 1979-10-05
Publication date: 1980-04-24
Also published as: GB2035747B; US4353096A; DE2940487C2; GB2035747A

Description

Die Erfindung betrifft digitale Faksimilesysterae und insbesondere digitale Faksimilesysteme zur Bandeinengung bzw. Bandkompression von Halbton-Bildsignalen.

Entsprechend der Entwicklung der digitalen Datenverarbeitung während der letzten Jahre wird bei Faksimilesystemen fortschreitend Digitaltechnik verwendet. Es gibt nun zahlreiche digitale Faksimilesysteme, die eine schnellere Übertragung als herkömmliche analoge Faksimilesysteme erreichen durch Abschneiden bzw. Doppelbegrenzen von analogen Bildsignalen bei einem bestimmten Begrenzungspegel, ttie durch Abtasten des zu übertragenden Bildes erhalten sind, wodurch sie in Zweipegel-Bildsignale umgesetzt werden, wobei weiter die umgesetzten Signale einer digitalen Bandeinengung bzw. Bandkompression unterworfen werden wie beispielsweise durch · Runlängencodierung. Ein digitales Faksimilesystem dieser Art

030017/0743

kann, da es Bilder in Form digitaler Information überträgt, Information in üblichen digitalen Speicherelementen speichern und besitzt zahlreiche Vorteile einschließlich der Anwendung auf ein speicherndes und in Vorwärtsrichtung durchschaltendes Netzwerk und der Erleichterung der Bildumwandlung mittels eines Rechners oder dergleichen, wodurch es für zahlreiche Zwecke verwendbar ist. Es ist daher anzunehmen, daß derartige Faksimilesysteme zunehmend Verwendung finden.

Andererseits ist jedoch die Zweipegelumwandlung der Bildsignale mittels des digitalen Systems ungeeignet für die Übertragung von Fotografien oder anderen Gegenständen, die Halbtonsignale erfordern. Selbst Schwarzweiß-Gegenstände wie Dokumente werden als schlechter lesbare Faksimiles wiedergegeben, wenn Flecken auf dem Papier sind.oder wenn sie auf farbigem Papier geschrieben sind, da die Flecken oder die Hintergrundfarbe auf den wiedergegebenen Kopien schwarz herauskommen.

Aus diesen Gründen ist es auch notwendig, daß digitale Faksimilesysteme gegebenenfalls Halbtöne wiedergeben können.

Wenn Bildsignale einfach digitalisiert werden und direkt einer Digitalübertragung zur Wiedergabe von Halbtonbildern unterworfen werden, erfordert die Übertragung von beispielsweise Bildern einer Größe entsprechend der japanischen Norm A 4, die in acht SchatbLerungsgraden (3 bit) mit einer Abtastrate von 6x6 Bildelementen (pels) /mm digitalisiert werden, eine Gesamt-

datenmenge von 210 (mm) χ 297 (mm) x(6 χ 6 ) (pels/mm ) χ 3 (bits/pel) =6,7 (megabit) pro Seite, weshalb zur Übertragung 23 min erforderlich sind, selbst bei einer Übertragungsgeschwindigkeit von 4800 bps (bits pro Sekunde) d.h. etwa das vierfache der üblichen analogen Faksimileübertragung eines ähnlichen Bildes. Daher ist bei der Übertragung von Halbtönen mittels eines digitalen Faksimilesystems eine Dateneinengung oder Datenkompression in irgendeiner Weise erforderlich. Zur Verringerung der Hardware ist es weiter erwünscht, daß die Dateneinengung zu diesem Zweck mittels eines Systems erreicht wird, das viele gemeinsame Elemente mit Bandeinengungssystemen

030017/07A3

besitzt, die zur Übertragung von Schwarzweiß-Zweipegel-Bildsignalen verwendet werden.

Es ist daher Aufgabe der Erfindung, ein bandeinengendes digitales Faksimilesystem anzugeben, das unter Erfüllung der vorstehenden Bedingungen Halbtöne übertragen kann.

Gemäß der Erfindung ist ein digitales Faksimilesystem zum Bandeinengen von Halbton-Bildsignalen vorgesehen, das im wesentlichen aus einem Generator zum Erzeugen von Zügen von Zweipegelsignalen durch Begrenzen bei einem mehrpegeligen Quantisierungspegel von Bildsignalsegmenten, die durch optische Abtastung des zu übertragenden Bildes in der Hauptabtast- und der Unterabtastrichtung erhalten werden,und aus einer Einrichtung zum Bandeinengen dieser zwei Pegel-Signalzüge oder -folgen besteht.

Durch die Erfindung wird eine Bandeinengung möglich, da mehrere Züge oder Folgen von Zweipegel-Signalen zunächst durch Begrenzen oder Beschneiden von analogen Bildsignalen bei einem mehrpegeligen Quantisierungspegel erzeugt werden, wobei die Signale durch Abtasten des zu übertragenden Bildes erhalten werden,und dann entweder einzelne Bits in jedem dieser Züge von Zweipegel-Signalen verglichen werden oder sequentiell diese Züge von Zweipegel-Signalen verglichen werden bezüglich entsprechender Bits und Differenzen zwischen entsprechenden Bits lediglich dann codiert und übertragen werden, wenn zwischen den so verglichenen Bits Differenzen erfaßt werden.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels eines Faksimileübertragungssystems gemäß der Erfindung,

Fig. 2 ein Blockschaltbild eines Vergleichers zur Verwendung bei dem Ausführungsbeispiel der Erfindung,

Fig. 3 ein Blockschaltbild eines Quantisierungspegelgenerators zur Verwendung bei dem Ausführungsbeispiel der Erfindung,

{Ι30017/07ΑΪ

29A0A87

Fig. k a ein Blockschaltbild eines Codierers zur Verwendung bei dem Ausführungsbeispiel der Erfindung,

Fig. ka Signalverläufe von Steuersignalen zur Erläuterung der Einfügung eines Synchronsignals im Codierer,

Fig. 4c Signalverläufe von Signalen an verschiedenen Stellen des Schaltbilds gemäß Fig. da,

Fig. 5 ein Blockschaltbild eines Hauptreglers zur Verwendung bei dem Ausführungsbeispiel der Erfindung,

Fig. 6 Signalverläufe zur Erläuterung der Zeitsteuerimpulse zur Verwendung bei dem Ausführungsbeispiel der Erfindung ,

Fig. 7a den Signalverlauf eines analogen Bildsignals,

Fig. 7b eine zeitliche Übersicht paralleler binärcodierter Bildsignale, die durch Digitalisieren des analogen Bildsignals erhalten sind,

Fig. 7c Signalverläufe mehrerer Zweipegel-Signalzüge, die für unterschiedliche Quantisierungspegel erhalten werden, wenn der Quantisierungspegel des Analogsignals in sieben Stufen geändert wird,

Fig. 7d eine typische Codefolge, die ein einem Übertragungsweg zugeführtes Signal bildet,

Fig. 8 ein Blockschaltbild eines anderen Ausführungsbeispiels der Erfindung,

Fig. 9 ein Blockschaltbild eines Mehrpegelverglexchers zur Verwendung bei dem Ausführungsbeispiel gemäß Fig. 8,

Fig. 10 Signalverläufe von Steuersignalen, die an verschiedenen Teilen des Ausführungsbeispiels gemäß Fig. 8 verwendet sind,

Fig. 11 ein Blockschaltbild eines Faksimile-Empfängersystems, Fig. 12a ein Blockschaltbild eines Decodierers,

Fig. 12b Signalverläufe von Signalen an verschiedenen Stellen der Schaltung gemäß Fig. 12a,

Fig. 13 Signalverläufe von Steuersignalen an verschiedenen Stellen der Schaltung gemäß Fig. 11.

030017/0743

Gemäß Fig. 1 erzeugt ein Hauptregler 17 ein Startsignal b abhängig von einem Übertragungs-Anforderungssignal a, wodurch eine Start-Abtastanweisung für eine Abtastzeile an einen Bildabtaster 11 abgegeben wird, der im wesentlichen eine fotoelektrische Wandlereinheit aus mehreren Fühlelementen enthält, die in einer eindim ensionalen Richtung angeordnet sind, sowie eine Schieberegistereinheit, die aufeinanderfolgend elektrische Potentiale herausführt, die in den FühleJLementen gespeichert sind, wobei gleichzeitig ein Papiervorschub um einen Raum bzw. Abstand zwischen Abtastzeile in einer Richtung senkrecht zur Abtastrichtung angewiesen wird. Ein analoges Bildsignal P für eine Abtastzeile/Jas dirdi fotoelektrische Umwandlung durch den Bildabtaster 11 erhalten wird und in Fig. 7a dargestellt ist, wird einem A/-D Umsetzer 12 zugeführt und unter Steuerung durch einen Taktimpuls CKl in ein paralleles digitales Bildsignal D D D mit acht Pegeln oder drei Bits pro Bildelement (pel) umgesetzt, wenn angenommen ist, daß keine analogen Bildsignale mit mehr als acht Pegeln vorhanden sind, wobei dies in Fig. 7b dargestellt ist. Dieses digitale Bildsignal wird zunächst über einen Zeilenschalter 21 einem Zeilenspeicher 13, der einer von paarweise vorgesehen Zeilenspeichern ist, zugeführt. Jeder Zeilenspeicher besitzt drei Chronologiespeicher (FIFO-Speicher) entsprechend den drei Bits für jedes Bildelement und besitzt eine Speicherkapazität für eine Abtastzeile entsprechend Bildsignalen von L Bildelementen (L pels). Das Ausgangssignal des anderen Zeilenspeichers 13' wird über einen anderen Zeilenschalter 22 einem Vergleicher Ik zugeführt. Da folglich das Bildsignal D_ D₁ D_ in den Zeilenspeicher 13 abhängig von Taktimpulsen CKl eingeschrieben wird, jedoch ein Auslesetaktimpuls CK2 am Taktanschluß eines Codierers l6 noch nicht erzeugt worden ist, erfolgt kein Auslesen von dem Zeilenspeicher 13'· Wenn die Abtastung einer Abtastzeile vollendet ist, erzeugt der Bildabtaster 11 ein Abtastendesignal c, wobei der Hauptregler 17 abhängig von diesem ein Codierungsstartsignal d erzeugt und ein Umschaltsignal f gleichzeitig an die Zeilenschalter 21 und 22 zu deren Umschaltung anlegt und weiter einen weiteren Startim-

030017/0743

puls b erzeugt, um einen Papiervorschub um eine Abtastzeile und das Abtasten der nächsten Abtastzeile anzuweisen. In dieser Abtastperiode werden daher Bildsignale der zweiten Abtastzeile in den Zeilenspeicher I3¹ eingeschrieben. An den Zeilenspeicher I3 wird während_dessen das Auslesetaktsigfaal CK2 angelegt, so daß die Bildsignale der ersten Abtastzeile, die vorher gespeichert worden sind, ausgelesen und in den Vergleicher Ik eingegeben werden.

Ein Quantisierungspegelgenerator I5, der weiter unten ausführlich erläutert wird, ist so voreingestellt, daß er ein binäres 3-Bit-Signal des .Quantisierungspegels "7" abhängig vom Codierungsanforderungssignal d abgibt und dem Codierer 16 ein Einpegel-Codierungsanforderungssignal g entsprechend diesem Pegel zuführt. Abhängig von einem Endesignal h, das bei Beendigung der ersten Einpegel-Codierung abgegeben wird, geht der Generator 15 auf seinen Quantisierungspegel "6"; herunter und erzeugt das nächste Einpegel-Codierungsanforderungssignal g. In einer ähnlichen Vorgehensweise wird der Quantisierungspegel wiederholt um jeweils Eins verringert und das Einpegel-Codierungsanforderungssignal g erzeugt, bis der Quantisierungspegel "1" erreicht ist.

Der Vergleicher l4, der sequentiell eine Abtastzeile entsprechend den von dem Zeilenspeicher I3 abhängig vom Taktsignal CK2 ausgelesenen Bildelementen mit Quantisierungspegeln (n-1), mit η = 2,3, 8, vom Quantisierungsgenerator 15 vergleicht, erzeugt bezüglich jedes Bildelements des zu übertragenden Bildes ein Paar eines Zweipegel-Signals S , das auf Eins ist, wenn der Quantisierungspegel gleich oder größer als η ist und senstauf Null ist, sowie ein weiteres Zweipegel-Signal S ., daß auf Eins ist, wenn der Quantisierungspegel gleich oder größer als (n-1) ist und das andernfalls auf Null ist. Folglich wird jedesmal , wenn der Quantisierungspegel verschoben wird, eine Bildelementen entsprechende Abtastzeile von dem Zeilenspeicher I3 ausgelesen und wird ein Paar von Zweipegel-Signalen S und S . für jedes Bild-

030017/0743

- ίο - 29A0487

element vom Vergleicher l4 zugeführt, derart, daß bei diesem Ausführungsbeispiel, bei dem der maximale Quantisierungspegel "7" auftritt, das Auslesen von dem Zeilenspeicher siebenmal erfolgt und entsprechend Signalpaare (Sn, S), (S_, S/-), (S/-,

S_), (S-, S) erzeugt werden. Da wie angenommen in den

Bildsignalen keine Pegel über dem Quantisierungspegel "8" enthalten sind, ist Sg stets auf Null. Die Signale S , Sg, .... S sind solche Zvreipegel-Sigrialzüge oder -folgen, wie sie in Fig. 7c dargestellt sind. Diese sieben Paare pro Abtastzeile der Signalzüge (S , S .) , die von dem Vergleicher Id abgegeben werden, werden wie weiter unten erläutert codiert. Nach Beendigung der Codierung erzeugt der Quantisierungsgenerator 15 ein Endesignal e für eine Abtastzeilencodierung. Bei Empfang des Codierungsendesignals e erzeugt der Hauptregler 17 das nächste AbtastStartsignal b, Umschaltsignal f und Codierungsanforderungssignal d und verarbeitet Signale in der erläuterten Weise während Bildsignale der dritten Abtastzeile in den Zeilenspeicher 13 eingeschrieben werden und die Bildsignale der zweiten Abtastzeile aus dem Zeilenspeicher 1.3' ausgelesen werden.

Gemäß den Fig. 4a und 4b enthält der Codierer l6 einen Betriebsart- oder Modendetektor I61, einen Runlängenzähler 162, einen Codegenerator 163 und einen Folgeregler 164. Der Folgeregler 164 gibt bei Empfang eines Einpegel-Codierungsanforderungssignals g eine Synchronisationscodesendeanforderung a an den Codegenerator I63 ab. Wenn ein Codegenerator-Programmgeber l639j der einen Teil des Codegenerators I63 bildet, ein Setzsignal B abgibt, wird in einem Synchronsignalcodegenerator l64O ein 15- BLt Synchronsignalcodezeichen oder -muster gesetzt entsprechend einem Bezeichnungscode N_ N.. N^ vom Quantisierungspegelgenerator 15. Gleichzeitig wird ein Wahlsignal E vom Codegenerator-Programmgeber I639 auf einem hohen Pegel einem Wählglied 164-1 zugeführt, das den Ausgang des Synchronsignalcodegenerators l64O mit einem Pufferspeicher 19(Fig. 1) verbindet. Bei diesem Zustand wird ein Taktsignal CK3 vom Codegenerator-Programmgeber I639 abgegeben. Der Synchronsignalcodegenerator l64O gibt den Synchronsignalcode bit-weise synchron

030017/0743

2940A87

zum Taktsignal CK3 ab und führt bei Beendigung der Abgabe des Synchroncodes ein Endesignal C dem Codegenerator-Programmgeber I639 zu. Der Codegenerator-Programmgeber I639 setzt das Wählsignal des Wählglieds l64l auf einen niedrigen Pegel, schließt den Ausgang eines Schieberegisters I635 zur Zufuhr des Runlängencodes zum Pufferspeicher I9 an und gibt ein Codierungsendesignal D an den Folgeregler 16¹I ab, der abhängig von einem Signal d den Runlängenzähler l62 mit einem Löschsignal 1 versorgt .und gleichzeitig beginnt, das Taktsignal CK2 abzugeben. Das Taktsignal CK2 wird nicht nur dem Zeilenspeicher I3 sondern auch dem Modendetektor I6I und dem Runlängenzähler 162 zugeführt. Der Modendetektor I61 stellt fest, in welchem der drei Moden (S_n = 1, S = 1), (S_n = 0, S = 1) bzw. (S =0,

S _Λ = 0) sich die Kombination (S , S „)befindet ,wobei eine n-1 η n-1 '

Kombination (S = 1, S ₁=0) nicht vorkommt, da der Quanti-

Tl Ti·™ 1

sierungspegel sequentiell verringert wird, und gibt gleichzeitig ein Freigabesignal q an den Runlängenzähler l62 ab zum Zählen der Anzahl der Bildelemente, die dem gleichen Modus zugehören, was im Folgenden "Runlänge" genannt ist. Beim Auftreten eines Modenübergangs beendet oder schaltet der Modendetektor I6I das Freigabesignal an den Zähler 162 ab, führt dem Codegenerator I63 die Art m des Modenübergangs, der aufgetreten ist, zu und erzeugt gleichzeitig ein Codierungsdurchführungsanforderungssignal r. Da im Augenblick eines derartigen Auftretens eines Modenübergangs der Folgeregler 164 aufhört, das Taktsignal CK2 zu erzeugen, wird das Auslesen aus dem Zeilenspeicher zeitweise ausgesetzt.

Die Codierung wird in Übereinstimmung mit den folgenden Regeln durchgeführt:

1. Für einen Übergang von (S_n = 0, S₁ = O)auf(S_n = 0, S₁ =l) wird das Ausgangssignal des Runlängenzählers l62, d.h. die Runlänge von (S = 0, S =0) gespeichert, wird jedoch zu diesem Zeitpunkt keine Codierung durchgeführt;

2. für den Übergang von (S =0, S =0) auf (S =0, S .,=1)

η n-i η η—1

wird ein Code "10" abgegeben;

030017/0741

3. für einen Übergang von (S =0, S ι = ¹^ ^auf ^^s = °i

S =0) erfolgt eine Codierung nach einer der folgenden Vorgehensweisen:
3.1 Wenn der unmittelbar vorhergende Modenübergang von (S = 0,

S . = 0) auf/S = 0, S . = 1) stattgefunden hat, wird die n-1 * η n-1

Runlänge von (S = 0, S J=O), die gemäß (l) gespeichert worden ist, codiert und nach einem Code "01" gesendet bzw. abgegeben und wird weiter das augenblickliche Ausgangssignal des Runiängenzählers l62, d.h., die Runlänge von (S = 0, S ^ = 1) codiert und abgegeben;

3.2 wenn der unmittelbar vorhergehende Modenübergang nicht von (S_n = 0, S_nl = 0) auf (S_n = 0, S_{n 1} = 1) stattgefunden hat, wird das Ausgangssignal des Runiängenzählers l62, d.h., die Runlänge von (S = 0, S -1) codiert und nach einem Code "11" abgegeben;

4. für einen Übergang von (S - 0, S . = l) auf (S = 1, S

= 1) erfolgt eine Codierung nach einem der beiden folgenden Verfahrensweisen:

k.l Wenn der unmittelbar vorhergehende Modenübergang von (S =0,

S . = 0) auf (S = 0, S = 1) stattgefunden hat, wird das n-1 η n-1

Ausgangssignal des Runiängenzählers 162, d.h., die Runlänge

von (S = 0, S . = 1) codiert und nach einem Code "11" abn n-1

gegeben;

k.2 wenn der unmittelbar vorhergende Modenübergang nicht von

(S = 0, S . =0) auf (S =0, S .. = 1) stattgefunden hat, η n-1 η n-1 ° '

wird ein Code "00" abgegeben;

5. für einen Übergang von (S = 1, S = 1) auf(S = 0, S =0) wird ein Code "10" abgegeben;

6. für einen Übergang von (S = 1, S .=1) auf (S = 0, S . =1)

η η-1 η η— 1

wird keine Codierung erreicht.

Jedesmal, wenn ein Bit der Codierungsdaten T abhängig von einem Modenübergang in Übereinstimmung mit den vorstehenden Codierungsregeln erzeugt wird, erzeugt der Codegenerator I63 einen Einschalt-Taktimpuls CK3 zum Einschreiben von Codierungsdaten in den Puffer-

030017/0743

speicher I9.

Jedesmal, wenn ein Codierungsvorgang entsprechend einem Modenübergang in Übereinstimmung mit den Codierungsregeln beendet ist, gibt der Codegenerator I63 ein Modenübergangcodierungsendesignal k an den Folgeregler 164 ab, der ein Löschsignal 1 an den Runlängenzähler 162 und ein Taktsignal CK2 abgibt, wodurch die Überwachung des Modenübergangs der folgenden Modenkombination(S ,S ), das Zählen der Runlänge und die Codierung ausgelöst wird. Bei Beendigung des Auslesens und Codierens von L Bildelementen Tür eine Abtastzeile erzeugt der Folgeregler lGk ein Einpegel-Codierungsendesignal h. Da die Einfügung der Synchronsignale und die Codierung in ähnlicher Weise für den Quantisierungspegel des nächsten Schrittes durchgeführt werden, wird das Bildsignal gemäß Fig. Ja gemäß Fig. 7d codiert, wobei die angegebenen Bezugszeichen entsprechenden Signalen in Fig. 7c entsprechen zum Zweck des besseren Verständnisses des Prinzips der Codierung. Bei diesen Codes ist SOL (η) ein Synchronsignalcode, der den Beginn der Information bezüglich S anzeigt und F(n) ein Runlängencode, der eine Runlänge η anzeigt, so daß ansich bekannte Runlängencodes verwendet werden können.

Zur ausführlichen Erläuterung des Codierers l6 mit Bezug auf Fig. 4c enthält der Modendetektor I6I als Bauelemente zwei Flipflops loll und l6l2, einen Modenubergangsdecodierer I613, einen monostabilen Multivibrator l6l4 und weitere Logikverknüpfungselemente. Eines der beiden Flipflops speichert S und das andere S ₁ des unmittelbar vorhergehenden Bildelements. Wenn eines von S und S . oder beide sich ändern, tritt

η n-1 '

ein' Modenwechsel auf und der Modenubergangsdecodierer I613 gibt die Art m des Modenübergangs an den Codegenerator I63 ab. Gleichzeitig wird das Ausgangssignal eines Exclusiv ODER-Glieds einein
geschaltet, durchläuft ODER-Glied I615, wird in einem Inverter I616 invertiert und hält den Runlängenzähler 162 durch Abschalten des Freigabesignals q an. Gleichzeitig wird das durch den monostabilen Multivibrator I61A erzeugte Signal r dem

030017/07A3

Codegenerator I63 und dem Folgeregler 164 zugeführt zur Anforderung der Durchführung der Codierung bzw. zum zeitweisen Aussetzen des Taktsignals CK2.

Der Codegenerator I63 besteht im wesentlichen aus einem Runlängenregister 1631, einem Datenwähler I632, einem Codetafel-Lese.speicher I633 (ROM), einem Codelängentafel-ROM 1634, einem Codeabgabe-Schieberegister I635, einem Codelängenzähler I636, Übergangsmodus-Registern 1637 und 1638 und dem Codegenerator-Programmgeber l639- Bei Anforderung der Durchführung der Codierung von dem Modendetektor Ιοί wird eine Signalgruppe m, die die Art des augenblicklichen Modenübergangs anzeigt, zum Übergangsmodus-Register 1637 verriegelt, wobei gleichzeitig diejenige des unmittelbar vorhergehenden Modenübergangs im anderen Übergangsmodus-Register I638 verriegelt wird. Dem Codetaf el-ROM I633 und dem Codelängentaf el-ROM 163*1 wird die Runlänge über den Datenwähler I632 zugeführt, wobei außerdem die Arten des unmittelbar vorhergehenden und des augenblicklichen Modenübergangs von den ÜbergangsmoduK-Registern I63Ö bzw. I637 zugeführt werden. Die ROMs werden weiter von dem Codegenerator-Programmgeber 1639 mit einem ELn_bit~Signal versorgt, das gleichzeitig auch dem Wählanschluß S des Datenwählers I632 zugeführt wird. Daten werden so in die ROMs eingeschrieben, daß diesen Eingangssignalen entsprechende Codes von dem Codetafel-ROM 1633 und jeweilige Komplemente zu den Längen der Codes von dem Codelängentafel-ROM Ι63Ί erhalten werden können.

Der Codegenerator-Programmgeber I639» der ebenfalls mit dem monostabilen Multivibrator Ι61Ί verbunden ist, prüft das Signal, das die Art des Modenübergangs anzeigt, bei Empfang eines Impulses r, der die Durchführung der Codierung anfordert und wirkt in der folgenden Weise um die Codierung gemäß den Codierungsregeln durchzuführen: Wenn der Modenübergang gemäß der Regel (1) durchzuführen ist, wird ein Verriegelungsimpuls ν dem Runlängenregister 1S3I zugeführt, um die Runlänge zu speichern und um unmittelbar einen Codierungsendeimpuls k zum

030017/0743

Folgeregler l64 abzugeben; bei einem Modenübergang gemäß

dem
Regel (2) wird ein Ladeimpuls w Codeabgabe-Schieberegister 1635 zugeführt sowie dem Codelängen-Zähler I636 zur Verriegelung des Ausgangssignals vom Codetafel-ROM 1633, wobei dann Daten abgegeben werden; für einen Modenübergang gemäß Regel (3-1) ist das Wählsignal s zum Datenwähler I632 auf "1" und werden,nachdem ein Ladeimpuls w dem Schieberegister 1635 und dem Codelängen-Zähler I636 zum Verriegeln des Ausgangssignals vom Codetafel-ROM 1633 zugeführt ist, Daten abgegeben; weiter wird das Wählsignal s zum Datenwähler 1632 zu "O" gemacht und werden, nachdem ein Lastimpuls g dem Schieberegister 1635 und dem Codelängen-Zähler I636 zum Verriegeln des Axisgangssignals von dem Codetaf el-ROM I633 zugeführt ist, Daten abgegeben; für einen Modenübergang gemäß Regel (3·O, (4.1), (4.2) oder (5) erfolgt der gleiche Vorgang wie bei dem gemäß Regel (2) und für einen Modenübergang gemäß Regel (.6) wird lediglich ein Codierungsendeimpuls abgegeben.

Der Codegenerator-Piogrammgeber 1639 erzeugt, nachdem ein Ladeimpuls w dem Schieberegister 1635 und dem Codelängen-Zähler I636 zum Setzen des Codes bzw. der Codelänge zugeführt ist, das Taktsignal CK3 und gibt digitale Bildsignaldaten ab, die durch Bandeinengung bzw. Bandkompression synchron zu Signal CK3 erhalten sind, bis ein Überlaufsignal u (Carry) vom Codelängen-Zähler I636 erzeugt ist. Wenn ein Einschreibfreigabesignal i vom Pufferspeicher I9 ausgeschaltet ist, setzt der Codegenerator-Programmgeber I639 zeitweise die Zufuhr des Signals CK3 aus, bis das Einschreibfreigabesignal i eingeschaltet wird, derart, daß der Pufferspeicher I9 vor einem Überlauf geschützt ist. Wenn das Überlaufsignal u von dem Codelängen-Zähler I636 erzeugt wird, beendet der Programmgeber 1639 die Abgabe des Taktsignals CK3 und gibt ein Modenübergangscodierungsendesignal k an den Folgeregler l64 ab.

Der Pufferspeicher I9, der ein Chronologiespeicher (FIFO-Speicher)ist, schreibt die Codierungsdaten P abhängig vom Einschreibtaktsignal CK3 und gibt gespeicherte Daten auf der

030017/07A3

Grundlage ihrer Eingangsreihenfolge (first-in, first-out) abhängig von einem Auslesetaktsignal CK'l ab. Wenn der Pufferspeicher 19 nicht mit Daten gefüllt ist, ist das Einschreibfreigabesignal i eingeschaltet und werden Daten aufeinanderfolgend vom Codierer eingeschrieben, wenn jedoch das Signal i abgeschaltet ist, wird die Codierung zeitweise ausgesetzt.

Ein Modulator 2O liest gemäß der Bit-Rate der Datenzufuhr zur Übertragungsleitung codierte Daten von dem Pufferspeicher 19 abhängig vom Auslesetaktsignal CK^ aus und gibt die Daten über die Übertragungsleitung ab.

einen Gemäß Fig. 2 enthält der Vergleicher Ik als Bauelemente 4-Bit-Größenvergleicher l(tl, einen 3-Bit-Größenvergleicher ik2 und einen Addierer 1^3· Eine Binärzahl (n-1), die durch einen Binärcode N„ N. N wiedergegeben ist, wird durch den Addierer 1^3 um Eins erhöht, um so eine durch k Bits ausgedrückte andere Binärzahl zu erhalten, die mit einem 3-Bit-Bildsignal D₀.D₁ D , das ein Bildelement wiedergibt, durch den 4-Bit-Größenvergleicher l4l verglichen wird. Währenddessen vergleicht der 3-Bit-Größenvergleicher l42 ein Bildsignal mit einem Quantisierungspegel (n-1). Daher tritt aus dem Vergleicher l4l ein Zweipegel-Signal S aus, das mit einem Quantisierungspegel η verglichen ist_# und aus dem Vergleicher 142 ein anderes Zweipegel-Signal S . , das mit einem anderen Quantisierungspegel (n-1) verglichen ist.

Der Quantisierungspegelgenerator I5 besteht im wesentlichen wie in Fig. 3 dargestellt aus einem Zähler 151» UND-Gliedern I52, 15^» einem ODER-Glied 153 und einem Inverter. Bei Empfang eines Codierungsanforderungssignals d für eine Abtastzeile wird der Rückwärtszähler I5I auf "7" voreingestellt, wobei gleichzeitig ein Einpegel-Codierungssignal g erzeugt wird. Wenn ein Einpegel-Codierungsendesignal h von dem Codierer l6 empfangen wird, wird das UND-Glied I52 gesperrt und wird ein Impuls dem Taktanschluß CK des Zählers I5I zugeführt, wobei der Quantisierungspegel auf "6" verringert wird. Gleichzeitig wird ein Einpegel-Codierungssignal g durch das ODER-Glied I53 erzeugt. In ähnlicher Weise wird danach jedesmal,

030017/0743

wenn eine Einpegel-Codierung beendet ist, der Quantisierungspegel um Eins herabgesetzt, bis er "I" erreicht. Wenn die Einpegel-Codierung siebenmal beendet worden ist, ist, wie sich das aus der in Fig. 3 dargestellten logischen Verknüpfungsschaltung ergibt, das UND-Glied 152 gesperrt, da das andere UND-Glied 154 durchgeschaltet ist, weshalb kein Einpegel-Codierungssignal g mehr erzeugt wird, sondern ein Codierungsendesignal e für eine Abtastzeile erzeugt wird. Auf diese Weise erzeugt der Quantisierungspegelgenerator 15 für jedes zugeführte Codierungsstartsignal d für eine Abtastzeile siebenmal ein Einpegel-Codierungssignal g, wobei jedesmal der Quantisierungspegel auf 7j6, bzw. 1, in dieser Reihenfolge, gesetzt wird und das Codierungsendesignal e für eine Abtastzeile bei Beendigung der siebten Einpegel-Codierung. Die Zeitsteuerbeziehungen zwischen den Signalen d, e, g und h sind in Fig. 6b, 6e, 6g bzw. 6h dargestellt.

Der in Fig. 5 dargestellte Hauptregler 17 besteht im wesentlichen aus einem monostabilen Multivibrator I7I (MM), einem UND-Glied 177, ODER-Gliedern 175 und I78, einem Inverter, RS-Flipflops 172, I74 und einem Kipp oder T-Flipflop I76. Der Impuls, der im monostabilen Multivibrator I7I erzeugt wird, wenn das Ubertragungsanforderungssignal a eingeschaltet ist, tritt durch das ODER-Glied 115 zum Erzeugen eines Startimpulses b und schaltet auch das Flipflop 172 ein. Bei Empfang eines Abtastendesignals c für eine Abtastzeile von dem Bildabtaster 11 wird das Flipflop 174 eingeschaltet, wird ein Codierungsanforderungssignal d vom UND-Glied 177 erzeugt, werden gleichzeitig der Abtaststartimpuls b für die nächste Abtastzeile und das Umschaltsignal f von dem T-Flipflop I76 invertiert und werden die Flipflops 172 und 174 über das ODER-Glied I78 rückgesetzt. In ähnlicher Weise erzeugen danach jedesmal, wenn das Abtastendesignal c und das Codierungsendesignal e empfangen werden, die Flipflops 172 und 174 und I76 wiederholt die Signale b, d und f, wie gemäß Fig. 6, bis das Ubertragungsanf orderungssignal a abgeschaltet wird.

030017/0743

Wie sich aus der Darstellung der Steuersignale gemäß Fig. 6 ergibt, ist die Periode dieser Signale nicht gleichförmig, weil, während Codierungsdaten von dem Modulator 20 zur Übertragungsleitung mit konstanter Geschwindigkeit (Takt CK4) abgegeben werden, jedesmal, wenn der Bildsignal-Quantisierungspegel für eine Abtastzeile verschoben wird, die Korrelationen zwischen den erhaltenen Zweipegel-Signalen sich abhängig vom Bildelement ändern und sich auch die Menge der bandeingeengten codierten Daten ändert, mit dem Ergebnis, daß das Auslesen aus und das Einschreiben in die Zeilenspeicher und die optische Abtastung des Bildabtasters gemäß der Zeilenabtastrate und der Pufferspeicherkapazität durchgeführt werden. Obwohl die Taktsignale CKl, CK2, CK3, CK'i und das Einschaltfreigabesignal i, ähnlich denjenigen, die nach Erzeugung des ersten ,. Impuls des Codierungsanforderungssignals g für eine Zeile und vor der Erzeugung des zweiten Impulses, zwischen den anderen Impulsen des Codierungsanforderungssiegnals für eine Zeile erzeugt werden, sind sie in der Darstellung zur kürzeren Erläuterung weggelassen, wobei weiter unterschiedliche Einheiten bei der Zeitachse verwendet sind.

Gemäß Fig. 2 enthält ein zweites Ausführungsbeispiel der Erfindung als Bauelemente einen Papiervorschub 18, einen Bildabtaster II¹, einen Mehrpegelvergleicher 23, einen Zeilenspeicher 24, einen Codierer 16, einen Quantisierungspegelgenerator 15^f und einen Hauptregler 17'. Dieses Ausführungsbeispiel unterscheidet sich von dem vorstehend Erläuterten durch die Vorgehensweise beim Ansteuern des Bildabtasters 11' und beim Erzeugen der Folgen bzw. der Züge der Zweipegel-Signale. Bei diesem Ausführungsbeispiel tastet der Bildabtaster 11' entweder optisch den gleichen Teil des zu übertragenden Bildes jedesmal ab, wenn der Quantisierungspegel verschoben wird, oder elektrisch den Registerteil des Bildabtasters 11' ab, jedesmal, wenn der Quantisierungspegel verschoben wird, um so ein analoges Bildsignal gemäß Fig. 7 a zu erzeugen. Zu jedem solchen Zeitpunkt wird ein Zug von Zweipegel-Signalen erzeugt durch Begrenzen des analogen Bildsignals bei dem verschobenen

030017/0743

Quantisierungspegel.

Lediglich wenn ein Zweipegel-Signalzug am Quantisierungspegel von "1" erzeugt worden ist, schiebt der Papiervorschub 18 das Bild 1 um einen Raum oder Abstand weiter, der der nächsten Abtastzeile entspricht. Die Abtastung mit einer solch hohen Geschwindigkeit bzw. Rate kann durch Verwendung von Ladungsübertragungseinrichtungen wie CCD (ladungsgesteuertes Bauelement) oder BBD (Eimerketten-Ladungstransportbauelement) erreicht werden. Dies wird im Folgenden ausführlich mit Bezug auf Fig. 10 erläutert. Abhängig von einem Ubertragungsanforderungssignal a führt der Hauptregler 17' ein Startsignal b· dem Papiervorschub l8 und dem Quantisierungspegelgenerator 15' zu, der dem Quantisierungspegel auf "7" einstellt und gleichzeitig dem Bildabtaster 11· ein Abtaststartsignal b¹¹ für eine Abtastzeile zuführt. Aus einem analogen Bildsignal P, das von dem Bildabtaster 11' erhalten ist und in dem Mehrpegelvergleicher 23 mit einem Mehrpegel-Quantisierungspegel verglichen ist, wird ein Zweipegel-Signalzug S_, der mit einem Quantisierungspegel "7" verglichen ist, herausgeführt und in den Zeilenspeicher 24 eingeschrieben. Wenn eine Abtastzeile bis zum Ende in dieser Weise abgetastet ist, setzt der Quantisierungspegelgenerator 15'» der ein Abtastendesignal c vom Bildabtaster II¹ erhalten hat, den Quantisierungspegel auf ^M6" und gibt gleichzeitig Anweisung zum Starten der zweiten Abtastung des gleichen Teils des zu übertragenden Bildes. Ein Zweipegel-Signalzug S^-, der durch Vergleichen des gleichen Bildsignals wie das Vorhergehende mit dem Quantisierungspegel "6" erhalten ist, wird von dem Mehrpegelvergleicher 23 herausgeführt und in den Zeilenspeicher 24 eingeschrieben. In gleicher Weise tastet danach der Bildabtaster 11' den gleichen Teil des zu übertragenden Bildes 1 insgesamt siebenmal ab, bis der Vergleich mit Quantisierungspegeln von 5, 4 1 durchgeführt worden ist, um so zweiwertige Signalzüge S_, S^, S. zu erhalten. Lediglich wenn die Zweipegel-Signalzüge S , S^, S_,

Sr, S aus dem Zeilenspeicher 24 ausgelesen sind, um

die Bandeinengungs-Codierung zu beenden, wird ein Codierungs-

030017/0743

endesignal e¹ für die gleiche Abtastzeile von dem Quantisierungspegelgenerator 15' zum Hauptregler 17' geführt,und nur wenn das Startsignal b' von Neuem erzeugt wird, wird das zu übertragende Bild 1 um einen dem Abstand zwischen zwei aufeinanderfolgenden Abtastzeilen entsprechenden Raum vorwärtsverschoben und wird eine Anweisung zum Abtasten der zweiten Zeile des Bildes 1 gegeben. Die Abtastung der zweiten Zolle wird wieder- in der erläuterten Weise siebenmal durchgeführt.

Der in Fig. 9 dargestellte Mehrpegclvergleicher 23 besteht im wesentlichen aus sieben Vergleichern 122a - 122g, einem Teiler 121, der eine Aufteilung in sieben Anschlüsse gleichen Widerstandswertes erreicht und einen Zweipegel-Bildsignalzug-Wähler 123· Der nichtinvertierende Anschluß jedes Vergleichers 122a 122g ist mit dem Bildabtaster 11' verbunden und der invertierende Anschluß der Vergleicher 122a - 122g ist mit einem Ausgangsanschluß des Teilers 121 verbunden. Wenn ein analoges Bildsignal P eintrifft, vergleichen die Vergleicher 122a - 122g dieses mit den begrenzten oder beschnittenen Pegeln von "7",

"6", "1", die von dem Teiler 121 erreicht sind und

erzeugen sim_ultan Zweipegel-Signale S , S^-, S in einem

Zug bzw. einer Folge. Der Wähler 123 wählt sequentiell Zweipegel-Signale Sn, S , S^, S in einem Zug bzw. einer Folge gemäß einem Wert n', der durch ein Quantisierungspegelbezeichnungssignal N ' N' N ' angezeigt ist. Das Signal Sg, das vollständig aus Nullen besteht, dient als Bezugssignal zum Codieren von S_ und wird dem Wähler zugeführt, wenn n¹ =0.

Der. Zeilenspeicher 24, der ein Speicher ist, der durcli Hinzufügen zu einem Speicher mit wahlfreiem Zugriff (RAM) eines Adresszählers gebildet ist, der bei jedem Auslese- oder Einschreibtaktsignal inkrementiert, besitzt eine Speicherkapazität für zumindest drei Zweipegel-Signalzüge. Bei Empfang eines Einpegel-Codierungssignals g¹ liest der Codierer l6 den Zeilenspeicher (Sq,S ) aus und erreicht eine Codierung entsprechend (Sq , S ) .Währenddessen wird S,- in den Zeilenspeicher

030017/0743

2k eingelesen. Bei Beendigung der Einpegel-Codierung gibt der Quantisierungspegelgenerator 15' abhängig von einem Einpegel-Codierungsendesignal h' ein Signal b¹¹ an den Bildabtaster 11' und den Zeilenspeicher 2k ab, sowie wieder ein Einpegel-Codierungssignal g' an den Codierer 16. Anstelle von So wird S in den Zeilenspeicher 2k eingeschrieben, der das Paar (S , S,-) ausliest und die dement sprechende Codierung erreicht. Der Codierungsvorgang wird hier nicht erläutert, dci er der gleiche wie bei dem ersten Ausrührungsbeispiel ist.

Da der Quantisierungspegelgenerator ii>' und der Hauptregler 17' zur Verwendung bei diesem Ausführungsbeispiel durch Modifizieren der Entsprechenden des ersten Ausführungsbeispiels erreicht werden können und deren Betriebsweise sich einfach unter Bezugnahme auf die zeitabhängigen Signalverläufe gemäß Fig. 10 ergeben, erfolgt hier keine ausführliche Erläuterung. Da das Prinzip der Erfindung, wie erläutert, darin besteht, Züge oder Folgen von Zweipegel-Signalen durch Begrenzen bzw. Beschneiden bei einem Mehrpegel-Quantisierungspegel eines analogen Bildsignals, das durch optisches Abtasten von Zeilen des zu übertragenden Bildes erhalten wird, wird erreicht, daß Bildinformation wirksam mit verringerter Anzahl von Bits übertragen wirden kann.

Das zweite Ausführungsbeispiel der Erfindung, bei dem der Bildabtaster 11' wiederholt jede Zeile des zu übertragenden Bildes abtastet, wobei Züge oder Folgen von Zweipegel-Bildsignalen durch Begrenzen bzw. Abschneiden bei einem Quantisierungspegel jedesmal dann erzeugt werden, wenn eine Abtastung erreicht ist, erfordert zum Codieren die Speicherung von lediglich Zweipegel-Bildsignalen für eine Abtastzeile entsprechend den Bildelementen und damit folglich lediglich eine geringe Speicherkapazität. Der Unterschied in der Speicherkapazität ist insbesondere dann deutlich, wenn viele Schattierungswerte vorgesehen sind.

Obwohl bei den erläuterten Ausführungsbeispielen die Bandein-

(150017/0743

engung durch Vergleichen von Zügen von zweiwertigen Bildsignalen miteinander erreicht wird, ergibt sich, daß die Bandeinengung auch ebenso dadurch erreicht werden kann, daß jedem Zug von Zweipegel-Bildsignalen eine eindim_ensionale Informations-Bandeinengungs-Formel hinzugefügt wird,durch die zweiwertige Schwarzweiß-Bildsignale auf jeder einzigen Abtastzeile runlängencodiort werden.

Gemäß Fig. 11 wird ein Eingangssignal von der Übertragungsleitung mittels eines Demodulators 31 demoduliert und werden digitale Daten DT¹ in einen Pufferspeicher 32 bitweise synchron zu einem Einschreibtaktsignal ClA eingeschrieben·. Ein Decodierer 32 gibt, wenn ein E i.nschreibf reigabesignal i¹ von dem Pufferspeicher 32 eingeschaltet ist, ein Auslesetaktsignal CK'3 ab zum Auslesen von Daten DT¹¹ aus dem Pufferspeicher 32.

Gemäß den Fig. 12a und 12b werden die in einen Decodierer 33 eingegebenen Daten DT" einem Modendecodierer 3H> einem Runlängendecodierer 312 (RL-Decodierer) und einem Synchronsignalcodedetektor 313 zugeführt. Zunächst ist ein Freigabesignal 1', das von einer Decodiersteuerung 318 dem RL-Decodierer" 312 zugeführt wird, ausgeschaltet und ist lediglich der Synchronsignalcodedetektor 313 in Betrieb, wobei bei Eingang eines Synchronsignalcodes SOL ein Synchronsignalcodeerfassungssignal j¹ der Decodiersteuerung 318 zugeführt vrird. Gleichzeitig wird bei Erfassung eines Synchronsignalcodes SOL (η) ein Binärcode N '.. N ' N ', der einen Pegel η wiedergibt, zugeführt. Dieser Pegel n, der einem Quantisierungspegel auf der Senderseite entspricht, wird als Dichtepegelsignal an der Empfängerseite verwendet. Wenn ein Synchronsignalcode SOL (7) entsprechend dem Dichtepegel "7" erfaßt ist,.werden zwei Impulse eines Auslesetaktsignals CK'3 von der Decodiersteuerung 318 zugeführt und wird ein 2-Bit-Moduscode ausgelesen. Der Modendecodiera~311 decodiert den durch die beiden Bits bezeichneten Modus und führt ihn der Decodiersteuerung 3^8 zu. Da die Codierregeln das Vorhandensein keines anderen Moduscodes in den co-

030017/0743

dierten Daten der Dichte "7" als "01" zulassen setzt, wennein anderer Moduscode erfaßt wird, die Decodiersteuerung 318 die Abgabe des Taktsignals CK¹3 fort bis der Synchronsignalcodedetektor 313 das nächste Signal SOL (7) erfaßt (Fehlerüberwachung). Wenn der vom Modendecodierer 3II zugeführte Modus "01" beträgt, schaltet die Decodiersteuerung 318 das Freigabesignal 1' des RL-Decodierers 312 ein und beginnt von Neuem das Taktsignal CK'3 abzugeben. Der RL-Decodierer 312 gibt, da er einen RL-Code erfaßt, ein RL-Codeerfassungssignal k¹ ab, verriegelt eine decodierte Runlänge zu einem Runlängenregister 314 (RL-Register) und teilt der Decodiersteuerung 318 die Erfassung des RL-Codes mit. Die Decodiersteuerung 318 setzt ein Rechen-und Logikeinheits-Steuersignal m' (ALU-Steuersignal) so ein, daß das Komplement der Daten des RL-Registers 31^ einer Rechen- und Logikeinheit 315 (ALU) zuge-

gibt
führt wird, einarSetzimpuls q¹ an einen RL-Zähler~Nr. 2 3I0 ab, um das Komplement in diesen zu setzen, setzt dann ein Zweipegel-Datensignal S¹ . auf "0", das sich aus der Decodierung ergibt und führt ein Einschreib-Taktsignal CK'2 einem Zeilenspeicher35 zu_/bis ein Übertragssignal r⁽ (Carry-Signal) vom RL-Zähler-Nr.2 JId erzeugt wird. Wenn das Übertragssignal r¹ erzeugt wird, wird die Zuführ des Taktsignals CK*2 ausgesetzt, diejenige des Taktsignals CK¹3 wiederbegonnen, wobei das Freigabesignal 1' zum RL-Decodierer 312 eingeschaltet gehalten wird, und wird der nächste RL-Code ausgelesen. Bei Erfassen des RL-Codes wird das decodierte Komplement dessen Runlänge in den RL-Zähler-Nr. 2 316 gesetzt, wird S¹ . auf "1" gesetzt und wird das Taktsignal CK'2 abgegeben bis das Übertragssignal r' von dem RL-Zähler-Nr.2 erzeugt wird. Anschließend bei abgeschaltetem Freigabesignal 1· werden zwei Taktimpulse CK'3 abgegeben und wird der nächste Moduscode ausgelesen. Die Decodierung einer Runlänge wird auf diese Weise fortgesetzt.

Der Synchronsignalcodedetektor 313 ist stets in Betrieb und gibt, wenn ein Synchronsignalcode während der Abgabe des Taktsignals CK'3 erfaßt wird, ein Synchronsignalcodeerfassungssignal j¹ ab. Die Decodiersteuerung 318 setzt bei Empfang des

030017/0743

Signals j' vom Synchronsignalcodedetektor 313 das Signal S· auf "0", gibt es ab, bis die Summe der Impulse des Taktsignals CK'2 den Wert L erreicht, d.h., die Anzahl der Bildelemente pro Abtastzeile, gibt ein Einpegeldecodierungsendesignal h¹ ab und beginnt das Decodieren am nächsten Pegel. Während der Dichtepegel von "6" und danach das Auslesen des Synchronsignalcodes SOL, des Modencodes und der Runlänge sequentiell in der gleichen Weise durchgeführt wird, wird die Decodierung bei diesen Dichtepegeln in der folgenden Vorgehensweise durchgeführt, weil auf das Zweipegel-Signal des unmittelbar darüber befindlichen Dichtepegels Bezug genommen wird. Daher erreicht die Decodiersteuerung 3l8 folgendes:

1. Löschen des RL-Zählers-Nr.1 317 durch Erzeugen eines Löschimpulses p¹;

2. Abgeben des Taktsignals CK¹ '2 zum Auslesen S-'-n. aus dem Zeilenspeicher bis S'η von Null nach Eins übergeht oder bis die Summen der so abgegebenen Taktimpulse CK''2 den Wert L erreicht;

3· Anweisen, wenn bei dem vorstehenden Schritt 2 eine Aussetzung aufgrund der Tatsache erfolgt, daß die Summe der Taktimpulse CK¹'2 den Wert L erreicht hat, derselben Vor-, gehensweise bzw. Verarbeitung danach, wie bei dem Dichtepegel "7" oder, für den Fall, daß S¹ von Null nach Eins übergegangen ist, Weiterfahren mit dem folgenden Punkt 4;

k. Auslesen des Moduscode:

k.l Wenn der Moduscode "10" ist, wird das ALU-Steuersignal m' so eingestellt, daß erreicht wird_r daß ALU 3*5 das Komplement des RL-Zählers-Nr.1 317 abgibt, einen Setzimpuls q* abgibt, S' auf "0" setzt und das Taktsignal CK'2 ab- gibt bis das Übertragssignal r¹ von dem RL-Zähler-Nr.2 316 erzeugt ist, um "0" in den Zeilenspeicher 35 einzuschreiben;

k.2 wenn der Moduscode "11" beträgt, nachdem der folgende RL-Code ausgelesen worden ist, wird das Steuersignal m¹ so eingestellt, daß ein Ausgangssignal von (dem Wert des RL-Zählers-Nr.1 317) + ( der Wert des RL-Registers 314)

030017/0743

abgegeben wird, daß ein Setzimpuls dem RL-Zähler-Nr.2 316 zugeführt wird und daß S-¹- . auf "O" gesetzt wird, um "O" in den Zeilenspeicher 35 einzuschreiben,bis das Übertragssignal von dem RL-Zähler-Nr.2 JlS erzeugt wird; anschließend wird das ALU-Steuersignal m¹ so eingestellt, daß die ALU 3*5 das Komplement des Wertes des RL-Registers 314 abgibt, daß ein Setzsignal q' dem RL-Zähler-Nr.2 zugeführt wird, daß S¹ auf "1" gesetzt wird und daß "1" in den Zeilenspeicher 35 eingeschrieben wird, bis das Übertragssignal von dem RL-Zähler—Nr.2 Jld erzeugt wird;

4.3 wenn der Moduscode "01" beträgt, wird der gleiche Vorgang wie angand des Dichtepegels "7" erläutert,durchgeführt und wird anschließend der Verfahrensschritt k von Neuem durchgeführt;

5. Setzen von S auf "1", Zuführen von CK¹2 und CK¹'2 und

Einschreiben von "1" in S¹ . bis S· von Eins nach Null

n-1 η

übergeht;

6. Auslesen des Moduscodes, und

6.1 wenn der Moduscode "01" beträgt, Zurückkehren zum Schritt 5»

6.2 wenn der Moduscode "10" beträgt, Zurückkehren zum Schritt 2;

6.3 wenn der Moduscode ¹¹Il" beträgt, Auslesen des folgenden RL-Codes, so Einstellen des ALU-Steuersignals m', daß die ALU 315 das Komplement zum Wert des RL-Registers JIk abgibt und Zuführen eines Setzsignals q¹ zum RL-Zähler-Nr.2 316; weiter wird S¹ auf "I¹' gesetzt, CK'2 abgegeben, bis das Übertragssignal r¹ von dem RL-Zähler-Nr.2 316 erzeugt wird und dann zum Schritt 2 zurückkehrt.

Wenn bei der vorstehenden Vorgehensweise das Syn chronsignalcodeerfassungssignal j' von dem Synchronsignalcodedetektor 3*3 erzeugt wird, schreibt die Decodiersteuerung wie im Fall des Pegels "7" "0" in den verbleibenden Teil der Abtastzeile, erzeugt das Einpegel-Decodierendesignal h' und fährt mit der Decodierung am nächsten Pegel fort.

030017/0743

Gemäß Pig. 11 werden Züge oder Folgen von Zweipegel-Signalen, die in der vorstehenden Vorgehensweise decodiert sind, dem Zeilenspeicher 35 zugeführt, der dem Zeilenspeicher gemäß Fig. 8 entspricht und aus drei Zeilenspeicherelementen 351 bis 353 besteht, deren jedes eine Kapazität von L Bits besitzt. Nachdem zwei Züge von Zweipegel-Signalen S¹ und S· sequentiell in die Zeilenspeicherelemente 351 und 352 eingeschrieben worden sind, wird die Zweipegel-Signalfolge S¹ aus dem Zeilenspeicherelement 351 ausgelesen und wird gleichzeitig ein weiterer Zweipegel-Signalzug S· in das Zeilen-

n—^

speicherelement 353 eingeschrieben. Danach werden jedesmal dann, wenn das Einzeilen-Decodierendesignal h' abgegeben wird, Zeilenschalter 3'i>36 umgeschaltet (invertiert) mittels eines Signals f·, wird der älteste Speicher beseitigt, wird ein neuer Zweipegel-Signalzug eingeschrieben und wird der Zweitälteste Speicher ausgelesen. Nachdem der Decodierer 33 den Dichtepegel-Bezeichnungscode N ' N ' N ' bezeichnet und jedesmal₍ wenn ein Zweipegel-Signalzug S¹' aus dem Zeilenspeicher 35 ausgelesen wird, führt ein Hauptregler 40 mit einer Verzögerung einen Dichtepegel-Bezeichnungscode N¹'„ N'' N¹' einer Druckschaltung 37 zu, die eine Dichte-Spannung entsprechend dem bezeichneten Pegel erzeugt. Abhängig von einem Einpegel-Abtaststartsignal b¹, wenn das Zweipegel-Signal S auf Eins ist, wird die Dichte-Spannung entsprechend zu "n" an einen Aufzeichnungskopf 39 angelegt, und wenn das Signal S auf Null ist wird keine Dichte-Spannung angelegt, wodurch das sich ergebende latente elektrostatische Bild entsprechend dem Dichtepegel auf einem Aufzeichnungspapier aufgezeichnet wird. Durch Auslesen eines Zugs von Zweipegel-Signalen jedesmal, wenn danach die Dichte-Spannung verringert wird, wird eine Abtastzeile entsprechend dem ursprünglichen Bild wiedergegeben, weil bei der elektrostatischen Aufzeichnung die Aufzeichnungsdichte durch die maximale Konzentrationsspannung in jedem Bildelement bestimmt ist (vergleiche auch T. Takahashi et al., The Proceedings of the 7th Conference of the Institute of Visual Image and Electronics, Mai 1979, S.1-3: "Faksimile, bei dem die Wiedergabe eines Bildes mit Mehrpegel-Gradation

030017/0743

möglich ist (in japanischer Sprächet! Wenn ein Einpegel-Abtastendesignal c¹ auf diese Weise siebenmal abgegeben worden ist, wird das Aufzeichnungspapier um einen Abstand zwischen zwei Abtastzeilen abhängig von einem Signal b' vorwärtsverschoben. Die Aufzeichnung jeder nachfolgenden Abtastzeile wird auf diese Weise durchgeführt. Der Steuervorgang für diesen Betriebsschritt ergibt sich ohne Weiteres aus Fig. 13-

030017/0743

L e e r s e i t e

Claims

NIPPON ELECTRIC COMPANY, LIMITED
Tokyo / Japan

Digitales Faksimilesystern zur Bandeinengung von Halbton-Bildsignalen

Priorität: 5. Oktober 1978, Japan, Nr. 123240/78 6. April 1979, Japan, Nr. 41787/79

Patentansprüche

' ¹V Digitales Faksimilesystem zum Bandeinengen und zum Über-

^ tragen von Halbton-Bildsignalen,
gekennzeichnet durch

einen Generator (11,11') zum Abtasten eines zu übertragenden Bildes (1) in einer Richtung und zum Erzeugen von Bild- ^\ Signalen in Form von Ketten oder Folgen von Zeilensegmenten, deren jedes einer Abtastzeile entspricht, eine Vorschubeinrichtung (18) zur Vorwärtsbewegung des zu übertragenden Bildes (l) um einen vorgegebenen Abstand zu einem Zeitpunkt in einer Richtung senkrecht zu der ersten Abtastrichtung,

einen Generator (13, 13·, Ik, 15, 15., 23, 24) zum Erzeugen mehrerer Zweipegel-Signalzüge durch Begrenzen oder Beschneiden der Zeilensegmente bei einem Mehrpegel-Quantisierungspegel,

eine Einrichtung (l6), die eine Bandeinengungs-Codierung der Zweipegel-Signalzüge erreicht,

einen Regler (17,17') zum Steuern der vorstehenden Einrichtungen.

030017/0743

ORIGINAL INSPECTED
2. Digitales Faksimilesystera nach Anspruch 1, dadurch gekennzeichnet, daß die Bild-Vorschubeinrichtung (l8) das Bild (1) um einen Raum bzw. Abstand entsprechend der nächsten Abtastzeile vorwärtsbewegt jedesmal, wenn der Bildsignal-Generator (11, 11') eines der Zeilensegmente erzeugt.
3- Digitales Faksimilesystem nach Anspruch 2, gekennzeichnet durch einen Generator (11, 12) zum Erzeugen digitaler Bildsignale durch Analog/Digital-Umsetzung der Bildsignal-Zeilensegmente, einen Speicher mit zumindest zwei Speicherelementen (13, 13') zum Speichern eines der Zeilensegmente des digitalen Bildsignals, eine Verteilungseinrichtung (21, 22) zum Verteilen der digitalen Bildsignalelemente in vorgegebener Folge abwechselnd zwischen den Speicherelementen (13, 13'), eine Ausleseeinrichtung zum Auslesen der in den Speicherelementen (13,13') gespeicherten Information und einer Generatoreinrichtung (I5) zum aufeinderfolgenden Erzeugen unterschiedlicher Quantisierungspegel jeweils nacheinander, jedesmal wenn ein Segment des digitalen Bildsignals aus einem der Speicherelemente (13_t 13') ausgelesen ist.
k. Digitales Faksimilesystem nach Ansprtich 1, dadurch gekennzeichnet, daß die Bild-Vorschubeinrichtung (l8) das Bild (l) um einen der nächsten Abtastzeile entsprechenden Abstand oder Raum vorwärtsbewegt, nachdem der Bildsignalsegment-Generator (H') das Bild (1) in der einen Richtung so oft abgetastet hat, wie es der Anzahl der Quantisierungspegel entspricht und dabei mehrere gleiche Bildsignalsegmente erzeugt hat.
5· Digitales Faksimilesystera nach Anspruch k, gekennzeichnet durch einen Generator (I5¹) zum aufeinanderfolgenden Erzeugen unterschiedlicher Quantisierungspegel aufeinanderfolgend jeweils dann, wenn das gleiche Bildsignalsegment erzeugt wird.

030017/0743
6. Digitales Faksimilesystem nach Anspruch 5» gekennzeichnet durch einen Speicher (2k) zum Speichern der Zweipegel-Bildsignalzüge.
7· Digitales Faksimilesystem nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß der Bandeinengungs-Codierer (16) die Zweipegel-Signalzüge unabhängig voneinander runlängencodiert.
8. Digitales Faksimilesystem nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß der Bandeinengungs-Codierer (l6) aufeinanderfolgend die Zweipegel-Züge in einer vorgegebenen Folge vergleicht und jede Information codiert, die sich von der des vorhergehenden Zweipegel-Signalzugs unterscheidet .
9· Digitales Faksimilesystem nach einem der Ansprüche 1-6, gekennzeichnet durch eine aufeinanderfolgende Verringerung der Mehrpegel-Quantisierungspegel.
10. Digitales Faksimilesystem nach Anspruch 9» dadurch gekennzeichnet, daß der Bandeinengungs-Codierer (l6) aufweist: einen Detektor (l6l) zum Erfassen von Modenübergängen, die durch (S , S » definiert sind, die für jedes Bildelement erzeugt werden, wobei S und S das eine bzw. das andere der Zweipegel-Signale jedes Bildelements von aufeinanderfolgenden Zweipegel-Signalzügen wiedergeben, einen Punlängenzähler (l62), der einen Taktimpuls jedesmal dann zählt, wenn ein Modenübergang stattfindet, und einen Generator (163), der einen Code erzeugt, der die Art des Modenübergangs wiedergibt und/oder einen R un längencode jedesmal, wenn ein Modenübergang stattfindet.

030017/0743