FR2546694A1 - Appareil de traitement d'images - Google Patents

Abstract

L'INVENTION CONCERNE UN APPAREIL DE TRAITEMENT D'IMAGES DESTINE A EFFECTUER UN TRAITEMENT ELECTRONIQUE D'INFORMATIONS D'IMAGES, NOTAMMENT SOUS UNE FORME COMPRIMEE. DES MOYENS D'ENTREE 12, 13, 14 EFFECTUENT LA LECTURE D'UN ORIGINAL 10 ET LES DONNEES AINSI LUES SONT COMPRIMEES PAR UN DISPOSITIF 20 AVANT D'ETRE INTRODUITES DANS UNE MEMOIRE 15 SOUS LA COMMANDE D'UN DISPOSITIF COMPRENANT UN ELEMENT 100 DE COMMANDE D'ADRESSAGE ET UNE UNITE CENTRALE DE TRAITEMENT 104. LA CAPACITE DE LA MEMOIRE EST UTILISEE DE FACON EFFICACE PAR ENREGISTREMENT D'INFORMATIONS DE PLUSIEURS PAGES LES UNES A LA SUITE DES AUTRES DANS LA MEMOIRE. DOMAINE D'APPLICATION: TELECOPIE, TRANSMISSION D'INFORMATIONS A DISTANCE, ETC.

Description

L'invention concerne un appareil destiné au trai-

tement électrique d'informations d'images telles qu'un fichier d'images ou un appareil de télécopie, et elle a trait plus particulièrement à un appareil destiné au traitement d'informations d'images sous une forme comprimée,

par exemple une information d'image enregistrée ou trans-

mise sous la forme codée en longueur d'exploitation par

les codes Huffman modifiés (M-H).

Il a déjà été proposé d'effectuer une lecture photo-électrique de l'image d'un original pour produire des signaux électriques d'image, et de transmettre ces signaux à une imprimante ou à un fichier, ou encore à un appareil d'impression éloigné par l'intermédiaire d'une ligne de transmission Dans le cas d'une telle transmission

de signaux d'images entre plusieurs unités, une synchroni-

sation satisfaisante est indispensable entre les unités d'émission et de réception Cependant, on ne peut s'attendre à une transmission satisfaisante des signaux d'images grâce à une simple synchronisation si les différentes

unités ont des vitesses de traitement des signaux différentes.

Par conséquent, on règle la vitesse ou la synchro-

nisation de la transmission en équipant au moins l'une des unités d'émission et de réception, par exemple un lecteur et une imprimante, d'une mémoire tampon dans laquelle

les signaux d'images à émettre sont mémorisés.

Une telle mémoire tampon nécessite une certaine

marche de capacité de mémorisation pour assurer une syn-

chronisation satisfaisante Cependant, cet accroisse-

ment de la capacité de la mémoire est inévitablement limité,

car il conduit à un accroissement du coût.

De plus, dans le cas d'un processus de compression utilisé dans le traitement des données d'images, la quantité de données après compression varie notablement, de sorte que le nombre de pages pouvant être enregistrées dans une mémoire varie suivant le cas Lors de la transmission de données d'images comprimées, certains autres signaux tels que des signaux de synchronisation sont transmis en même temps, et l'enregistrement de ces autres signaux dans la mémoire précitée donne lieu à un gaspillage

de la capacité de la mémoire.

Compte tenu des considérations précédentes, l'invention a pour objet un appareil de traitement d'images capable d'effectuer un traitement satisfaisant efficace de données d'images L'invention a pour autre objet un appareil de traitement d'images capable d'utiliser efficacement une mémoire pour la transmission ou la réception de données d'images L'invention a également pour objet un appareil de traitement d'images conçu

pour la manipulation de données d'images comprimées.

L'invention a également pour objet un appareil de traite-

ment d'images suffisamment souple pour pouvoir être

adapté à un traitement d'images à grande vitesse L'inven-

tion a pour autre objet un appareil de traitement d'images conçu pour traiter des données comprimées par codage

Huffman modifié.

L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels: la figure 1 est un schéma simplifié d'une forme de réalisation d'une unité de lecture d'originaux pouvant comprimer des données; les figures 2 A -et 2 B représentent le schéma détaillé d'un exemple du circuit 20 de compression de données montré sur la figure 1, les figures 3 A et 3 B sont des diagrammes montrant les relations entrée-sortie du circuit montré sur les figures 2 A et 2 B; la figure 4 est un diagramme des temps montrant le fonctionnement du circuit représenté sur les figures 2 A et 2 B; la figure 5 est un schéma montrant un exemple détaillé d'un circuit de contrôleur d'adresses représenté sur la figure 1; les figures 6 à 9 sont des diagrammes montrant les états d'écriture et de lecture de données dans la mémoire, la figure 10 est un schéma simplifié d'une forme de réalisation d'un circuit de décodage; les figures 11 A et 11 B sont des schémas détaillés du circuit représenté sur la figure 10; les figures 12 et 14 sont des schémas des circuits de détection de données particulières; et les figures 13, 15 et 16 des diagrammes de

temps correspondant à ces circuits.

La figure 1 représente la structure d'une forme de réalisation d'une unité de lecture d'images d'originaux dans laquelle un document original 10 est éclairé par une source de lumière non représentée, et la lumière réfléchie est focalisée par une lentille 11 sur un capteur

d'image 12 composé d'un dispositif à couplage de charge.

Le capteur d'image 12 comprend un réseau d'éléments de conversion photoélectrique disposés dans la direction transversale du document original, et il produit, pour

chaque ligne, des signaux électriques en série correspon-

dant à l'intensité de la lumière incidente Le capteur d'image 12 et le document original 10 sont déplacés en continu l'un par rapport à l'autre à une vitesse déterminée, à l'aide d'un mécanisme d'entraînement non représenté, dans une direction sensiblement perpendiculaire à la direction de balayage du capteur 10 d'image 12, de manière que le capteur d'image 12 effectue une lecture photo-électrique de toute la surface du document original et produise ainsi des signaux électriques correspondant

à la densité de l'image du document original 10.

Les signaux de sortie du capteur d'image 12 sont amplifiés dans un amplificateur 13, puis ils sont convertis, dans un convertisseur analogique/numérique 14, en signaux binaires d'image représentant des niveaux de noir et de blanc, à une fréquence d'échantillonnage

convenable Les signaux binaires du convertisseur analo-

gique/numérique 14 sont transmis à un circuit 20 de compression de données dans lequel un compteur 21 de longueur de passage compte les nombres successifs de niveaux de blanc et de noir présents dans les signaux binaires d'entrée Un codeur Huffman modifié (M-H) 22 reçoit ce compte et un signal indiquant un état blanc ou noir, et il transmet àun circuit 23 de tassement conformément à la table de conversion connue, des codes M-H 25 et des données 24 indiquant la longueur desdits codes M-H A l'aide des données 24 de longueur de code, le circuit 23 de tassement met en communication les

codes M-H 25 de longueurs variables pour libérer séquen-

tiellement des données d'une longueur de code utile.

déterminée, par exemple 8 bits Les données séquentielles provenant du circuit 20 de compression de données sont libérées sous la forme de signaux continus en série qui passent dans une carte 15 de mémoire assumant la fonction de mémoire tampon Cette carte 15 de mémoire présente une capacité de 32 M multiplets, composée de 512 puces de mémoire de 64 K multiplets Les signaux de sortie ainsi obtenus sont enregistrés, par exemple, dans une unité de fichier telle qu'un disque optique,

ou transmis en un point éloigné par une ligne téléphonique.

De cette manière, on peut obtenir un enregistrement à grande vitesse de données en fichier, sur un disque de faible capacité, ou bien une réduction du temps de transmission. La figure 1 représente un circuit 100 de commande d'adresse destiné à commander les opérations d'écriture et de lecture de données effectuées sur la carte 15 de mémoire, et les données d'adresse correspondantes sont mémorisées dans une mémoire vive 102 Diverses données d'adresse sont produites comme décrit ci-après et utilisées pour commander le circuit 100 de commande d'adresse par l'intermédiaire d'une unité centrale de traitement 104 et d'un accès d'entrée/sortie 101 Une mémoire morte 106 de génération de caractères est destinée à produire des caractères à l'aide d'un logiciel afin d'inscrire la date et le temps dans les données d'images, et elle transmet des signaux de sortie au compteur 21 de longueur de passe, montré sur la figure 2 B, par l'intermédiaire d'un accès 105 d'entrée/sortie De cette manière, les caractères sont également synthétisés sous

la forme de codes M-H.

L'unité centrale de traitement 104 est composée d'un micro-ordinateur destiné à commander les éléments indiqués ci-dessus, et elle comporte une fonction d'horloge pour l'affichage de la date et de l'heure Une mémoire morte 103 mémorise le programme de commande destiné

à l'unité centrale de traitement 104.

Les accès d'entrée/sortie 101 et 105, la mémoire vive 102, la mémoire morte 103, l'unité centrale de traitement 104 et la mémoire morte 106 de génération

de caractères sont connectés à un bus 107.

Les figures 2 A et 2 B représentent plus en détail une forme de réalisation du circuit 20 de compression

de données montré sur la figure 1 Comme indiqué précédem-

ment, le circuit est conçu pour convertir des données d'images en série en codes Huffman modifiés (M-H) et

pour tasser les codes Huffman modifiés de diverses lon-

gueurs afin d'obtenir des données parallèles, de longueur utile déterminée, à savoir, dans ce cas, 1 multiplet,

à transmettre à un fichier électronique ou autre.

Des données numériques binaires en série VIDEO, obtenues par lecture d'un original et indiquant la densité de son image, sont appliquées à un compteur 21 de longueur de passe pour déterminer la longueur de passe, à savoir

le nombre d'éléments d'images successifs noirs ou blancs.

En même temps, une discrimination est réalisée pour déterminer si les signaux d'entrée soumis au contact

de longueur de passe indiquent du noir ou du blanc.

Un signal RL de longueur de passe, ainsi déterminé, et un signal TS indiquant un état noir ou blanc, sont appliqués à des lignes d'adresse d'un codeur M-H 22 composé d'une mémoire morte enregistrant une table de conversion de code Huffman modifié Le codeur M-H 22 convertit les signaux RL et TS en codes M-H de 13 bits au maximum et il produit simultanément, en parallèle, des signaux à 4 bits indiquant leur longueur de code utile A titre d'exemple, dans le cas o le code M-H est '0011 ", la table de conversion de code M-H émet un code M-H MC "OO 11 XXXXXXXXX (X est arbitraire) et

un signal LC de longueur de code " 4 " (" 0100 ").

Le code M-H MC et le signal de longueur de code utile LC produits de la manière décrite ci-dessus sont appliqués en parallèle au circuit 23 de tassement et enregistrés temporairement dans une mémoire tampon

premier entré, premier sorti 31 (signal FIFO).

La fonction décrite ci-dessus du compteur R-L 21, du codeur M-H 22 et de la mémoire FIFO 31 est conduite en temps réel, en synchronisation avec la vitesse de transfert O des données VIDEO de l'image de l'original, à savoir, par exemple, en synchronisme avec l'opération

de lecture de l'image à une vitesse déterminée.

Puis les codes M-H MC et les signaux LC de lon-

gueur de code utile sont extraits de la mémoire FIFO 31 et sont soumis à un processus de manipulation de bits

pour grouper les codes M-H.

Si l'on considère l'expansion des données par la conversion M-H, l'extraction des données de la mémoire

FIFO et le processus de manipulation de bits sont effec-

tués à une vitesse égale ou supérieure au double de la vitesse de transfert des données VIDEO de l'image de l'original, et cette vitesse est choisie de façon à être égale au double, c'est-à-dire à 2 X 5, dans la forme de réalisation décrite Une vitesse trop élevée est inutile, car le traitement des données doit attendre

l'arrivée des données.

Le code M-H MC de 13 bits en parallèle au maximum extrait de la mémoire FIFO 31, est transféré de façon successive d'un registre B 32 à 13 bits à un registre C 33 à 8 bits et il est finalement tassé en 8 bits ou un octet Cependant, les codes M-H MC doivent être soumis à un processus de manipulation de bits car ils présentent des longueurs qui varient en fonction de la longueur

de passe, et ce processus est conduit par deux multi-

plexeurs 1/8 P (MPXP) 34 et Q (MPXQ) 35 Dans le multi-

plexeur P 34, les marques X aux bornes d'entrée indiquent

des accès non utilisés.

Le multiplexeur Q 35 a pour fonction de tasser, dans les bits inférieurs d'un code M-H mémorisé dans le registre C 33, un code M-H MC suivant mémorisé dans le registre B 32. Par ailleurs, le multiplexeur P 34 a pour fonction de décaler les bits du registre B 32 vers le haut, d'un nombre égal à celui des bits tassés dans le registre

C 33 et provenant du registre B 32.

Le signal LC de longueur de code utile est transmis par un multiplexeur 40 à un registre X 36 de compte et il est cumulé par un circuit additionneur 37 et un registre Y 38 de comptage Le résultat de cette addition est utilisé pour discriminer le nombre de bits

tassés dans le registre C 33.

Un multiplexeur Q 35 est utilisé pour indiquer, en réponse à un signal SLC représentant le contenu du registre Y 38 de compte, le nombre de bits inférieurs du registre C 33 dans lequel les données doivent être

transférées du registre B 32.

Etant donné que le registre C 33 possède un nombre limité de bits ( 8 bits dans la forme de réalisation décrite), tous les bits de données enregistrés dans le registre B 32 peuvent ne pas être transférés dans

le registre C 33, avec, pour résultat, un débordement.

Dans ce cas, les bits de données restants, qui ne peuvent être transférés dans le' registre C 33, restent dans le registre B 32 Le nombre de ces bits restants est calculé par un circuit 39 de soustraction recevant le contenu du registre de compte X 36 et celui d'un circuit 41 de soustraction, et il est rétabli dans le registre X 36 de compte par l'intermédiaire d'un multiplexeur qui est commandé par un signal d'exécution provenant du circuit d'addition 37 ou par un signal OF de dépassement de capacité provenant du bit de poids fort De cette manière, on atteint un état identique à celui obtenu lorsque les bits de données viennent d'être introduits dans le registre B 32 en provenance de la mémoire FIFO 31.

Dans le cas indiqué ci-dessus, il devient néces-

saire de décaler les bits de données restants dans le registre B 32 vers les chiffres supérieurs, du nombre de bits transférés vers le registre C 33 Ce nombre est calculé par le circuit 41 de soustraction qui reçoit

le nombre de bits utiles ( 8 bits) et le contenu du regis-

tre de compte Y 38,et il est appliqué en tant que signal SLB de sélection pour le multiplexeur P 34 qui est validé par le signal OF de dépassement de capacité, effectuant ainsi le décalage vers le haut des bits restants dans

le registre B 32.

Le multiplexeur P 34 n'est actionné qu'en cas de dépassement de capacité du registre C 33 Par conséquent, en l'absence du dépassement de capacité du registre C 33, les données MC de code M-H sont simplement transférées de la mémoire FIFO 31 vers le registre B 32, puis vers

le registre C 33 par le décalage réalisé par le multi-

plexeur Q 35.

En présence d'un dépassement de capacité dans le registre C 33, les données de code extraites de la mémoire FIFO 31 sont arrêtées par un signal inversé 0 F du signal de dépassement de capacité OF, mais le traitement de manipulation de bits se poursuit Plus particulièrement, les bits restants dans le registre B 32 sont transférés vers le haut par le multiplexeur P 34 et, dans le même temps, une partie des bits du registre B 32 est transférée vers les bits inférieurs du registre C 33 Par conséquent, le registre C 33 est totalement rempli des données de 1 multiplet La valeur cumulée dans le registre de compte Y 38 est effacée par le signal

OF de dépassement de capacité, car le registre C 33 com-

mence de nouveau une mémorisation de données à partir

de l'état vide, après le dépassement de sa capacité.

De plus, la mémoire FIFO 31 peut émettre un signal tampon 'vide" dans le cas o le processus de groupement de bits rattrape l'alimentation en données d'images Dans ce cas, le processus de groupement de

bits est interrompu momentanément.

La figure 3 A montre les relations entrée-sortie du multiplexeur P 34 et du registre B 32, et la figure 3 B montre celles du multiplexeur Q 35 et du registre C 33 De plus, la figure 4 représente le diagramme des temps des fonctions de la mémoire FIFO 31, du registre

B 32 et du registre C 33.

Comme indiqué précédemment, les données de code MC enregistrées dans la mémoire FIFO 31 sont soumises successivement au tassement de données dans le registre C 33 et à la mémorisation de données, y compris un décalage de données, dans le registre B 32 Ce décalage n'est pas effectué en l'absence de données restant dans le registre B 32 De plus, en utilisant une vitesse doublée 20 pour les opérations de tassement et de décalage, par rapport à la vitesse de transfert O ç 6 des données VIDEO d'image de l'original dans le compteur R-L 21, il est possible de parvenir à un traitement en temps réel à grande vitesse sans interruption de la lecture de llimage de l'original et tout en permettant l'expansion

des données par la conversion M-H.

Ainsi, les codes M-H de longueurs variables, provenant les uns à la suite des autres du codeur M-H 22, sont appliqués à la mémoire FIFO 31, puis ils sont manipulés sous forme de données parallèles pour réduire

le temps nécessaire au processus de groupement de bits.

Il est ainsi rendu possible d'effectuer la compression de données en temps réel, sans limitation de l'opération de lecture de l'image par suite de la vitesse de traitement des données Par conséquent, l'opération de lecture d'image n'a pas à être conduite de manière intermittente,

mais elle peut être effectuée en continu, à grande vitesse.

Dans la forme de réalisation précédente, les données de code M-H sont tassées à l'unité d'un multiplet, mais on peut utiliser d'autres unités de tassement telles

qu'un mot ou plusieurs multiplets, suivant la caractéris-

tique de l'unité qui suit, par exemple un fichier élec-

tronique, ou de la transmission des données Dans ce

cas, on doit évidemment utiliser des multiplexeurs conve-

nant à de telles unités de tassement, mais l'opération

de tassement des bits par le multiplexeur Q 35 et l'opéra-

tion de décalage des bits par le multiplexeur P 34 peuvent également être appliquées dans ce cas à l'aide d'une

structure de circuit similaire.

De plus, la vitesse de traitement des données peut être choisie à une valeur supérieure au double

de la vitesse d'arrivée des données.

En outre, le processus de tassement décrit ci-dessus est applicable non seulement aux données d'images à conversion M-H, mais également aux diverses données de longueurs variables provenant de divers dispositifs de sortie de données, telles que des données comprimées par d'autres logiques ou des données extraites d'une mémoire à semiconducteur ou d'une mémoire magnétique

et converties conformément à une logique déterminée.

On décrira à présent en détail la carte 15 à mémoire montrée sur la figure 1, qui est utilisée comme mémoire pour l'enregistrement des données codées et qui intervient dans la transmission des données par une ligne de communication Comme indiqué précédemment, elle possède une capacité de mémoire de 32 M multiplets, ce qui permet de mémoriser les données d'environ 16 pages de l'original, possédant chacune une information d'environ 2 M multiplets Cependant, en raison de la caractéristique du codage M-H, 2 ou 3 pages seulement peuvent être enregistrées après compression si l'image de l'original contient beaucoup de caractères ou une

image de teinte intermédiaire, traitée par tremblement.

Par ailleurs, la même mémoire est capable d'enregistrer

pages ou plus si l'image de l'original est simple.

Par conséquent, la mémoire est utilisée de façon très peu économique si une zone est prédéterminée pour chaque

page dans la mémoire.

La forme de réalisation de l'invention à présent décrite évite cet inconvénient et permet une

utilisation efficace de la mémoire.

Sur la figure 1, il est prévu un circuit d'adres-

sage 100 destiné à l'écriture et à la lecture des données dans la carte 15 de mémoire, et les données d'adresse correspondantes sont enregistrées dans une mémoire vive 102 Comme décrit ci-après, il est prévu diverses données d'adresse qui agissent sur le circuit 100 de commande d'adressage par l'intermédiaire de l'unité centrale

de traitement 104 et de l'unité d'entrée/sortie 101.

Une mémoire morte 106 de génération de caractères, produi-

sant des caractères à l'aide d'un logiciel, est utilisée pour synthétiser la date et l'heure avec les données d'images, et elle transmet les signaux de sortie au compteur 21 de longueur de passe par l'intermédiaire d'une unité d'entrée/sortie 105 De cette manière, les caractères sont également soumis à un codage M-H pour la synthèse L'unité centrale de traitement 104 destinée

à la commande décrite ci-dessus est composée d'un micro-

ordinateur comportant une fonction d'horloge pour afficher

la date et l'heure.

A la fin de la mémorisation des données d'image d'une page dans la carte 15 de mémoire, le circuit 100 de commande d'adressage mémorise les données d'adresse présentes à cet instant dans la mémoire vive 102, en tant qu'adresse d'arrêt Ces données d'adresse sont ensuite introduites en tant qu'adresse de départ dans le circuit 100 de commande pour la mémorisation des données d'image d'une deuxième page La mémorisation commence à ladite adresse de départ lorsque les données

d'image comprimées de la deuxième page sont fournies.

Par ailleurs, les données d'image de la première page, enregistrées dans la mémoire, sont libérées de la mémoire pour être ensuite transmises pendant la mémorisation des données d'image de la deuxième page Cependant, une nouvelle mémorisation de données dans la zone de mémoire associée aux données de la première page est empêchée jusqu'à l'achèvement de l'extraction des données de la première page Ensuite, les données d'image d'une troisième page sont enregistrées de la même manière,

à partir d'une adresse de départ correspondant à l'adres-

se d'arrêt des données de la deuxième page Dans le

cas o la mémoire se remplit totalement pendant la mémori-

sation de données d'image de la troisième page, la mémori- sation des données revient à la zone de la mémoire associée à la première page uniquement si la transmission des données de la première page est achevée Par ailleurs, s'il reste des données de la première page dans la mémoire, la mémorisation des données d'image est suspendue jusqu'à ce que l'extraction des données d'image de la

première page soit achevée.

La figure 5 est un schéma du circuit 100 de

commande d'adressage montré sur la figure 1 Comme -

expliqué précédemment, le circuit 100 de commande d'adres-

sage est monté entre la carte 15 de mémoire et l'unité d'entrée/sortie 101 et il effectue l'échange de données avec l'unité centrale de traitement 104 par l'intermédiaire de l'unité d'entrée/sortie 101, commandant ainsi les adresses pour l'écriture et la lecture des données d'image

sur la carte 15 à mémoire.

Il est prévu des circuits de bascule 50-53 destinés à maintenir des données -en parallèle à 8 bits provenant de l'unité centrale de traitement 104, la bascule 50 étant utilisée pour maintenir l'adresse de

retour, la bascule 51 pour maintenir l'adresse de généra-

tion d'alarme, la bascule 52 pour maintenir l'adresse supérieure de la zone inhibée, et la bascule 53 pour maintenir l'adresse de l'extrémité de mémoire La carte 15 de mémoire nécessite des données de 20 bits pour la commande d'adresse, mais les bascules ne traitent pas de telles données de 20 bits, mais uniquement les 8 bits supérieurs obtenus en arrondissant à l'unité supérieure ou inférieure ces données de 20 bits, ce qui simplifie la structure du circuit 100 de commande d'adressage. Il est également prévu des compteurs 58 et à 8 bits et des compteurs 59 et 61 à 12 bits Les compteurs 58 et 59 constituent un compteur d'adresse d'écriture à 20 bits pour former la donnée d'adresse

pour l'écriture des données sur la carte 15 à mémoire.

Par ailleurs, les compteurs 60 et 61 constituent un compteur d'adresse de lecture à 20 bits pour former la donnée d'adresse pour la lecture des données sur la carte 15 à mémoire Le compteur d'adresse d'écriture

et le compteur d'adresse de lecture comptent, respective-

ment, des signaux d'horloge CYCL CLK synchronisés avec

la transmission des données impliquant la mémoire.

Un sélecteur 65 choisit soit le compte à 8 bits reçu du compteur 58 d'adresse d'écriture, soit

celui reçu du compteur 60 d'adresse de lecture, conformé-

ment à un signal R/W de sélection de lecture/écriture,

reçu de l'unité centrale de traitement 104 par l'intermé-

diaire de l'unité d'entrée/sortie 101 De plus, un sélec-

teur 66 choisit soit le compte à 12 bits reçu du compteur 59 d'adresse d'écriture, soit celui reçu du compteur 61 d'adresse de lecture, conformément au signal R/W de sélection de lecture/écriture, de la même manière

que pour le sélecteur 65.

L'opération de sélection effectuée par les sélecteurs 65, 66 forme une adresse à 20 bits pour accéder à la carte 15 de mémoire et en assurer ainsi la commande

de lecture/écriture.

Un comparateur 54 ou 55 compare, respectivement, deux données à 8 bits et libère un signal de coïncidence CO Mi ou COM 2 en cas de coïncidence Le comparateur 54 reçoit le compte du compteur 58 d'adresse d'écriture et l'adresse de fin de mémoire bloquée dans la bascule 53, et il émet le signal de coïncidence COM 1 dans le

cas o ledit compte atteint l'adresse de fin de mémoire.

Le signal de coïncidence CO Mi est appliqué à un sélecteur 62 qui sélectionne alors l'adresse de retour provenant de la bascule 50 et la place dans le compteur 58 d'adresse d'écriture. Le comparateur 55 reçoit le compte provenant du compteur 60 d'adresse de lecture et l'adresse de fin de mémoire provenant de la bascule 53, et il transmet le signal de coïncidence COM 2 au sélecteur 63 lorsque ledit compte atteint l'adresse de fin de mémoire, le sélecteur 63 sélectionnant alors l'adresse de retour provenant de la bascule 50 et l'introduisant dans le

compteur 60 d'adresse de lecture.

Un comparateur 56 ou 57 compare, respectivement, deux données de 8 bits et libère un signal de coïncidence

COM 3 ou COM 4 lors d'une coïncidence des deux données.

Le comparateur 56 reçoit le compte du compteur 58 d'adresse d'écriture et l'adresse de génération d'alarme provenant de la bascule 51 et il transmet le signal de coïncidence

COM 3 à l'unité centrale de traitement 104 par l'intermé-

diaire de l'unité d'entrée/sortie 101 lorsque ledit

compte atteint l'adresse de génération d'alarme.

De plus, le comparateur 57 reçoit le compte du compteur 58 d'adresse d'écriture et l'adresse de sommet de zone inhibée provenant de la bascule 52 et il transmet le signal de coïncidence COM 4 à l'unité centrale de traitement 104 par l'intermédiaire de l'unité d'entrée/sortie 101 lorsque ledit compte atteint l'adresse

du sommet de la zone inhibée. Des sélecteurs 62-66 reçoivent, respectivement, deux données en parallèle

à 8 bits et en sélectionnent une Le sélecteur 62, utilisé pour sélectionner l'adresse de début de comptage du compteur 58 d'adresse d'écriture, reçoit l'adresse de début d'écriture de l'unité centrale de traitement 104 par l'intermédiaire de l'unité d'entrée/ sortie 101 et l'adresse de retour bloquée dans la bascule , sélectionne et positionne l'une ou l'autre dans le compteur 58 d'adresse d'écriture suivant le signal

de sélection SE Li provenant de l'unité centrale de traite-

ment 104 et le signal de coïncidence CO Ml provenant du comparateur 54 Le sélecteur 63, qui assume la même fonction que le sélecteur 62, sélectionne, soit l'adresse de départ de lecture provenant de l'unité centrale de traitement 104 par l'unité d'entrée/sortie 101, soit l'adresse de retour bloquée dans la bascule 50, en fonction d'un signal de sélection SEL 2 provenant de l'unité centrale de traitement par l'intermédiaire de l'unité d'entrée/sortie, et du signal de coïncidence COM 2 provenant du comparateur , et il positionne le signal ainsi sélectionné dans le compteur 60 d'adresse de lecture, en tant qu'adresse

de début de comptage.

Le sélectionneur 64 sélectionne l'un des comptes à 8 bits provenant du compteur 58 d'adresse d'écriture et du compteur 60 d'adresse de lecture (correspondant aux 8 bits supérieurs du compte d'adresse réel à 20 bits), en fonction d'un signal de sélection SEL 3 provenant de l'unité centrale de traitement 104 L'adresse ainsi choisie est transmise, comme adresse d'écriture en court ou adresse de lecture en court, à l'unité centrale de traitement 104 par l'intermédiaire de l'unité d'entrée/

sortie 101.

TABLEAU I

Ecriture des données Signal Adresse de début d'écriture ± UCT* Adresse de fin de mémoire <-UCT Adresse de retour UCT Adresse de sommet

de zone inhibée -

UCT

Adresse de généra-

tion d'alarme UCT Adresse en cours d'écriture UCT Explication L'adresse de

début d'écri-

ture est dési-

gnée par l'UCT L'UCT détecte l'état de la mémoire et

désigne l'adres-

se de fin d'une

mémoire utili-

sable A l'écri-

ture de données,

l'opération cir-

culante commence Lecture des données Signal Explication Adresse de début

de lec-

ture 4-

UCT L'adresse de début de lecture est désignée par i'UCT Identique à l'écriture des données

à ladite adresse.

Une adresse sautée en cas d'opération

circulante nécessi-

tée pour un dépasse-

ment de capacité de mémoire, etc Elle est désignée par l'UCT. L'adresse de sommet est une zone de mémoire fixe utilisée dans un autre mode opératoire Elle est

désignée par 1 'UCT.

Une adresse dans le cas o la capacité de mémoire restante

utile pour l'écri-

ture des données devient égale à 500 Kbits Elle est désignée par la carte

de mémoire.

L'adresse d'écriture Adresse L'adresse de en cours peut être de lec lecture en détectée par 1 'UCT et ture en cours peut

elle peut également cours être détec-

être utilisée comme UCT tée par adresse d'arrêt 1 'UCT et elle * UCT = unité centrale de traitement

peut égale-

ment être utilisée comme adresse d'arrêt. e On se référera à présent aux figures 6 à 9 pour expliquer la commande de la mémoire par le circuit 100 de commande d'adressage montré sur la figure 5 Sur ces figures, l'adresse de sommet et l'adresse de fin d'une zone disponible pour l'écriture de données d'image

dans la carte 15 de mémoire sont supposées être, respec-

tivement, (A) et (Z) Ainsi, dans un état initial montré sur la figure 7, l'adresse de début d'écriture indiquée dans le tableau I correspond à (A), l'adresse de fin

de mémoire correspond à (Z), l'adresse de retour corres-

pond à (A), l'adresse du sommet de la zone inhibée corres-

pond à (Z) et l'adresse de début de lecture correspond

à (A).

La figure 6 montre l'état de mémorisation d'image dans une mémoire vide telle 'que montrée sur la figure 7: ( 1) Tout d'abord, l'adresse (Z) de fin de mémoire, l'adresse (A) de retour et l'adresse de génération d'alarme sont positionnées, respectivement, dans les bascules 53, 50 et 51, puis l'adresse (A) de début d'écriture est positionnée dans le compteur 58 d'adresse d'écriture, et la carte de mémoire est positionnée en mode d'écriture

pour commencer la lecture de l'image de l'original.

Ensuite, la mémorisation des données de l'image dans la mémoire est effectuée conformément aux comptes des compteurs 58 et 59 d'adresse d'écriture Lorsque la lecture d'une première page ( 1) est achevée, de sorte que toutes les données sont converties suivant le code M-H et que la donnée RTC indique l'enregistrement de la fin de la page, l'opération de comptage des compteurs 58 et 59 d'adresse d'écriture est arrêtée pour faire

cesser l'opération de mémorisation En réponse à l'enre-

gistrement de la donnée RTC, l'unité centrale de traite-

ment 104 lit l'adresse de mémoire arrêtée (adresse en cours) (B) dans le compteur 58 d'adresse de lecture par l'intermédiaire du sélecteur 64, et la mémorise dans la mémoire vive 102 De plus, l'adresse (A) du sommet de la zone inhibée est positionnée dans la bascule 52. ( 2) En t^^ t qu'adresse de début d'écriture pour une page suivante, une valeur (B)+l est positionnée dans le compteur 58 d'adresse d'écriture, o (B) est enregistré dans la mémoire vive 102, et la lecture de l'image de l'original commence Lorsque l'enregistrement d'une deuxième page ( 2) est achevé, l'unité centrale de traitement 104 lit l'adresse (C) présente dans le compteur 58 d'adresse d'écriture au point arrêté et

l'enregistre dans la mémoire vive 102.

( 3) Comme adresse de début d'écriture pour une page suivante, une valeur (C)+l est positionnée dans le compteur 58 d'adresse d'écriture, et la lecture d'une troisième page ( 3) commence Lorsque la distance à l'adresse (A) du sommet de la zone inhibée atteint 500 Kbits, le comparateur 56 transmet à l'unité centrale de traitement 104 le signal de coïncidence COM 4 utilisé comme alarme Cependant, dans le mode de mémorisation présent, l'unité centrale de traitement 104 n'effectue

aucune intervention dans la carminication telle qu'une inter-

ruption CWC décrite ci-après Puis, lorsque le compte du compteur 58 d'adresse d'écriture atteint l'adresse de fin de mémoire, le signal de coïncidence COM 1 provenant du comparateur 54 décale le sélecteur 62 pour positionner l'adresse de retour (A) dans le compteur 58 d'adresse

d'écriture, ce qui fait avancer l'adresse en cours.

Cependant, étant donné que l'adresse de sommet de zone inhibée enregistrée dans la bascule 52 est (A), l'écriture réelle des données dans la mémoire est empêchée à partir de l'adresse (A) Par ailleurs, le comptage d'adresse effectué par le compteur 58 d'adresse d'écriture se poursuit Puis, en réponse à l'achèvement de la lecture de la troisième page ( 3), l'unité centrale de traitement 104 arrête l'opération de comptage du compteur 58 d'adresse d'écriture et enregistre cette adresse d'arrêt (B) dans la mémoire vive 102 A ce stade, l'unité centrale de traitement 104 positionne de nouveau l'adresse de début de page à (C)+ 1 (il ne positionne pas une nouvelle adresse

de départ, mais efface la page ( 3) partiellement enregis-

trée dans la mémoire) De cette manière, l'unité centrale

de traitement 104 peut connaître la quantité d'informa-

tions de la page ( 3) à partir de l'adresse d'arrêt (B) enregistrée dans la mémoire vive 102 La lecture de l'image de l'original de la page ( 3) reprend lorsque la zone de mémoire pour la page ( 1) est vidée après que l'opération de transmission (ou de copie d'essai)

a commencé.

( 4) Enfin, avant le début de la lecture de données de la page ( 1), l'opération de mémorisation est achevée à l'adresse de début d'écriture (C)+l, l'adresse (Z) de fin de mémoire, l'adresse (A) de retour, l'adresse (A) du sommet de la zone inhibée et l'adresse (A) du

début de lecture.

La figure 8 illustre le cas d'une transmission dans laquelle trois originaux sont changés manuellement

(mode mémorisation/transmission).

* ( 5) Un bouton de transmission est actionné après l'achèvement de la mémorisation des données d'image

des pages ( 1) et ( 2) dans l'étape ( 4) mentionnée ci-

dessus Dans ce cas, l'adresse (A) de début de lecture

est positionnée dans le compteur ( 60) d'adresse de lecture.

A ce stade, l'unité centrale de traitement 104 a enregistré

dans la mémoire vive 102 que la page ( 3) doit être mémo-

risée jusqu'à l'adresse (B), à la suite des pages ( 1)

et ( 2).

( 6) Les données sont extraites de la mémoire

à partir de l'adresse du haut (A) de la page ( 1), confor-

mément aux comptes des compteurs 60, 61 d'adresse de

lecture et, lorsque la totalité de la page ( 1) est trans-

mise, la mémorisation des données dans la mémoire de la page ( 3), qui a été suspendue comme indiqué précédemment, reprend à partir de l'adresse (C)+ 1 De plus, l'adresse (B) de début de lecture est positionnée dans le compteur d'adresse de lecture En outre, l'adresse de haut de zone inhibée à mémoriser dans la bascule 52 est décalée vers (B) De cette manière, la mémorisation des données d'image au-delà de l'adresse (B) est inhibée, car les

données d'image de la page ( 2) sont enregistrées.

( 7) La page ( 3) est enregistrée en même temps

que la page ( 2) est extraite de la mémoire L'enregistre-

ment de la page ( 3) s'achève à l'adresse (D) A la fin de la transmission de la page ( 2), l'adresse de début de lecture et l'adresse du haut de la zone inhibée sont décalées vers (C), en correspondance au début de la page ( 3) A la fin de la mémorisation de la page ( 3), on commence la transmission de la page ( 3) conformément

aux comptes des compteurs 60 et 61 d'adresse de lecture.

( 8) A la fin de la transmission de la page ( 3), la transmission est achevée et l'adresse de début de lecture et l'adresse de début d'écriture sont ramenées à (A), en même temps que l'adresse du haut de la zone inhibée est décalée vers (Z), rétablissant ainsi l'état

initial montré sur la figure 7.

Comme expliqué ci-dessus, la transmission est réalisée, non pas après la mémorisation d'une page, mais après la mémorisation de plusieurs pages Il devient donc possible d'éviter de façon économique l'occupation inutile de la ligne de communication, même si un temps non utilisé est nécessaire pour le changement manuel des originaux De plus, une économie de temps est obtenue car l'enregistrement des données dans la mémoire et la lecture des données de la mémoire peuvent être conduits

en parallèle.

La figure 9 montre un cas dans lequel l'inter-

ruption de la transmission est demandée par l'unité de réception, pendant le cours d'une transmission, avec

changement d'original (mode mémorisation/transmission).

( 9) Dans ce cas, les données d'image des pages ( 1) et ( 2) sont enregistrées dans la mémoire comme montré en ( 4) sur la figure 6 La mémorisation de la page ( 3) est suspendue en raison d'un dépassement de capacité de mémoire, mais l'unité centrale de traitement 104

enregistre dans la mémoire vive 102 le fait que l'enre-

gistrement occupe la mémoire jusqu'à l'adresse (D).

( 10) La transmission de la page ( 1) commence et, lorsqu'elle est achevée, l'enregistrement de la page ( 3) commence en même temps que la transmission de la page ( 2) L'adresse du haut de la zone inhibée

est décalée vers (B).

( 11) Pendant la transmission de la page ( 2), un signal CWC, demandant une interruption de la transmission des données d'image, est reçu d'une unité de réception telle qu'une imprimante ou un disque Ce signal CWC est transmis de l'unité de réception à l'unité d'émission afin d'interrompre momentanément la transmission dans le cas, par exemple, du dépassement de capacité de la mémoire réceptrice de l'unité de réception, et un signal

CRC est transmis de l'unité de réception à l'unité d'émis-

sion pour la reprise de la transmission lorsque l'inter-

ruption doit être annulée En réponse, l'unité centrale de traitement 104 émet une instruction pour interrompre la lecture de la mémoire, de sorte que la lecture des données d'image de la page ( 2) est interrompue à une adresse (E) Cette adresse (E) est lue dans le compteur 58 d'adresse de lecture par l'unité centrale de traitement 104, par l'intermédiaire du sélecteur 64, et elle est enregistrée dans la mémoire vive 102 Par ailleurs, la mémorisation de la page ( 3) se poursuit et s'achève pendant ladite interruption Lorsque la transmission

de données d'image est autorisée par le signal CRC prove-

nant de l'unité de réception, l'opération de lecture reprend par positionnement de l'adresse (E) de début de lecture dans le compteur 60 d'adresse de lecture, de sorte que la partie restante de la page ( 2) est lue à partir de l'adresse (E) La transmission s'achève

à la fin de la transmission de la page ( 3).

De cette manière, la mémoire peut être utilisée efficacement et, dans le cas d'un changement automatique d'original nécessitant peu de temps, plusieurs originaux peuvent être transmis en une courte période à partir du début de la lecture d'un original, par le mode de mémorisation/transmission montré sur la figure 8 Par

ailleurs, en cas d'un changement manuel d'original néces-

sitant un temps plus long, le temps d'interruption de la transmission peut être réduit par une lecture en

continu de plusieurs pages après qu'elles ont été enregis-

trées dans la mémoire comme expliqué en regard de la

figure 6.

Dans l'exemple précédent montré sur les figures 6 à 9, on suppose que la quantité des données d'image de trois pages dépasse la capacité de la carte 15 de mémoire, mais cette dernière est évidemment capable d'enregistrer trois pages ou plus dans certains cas, car la quantité de données d'image après compression varie considérablement en raison des caractéristiques

du codage M-H.

Il convient de noter que la carte 15 de mémoire peut être remplacée par un fichier d'images, par exemple un fichier utilisant un disque optique ou un disque magnétique. On décrira à présent une unité de réception

capable de recevoir, soit directement, soit par l'intermé-

diaire d'un fichier électronique d'images, les données d'image comprimées émises par l'unité de lecture d'image d'originaux, montrée sur la figure 1, l'unité de réception étant également capable de décoder les données d'image

pour l'impression.

La figure 10 est un schéma simplifié d'un circuit

de décodage M-H.

Les données d'image, comprimées et codées en code M-H comme expliqué précédemment, arrivent par une ligne 201 Un circuit 70 de détection, destiné à détecter un bit de remplissage FILL et le signal RTC dans les données d'image arrivant par la ligne 201, applique un signal de détection à une unité centrale de traitement qui assume la commande fondamentale de l'unité de réception et qui est composée d'un micro- ordinateur comportant des mémoires mortes, vives, etc. Une mémoire 71 d'image enregistre les signaux d'image, qui sont codés en code M-H dans le circuit de compression décrit précédemment et qui sont transmis par la carte 15 de mémoire La mémoire d'image peut être composée d'une mémoire à fichier d'imag Es utilisant un disque optique ou un disque magnétique ayant une capacité d'au moins une page Cette mémoire peut être utilisée pour enregistrer les données provenant d'un lieu éloigné par une ligne de communication Les données en code M-H provenant de la mémoire d'image sont émises sous la forme d'un signal parallèle à 24 bits Un compteur 72 d'adresse de lecture est utilisé pour fournir à la

mémoire 71 d'image les adresses de lecture pour l'extrac-

tion des données Un compteur 91 d'adresse d'écriture est utilisé pour, fournir à la mémoire 71 d'image des

adresses pour l'écriture des données.

Un convertisseur parallèle/série 73 est destiné à diviser les données parallèles à 24 bits, provenant de la mémoire d'image 71 par les lignes de sortie On d'une structure parallèle à 24 bits destinée à améliorer la vitesse relative, en trois blocs de données parallèles à 8 bits et à convertir chaque bloc de données en signaux série à 8 bits Le convertisseur 73 comporte un compteur

ternaire 141, montré sur la figure 1 l A, destiné à incré-

menter pas à pas le compte du compteur 72 d'adresse de lecture tous les trois décalages en parallèle des données de 8 bits Cette structure évite un retard qui serait provoqué par une conversion successive de données de 24 bits en données de 8 bits au moyen d'un registre

à décalage.

Un groupe de tampons 74 à trois états est utilisé pour introduire, parmi des données 84 de 24 bits provenant

du -:Ov ti 3 'er j:é_earallèle 73, des données consé-

cutives de 13 bits à une avance m'xiraile établie par une valeur de décalage 85 indiquée par un registre a décalage 79, dans une mémoire morte 75 de décodage de longueur de passe et dans une mémoire morte 77 de décodage de longueur de code Ladite valeur de décalage indique la position d'extraction du code M-H à partir des données en série D O D 23 décalées en parallèle tous les 8 bits, à savoir la position de jonction entre des codes M-H voisins Plus particulièrement, on utilise 14 tampons à trois états à 13 bits dont les lignes d'entrée sont connectées aux lignes de signaux 84, d'une manière décalée pas à pas, et dont les lignes de sortie forment des connexions à câblage OU Ainsi, un décalage de données arbitraire peut être obtenu par la sélection de l'un des tampons à trois états Plus particulièrement, en validant l'un des 14 tampons à trois états pour une longueur de code, on peut obtenir instantanément une donnée de code M-H de 13 bits consécutifs ou moins,

à partir d'un bit déterminé de la donnée à 24 bits.

Un décodeur 80 de décalage transfère la valeur décalée dans des lignes 86 de signaux de sélection de tampons

pour sélectionner les 14 tampons à trois états précités.

Le traitement en parallèle sur 8 bits, décrit ci-dessus, permet la lecture des codes M-H de diverses longueurs d'une manière simple, à grande vitesse Par exemple, si un code M-H est composé de 3 bits, le code M-H suivant est enregistré dans le troisième tampon suivant à trois états Ainsi, en sélectionnant le tampon à trois états, le code M-H suivant peut être lu immédiatement sans

décalage de 3 bits.

Le code M-H introduit dans la mémoire morte de décodage de longueur de passe est converti en une donnée de longueur de passe La mémoire morte 75 de décodage de longueur de passe est composée d'une table de conversion destinée à être adressée par le

code M-H et à libérer la longueur de passe correspondante.

La donnée de longueur de passe provenant de la mémoire morte 75 est comptée par un compteur 76 de longueur de passe pour déterminer le nombre de bits

noirs ou blancs.

Un signal d'exécution de report RCO, indiquant l'opération de comptage par le compteur 76 de longueur de passe, provoque le chargement de la donnée suivante de longueur de passe et inverse une bascule à genouillère 83 qui émet un signal indiquant si la donnée de longueur de passe libérée par la mémoire morte 75 de décodage

de longueur de passe représente du blanc ou du noir.

On obtient ainsi, aux sorties de la bascule 83 et du compteur, un -signal vidéo dans lequel alternent des groupes de bits noirs et des groupes de bits blancs, et ces signaux sont transmis à un dispositif de sortie tel qu'une imprimante IMP Une mémoire morte 77 de décodage de longueur de code est composée d'une table de conversion destinée à être adressée par les codes M-H, de la même manière que pour la mémoire morte 75 de décodage de longueur de passe, et à produire la longueur utile du code M- H contenu dans la donnée de 13 bits provenant sélectivement des tampons à trois états 74 Les longueurs de code sont cumulées dans un registre ( décalage 79 par l'intermédiaire d'additionneurs 78 Dans le cas o toutes les entrées C, D et E des additionneurs 78

sont à " O ", la valeur de décalage 85 de l'original enre-

gistrée dans le registre de décalage 79 est transmis à l'entrée A des additionneurs 78, tandis que la nouvelle longueur de code 8-7 est transmise à l'entrée B Ainsi, à l'arrivée d'un signal d'horloge au registre de décalage, la nouvelle valeur 85 de décalage est donnée de la façon suivante: (Nouvelle valeur de décalage) = (Valeur initiale

de décalage) + (longueur de code).

Cette nouvelle valeur indique la valeur de décalage de l'extrémité avant du code M-H suivant celui venant d'être décodé La sélection des tampons à trois états 74 en fonction de la nouvelle valeur de décalage permet une lecture immédiate des données à partir d'une position décalée de la longueur du code M-H qui a été décodé,

ce qui permet l'identification du code M-H suivant.

Il est ainsi rendu possible d'identifier les jonctions de codes M-H introduits en continu, de longueurs variables, et donc de décoder les uns à la suite des autres les

codes M-H.

Le convertisseur parallèle/série 73 doit être

réapprovisionné en données car sa capacité est limitée.

A cet effet, après qu'un comparateur 81 a déterminé que la valeur de décalage 85 dépasse " 8 ", le convertisseur parallèle/série 73 est avancé de 8 bits pour charger une nouvelle donnée de 8 bits et, simultanément, une valeur "-8 " est additionnée à l'entrée E des additionneurs 78 Dans ce cas, la nouvelle valeur de décalage est donnée de la façon suivante: (Nouvelle valeur de décalage) = (valeur initiale de décalage) + (longueur de

code) 8.

De cette manière, la valeur de décalage est décalée de façon correspondante au décalage de 8 bits de-la donnée, de sorte que la relation des positions relatives entre les données présentes dans le convertisseur parallèle/ série 73 et dans les tampons 74 à trois états, et la valeur de décalage présente dans le registre de décalage 79, reste inchangée L'avance de 8 bits est effectuée dans le tampon, dans le décodeur et dans le compteur ternaire De nouvelles données de 24 bits sont extraites de la mémoire 71 à chaque fois que le compteur ternaire atteint un état " 2 " correspondant à trois avances de 8 bits Par conséquent, les données en série 84 présentes dans le compteur 79 de décalage se présentent sous la forme de données en série de longueur infinie, composées

de chaînes ininterrompues de codes M-H.

De cette manière, les codes M-H suivants sont pris simultanément à, ou immédiatement après, l'opération de décodage du code M-H précédent, de sorte que l'opération de décodage des codes M-H successifs peut être réalisée à grande vitesse, sans interruption Par conséquent, il n'est pas nécessaire que l'unité de sortie, par exemple une imprimante, fonctionne par intermittence, en synchronisme

avec l'opération de décodage.

Un signal EOL de fin de ligne, qui est un signal de synchronisation indiquant la fin d'une ligne et qui est constitué d'une donnée spéciale dans les codes M-H, est décodé par un décodeur exclusif A cet effet, il est prévu des décodeurs EOL 82 qui reçoivent des données de 24 bits du convertisseur parallèle/série, en même temps que les tampons 74 à trois états, et qui sont composés, comme décrit plus en détail ci-après, de 14

réseaux logiques programmables d'entrée à 13 bits (PAL).

Ils décodent des données en série décalées, respectivement, d'un bit et, à la suite de la détection du code EOL par l'un quelconque des réseaux logiques programmables, un signal EOL 88 est émis par l'intermédiaire d'une porte OU à 13 entrées Il est émis simultanément une

valeur de décalage 89 lorsque le code EOL est détecté.

A la détection du code EOL par l'un quelconque des décodeurs EOL 82, la ligne 88 du signal de détection EOL prend l'état de niveau haut pour restaurer la bascule 83 afin de libérer les signaux vidéo blancs pour l'entrée d'une ligne suivante, et d'agir sur les additionneurs 78 pour qu'ils calculent la somme des entrées C et D, sans tenir compte des entrées A, B et E Dans cet état, l'entrée C des additionneurs 78 est placée à la valeur " 12 ", indiquant la longueur du code EOL, tandis que l'entrée D reçoit la valeur de décalage 89 lorsque le code EOL est détecté Par conséquent, la valeur de décalage 85

est déterminée de la façon suivante -

(nouvelle valeur de décalage) = (valeur de décalage

des décodeurs EOL) + 12.

Ce décodage EOL à l'aide -du décodeur exclusif a pour effet, en cas d'erreur telle qu'une inversion noir-blanc due à une retombée de bit dans le décodage, de déterminer de façon sûre la fin d'une ligne afin de limiter cette erreur à une ligne et d'empêcher la partie restante de l'image d'être soumise à l'effet de cette défaillance En l'absence d'erreur, l'entrée B de l'additionneur 78 indiquant la longueur de code est évidemment égale à l'entrée C à la détection de code EOL, et D, indiquant la valeur de décalage, est

égale à la somme de A et E -

De cette manière, la restauration du registre de décalage permet de déterminer avec exactitude la position de débit d'extraction du code M-H dans une ligne suivant le code EOL De plus, ce code EOL peut être utilisé comme signal de synchronisation horizontal ou de ligne lors de l'opération d'enregistrement effectuée

par une imprimante placée en aval.

On -se référera à présent aux figures 11 A et 11 B pour décrire la structure et le fonctionnement des divers blocs montrés sur la figure 10 Sur les figures li A et 11 B, le symbole i"t indique la présence de plusieurs lignes de signaux et un nombre accompagnant ce symbole indique le nombre de ces lignes de signaux Les composants identiques à ceux montrés sur la figure 10 portent les mêmes références numériques CK désigne les signaux d'horloge de base pour la commande du traitement Des signaux de sortie en parallèle ( 1 mot, 24 bits DO-D 23), provenant de la mémoire d'image non représentée, sont maintenus temporairement dans une bascule D 140 Ce maintien est effectué lorsque le signal d'exécution de report provenant d'un compteur ternaire 141 prend l'état de niveau haut et lorsque le signal de sortie A 7 B d'un comparateur 81 prend l'état de niveau haut Les données maintenues D O I 3 sont divisées en données de 8 bits successifs, et elles sont transmises, par l'intermédiaire de mémoires tampons à trois états 142, 143 et 144, à une bascule 145 du type D au moyen d'un circuit câblé OU Les tampons à trois états 142, 144 sont sélectionnés par le signal de sortie d'un décodeur 170 pour appliquer les données de 8 bits à la bascule 145 Des bascules , 146, 147 à trois étages, du type D, destinées à recevoir et libérer des données en parallèle à 8 bits, effectuent une conversion parallèle/série sous la forme

d'une série de multiplets en parallèle à 8 bits, c'est-

à-dire d'octets Les données de 24 bits provenant du convertisseur parallèle/série 73 sont transmises aux tampons à trois états 74, et lestampons 148, 149, 150, ans 1 respectivement, mémorisent des données de 8 bits qui sont décalées pas à pas d'un bit, telles que

Do D 7 D 1 D 8 ' D 2 D 9, Par conséquent, en sélec-

tionnant l'un quelconque des tampons à trois états 148-

151 constituant un groupe 4 de tampons à trois états, on peut obtenir des données de 8 bits successifs à partir d'un bit arbitraire, faisant partie des données de sortie Do D 23 converties sous une forme en série Par exemple, la sélection du tampon 150 à trois états provoque la transmission des données D 2 D 9 à la mémoire morte de décodage de longueur de passe et à la mémoire morte 77 de décodage de longueur de code Etant donné que la longueur des codes M-H est de 13 bits au maximum, les mémoires tampons à trois états doivent avoir une

capacité de 13 bits Cependant, étant donné les caracté-

ristiques des codes M-H, ceux-ci peuvent être décodés à partir de données de 8 bits ou moins si un, quatre ou cinq O apparaissant à la partie supérieure du code M-H sont décodés par un circuit séparé, et la structure du circuit peut être ainsi simplifiée Un réseau logique programmable (PAL) 152 est utilisé pour le décodage des O à la partie supérieure des codes M-H Le réseau

logique programmable peut être du type "PAL" ("Program-

mable Array Logic"), qui est une marque commerciale de la firme Monolithic Memories Inc, E U A Pour la fonction mentionnée ci-dessus, on peut utiliser, par exemple, deux dispositifs connus sous le nom de "PAL 18 L 4 ", présentant une logique montrée dans le tableau II Un tel dispositif émet un signal de 2 bits discriminant la présence de bits zéro, ce signal étant égal à "Q" en cas d'absence de bits zéro ("t"") à partir de l'adresse du haut indiquée par la valeur de décalage du registre décalage 79, " 1 " en présence d'au moins un bit zéro, " 2 " en présence de 4 bits zéro, ou " 3 " en présence de bits zéro Cette valeur est transmise à un sélecteur 153 de données ainsi qu'à deux mémoires mortes 75 et 76, en tant que données de sélection d'adresse En réponse au signal de discrimination, le sélecteur 153 de données émet lOl, lIL, l 41 ou l 51 sous la forme d'un nombre binaire, indiquant le nombre de bits zéro successifs Le signal de sortie du sélecteur 153 de données est additionné à la valeur de décalage 15 dans un additionneur 154

et il est transmis au décodeur 80 de décalage Par consé-

quent, les mémoires tampons à trois états 74 émettent 8 bits consécutifs à partir d'un tampon positionné à droite, correspondant à la sortie du sélecteur 153 de données, par exemple le tampon de droite suivant dans le cas de la présence d'un bit zéro Un signal de sortie l O l du sélecteur 153 de données indique que le code M-H est de 8 bits ou moins, et l'addition à la valeur de

décalage 85 n'est alors pas effectuée.

Le décodage de bits zéro à la partie supérieure du code M H dans un circuit séparé permet de réduire

la capacité des mémoires tampons à trois états et permet égale-

ment de réduire les lignes d'adresse pour les mémoires mortes de codage.

Lorsque la longeur de code cumulée obtenue à partir de la sortie de décalage des tampons 74 dépasse 8 ", le comparateur 81 identifie que le signal

de sortie du registre à décalage 79 dépasse " 8 ", action-

nant ainsi le circuit de conversion 73 Par conséquent, les données présentes dans les bascules 145-147 sont décalées vers le haut de 8 bits Plus particulièrement, les données de la bascule 145 sont positionnées dans

la bascule 146 et celles de la bascule 146 sont position-

nées dans la bascule 147 De cette manière, les données destinées aux mémoires tampons à trois états 74 sont décalées de 8 bits Comme expliqué précédemment, les

bascules et les mémoires tampons sont connectées bit-

par-bit de manière que les bits, du premier au huitième, de la bascule 147 soient connectés aux bits, du premier au huitième, du tampon 148, tandis que les bits, du deuxième au huitième, de la bascule 147 et le premier bit de la bascule 146 sont connectés aux bits, du premier au huitième, de la bascule 149, et ainsi de suite, de sorte que les données enregistrées dans chacune des mémoires tampons à trois états peuvent être décalées de 8 bits A titre d'exemple, des données de 8 bits enregistrées dans la dixième mémoire tampon à trois états sont également enregistrées dans la deuxième mémoire

tampon à trois états par cette opération de transfert.

La mémoire morte 75 de longueur de passe reçoit le code de longueur de passe par l'intermédiaire des lignes d'adresse, et les données de longueur de passe par l'intermédiaire des lignes de données De façon similaire, la mémoire morte 77 de longueur de code reçoit le code de longueur de passe par l'intermédiaire des lignes d'adresse et les données de longueur de code par

l'intermédiaire des lignes de données Plus particulière-

ment, le signal noir/blanc est introduit par l'intermé-

diaire d'un accès A 10, le signal de discrimination de bits zéro est introduit par l'intermédiaire d'accès A 8 A 9, et le code M-H est introduit par l'intermédiaire d'accès A O A 7 Le tableau III montre un exemple de programme à enregistrer dans la mémoire morte 75 de décodage de longueur de passe et dans la mémoire morte

77 de décodage de longueur de code.

Etant donné que la longueur de passe du code d'accompagnement est un multiple de 64, la mémoire morte enregistre un nombre obtenu par division de la longueur de passe du code par 64, et la longueur de passe exacte est obtenue dans un circuit 155 de décalage à 6 bits, par multiplication du nombre par 64, à savoir par décalage de la sortie de la mémoire morte 75 vers le haut, sur 6 bits, et libération des 6 bits inférieurs sous forme de zéro Cependant, dans le cas d'un code de f in, le circuit à décalage 155 n'exécute pas l'opération de

décalage, mais transmet simplement les données introduites.

Un signal de sortie 8 de la mémoire morte 75 est utilisé

comme signal de discrimination M/T pour le code d'accom-

pagnement/code de fin, avec une longueur de passe ne dépassant pas 63, et le signal de discrimination M/T

est utilisé pour commander l'exécution ou non de l'opéra-

tion de décalage par le circuit de décalage 155 Lorsque le code d'accompagnement est émis, un signal obtenu par inversion du signal M/T à l'aide d'un inverseur 156, invalide une porte 157, empêchant ainsi l'inversion de la bascule à genouillère 83 Cette dernière est effacée par un signal 88 indiquant le code EOL, ce qui libère un signal de sortie indiquant un état "blanc" Cette manipulation du code d'accompagnement permet de réduire la capacité de la mémoire morte 75 de décodage de longueur

de passe.

La longueur de code émise par la mémoire morte 77 de décodage de longueur de code est additionnée à la valeur de décalage dans un additionneur 158, et le résultat de cette addition est transmis au registre it décalage 79 par l'intermédiaire d'un sélecteur 159 de données sélectionnant normalement le côté A et un additionneur 160 Un sélecteur 161 de données sélectionne

normalement "O", mais sélectionne "-8 " lorsque le compara-

teur 81 détecte une valeur de décalage supérieure à 8, auquel cas l'additionneur 160 soustrait 8 de la valeur cumulée jusqu'à présent Simultanément, une porte 162 est ouverte pour décaler de 8 bits les valeurs contenues

dans les bascules 145, 146 et 147.

De plus, un compteur ternaire 141 est avancé d'un pas et, si l'exécution de report est générée, le compteur 72 d'adresse de lecture est également avancé

d'un pas La sortie Q du compteur ternaire 141 est égale-

ment appliquée à un décodeur 166 qui sélectionne l'une des mémoires tampons à trois états 142-144 pour appliquer de nouvelles données à 8 bits à la bascule 145 du type D qui a été vidée par l'opération de décalage mentionnée ci-dessus.

Quatre réseaux logiques programmables 164-

167 sont prévus pour le décodage du code EOL Le décodage EOL peut être réalisé, par exemple, avec un réseau logique programmable du type "PAL 16 L 6 ", conformément à la logique suivante E /A O X /A 1 X /A 2 X /A 3 X / X /A 10 X /Ail X

/A 12.

Un codeur 168 identifie le réseau logique pro-

grammable PAL qui décode le code EOL A la détection d'un code EOL, le codeur 168 identifie le réseau logique programmable dans lequel le code EOL est produit, et il est ajouté " 12 " à la sortie du codeur 168, dans un additionneur 171, afin de décaler le signal de sortie de décalage de la longueur de données du code EOL, régulant ainsi le signal de sortie de décalage par sélection, par le sélecteur 159 de données, de l'accès B par le

signal 88 de détection EOL.

Pour traiter une longueur de passe zéro, on peut prévoir une mémoire tampon FIFO d'environ 2 mots dans le convertisseur série/parallèle 73, ou bien la

fréquence d'horloge pour le décodeur peut être doublée.

Le processus mentionné ci-dessus est applicable également au décodage, pour chaque couleur, de données d'image en couleurs codées de bleu, de vert et de rouge,

ou de jaune, de magenta et de cyan.

Comme expliqué précédemment, le décodeur destiné

aux codes M-H de la forme de réalisation décrite précé-

demment peut décoder un code M-H dans un intervalle de temps de l'horloge du système et est donc capable d'atteindre une très grande vitesse de décodage Il est donc possible de le relier à un fichier électronique enregistrant les données d'image sous une forme comprimée

et à une imprimante à grande vitesse.

Dans le décodage M-H, on doit considérer 13 bits Cependant, dans la forme de réalisation décrite,

il est prévu un décodage séparé pour des bits zéro suc-

cessifs, de sorte qu'il suffit au décodeur principal de traiter 8 bits C'est la raison pour laquelle la mémoire morte de conversion peut être réalisée à bon

marché.

En outre, la forme de réalisation décrite est capable d'empêcher l'effet indésirable de données d'erreur

sur toute la surface de l'image.

Tci 91 cici a CI ci G GP -r 0 % %O %O r tn Cu Ln m II nvallevi L cq CD cl O tn 1.9 1-f to

TABLEAU III

A A A A AGI A 5 AAA A A Lon M/Tl 'f

9 8 7 4 3 1 oî ce.

0 O 1 O i i O 1 O 1 8

0 O 1 O O 1 1 1 1 O 6

1

0 O 1 1 1 1 2 O 4

0 O O 1 O O O 3 O 4

0 O O 1 O O 1 4 O a

0 O O 1 1 O O 5 O 4

O 1 1 1 O O 45 O 8

0 1 1 1 O 1 46 O 8

0 O O 1 1 O 1 1 1 1 5

0 O 1 1 O 1 1 1 3 1 6

O O 1 1 1 O 1 O 1 O 1 16 1 9

x 1 1 10 O O O O 01 O il 12

IL -L

x 1 1 01 1 1 1 1 i 40 1 12 1 1 O 1 il 101 1 il O O 10

1 O 1 1 1 O 1 O 3

1 O O 1 1 2 O 2

1 O O 1 O 3 O 2

1 O 1 1 1 4 O 3

1 O 1 O i -T 5 O 4

Y 'T -1

1 O 10 Il 1 O 1 O 148 01 12 _ A EOL On se référera à présent aux figures 12 et 13 pour expliquer la détection du bit FILL par le circuit de détection FILL/RTC 70 montré sur la figure 1 afin d'empêcher l'enregistrement de ce bit FILL dans la mémoire

71.

Pour empêcher une situation dans laquelle l'im-

primante ne peut suivre les données codées lorsqu'elles sont extrêmement courtes, des bits FILL sont introduits dans le code de longueur de passe des données en codage M-H afin d'augmenter la quantité de données Ces bits FILL, qui ne sont pas des données réelles d'image, sont détectés à la réception et ne sont pas enregistrés dans la mémoire 71 afin d'éviter le gaspillage de la capacité

de la mémoire.

Dans le système à code M-H, le nombre maximal de bits zéro successifs est de 14, à l'exclusion de ces bits FILL Par conséquent, si la donnée contient des bits zéro successifs en nombre supérieur à 14, le

quinzième bit zéro et les suivants sont des bits FILL.

Par conséquent, à la suite de la détection de 14 bits zéro successifs, tous les bits zéro suivants sont identifiés en temps que bits FILL et ils sont enregistrés dans un registre à décalage 200 jusqu'à ce qu'un bit " 1 ' apparaisse L'introduction des bits FILL dans la mémoire 71 peut être ainsi empêchée par transfert du contenu

du registre à décalage 200 dans la mémoire 71.

La figure 12 montre un circuit de détection de bits FILL faisant partie du circuit 70 de détection

FILL/RTC.

Le registr-e 200 est composé, par exemple, d'un registre à 24 bits à entrée en série et sortie en parallèle et il est relié à la mémoire 71 On voit également une ligne 201 de signaux destinée aux données transmises et codées, des signaux 202 d'horloge de données formés dans l'unité de réception, en synchronisme avec les données, des signaux 203-215 de sortie du registre à décalage, une ligne 216 de signaux de détection FILL, un signal 219 d'inhibition d'horloge d'écriture, une

bascule 222 du type D et des signaux 217 d'horloge d'écri-

ture pour le registre à décalage 200 Ces signaux sont

montrés sur le diagramme des temps de la figure 13.

Les signaux d'horloge sont indiqués en CLK. Dans le cas o le quatorzième bit de la donnée mémorisée dans le registre est " 1 ", ce bit est une donnée utile, de sorte que les bits suivants sont identifiés en temps qu'utiles et que leur -mémorisation dans le registre 200 et la mémoire 71 est validée Par ailleurs, si le quatorzième bit est également " 0 ", la ligne 216

du signal de détection libère un signal " 1 " pour position-

ner la bascule 222, bloquant ainsi les signaux d'horloge de données suivants, ce qui empêche la mémorisation des bits FILL dans le registre 200 Puis, si le quinzième bit est encore un " O ", l'inhibition est prolognée, mais si le quinzième bit est " 1 ", l'inhibition des signaux

d'horloge de données est annulée.

Dans le cas d'un décodage des données par lecture dans la mémoire 71 des données desquelles les bits FILL ont été exclus comme indiqué précédemment, il peut devnir

nécessaire d'ajouter les bits FILL suivant le fonctionne-

ment de l'imprimante ou du visuel destiné à traiter les données d'image décodées Il est possible, dans ce cas, de suivre la vitesse de décodage ou la vitesse d'impression en introduisant de nouveau les bits FILL à la lecture des données de la mémoire 71 Par exemple, dans le cas o il faut au moins 500 bits entre les signaux EOL, compte tenu de la vitesse de l'imprimante, alors que les codes M-H extraits de la mémoire 71 ne contiennent que 300 bits, 200 bits " O " sont ajoutés Ceci est obtenu, en fait, par détection du nombre de bits entre les signaux

EOL et addition de bits " O " en nombre nçécessaire.

On expliquera à présent la détection du code de fin de ligne (EOL) ou d'un code M-H " 00000000000 l" à la réception, la détection d'un signal RTC (retour à commande) ou 2 x EOL, et la commande réalisée par

ces opérations de détection.

La figure 14 montre un circuit destiné à assumer la fonction indiquée cidessus, et les figures 15 et 16 sont des diagrammes des temps indiquant l'état des signaux Les données d'image reçues par une ligne commune de communication sont des données en série et elles comprennent un signal EOL pour chaque ligne d'analyse dans le cas o lesdites données sont comprimées suivant un code M-H Le signal EOL est détecté et transmis à l'unité centrale de traitement 90 qui contrôle l'intervalle des signaux EOL pour détecter toute anomalie sur la

ligne de communication ou dans l'état de réception.

Deux signaux EOL ou plus, s'ils sont détectés l'un à la suite de l'autre, sont identifiés en tant

que signal RTC indiquant une fin de page ou une inter-

ruption dans les données reçues, et cette détection étant soumise à l'unité centrale de traitement UCT 90 pour qu'elle arrête l'introduction des données dans la mémoire 71 De plus, les données suivant la détection

du signal RTC ne sont pas reçues.

Les lignes 201 et 202 sont analogues à celles montrées sur la figure 12 Un registre à décalage 304 est analogue au registre à décalage 200 et, en fait, est composé du même registre à décalage que celui montré sur la figure 12, bien qu'ils portent des numéros de référence différents pour faciliter l'explication Il est également représenté une porte 305 de commande pour des signaux d'horloge de mémorisation de données, un

détecteur EOL 307, des bascules 308 et 313 pour la mémo-

risation du signal de détection, la bascule 313 étant

utilisée comme interface pour l'unité centrale de traite-

ment 90, un signal 315 de reconnaissance EOL provenant de l'unité centrale de traitement 90, des bascules 309 et 310 pour la détection et la mémorisation du signal RTC, la bascule 310 étant utilisée comme interface pour

l'unité centrale de traitement 90, un signal de reconnais-

sance EOL 312 provenant de l'unité centrale de traitement , un signal RTC 316 et un signal 317 destiné à interdire L'écriture de données dans le registre après le signal RTC Onze bits "" suivis d'un bit " 1 ', dans les signaux d'entrée du registre 304, sont identifiés en tant que

signal EOL par le détecteur 307 qui transmet cette infor-

mation à l'unité centrale de traitement 90 en position-

nant les bascules 308 et 313 En utilisant les signaux

de sortie de la bascule 313, l'unité centrale de traite-

ment 90 mesure l'intervalle entre les signaux EOL à l'aide d'une horloge afin de contrôler et rechercher toute erreur Deux signaux EOL consécutifs positionnent les bascules 309 et 310, à la suite de quoi l'unité centrale de traitement 90 identifie l'entrée du signal RTC et mémorise les données d'adresse de la mémoire 71 en ce point dans une mémoire vive interne, de manière que la mémorisation des données d'une page suivante commence à ladite adresse En même temps, la porte 305 est commandée de façon à empêcher la mémorisation des

données suivantes dans la mémoire 71.

De plus, au commencement de la transmission, l'enregistrement des données dans la mémoire est empêché à moins qu'un signal EOL soit d'abord détecté dans les données reçues Ce processus évite l'inconvénient de la mémorisation de données de bruit dans la mémoire 71. Autrement dit, le début des données de page est confirmé et l'enregistrement des données dans la mémoire 71 ne commence qu'après que l'unité centrale de traitement a détecté la réception du signal EOL par

l'intermédiaire de la bascule 313.

La mémoire 71, d'une capacité de 31 Mmultiplets, peut normalement enregistrer des données concernant environ 16 pages qui contiennent chacune une information d'environ 2 Mmultiplets, mais elle peut n'être capable que de mémoriser 2 pages dans le cas o l'information que ces dernières contiennent est complexe Par conséquent, la commande de la mémoire par les signaux EOL et RTC, telle qu'expliquée précédemment, permet une utilisation

efficace de la mémoire.

Les figures 15 et 16 sont des diagrammes des

temps concernant la détection des signaux EOL et RTC.

De plus, dans le cas de l'extraction des données codées de la mémoire 71 pour décodage comme expliqué précédemment, ou pour transmission par une ligne de communication, ce décodage ou cette transmission n'est validé que si un signal EOL est d'abord détecté Ce processus évite la transmission de données de bruit et peut être réalisé par un circuit analogue à celui montré sur la figure 14, circuit dans lequel la mémoire

71 et la ligne de communication sont interchangées.

Dans la description précédente, les données

comprimées reçues sont utilisées pour une impression, mais elles peuvent être également utilisées pour un

affichage ou une mise en fichier.

Il va de soi que de nombreuses modifications peuvent être apportées à l'appareil de traitement d'images

* décrit et représenté sans sortir du cadre de l'invention.

Claims (13)

REVENDICATIONS

1 Appareil de traitement d'images, caractérisé en ce qu'il comporte des moyens d'entrée ( 12, 13, 14, ) destinés à introduire des données d'image, une mémoire ( 15) destinée à enregistrer les données d'image ainsi introduites, et un dispositif ( 100, 104) destiné à cnamnder l'opération d'enregistrement de la mémoire de manière que, pour enregistrer des données d'image de plusieurs pages dans ladite mémoire, les données d'image d'une page soient enregistrées dans une zone de mémoire suivant immédiatement la zone de mémoire dans laquelle sont

enregistrées les données d'image d'une page précédente.

2 Appareil de traitement d'images selon la revendication 1, caractérisé en ce que le dispositif de commande est conçu pour commander l'enregistrement des données d'image de la page suivante conformément à une adresse de fin de mémoire des données d'image

de la page précédente dans ladite mémoire.

3 Appareil de traitement d'images selon la revendication 1, caractérisé en ce que le dispositif de commande est conçu pour empêcher l'enregistrement de nouvelles données d'image dans une zone de la mémoire

dans laquelle des données d'image sont déjà enregistrées.

4 Appareil de traitement d'images selon la revendication 1, caractérisé en ce que les moyens d'entrée sont conçus pour fournir des données d'image obtenues par compression des données d'image provenant d'une

lecture photo-électrique de l'image d'un original ( 10).

Appareil de traitement d'images selon la revendication 1, caractérisé en ce que l'extraction des données d'image de la mémoire est effectuée dans

l'ordre d'enregistrement dans ladite mémoire.

6 Appareil de traitement d'images, caractérisé en ce qu'il comporte des moyens de sortie ( 12, 13, 14, 20) destinés à émettre des données d'image en lisant l'image d'un original ( 10), une mémoire ( 15) capable d'enregistrer des données d'image de plusieurs pages, et un dispositif ( 100, 104) destiné à commander la mémoire de manière à enregistrer les données d'image de plusieurs pages, émises par les moyens de sortie, les unes à la suite des autres dans ladite mémoire, le dispositif de commande étant conçu pour interrompre l'enregistrement des données d'image provenant des moyens de sortie en cas de dépassement de capacité de la mémoire pendant

l'enregistrement de données d'image.

7 Appareil de traitement d'images selon la revendication 6, caractérisé en ce que le dispositif de commande est conçu pour répéter l'enregistrement interrompu de données d'image lorsque la mémoire devient disponible pour l'enregistrement de nouvelles données d'image, par suite d'extraction de données d'image de

cette mémoire.

8 Appareil de traitement d'images selon la revendication 6, caractérisé en ce que les moyens de sortie sont conçus pour émettre des données d'image comprimées. 9 Appareil de traitement d'images, caractérisé en ce qu'il comporte des moyens d'entrée ( 12, 13, 14, ) destinés à introduire des données contenant des données d'image, une mémoire ( 71) destinée à enregistrer les données d'image ainsi introduites, un dispositif ( 70) destiné à détecter des données déterminées faisant partie des données introduites, et des moyens destinés à empêcher l'enregistrement desditqs données déterminées dans la mémoire en fonction d'un signal de détection

provenant dudit dispositif de détection.

Appareil de traitement d'images selon la revendication 9, caractérisé en ce que le dispositif de détection est conçu pour détecter lesdites données déterminées d'après l'état de continuation de signaux déterminés. 11 Appareil de traitement d'images selon la

revendication 9, caractérisé en ce que les données déter-

minées sont différentes des données d'image de l'original.

12 Appareil de traitement d'images selon la revendication 9, caractérisé en ce que les moyens d'entrée

sont conçus pour introduire des données d'image comprimées.

13 Appareil de traitement d'images, caractérisé en ce qu'il comporte des moyens d'entrée ( 12, 13, 14, ) destinés à introduire des données comprenant des données d'image, une mémoire ( 71) destinée à enregistrer les données d'image ainsi introduites, 'un dispositif ( 70) destiné à détecter les données déterminées faisant partie des données introduites, et des moyens destinés à autoriser l'enregistrement de données dans la mémoire

en fonction d'un signal de détection provenant du dispo-

sitif de détection.

14 Appareil de traitement d'images selon la

revendication 13, caractérisé en ce que les moyens d'auto-

risation enregistrent des données introduites aprés la détection desdites données déterminées dans ladite mémoire. Appareil de traitement d'images selon la revendication 13, caractérisé en ce que les données déterminées sont différentes des données d'image de

l'original ( 10).

16 Appareil de traitement d'images selon la revendication 13, caractérisé en ce que les données d'image introduites, provenant des moyens d'entrée,

sont des données soumises à une compression.

17 Appareil de traitement d'images, caractérisé en ce qu'il comporte des moyens d'entrée ( 12, 13, 14, ) destinés à introduire des données comprenant des données d'image comprimées, des moyens destinés à extraire des données d'image à partir des données introduites, des moyens destinés à expanser les données d'image extraites, et des moyens destinés à former une image

en fonction des données d'image ainsi expansées.

18 Appareil de traitement d'images selon la revendication 17, caractérisé en ce que les moyens de

formation d'image comprennent un dispositif d'enregis-

frement. 19 Système de traitement d'images, caractérisé en ce qu'il comporte des moyens ( 12, 13, 14) destinés à introduire des données de caractères, un dispositif ( 20) destiné à comprimer les données de caractères ainsi produites, et des moyens destinés à transmettre les

données de caractères ainsi comprimées.

Système de traitement d'images selon la revendication 19, caractérisé en ce que les données de caractères produites sont transmises après synthèse

avec des données d'image représentant une densité d'image.