DE3340584A1 - Halbleiterbauelement und verfahren zum herstellen des bauelements - Google Patents

Halbleiterbauelement und verfahren zum herstellen des bauelements

Info

Publication number
DE3340584A1
DE3340584A1 DE19833340584 DE3340584A DE3340584A1 DE 3340584 A1 DE3340584 A1 DE 3340584A1 DE 19833340584 DE19833340584 DE 19833340584 DE 3340584 A DE3340584 A DE 3340584A DE 3340584 A1 DE3340584 A1 DE 3340584A1
Authority
DE
Germany
Prior art keywords
silicon layer
silicon
layers
films
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833340584
Other languages
English (en)
Other versions
DE3340584C2 (de
Inventor
Gunther 8910 Affoltern Harbeke
Liselotte 8954 Geroldswil Krausbauer
Edgar Felix 8908 Hedingen Steigmeier
Alois Erhard 8965 Berikon Widmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3340584A1 publication Critical patent/DE3340584A1/de
Application granted granted Critical
Publication of DE3340584C2 publication Critical patent/DE3340584C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einer oder mehreren Schichten aus polykristallinem Silizium sowie ein Verfahren zum Herstellen eines solchen Halbleiterbauelements, wie es insbesondere in integrierten Schaltungen und Strukturen vorkommt.
Die Verwendung einer oder mehrerer polykristalliner Schichten in Halbleiterbauelementen, insbesondere in integrierten Schaltkreisen, ist bekannt. In dem Maße wie diese Bauelemente kleiner und in der Konstruktion komplizierter wurden, stieg das Interesse am vertikalen Aufbau von Mehrschichtsystemen aus verschiedenen Materialien. Entsprechende Bauelemente enthalten oft mehrere polykristalline Siliziumschichten, die ganz oder teilweise gemustert, mit verschiedenen Materialien dotiert und zum Bilden einer aufliegenden Siliziumdioxidschicht od.dgl. oxidiert werden können.
Die Konstruktionserfordernisse von Halbleiterstrukturen bzw. -bauelementen sind immer schwieriger zu erfüllen, da die Einzelschichten immer dünner und in ihren Eigenschaften immer gleichmäßiger und glatter werden müssen. Wenn eine Schicht aus Isoliermaterial, z.B. aus Siliziumdioxid, zwischen zwei leitenden Schichten eingefügt wird, von denen wenigstens eine aus polykristallinem Silizium mit rauher Oberfläche besteht, kann sich ein angelegtes elektrisches Feld an Oberflächenrauhigkeiten der leitenden Schichten örtlich konzentrieren, so daß an diesen Stellen starke elektrische Felder entstehen, die geeignet sind, die angrenzende Isolierschicht zu durchbrechen. Noch wichtiger ist, daß leicht ein Stromfluß von einer zur benachbarten Leiterschicht durch eine dazwischenliegende Isolierschicht an einem Grat oder einer Oberflächen-
rauhigkeit einer oder beider Leiterschichten stattfinden kann. Nach einer gewissen Zeit führt diese Erscheinung zu einem dielektrischen Durchbruch. Es ist daher wünschenswert, die polykristalline Siliziumschicht so glatt wie möglich zu machen.
Aiißer den strengen Anforderungen an die Glattheit müssen polycristalline Siliziumschichten in komplexen integrierte-n Schaltungen eine nur geringe innere (mechanische) Spannung, eine gute Kristallqualität innerhalb der einzelnen Körner und eine für die zur lithographischen Feinmusterung beim Herstellen integrierter Schaltungen erfor-
derliche Oberflächenglätte und Homogenität der Kornstruktur besitzen.
Das Wachsen von Silizium im amorphen oder amorph/polykriställinen Zustand ist bekannt. Es ist auch bekannt, daß derart aufgebrachte Filme durch Tempern bei Temperaturen zwischen 850 und 10000C in den polykristallinen Zustand überzuführen sind. Herkömmlich werden jedoch polykristalline Schichten beim Herstellen von Halbleiterbauelementen unmittelbar im polykristallinen Zustand gebildet, weil ursprünglich polykristalline Siliziumschichten viel schneller herzustellen sind als ursprünglich amorphe Siliziumschichten und weil amorph gebildete Schichten von Fachleuten als vergleichsweise instabil angesehen werden. Außerdem haben ursprünglich im polykristallinen Zustand hergestellte Schichten bisher den Anforderungen für die genannten Bauelemente und Schaltungen genügt.
BAD ORIGINAL
Der Erfindung liegt die Aufgabe zugrunde, polykristalline Siliziumschichten und ein Verfahren zum Herstellen dieser Schichten zu schaffen, die auch in Zukunft die Anforderungen an geringe Schichtdicke und Glätte bei komplexen Vielschicht-Halbleiterbauelementen und integrierten Schaltungen erfüllen können. Die erfindungsgemäße Lösung besteht für das Halbleiterbauelement eingangs genannter Art darin, daß die polykristallinen Siliziumschichten eine Rauhigkeit mit einem quadratischen Mittelwert von nicht mehr als etwa 2 nm (Nanometer) besitzen. Bei dem Verfahren zum Herstellen eines solchen Halbleiterbauelements wird zunächst eine Siliziumschicht als ursprünglich amorphe Schicht abgeschieden und dann durch Tempern in den polykristallinen Zustand übergeführt.
Auf diese Weise können komplexe Halbleiterbauelemente oder andere elektronische Vorrichtungen mit einer oder mehreren Schichten aus polykristallinem Silizium mit ausgezeichneten Rauhigkeitswerten, kristalliner Perfektion und Mikrohomogenität der Siliziumschichten geschaffen werden, wenn diese zunächst amorph aufgewachsen und dann durch Tempern bzw. Anlassen in den polykristallinen Zustand übergeführt werden. Überraschenderweise bleibt die ausgezeichnete Glattheit in der polykristallinen Schicht erhalten.
Die erfindungsgemäßen Halbleiterbauelemente od.dgl. elektronischen Vorrichtungen mit einer oder mehreren Schichten aus polykristallinem Silizium enthalten im allgemeinen eine elektronische Schaltung oder einen Teil einer
solchen Schaltung. Beispiele solcher Vorrichtungen sind MOS-Gates, Verbindungen, Lastwiderstände, doppelte polykristalline Siliziumkondensatoren und andere Vorrichtungen aus der Technologie integrierter Schaltungen mit hoher Packungsdichte. Die Erfindung betrifft dabei sowohl einzelne Schaltelemente und deren Teile als auch ganze Schaltungen und Zusammenfassungen solcher Schaltungen. Wenn sich die Erfindung vordergründig auch auf die Verbesserung einer einzelnen Schicht aus polykristallinem Silizium auf der Oberfläche eines Bauelements bezieht, gelten die hierdurch erzielten, unerwarteten Vorteile im Grundsatz auch für jede innere Schicht einer Mehrschichtstruktur. Die Erfindung ist daher auf jede elektronische Vorrichtung anwendbar, in der eine oder mehrere polykristalline Siliziumschichten benötigt werden.
Anhand der schematischen Darstellung in der Zeichnung werden Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1 einen Schnitt durch ein Koppelelement mit mehreren polykristallinen Siliziumschichten; und
Fig. 2 ein Diagramm des quadratischen MitteIwerts der Oberflächenrauhigkeit von getemperten, polykristallinen Siliziumfilmen als Funktion der Abscheidetemperatur.
In Fig. 1 wird ein Koppelelement, z.B. für die Verbindung zweier nicht gezeichneter Transistoren, dargestellt. Das Koppelelement besitzt zwei Gates 21, die Teil eines ersten Niveaus aus polykristallinem Silizium sind. Die Gateoxide 22 und die Feldoxide 23 bestehen aus Silizium-
dioxid. Eine zweite Schicht 24 aus polykristallinem Silizium wirkt als Verbindung zwischen den Transistoren. Die Struktur wird mit einem Isoliermaterial 25 abgedeckt.
Erfindungsgemäß werden die polykristallinen Siliziumschichten ursprünglich in dem amorphen Zustand auf einem in elektronischen Vorrichtungen üblichen Substrat, z.B. Saphir, Glas, Siliziumdioxid u.dgl., hergestellt. Vorzugsweise werden die Siliziumschichten bei niedrigem Druck chemisch aufgedampft (LPCVD = Low Pressure Chamical Vapor Deposition). Im vorliegenden Zusammenhang bezeichnet der Ausdruck "amorph" eine beispielsweise durch chemisches Niederdruck-Aufwachsen bei einer Temperatur zwischen etwa 560 und 580°C gebildete Siliziumschicht. Solche Schichten sind nach Raman-Messungen vollständig amorph, nach Röntgen-Messungen ebenfalls vollständig amorph aber leicht kristallin bei 5800C und im Elektronentransmissionsmikroskop vollständig amorph mit eingebetteten Kristalliten mit einer durchschnittlichen Korngröße zwischen 6 und 12 nm. Der exakte Aufbau der Siliziumschicht kann für eine gegebene Temperatur etwas schwanken in Abhängigkeit von Faktoren, wie Anordnung des Substrats im Reaktor, geometrische Dimension des Reaktors selbst, genaue Anordnung und Toleranz des Thermoelements u.dgl..
Im Gegensatz dazu waren unter ähnlichen Bedingungen aber bei Temperaturen von 600 bis 620 C durch chemisches Niederdruckaufdampfen gebildete Schichten - wie durch herkömmliche Meßmethoden gezeigt werden konnte - vollständig kristallin, wobei die durchschnittliche Korngröße bei 30 nm und mehr lag. Außerdem entstand durch Tempern solcher Schichten polykristallines Silizium in hochgestörtem Zustand bestehend aus teilweise gut und teilweise
schlecht kristallisiertem Material. Durch das schlecht kristallisierte Material, das bis zu 25 Gew.% solcher Schichten ausmachen kann, kann dieses Material sehr ungeeignet zum Herstellen der fraglichen Bauelemente werden, da die Strukturen mit hohen inneren Spannungen leicht Bauelement-Fehler zur Folge haben können.
Die erfindungsgemäßen polykristallinen Siliziumschichten werden vorzugsweise nach herkömmlichen chemischen Niederdrückaufdampfmethoden aus einem Silizium enthaltenden Gas bzw. Dampf, z.B. Silan1, bei 560 bis 5800C in einer herkömmlichen Apparatur gebildet. Es v/erden an Ort und Stelle bzw. beim Aufwachsen dotierte Schichten gebildet, indem z.B. der jeweilige Dotierstoff, z„B. Phosphor-Wasserstoff, dem siliziumhaltigen Dampf beigefügt wird. Im Rahmen der Erfindung werden zwar chemische Niederdruck-Aufdampfverfahren mit Silan als Silizium enthaltendem Dampf bevorzugt, es kommen aber auch andere Herstellungsmethoden und Materialien bei ähnlichem Resultat in Frage.
Die Schichten werden bei 850 bis 1000 C, vorzugsweise in einer Stickstoffatmosphäre mit 0,5 Vol% Sauerstoff, getempert. Der geringe Sauerstoffanteil ist namentlich wichtig bei in situ mit Phosphor dotierten Schichten, weil der Sauerstoff eine sehr dünne Oxidschicht auf der Oberfläche des dotierten Siliziums zur Folge hat, welche wiederum das Abdiffundieren des Phosphors verhindert. Die dünne Oxidschicht wird von.der Oberfläche des polykristallinen Siliziums nach dem Tempern und vor nachfolgenden Behandlungsschritten z.B. dem Mustern der Siliziumschicht, wieder entfernt.
Halbleiterbauelemente werden durch die Erfindung beträchtlich verbessert, weil das Niederschlagen der polykristallinen Siliziumschichten im amorphen Zustand eine deutlich verbesserte Kornbildung beim Tempern zur Folge hat. Die Schichten besitzen geringere innere Spannungen und eine höhere Vollkommenheit als ursprünglich im polykristallinen Zustand aufgewachsene Schichten. Die Schichten besitzen eine außergewöhnlich gute Oberflächenglätte, welche verbesserte Grenzschichten zu Nachbarschichten zur Folge hat, so daß die Wahrscheinlichkeit eines elektrischen Durchbruchs entsprechend herabgesetzt wird. Die vorliegenden filmartigen Schichten besitzen eine gute Mikrohomogenität und können daher sehr genau auf lithographische Weise begrenzt werden. Es ist völlig unerwartet, daß diese vorteilhaften Eigenschaften der vorliegenden filmartigen Schichten nach der Umwandlung in den polykristallinen Zustand erreicht werden, weil das Tempern eine beträchtliche Vergrößerung der inneren Korngröße, d.h. auf eine durchschnittliche Größe von etwa 80 nm, zur Folge hat.
Die Oberflächenrauhigkeit von amorph niedergeschlagenen und getemperten polykristallinen Siliziumfilmen kann durch optische Spektroskopie und Elektronenmikroskopie bestimmt werden. In dem optischen Verfahren wird eine dünne Silberschicht, z.B. von 70 bis 100 nm Dicke, auf die Oberfläche aufgedampft; dann wird die Differenz des Reflexionsvermögens nach einem von Cunningham und Braundmeier in Phys.Rev. B 14, 479 (1976) beschriebenen Verfahren ermittelt.
Erfindungsgemäß beträgt der quadratische Mittelwert der Rauhigkeit & eines durch chemisches Niederdruckaufdamp-^ fen aus Silan bei 560 C aufgewachsenen Siliziumfilms nicht mehr als etwa 2 nrn; während der quadratische Mittelwert der Rauhigkeit eines auf dieselbe Weise bei 62O°C aufgewachsenen Films im allgemeinen wenigstens 5 nm beträgt.
In Fig. 2 wird ein Diagramm des quadratischen Mittelwerts der Rauhigkeit von bei 900 bis 1000 C getemperten polykristallinen Siliziumfilmen als Funktion der Abscheidetemperatur dargestellt. Aus dem Diagramm ergibt sich deutlich, daß <& -Werte von etwa 2 nm oder weniger und im allgemeinen etwa 1,5 nm oder weniger nur nach dem chemischen Niederdruckaufdampfverfahren bei Temperaturen von 5800C oder weniger zu erhalten sind.
Im Gegensatz zu den Angaben in der Literatur, vgl. z.B. Kamins, J. Electrochem. Soc. 127, Seite 686 (1980), müssen amorphe oder amorph/kristalline Zustände beim Niederschlagen von Silizium in der Halbleiterherstellung nicht vermieden werden. Im Gegenteil, erfindungsgemäß hat sich herausgestellt, daß komplexe Vielschicht-Halbleitervorrichtungen wesentlich verbessert werden können, wenn deren Siliziumschichten im ursprünglich amorphen Zustand aufgewachsen werden, weil dann die ungewöhnliche Glätte, Spannungsfreiheit und Mikrohomogenität zu erzielen sind.
Daß die erfindungsgemäßen Schichten ihre vorteilhaften Eigenschaften beim Tempern behalten, ist unerwartet, da die Kristallkörper durch Tempern vergrößert werden. Es wurde festgestellt, daß die Schichten nach dem Tempern
eine durchschnittliche Korngröße von etwa 80 nm besitzen, während ursprünglich bei hohen Temperaturen gebildete polykristalline Siliziumschichten eine durchschnittliche Korngröße zwischen 20 und 40 nm haben. Daß die vorliegenden Schichten ihre Oberflächenglätte trotz Tempern behalten, wird deutlich aus dem in Fig. 2 aufgetragenen Diagramm, nach welchem die Glätte getemperter Schichten nicht wesentlich abweicht von den Werten amorph gewachsener Schichten.
Es hat sich ferner herausgestellt, daß durch herkömmliches Dotieren an Ort und Stelle, z.B. mit Phosphor, die Oberflächenrauhigkeit der vorliegenden Schichten nicht nennenswert erhöht wird; auch das ist unerwartet, weil normalerweise durch das in situ Dotieren mit Phosphor das Kornwachstum in Siliziumfilmen vergrößert wird. Dieses Ergebnis wurde beobachtet, obwohl der Volumenanteil der Kristallite für eine bei 580°C niedergeschlagene, in situ mit Phosphor dotierte Siliziumschicht etwas höher ist als bei einer entsprechenden nicht dotierten Schicht. Im Ergebnis sind die im vorliegenden Zusammenhang interessierenden Eigenschaften beider Schichten gleich. Es ist höchst unerwartet, daß die Spitze-zu-Spitze-Oberflächenrauhigkeit ^pP einer in situ mit Phosphor dotierten, getemperten Schicht weniger als 5 nm beträgt, denn die durchschnittliche Korngröße von amorph aufgewachsenem Silizium liegt wesentlich oberhalb derjenigen von undotiertem Material.
Anhand von Ausführungsbeispielen werden noch weitere Einzelheiten der Erfindung erläutert. In den Beispielen sind alle Teil- und Prozentangaben auf Gewichts-Basis und
alle Temperaturen in °C angegeben, wenn andere Dimensionen nicht ausdrücklich erwähnt werden.
Beispiel 1
Es wurden Siliziumfilme auf 300 nm dicken, thermisch auf (lOO)-Siliziumsubstraten aufgewachsenen Oxidschichten in einem chemischen Niederdruckaufwachs-Reaktor mit einem Quarzrohr mit einem Innendurchmesser von 127 mm niedergeschlagen. Die Filmdicke betrug typisch 0,5 Mikrometer. Die Niederschlagstemperatur wurde innerhalb des Reaktionsrohrs gemessen. Das Silizium wurde bei 560, 570, 580, 600 und 6200C unter einem Druck von etwa 47 Pa und mit
einer Silan-Durchflußgeschwindigkeit von 200 cm /min niedergeschlagen. Wegen einer beobachteten Zunahme der Filmdicke zu den Rändern des Films hin mit zunehmender Temperatur wurden die Abscheidungen bei 600 und 6200C mit etwa 16 Pa und 50 cm /min Silan ausgeführt. Hierdurch wurden die Schichtdicke in radialer Richtung gleichförmiger und die Aufwachsgeschwindigkeit auf etwa 10 nm/min begrenzt. Die Siliziumfilme wurden anschließend in einer Stickstoffatmosphäre bei Temperaturen von 900, 950 und 10000C thermisch getempert.
Sowohl die amorph aufgewachsenen als auch die getemperten Siliziumfilme wurden untersucht nach den Methoden der Raman- und elastischen Licht-Streuung, der optischen Absorption, des UV-Reflexionsvermögens, der Röntgen-Brechung, der elektrischen Leitfähigkeit und der Abtastsowie Transmissions-Elektronenmikroskopie.
Bei Anwendung herkömmlicher Raman-Technik wurde gefunden, daß bei 560 bis 5800C aufgewachsene Siliziumfilme vollständig amorph waren, während bei 600 bis 620°C aufgewachsene Filme eine mit der Temperatur stark ansteigende Kristallinität besaßen. Die Röntgenstrahlbrechung und die Transmissionselektronenmikroskopie ergaben, daß bei 5600C niedergeschlagene Filme vollständig amorph waren, während bei 5800C gebildete Filme kleine Kristallite in einer amorphen Matrix enthielten und bei 600 bis 6200C niedergeschlagene Filme vollständig kristallin waren. Das getemperte Material war in allen Fällen vollständig kristallin.
Keines der Verfahren zeigte einen wesentlichen Unterschied der bei den verschiedenen Temperaturen getemperten Filme. Aus der Raman-Linienbreite und der optischen Absorption ergab sich jedoch, daß bei niedrigeren Temperaturen (560 bis 5800C) gebildete Filme in ihren Eigenschaften beträchtlich näher an denjenigen von in der Masse einkristallinem Silizium lagen als wenn bei höheren Temperaturen niedergeschlagen wurde; letztgenanntes Silizium bestand nämlich zum Teil aus gut und zum Teil aus schlecht kristallisiertem Material. Das schlecht kristallisierte Material umfaßt bis zu etwa 25 Vol% der Filme. Die Analyse durch Transmissionselektronenmikroskopie und Röntgenstrahlen ergab, daß die Korngröße eines bei niedrigen Temperaturen gebildeten Films beim Tempern stark anstieg, während die Korngröße von bei höheren Temperaturen gebildetem Silizium beim Tempern nur wenig anstieg. Die durch elastische Lichtstreuung erhaltenen Meßergebnisse stimmten mit denjenigen der Raman-Streuung überein.
BAD ORIGINAL
Die Oberflächenrauhigkeit von Siliziumfilmen vor dem Tempern wurde durch Elektronenmikroskopie und optische Spektroskopie nach dem oben genannten von Cunningham und Braundmeier beschriebenen Verfahren untersucht. Die Anregung von Oberflächen-Plasmonen (quantisierte Plasmaschwingungen) verstärkt den Verlust der Reflexion, welche in durch interferometrische Verfahren erhaltenen <S" -Werten geeicht werden kann. Für bei 560 und 620 C niedergeschlagene Filme und einer Wellenlänge ^ = 350 nm betrug der Reflexionskoeffizient R einer Silberschicht von 100 nm Dicke: R = O5836 bzw. R = O5444«, Daraus ergibt sich deutlich das Absinken des Reflexionsvermögens eines im polykristallinen Zustand bei 620 C aufgewachsenen Films. Bei Verwendung der Eichung nach Cunningham und Braundmeier korrelieren diese Messungen mit einer Rauhigkeit mit einem quadratischen Mittelwert <§ von weniger als 1,5 nm für einen bei 560 C aufgewachsenen Film bzw. & = 5,1 nm für einen bei 620 C aufgewachsenen Film.
Es wurden Mikrographen mit dem Transmissionselektronenmikroskop von bei 570 und 620°C aufgewachsenen Filmen mit Hilfe eines 1 bis 2 nm dicken Platinfilms aufgenommen, welcher unter einem Winkel von 45 aufgedampft war. Es wurde berechnet, daß der bei 570 C aufgewachsene Film eine Spitze-zu-Spitze-Oberf lächenrauhigkeit & f>p von weniger als 5 nm und der bei 620°C aufgewachsene Film eine Spitze-zu-Spitze-Oberflächenrauhigkeit von etwa 20 bis 30 nm besaßen. Da der Wert von <S/=p mehrfach so groß ist wie <5" j korrelieren diese Werte gut mit den aus dem optischen Messungen berechneten Rauhigkeitswerten. Um zu untersuchen, ob die Messungen durch Oberflächenbeschichtungen beeinträchtigt v/erden, wurden Mikrographen
von der Materialoberfläche mit Hilfe des Abtastelektronenmikroskops aufgenommen. Dabei wurden dieselben Querdimensionen wie bei der Bestimmung mit dem Transmissionselektronenmikroskop gefunden. Sowohl bei den Untersuchungen nach dem Transmissions- als auch Abtast-Elektronenmikroskop wurde beobachtet, daß das Tempern unerwartet keine Verstärkung der Oberflächenrauhigkeit irgendeines der Filme zur Folge hat.
Die elektrische Leitfähigkeit der Filme wurde mit einer Restspannung von 50 mV untersucht. Die Messungen wurden sowohl am amorph gewachsenen als auch an getemperten Filmen jeweils für bei jeder der Temperaturen aufgewachsenen Proben ausgeführt. Die Meßergebnisse zur Leitfähigkeit streuten bei den bei Temperaturen von 560, 570, 580°C aufgewachsenen, getemperten Filmen zwischen 5x10 und 1,9x10 (0hm cm) . Für bei 600 und 620 C niedergeschlagene, getemperte Filme zeigten die Proben der einen Gruppe von Abscheidungen eine geringe Streuung in der Leitfähigkeit, während die andere Gruppe der Abscheidungen extrem starke Leitfähigkeitsschwankungen aufwies. Es dürfte daher schwierig sein, Filme mit reproduzierbaren Materialeigenschaften bei Niederschlagstemperaturen von 600 und 6200C zu erhalten. Diese Beobachtung wurde durch die anderen, oben erläuterten Versuche bekräftigt.
Beispiel 2
Es wurden Filme auf dieselbe Weise und bei denselben fünf Temperaturen wie im Beispiel 1 niedergeschlagen. Die Filme wurden in situ mit Phosphor dotiert, indem Phosphorwasserstoff dem Silan-Niederschlagsgas mit einem Gas-Durchflußanteil von PH /SiH4 = 8xlO~ zugegeben wurde,
hierzu wurde 1% Phosphorwasserstoff in Stickstoff gelöst. Um den negativen Einfluß des Phosphorwasserstoffs auf die Aufwachsgeschwindigkeit und Ungleichförmigkeit in radialer Richtung zu kompensieren, wurden der Niederschlagsdruck auf etwa 67 Pa und die SiH.-Durchflußgeschwindigkeit auf 300 cm /min erhöht. Die Filme wurden wie im Beispiel 1 getempert und gekennzeichnet.
Bei Verwendung herkömmlicher Raman-Technik ergab sich, daß der Volumenanteil von Kristall!ten etwas höher und die Übergangszone vom amorphen zum kristallinen Bereich bei den dotierten Filmen niedriger als bei den undotierten Filmen nach Beispiel 1 lag. Die bei 5800C gebildeten Filme waren amorph/kristallin, während die bei 600 C gebildeten Filme vollständig kristallin erschienen. Die Messungen durch Röntgen-Brechung und Transmissionselektronenmikroskop stimmten in dieser Beziehung mit den Raman-Messungen überein.
Die durchschnittlichen Korngrößen für bei 580 C oder niedriger aufgewachsenen, in situ mit Phosphor dotierte Schichten lag zwischen 20 und 100 nm, während die entsprechenden Werte bei undotierten Filmen 6 bis 12 nm betrugen» Im Gegensatz zu den undotierten Filmen nach Beispiel 1 wurde die Korngröße aller Schichten - unabhängig von der ursprünglichen Niederschlagstemperatur - durch das Tempern beträchtlich erhöht.
Die getemperten Filme wurden durch Raman-Streuung auf Deformation und Gitter-Verzerrung unter kritischer Betrachtung für die Anwendung in Bauelementen untersucht.
BAD
Es ergab sich, daß dotierte Filme eine leicht stärkere Kristallverzerrung als die bei niedrigen Temperaturen gemäß Beispiel 1 aufgewachsenen Filme zeigten, daß aber durch das Dotieren die schlechte Kristallisation der nach Beispiel 1 bei 60O0C niedergeschlagenen Filme etwas verbessert wird.
Die Ergebnisse der elastischen Lichtstreuung stimmten mit denjenigen der Raman-Streuung sowohl für amorph gewachsene als auch getemperte Schichten überein. Es ergab sich, daß die besten Strukturen in dotierten Filmen bei Aufwachstemperaturen von nicht mehr als 5700C entstehen und daß Filme schlechterer Qualität, die aber für bestimmte Anwendungen noch geeignet sind, bei Temperaturen zwischen 580 und 620°C hergestellt werden können. Oberhalb 62O0C war die Qualität der Filme jedoch unakzeptabel.
Messungen der Oberflächenrauhigkeit zeigten, daß (S -Werte von etwa 1,5 nm nur bei Abscheidetemperaturen von 5800C oder weniger - wie im Falle der undotierten Filme nach Beispiel 1 - zu erzielen sind. Im Gegensatz zu den nach Beispiel 1 hergestellten Filmen besitzen jedoch die in situ mit Phosphor dotierten Filme bis zu Aufwachstemperaturen von 620 C noch eine Oberflächenrauhigkeit von weniger als 3 Nanometer, die für viele Anwendungen ausreichend ist. Untersuchungen mit dem Transmissionselektronenmikroskop stimmten mit den übrigen Messungen gut überein. Insgesamt ist es überraschend, daß <*{*?* -Werte kleiner als 5 nm bei dotierten Filmen beobachtet wurden, wenn man berücksichtigt, daß die Korngröße hierbei beträchtlich oberhalb derjenigen von undotierten Filmen liegt.
Leitfähigkeitsmessungen wurden ebenso wie im Beispiel 1 ausgeführt. Die Übergangs-Niederschlagteraperatur lag bei 58O°C. Unterhalb der Temperatur aufgewachsene Filme waren
amorph und hatten eine geringe Leitfähigkeit, z.B. 1x10
(Ohm cm)" , während oberhalb 580 C aufgewachsene Filme
3 kristallin waren und eine hohe Leitfähigkeit von 1x10
(Ohm cm) besaßen. Alle getemperten Filme hatten diese elektrische Leitfähigkeit. Unter Verwendung eines solchen Materials hat ein 0,5 Mikrometer dicker Film einen durchschnittlichen spezifischen Flächenwiderstand von 20 Ohm/Quadrat.
' AO-
Leerseite

Claims (1)

  1. Dr.-lng. Reimar König· ·: : Öfpl.:-Ing.'Klaus. Bergen
    Wilhelm-Tell-Str. 14· 4ODO Düsseldorf 1 Telefon 39 7O26 Patentanwälte
    8. Nov. 1983
    35 158 B
    RCA Corporation, 30 Rockefeiler Plaza,
    ; New York, N.Y. 10020 (V.St.A.)
    "Halbleiterbauelement und Verfahren zum Herstellen
    des Bauelements"
    Patentansprüche:
    1. Halbleiterbauelement mit einer oder mehreren Schichten aus polykristallinem Silizium, dadurch gekennzeichnet, daß die polykristalline(n) Siliziumschicht(en) (21, 24) eine Rauhigkeit mit einem quadratischen Mittelwert von nicht mehr als etwa 2 Nanometer (nm) besitz(t)en.
    2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß jede polykristalline Siliziumschicht eine Rauhigkeit mit einem quadratischen Mittelwert von etwa 1,5 nm besitzt·
    3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die jeweilige polykristalline Siliziumschicht, insbesondere mit Phosphor, dotiert ist.
    Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere gemäß einem oder mehreren der Ansprüche 1 bis 3, mit folgenden Schritten:
    BAD ORSGiNAL
    a) Abscheiden einer Siliziumschicht auf ein Substrat;
    b) Tempern der Siliziumschicht; und
    c) Bilden einer oder mehrerer zusätzlicher Schichten aus passendem Material auf der Siliziumschicht,
    dadurch gekennzeichnet, daß die Siliziumschicht (21, 24) als amorphe Schicht abgeschieden und durch Tempern in den polykristallinen Zustand übergeführt wird und dabei eine polykristalline Siliziumschicht mit einer Rauhigkeit mit einem quadratischen Mittelwert von nicht mehr als 2 nm erzeugt wird.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Siliziumschicht (21, 24) aus einem Silizium enthaltenden Dampf gebildet wird.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß als Silizium enthaltender Dampf Silan eingesetzt wird.
    7. Verfahren nach einem oder mehreren der Ansprüche 4 bis
    6, dadurch gekennzeichnet, daß die Siliziumschicht (21, 24) bei niedrigem Druck chemisch aufgedampft wird.
    8. Verfahren nach einem oder mehreren der Ansprüche 4 bis
    7, dadurch gekennzeichnet, daß die jeweilige Siliziumschicht (21, 24) bei einer Temperatur von etwa 560 bis 5800C gebildet wird.
    9. Verfahren nach einem oder mehreren der Ansprüche 4 bis
    8, dadurch gekennzeichnet, daß die Siliziumschicht (21, 24) bei einer Temperatur von etwa 850 bis 10000C getempert wird.
    10. : Verfahren nach einem oder mehreren der Ansprüche 4 : bis 9, dadurch gekennzeichnet; daß die Siliziumschicht (21, 24) in-situ dotiert wird.
    11. , Verfahren nach einem oder mehreren der Ansprüche 4 ■bis 1O5 dadurch gekennzeichnet, daß die Siliziumschicht (21, 24) aus einem außer Silizium einen Dotier-
    ;stoff enthaltenden Dampf gebildet wird.
    ο Verfahren nach einem oder mehreren der Ansprüche 4 bis 11, dadurch gekennzeichnet, daß als Dotierstoff ,Phosphorwasserstoff eingesetzt wird.
DE19833340584 1982-11-12 1983-11-10 Halbleiterbauelement und verfahren zum herstellen des bauelements Granted DE3340584A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US44137182A 1982-11-12 1982-11-12

Publications (2)

Publication Number Publication Date
DE3340584A1 true DE3340584A1 (de) 1984-05-17
DE3340584C2 DE3340584C2 (de) 1993-02-11

Family

ID=23752618

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833340584 Granted DE3340584A1 (de) 1982-11-12 1983-11-10 Halbleiterbauelement und verfahren zum herstellen des bauelements

Country Status (6)

Country Link
JP (1) JPH0652715B2 (de)
DE (1) DE3340584A1 (de)
FR (1) FR2536210B1 (de)
GB (1) GB2130009B (de)
IT (1) IT1171797B (de)
SE (1) SE500463C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0429885A2 (de) * 1989-12-01 1991-06-05 Texas Instruments Incorporated Verfahren der in-situ-Dotierung von abgeschiedenem Silizium

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504521A (en) * 1984-03-22 1985-03-12 Rca Corporation LPCVD Deposition of tantalum silicide
GB8504725D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits
US4789883A (en) * 1985-12-17 1988-12-06 Advanced Micro Devices, Inc. Integrated circuit structure having gate electrode and underlying oxide and method of making same
EP0253014B1 (de) * 1986-07-18 1990-04-11 Nippondenso Co., Ltd. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeicheranordnung mit Möglichkeit zum Einschreiben und Löschen
GB2204066A (en) * 1987-04-06 1988-11-02 Philips Electronic Associated A method for manufacturing a semiconductor device having a layered structure
JP2690917B2 (ja) * 1987-12-07 1997-12-17 株式会社日立製作所 薄膜形成方法及び半導体装置の製造方法
FR2627012B1 (fr) * 1988-02-10 1990-06-01 France Etat Procede de depot d'une couche polycristalline a gros grains, couche obtenue et transistor pourvu d'une telle couche
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
JP2508948B2 (ja) * 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
GB2290908B (en) * 1991-09-07 1996-05-01 Samsung Electronics Co Ltd Semiconductor memory device
KR960026821A (ko) * 1994-12-20 1996-07-22 김주용 캐패시터 제조방법
JP4003888B2 (ja) * 1995-06-06 2007-11-07 旭化成エレクトロニクス株式会社 半導体装置およびその製造方法
US5733641A (en) * 1996-05-31 1998-03-31 Xerox Corporation Buffered substrate for semiconductor devices
US6970644B2 (en) 2000-12-21 2005-11-29 Mattson Technology, Inc. Heating configuration for use in thermal processing chambers
US7015422B2 (en) 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2536174B2 (de) * 1975-08-13 1978-10-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von polykristallinen Siliciumschichten für Halbleiterbauelemente und Vorrichtung zur Durchführung des Verfahrens
EP0023021A1 (de) * 1979-07-20 1981-01-28 Hitachi, Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
GB1602386A (en) * 1977-05-18 1981-11-11 Eastman Kodak Co Method of manufacturing semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558815B2 (de) * 1973-06-29 1980-03-06
JPS5249782A (en) * 1975-10-20 1977-04-21 Fujitsu Ltd Process for production of semiconductor device
FR2394173A1 (fr) * 1977-06-06 1979-01-05 Thomson Csf Procede de fabrication de dispositifs electroniques qui comportent une couche mince de silicium amorphe et dispositif electronique obtenu par un tel procede
JPS5423386A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Manufacture of semiconductor device
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
US4441249A (en) * 1982-05-26 1984-04-10 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2536174B2 (de) * 1975-08-13 1978-10-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von polykristallinen Siliciumschichten für Halbleiterbauelemente und Vorrichtung zur Durchführung des Verfahrens
GB1602386A (en) * 1977-05-18 1981-11-11 Eastman Kodak Co Method of manufacturing semiconductor devices
EP0023021A1 (de) * 1979-07-20 1981-01-28 Hitachi, Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TANDON, J.L., HARRISON, H.B., NEOH, C.L., SHORT, K.T., WILLIAMS, J.S.: The annealing behavior of antimony implanted polycrystalline silicon. In: Appl. Phys. Lett., Vol. 40(3), Feb. 1982, S. 228-230 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0429885A2 (de) * 1989-12-01 1991-06-05 Texas Instruments Incorporated Verfahren der in-situ-Dotierung von abgeschiedenem Silizium
EP0429885A3 (en) * 1989-12-01 1993-11-03 Texas Instruments Inc Method and apparatus for in-situ doping of deposited silicon

Also Published As

Publication number Publication date
GB2130009A (en) 1984-05-23
SE8306070L (sv) 1984-05-13
SE500463C2 (sv) 1994-06-27
JPH0652715B2 (ja) 1994-07-06
DE3340584C2 (de) 1993-02-11
GB2130009B (en) 1986-04-03
IT1171797B (it) 1987-06-10
FR2536210A1 (fr) 1984-05-18
GB8329381D0 (en) 1983-12-07
JPS59100561A (ja) 1984-06-09
IT8323690A0 (it) 1983-11-11
FR2536210B1 (fr) 1986-03-28
SE8306070D0 (sv) 1983-11-04

Similar Documents

Publication Publication Date Title
DE3340584C2 (de)
DE3311635C2 (de)
DE3853668T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Oxid niedriger Fehlerdichte.
DE69224310T2 (de) Gatestruktur einer Feldeffektanordnung und Verfahren zur Herstellung
DE10344814B3 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
DE69512186T2 (de) Ferroelektrische Dünnschicht, Substrat bedeckt mit einer ferroelektrischen Dünnschicht und Verfahren zur Herstellung einer ferroelektrischen Dünnschicht
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE3317954A1 (de) Halbleiterbauelement
DE69734643T2 (de) Elektronische einrichtung mit nitrid-chrom enthaltenden elektroden und verfahren zur herstellung
DE102016204201A1 (de) Silicidierte Nanodrähte für Nanobrücken-Weak-Links
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
EP1556910A2 (de) Feldeffekttransistor sowie verfahren zu seiner herstellung
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE19805531C1 (de) Verfahren zum Herstellen eines Messelements für Platin-Widerstandsthermometer
DE3422750A1 (de) Verfahren zum herstellen einer schicht aus einem mehrbestandteilmaterial
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE69421989T2 (de) Aufgeschichtete Dünnfilm-Zusammenfügung und Verfahren zu ihrer Bildung
DE4321590B4 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE112018001919T5 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE69115405T2 (de) Dünnfilmtransistor und eine Dünnfilmtransistorpanele, die solche Transistoren verwendet
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
DE102022110386A1 (de) Leermaske, fotomaske und verfahren zur herstellung eines halbleiterelements

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition