JPH0652715B2 - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPH0652715B2 JPH0652715B2 JP58213176A JP21317683A JPH0652715B2 JP H0652715 B2 JPH0652715 B2 JP H0652715B2 JP 58213176 A JP58213176 A JP 58213176A JP 21317683 A JP21317683 A JP 21317683A JP H0652715 B2 JPH0652715 B2 JP H0652715B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- coating
- temperature
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 15
- XYFCBTPGUUZFHI-UHFFFAOYSA-N phosphine group Chemical group P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 69
- 238000000576 coating method Methods 0.000 description 50
- 239000011248 coating agent Substances 0.000 description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 238000010606 normalization Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- 230000003746 surface roughness Effects 0.000 description 9
- 238000001069 Raman spectroscopy Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000001919 Rayleigh scattering spectroscopy Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101150097381 Mtor gene Proteins 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001493 electron microscopy Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005305 interferometry Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004439 roughness measurement Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000790 scattering method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
Description
【発明の詳細な説明】 この発明は半導体装置および構体、特に集積回路装置お
よび構体の多結晶シリコンの形成法に関する。
よび構体の多結晶シリコンの形成法に関する。
半導体装置特に集積回路構体には複数の多結晶層が含ま
れていることは公知である。このような装置が小型化
し、設計が複雑化するに従つて、各種材料の層を垂直方
向に多数重ねるようになつて来た。このような装置は多
結晶シリコン層を複数個含み、その層の全部または一部
がパタン形成され、種々の材料でドーピングされ、酸化
されて２酸化シリコン等の上被層を形成されることが多
い。
れていることは公知である。このような装置が小型化
し、設計が複雑化するに従つて、各種材料の層を垂直方
向に多数重ねるようになつて来た。このような装置は多
結晶シリコン層を複数個含み、その層の全部または一部
がパタン形成され、種々の材料でドーピングされ、酸化
されて２酸化シリコン等の上被層を形成されることが多
い。
半導体構体および装置に対する設計条件が厳しくなるに
つれて、各層の厚さを薄くし、性質を均一にすると共に
平滑度を向上する必要がある。その層が２酸化シリコン
のような誘電材料を一方または両方が粗面の多結晶シリ
コンから成る２枚の導電層の間に挟むと、その構体に印
加される電界がその導電層の表面の突起部に偏在集中
し、さらに強い電界を生じて隣接する誘電層を破損する
ことがある。さらに重要なことには、導電層の一方また
は両方の表面の突起または隆起したところで間の誘電層
を貫通して２枚の導電層間に電流が流れ易くなることが
判明した。このような現象は時間経過と共に絶縁破壊を
起すことになる。従つてその多結晶シリコン層はできる
だく平滑なことが望ましい。
つれて、各層の厚さを薄くし、性質を均一にすると共に
平滑度を向上する必要がある。その層が２酸化シリコン
のような誘電材料を一方または両方が粗面の多結晶シリ
コンから成る２枚の導電層の間に挟むと、その構体に印
加される電界がその導電層の表面の突起部に偏在集中
し、さらに強い電界を生じて隣接する誘電層を破損する
ことがある。さらに重要なことには、導電層の一方また
は両方の表面の突起または隆起したところで間の誘電層
を貫通して２枚の導電層間に電流が流れ易くなることが
判明した。このような現象は時間経過と共に絶縁破壊を
起すことになる。従つてその多結晶シリコン層はできる
だく平滑なことが望ましい。
この平滑度に対する極めて厳しい条件の他に、複雑な集
積回路装置の多結晶シリコン層は歪が殆んどなく、多結
晶粒内の結晶の完全度がよく、表面が滑らかで結晶粒構
造が均一で、集積回路の製造に必要な微細な写真製版パ
タンに適することを要する。
積回路装置の多結晶シリコン層は歪が殆んどなく、多結
晶粒内の結晶の完全度がよく、表面が滑らかで結晶粒構
造が均一で、集積回路の製造に必要な微細な写真製版パ
タンに適することを要する。
無定形（アモルフアス）状態または無定形（アモルフア
ス）多結晶状態におけるシリコンの成長は公知であり、
このような薄膜を約850〜1000℃で焼きならしてこれを
多結晶状態に変換することも公知である。しかし一般
に、半導体装置の製造で形成される多結晶シリコン層は
多結晶状態で形成される。これはシリコン層が無定形状
態より多結晶状態において相当短時間で形成され、また
専門家の中には無定形状態で形成された層の方が比較的
不安定と考えている人もあるためである。その上従来こ
のような装置に対する条件は多結晶状態で形成した層を
許容し得るようにすることであつたが、多結晶状態で形
成したシリコン層は将来の複雑な多層半導体装置に対す
る厚さと平滑度の条件に適合し得ない。
ス）多結晶状態におけるシリコンの成長は公知であり、
このような薄膜を約850〜1000℃で焼きならしてこれを
多結晶状態に変換することも公知である。しかし一般
に、半導体装置の製造で形成される多結晶シリコン層は
多結晶状態で形成される。これはシリコン層が無定形状
態より多結晶状態において相当短時間で形成され、また
専門家の中には無定形状態で形成された層の方が比較的
不安定と考えている人もあるためである。その上従来こ
のような装置に対する条件は多結晶状態で形成した層を
許容し得るようにすることであつたが、多結晶状態で形
成したシリコン層は将来の複雑な多層半導体装置に対す
る厚さと平滑度の条件に適合し得ない。
この発明により、複雑な多層半導体装置はそのシリコン
層を無定形状態で形成し、焼きならしにより多結晶状態
にすることにより著しく改善されることが判つた。
層を無定形状態で形成し、焼きならしにより多結晶状態
にすることにより著しく改善されることが判つた。
１枚またはそれ以上の多結晶シリコンの層を含む複雑な
多層半導体その他の電子装置は、その層を無定形状態で
成長させ、焼きならしてこれを多結晶状態に変換するこ
とにより、その層に特別な表面平滑度、結晶完全度およ
び微視的均一度を与えることによつて改善される。この
特別の平滑度が多結晶層で保存されることは驚異的であ
る。
多層半導体その他の電子装置は、その層を無定形状態で
成長させ、焼きならしてこれを多結晶状態に変換するこ
とにより、その層に特別な表面平滑度、結晶完全度およ
び微視的均一度を与えることによつて改善される。この
特別の平滑度が多結晶層で保存されることは驚異的であ
る。
この発明は多結晶シリコン層を１つまたはそれ以上有す
る半導体装置または他の電子装置に関するが、このよう
な装置または構体は通常電子回路を含むか、その一部を
成している。このような装置の例としては、MOSゲー
ト、相互接続、負荷抵抗、複多結晶シリコンコンデンサ
および高密度集積回路技術に見られる種々の装置があ
る。ここで用いる「装置」という用語は半導体装置の構
体または複合体を含むものとする。一般にこの発明は第
１図に示すもののように多結晶シリコン層を１つまたは
それ以上要する任意の電子装置に適用することができ
る。この発明は装置表面の多結晶シリコンの単層を改善
するものであるが、その作用効果は多層構体の内部の層
にも実現することが本来期待される。
る半導体装置または他の電子装置に関するが、このよう
な装置または構体は通常電子回路を含むか、その一部を
成している。このような装置の例としては、MOSゲー
ト、相互接続、負荷抵抗、複多結晶シリコンコンデンサ
および高密度集積回路技術に見られる種々の装置があ
る。ここで用いる「装置」という用語は半導体装置の構
体または複合体を含むものとする。一般にこの発明は第
１図に示すもののように多結晶シリコン層を１つまたは
それ以上要する任意の電子装置に適用することができ
る。この発明は装置表面の多結晶シリコンの単層を改善
するものであるが、その作用効果は多層構体の内部の層
にも実現することが本来期待される。
第１図には例えば２つのトランジスタ（図示せず）間の
相互接続装置が示されている。この接続装置は多結晶シ
リコンの第１レベルの一部である２つのゲート21を有
し、そのゲート酸化物22とフイールド酸化物23は２酸化
シリコンである。多結晶シリコンの第２層24は両トラン
ジスタ間の接続体として働らく。この構体は適当な誘電
材料25で被覆されている。
相互接続装置が示されている。この接続装置は多結晶シ
リコンの第１レベルの一部である２つのゲート21を有
し、そのゲート酸化物22とフイールド酸化物23は２酸化
シリコンである。多結晶シリコンの第２層24は両トラン
ジスタ間の接続体として働らく。この構体は適当な誘電
材料25で被覆されている。
この発明により、多結晶シリコン層は電子装置に含まれ
るサフアイア、ガラス、２酸化シリコン等の通常の任意
の基板上に無定形状態で形成されるが、このシリコン層
の好ましい被着法は低圧化学蒸着法である。この発明の
目的には「無定形（アモルフアス）」という語が低圧化
学蒸着法により温度約560〜580℃で成長させたシリコン
層を意味する。５６０℃以下では、成長速度が小で工業
的でない。この層はラーマン法で測定すると完全に無定
形であるが、Ｘ線で検べると580℃では全部が無定形で
なく僅かに結晶質であり、透過型電子顕微鏡で検べると
完全な無定形中に平均粒径約60〜120Åの結晶粒が混つ
ている。このシリコン層の確かな性質は温度一定でも反
応器内の基板の位置、反応器自体の幾何学的寸法、熱電
対の正確な位置と公差等の因子により若干変化すること
がある。
るサフアイア、ガラス、２酸化シリコン等の通常の任意
の基板上に無定形状態で形成されるが、このシリコン層
の好ましい被着法は低圧化学蒸着法である。この発明の
目的には「無定形（アモルフアス）」という語が低圧化
学蒸着法により温度約560〜580℃で成長させたシリコン
層を意味する。５６０℃以下では、成長速度が小で工業
的でない。この層はラーマン法で測定すると完全に無定
形であるが、Ｘ線で検べると580℃では全部が無定形で
なく僅かに結晶質であり、透過型電子顕微鏡で検べると
完全な無定形中に平均粒径約60〜120Åの結晶粒が混つ
ている。このシリコン層の確かな性質は温度一定でも反
応器内の基板の位置、反応器自体の幾何学的寸法、熱電
対の正確な位置と公差等の因子により若干変化すること
がある。
これに対し同様条件の低圧化学蒸着法でも温度600〜620
℃で被着した層は、通常の方法で完全に結晶質で平均粒
径が300Å以上あることが判つた。その上、このような
層を焼ならしすると部分的に結晶度のよい所と悪い所が
混在する極めて混乱状態の多結晶シリコンを生ずる。そ
の結晶度の悪い部分はその層の重量の25％に達すること
もあり、装置の欠陥の原因となり得る極めて歪の多い構
造を持つことがあるため、装置に利用することは極めて
不都合なことがある。
℃で被着した層は、通常の方法で完全に結晶質で平均粒
径が300Å以上あることが判つた。その上、このような
層を焼ならしすると部分的に結晶度のよい所と悪い所が
混在する極めて混乱状態の多結晶シリコンを生ずる。そ
の結晶度の悪い部分はその層の重量の25％に達すること
もあり、装置の欠陥の原因となり得る極めて歪の多い構
造を持つことがあるため、装置に利用することは極めて
不都合なことがある。
この多結晶シリコン層は通常の低圧化学蒸着法により通
常の装置を用いて560〜580℃でシランのようなシリコン
を含む蒸気から被着するのが好ましい。例えば、シリコ
ン含有蒸気にホスフインのような適当なドープ剤を混合
することにより通常の位置にドープ層を形成する。シリ
コン含有蒸気としてシランを用いる低圧化学蒸着法がこ
の発明により推奨されるが、同様の結果をもたらす公知
の方法および材料を用いることもできる。
常の装置を用いて560〜580℃でシランのようなシリコン
を含む蒸気から被着するのが好ましい。例えば、シリコ
ン含有蒸気にホスフインのような適当なドープ剤を混合
することにより通常の位置にドープ層を形成する。シリ
コン含有蒸気としてシランを用いる低圧化学蒸着法がこ
の発明により推奨されるが、同様の結果をもたらす公知
の方法および材料を用いることもできる。
この層を酸素を０．５容積％含む窒素雰囲気内において
好ましくは850〜1000℃で焼ならしをする。この微量の
酸素の存在が燐をドープした層には特に重要で、これが
ドープしたシリコン表面に極めて薄い酸化物層を形成し
て燐の逆拡散を防止する。この酸化物の薄層は焼ならし
後シリコン層のパタン形成等の後続工程前に多結晶シリ
コンの表面から除去する。
好ましくは850〜1000℃で焼ならしをする。この微量の
酸素の存在が燐をドープした層には特に重要で、これが
ドープしたシリコン表面に極めて薄い酸化物層を形成し
て燐の逆拡散を防止する。この酸化物の薄層は焼ならし
後シリコン層のパタン形成等の後続工程前に多結晶シリ
コンの表面から除去する。
無定形状態において多結晶シリコン層を被着すると、焼
ならしによる結晶粒形成が著しく向上するため、この発
明によつて半導体装置が著しく改善される。すなわち、
この層は多結晶状態で成長させた層より歪が少なく完全
度が高く、特に表面が平滑で隣接層との間の界面を著し
く改善するため、電気的破壊電位を低下させる。またこ
の層は微視的均一度が極めて良好なため、極めて精密な
写真製版が可能である。焼きならしによつて内部結晶粒
径が著しく増大し、すなわち平均粒径が約800Åにもな
るが、上記の利点が多結晶状態に転換した後もその層に
保存されるとは思われない。
ならしによる結晶粒形成が著しく向上するため、この発
明によつて半導体装置が著しく改善される。すなわち、
この層は多結晶状態で成長させた層より歪が少なく完全
度が高く、特に表面が平滑で隣接層との間の界面を著し
く改善するため、電気的破壊電位を低下させる。またこ
の層は微視的均一度が極めて良好なため、極めて精密な
写真製版が可能である。焼きならしによつて内部結晶粒
径が著しく増大し、すなわち平均粒径が約800Åにもな
るが、上記の利点が多結晶状態に転換した後もその層に
保存されるとは思われない。
被着後焼ならしされた多結晶シリコン被膜の表面粗さは
光学スペクトルや電子顕微鏡で特徴付けることができ
る。光学法では厚さ700〜1000Åの銀層を表面に蒸着
し、フイジカル・レビュ（Phys.Rev.）1976年第B14巻第
479頁掲載のカニングハム等（Cunningham Braundmeie
r）の方法を用いて反射率の差を測定する。
光学スペクトルや電子顕微鏡で特徴付けることができ
る。光学法では厚さ700〜1000Åの銀層を表面に蒸着
し、フイジカル・レビュ（Phys.Rev.）1976年第B14巻第
479頁掲載のカニングハム等（Cunningham Braundmeie
r）の方法を用いて反射率の差を測定する。
この発明によつて低圧化学蒸着法により560℃のシラン
から成長させたシリコン被膜の平均自乗粗さの平方根す
なわち粗さ実効値σは約20Å末満であるが、同じ方法に
より620℃で生長させた被膜のそれは通常少なくとも50
Åである。第２図は900〜1000℃で焼ならしされた多結
晶シリコンの粗さ実効値を被着温度の関数として描いた
図表である。この図表から低圧化学蒸着法によると被着
温度580℃以下においてのみσ値が約20Å以下、通常的1
5Å以下になり得ることが判る。
から成長させたシリコン被膜の平均自乗粗さの平方根す
なわち粗さ実効値σは約20Å末満であるが、同じ方法に
より620℃で生長させた被膜のそれは通常少なくとも50
Åである。第２図は900〜1000℃で焼ならしされた多結
晶シリコンの粗さ実効値を被着温度の関数として描いた
図表である。この図表から低圧化学蒸着法によると被着
温度580℃以下においてのみσ値が約20Å以下、通常的1
5Å以下になり得ることが判る。
このように例えばジヤーナル・オブ・エレクトロケミカ
ル・ソサイエテイ（Jour. Electrochem,Soc.）1980年第
127巻第686頁掲載のカミンズ（Kamins）の論文の記載と
は異り、無定形または無定形結晶質状態でシリコンを被
着することは半導体装置の製造において忌避すべきこと
ではなく、反つて無定形状態でシリコン層を成長させる
とその層の平滑度、無歪性および微視的均一度が極めて
向上するため、複雑な多層半導体装置を実質的に改善す
ることができることが判つた。
ル・ソサイエテイ（Jour. Electrochem,Soc.）1980年第
127巻第686頁掲載のカミンズ（Kamins）の論文の記載と
は異り、無定形または無定形結晶質状態でシリコンを被
着することは半導体装置の製造において忌避すべきこと
ではなく、反つて無定形状態でシリコン層を成長させる
とその層の平滑度、無歪性および微視的均一度が極めて
向上するため、複雑な多層半導体装置を実質的に改善す
ることができることが判つた。
この層が焼ならしの前後を通じてその特長を維持するこ
とは、焼ならしによる結晶粒径の増大のため期待できな
いが、本願発明者はこの層が焼きならし後も約800Åの
平均粒径を持つのに対して、高温で形成した層の平均粒
径が200〜400Åであることを観測している。この発明の
層が焼ならしの前後を通じて意外にも表面平滑度を維持
することは、第２図の結果が充分示しており、図示のよ
うに焼ならし後の層の粗さは成長後の層のそれと顕著に
変つていない。
とは、焼ならしによる結晶粒径の増大のため期待できな
いが、本願発明者はこの層が焼きならし後も約800Åの
平均粒径を持つのに対して、高温で形成した層の平均粒
径が200〜400Åであることを観測している。この発明の
層が焼ならしの前後を通じて意外にも表面平滑度を維持
することは、第２図の結果が充分示しており、図示のよ
うに焼ならし後の層の粗さは成長後の層のそれと顕著に
変つていない。
また例えば燐による通常のドーピングもこの発明の層の
表面粗さを顕著に増大しないことも判つている。これは
普通のドーピングがシリコン被膜の結晶粒の成長を助長
することが認められているため意外なことである。本願
発明者は580℃で被着して通常の燐ドーピングを行つた
シリコン層の結晶質の体積含有率は対応する未ドーピン
グ層のそれより若干高いが、表面特性はどちらも同じで
あることを観測した。成長後の平均粒径が未ドーピング
層のそれより実質的に大きいと考えると、通常の燐ドー
ピングをして焼ならしをした層の表面粗さのピーク・ピ
ーク値σppが50Å未満ということは極めて意外である。
表面粗さを顕著に増大しないことも判つている。これは
普通のドーピングがシリコン被膜の結晶粒の成長を助長
することが認められているため意外なことである。本願
発明者は580℃で被着して通常の燐ドーピングを行つた
シリコン層の結晶質の体積含有率は対応する未ドーピン
グ層のそれより若干高いが、表面特性はどちらも同じで
あることを観測した。成長後の平均粒径が未ドーピング
層のそれより実質的に大きいと考えると、通常の燐ドー
ピングをして焼ならしをした層の表面粗さのピーク・ピ
ーク値σppが50Å未満ということは極めて意外である。
次に例によつてこの発明を説明するが、この発明をこの
説明の細部によつて限定しようとするものではない。各
例において部および％は特記外すべて重量により、温度
はすべて℃で表わす。
説明の細部によつて限定しようとするものではない。各
例において部および％は特記外すべて重量により、温度
はすべて℃で表わす。
例 １ 内径127mmの石英管内の低圧化学蒸着器により(100)シリ
コン基板上に熱成長させた厚さ3000Åの酸化物層の上に
シリコン被膜を被着した。この被膜の厚さは約０．５μ
であつた。被着温度は反応管内において測定した。シリ
コン被着は200cm3／分のシラン気流中において圧力350m
Tor温度560゜570゜、580゜、600゜、620゜で行つた。温
度上昇と共に被膜周辺に向つて被膜厚さが増大するのが
観測されたため、600゜、620゜の被着は圧力120mTorシ
ラン流量50cm3／分で行つたが、これによつて半径方向
の厚さ均一度が向上し、生長速度が約100Å／分に制限
された。次にこのシリコン被膜を窒素雰囲気中において
温度900゜、950゜、1000゜で焼ならしした。
コン基板上に熱成長させた厚さ3000Åの酸化物層の上に
シリコン被膜を被着した。この被膜の厚さは約０．５μ
であつた。被着温度は反応管内において測定した。シリ
コン被着は200cm3／分のシラン気流中において圧力350m
Tor温度560゜570゜、580゜、600゜、620゜で行つた。温
度上昇と共に被膜周辺に向つて被膜厚さが増大するのが
観測されたため、600゜、620゜の被着は圧力120mTorシ
ラン流量50cm3／分で行つたが、これによつて半径方向
の厚さ均一度が向上し、生長速度が約100Å／分に制限
された。次にこのシリコン被膜を窒素雰囲気中において
温度900゜、950゜、1000゜で焼ならしした。
この被膜を成長後と焼ならし後の両方についてラーマン
法、弾性光散乱法、吸光法、紫外線反射率法、Ｘ線回折
法、導電度法、走査型電子顕微鏡法および透過型電子顕
微鏡法により試験した。
法、弾性光散乱法、吸光法、紫外線反射率法、Ｘ線回折
法、導電度法、走査型電子顕微鏡法および透過型電子顕
微鏡法により試験した。
通常のラーマン法を用いて、560゜〜580゜で生長したシ
リコン被膜は完全な無定形であるが、600゜〜620゜で成
長したものは急に結晶度が上昇していることが判つた。
またＸ線回折と透過型電子顕微鏡により、560゜で被着
した被膜は完全に無定形であるが、580゜で被着したも
のは無定形の母材中に微細結晶が混在し、600゜および6
20゜で被着したものは完全に結晶質であることを確認し
た。何れの場合にも焼ならししたものは完全に結晶質で
あつた。
リコン被膜は完全な無定形であるが、600゜〜620゜で成
長したものは急に結晶度が上昇していることが判つた。
またＸ線回折と透過型電子顕微鏡により、560゜で被着
した被膜は完全に無定形であるが、580゜で被着したも
のは無定形の母材中に微細結晶が混在し、600゜および6
20゜で被着したものは完全に結晶質であることを確認し
た。何れの場合にも焼ならししたものは完全に結晶質で
あつた。
焼きならし温度による各被膜の差はどの方法を用いても
顕著に見えなかつたが、ラーマン法の線幅と吸光法によ
ると、低温度（560〜580℃）で形成された被膜の方が全
部単結晶シリコンに著しく近く、高温度で被着したもの
は部分的に結晶度でよかつたり悪かつたりすることが判
つた。この結晶度の悪い部分はその被膜の体積の約25％
に達した。また透過型電子顕微鏡およびＸ線解析によつ
て低温度で形成した被膜の結晶粒径は焼ならし中に実質
的に増大するが、高温度で成長したものは極めて僅かし
か増大しないことが判つた。弾性光散乱法はラーマン散
乱法の結果に一致した。
顕著に見えなかつたが、ラーマン法の線幅と吸光法によ
ると、低温度（560〜580℃）で形成された被膜の方が全
部単結晶シリコンに著しく近く、高温度で被着したもの
は部分的に結晶度でよかつたり悪かつたりすることが判
つた。この結晶度の悪い部分はその被膜の体積の約25％
に達した。また透過型電子顕微鏡およびＸ線解析によつ
て低温度で形成した被膜の結晶粒径は焼ならし中に実質
的に増大するが、高温度で成長したものは極めて僅かし
か増大しないことが判つた。弾性光散乱法はラーマン散
乱法の結果に一致した。
焼ならし前のシリコン被膜の表面粗さを電子顕微鏡と前
記カニングハム等の論文記載の技法を用いた光学スペク
トル法により検査した。表面プラズマの励起によつて反
射の損失が増大するが、これは干渉測定法により得られ
たσ値により直接較正することができる。560゜、620゜
で被着した被膜の場合、厚さ1000Åの銀層からのλ＝35
00Åの反射率Ｒはそれぞれ0.836と0.444であつた。これ
は620゜において多結晶状態で生長した被膜の反射率の
低下を明示している。カニングハム等の較正を用いる
と、これらの測定値は560゜被膜の実効粗さσ＜15Åお
よび620゜被膜のσ＝51に相関する。
記カニングハム等の論文記載の技法を用いた光学スペク
トル法により検査した。表面プラズマの励起によつて反
射の損失が増大するが、これは干渉測定法により得られ
たσ値により直接較正することができる。560゜、620゜
で被着した被膜の場合、厚さ1000Åの銀層からのλ＝35
00Åの反射率Ｒはそれぞれ0.836と0.444であつた。これ
は620゜において多結晶状態で生長した被膜の反射率の
低下を明示している。カニングハム等の較正を用いる
と、これらの測定値は560゜被膜の実効粗さσ＜15Åお
よび620゜被膜のσ＝51に相関する。
透過型電子顕微鏡観測は570゜と620゜で生長した被膜に
厚さ10〜20Åの白金層を45゜方向から蒸着したものにつ
いて行つた。表面粗さのピーク・ピーク値σppを計算し
たところ、570゜被膜のとき50Å未満、620゜被膜のとき
約200〜300Åであつた。σppは実効粗さσの数倍である
から、これらの値と光学的測定で計算された粗さ値の相
関はよい。表面の被膜が読みに影響するか否かを決める
ため、材料表面を走査型電子顕微鏡で観測したところ、
透過型電子顕微鏡と場合と同じ水平方向寸法が得られ
た。この透過型と走査型との電子顕微鏡観測から、意外
にも焼ならしによる表面粗さの増大はどの被膜にも生じ
ないことが判つた。
厚さ10〜20Åの白金層を45゜方向から蒸着したものにつ
いて行つた。表面粗さのピーク・ピーク値σppを計算し
たところ、570゜被膜のとき50Å未満、620゜被膜のとき
約200〜300Åであつた。σppは実効粗さσの数倍である
から、これらの値と光学的測定で計算された粗さ値の相
関はよい。表面の被膜が読みに影響するか否かを決める
ため、材料表面を走査型電子顕微鏡で観測したところ、
透過型電子顕微鏡と場合と同じ水平方向寸法が得られ
た。この透過型と走査型との電子顕微鏡観測から、意外
にも焼ならしによる表面粗さの増大はどの被膜にも生じ
ないことが判つた。
被膜の導電度は50mVの試験電圧で行つた。測定は各温度
につき各別の２つの被膜から試料をとつて成長後と焼な
らし後に行つた。560゜、570゜および580゜で生長させ
て焼ならしした被膜の導電度は５×10-7〜１．９×10-6
（Ωcm）-1であつた。600゜と620゜で被着して焼ならし
した被膜の一方の群からの試料はそれより低温度で生長
させた被膜より導電度の幅が狭かつたが他方の群の導電
度の幅は極めて大きかつた。従つて被着温度600゜と620
゜では材料特性の再現性よく被膜を作ることが極めて困
難と思われる。この結果は上述の他の試験によつて支持
された。
につき各別の２つの被膜から試料をとつて成長後と焼な
らし後に行つた。560゜、570゜および580゜で生長させ
て焼ならしした被膜の導電度は５×10-7〜１．９×10-6
（Ωcm）-1であつた。600゜と620゜で被着して焼ならし
した被膜の一方の群からの試料はそれより低温度で生長
させた被膜より導電度の幅が狭かつたが他方の群の導電
度の幅は極めて大きかつた。従つて被着温度600゜と620
゜では材料特性の再現性よく被膜を作ることが極めて困
難と思われる。この結果は上述の他の試験によつて支持
された。
例 ２ 例１と同様にして同じ５種類の温度で被膜を被着した。
この被膜はシラン蒸着ガスに窒素で希釈した１％ホスフ
インを用いてPH3／SiH4流量比８×10-4でホスフインを
添加することにより普通通り燐をドープした。ホスフイ
ンの成長速度と半径方向の均一度に対する無影響を補償
するため、被着圧力を500ｍTor に上げ、SiH4流量を300
cm3／分に上げた。この被膜ならしし、例１と同様の特
性測定を行つた。
この被膜はシラン蒸着ガスに窒素で希釈した１％ホスフ
インを用いてPH3／SiH4流量比８×10-4でホスフインを
添加することにより普通通り燐をドープした。ホスフイ
ンの成長速度と半径方向の均一度に対する無影響を補償
するため、被着圧力を500ｍTor に上げ、SiH4流量を300
cm3／分に上げた。この被膜ならしし、例１と同様の特
性測定を行つた。
通常のラーマン法を用いて、例１の未ドープ被膜に比し
てドープ済被膜は結晶質の体積含有率が若干高く、無定
形から結晶質への遷移領域が低いことが判つた。580゜
で被着したドープ済被膜は無定形と結品質との混合物で
あつたが、600゜被着のものは全部結晶質であつた。こ
れについてはＸ線回折と透過型電子顕微観測でも同じ結
果が得られた。
てドープ済被膜は結晶質の体積含有率が若干高く、無定
形から結晶質への遷移領域が低いことが判つた。580゜
で被着したドープ済被膜は無定形と結品質との混合物で
あつたが、600゜被着のものは全部結晶質であつた。こ
れについてはＸ線回折と透過型電子顕微観測でも同じ結
果が得られた。
580゜またはそれ以下で成長した通常の燐ドープ済被膜
の平均粒径は、未ドープ被膜の60〜120Åに対して約200
〜1000Åであつた。また例１の未ドープ被膜とは対照的
に、被着温度に関係なくすべての被膜の結晶粒径が焼な
らしによつて著しく増大した。
の平均粒径は、未ドープ被膜の60〜120Åに対して約200
〜1000Åであつた。また例１の未ドープ被膜とは対照的
に、被着温度に関係なくすべての被膜の結晶粒径が焼な
らしによつて著しく増大した。
焼ならし後の被膜を装置の応用における重要な条件であ
る歪と格子変形についてラーマン散乱の試験をして、ド
ープ済被膜は例１の低温成長のものより若干歪が多い
が、600゜被着の場合はドーピングによつて例１で観測
された結晶性の悪さが若干よくなることが判つた。
る歪と格子変形についてラーマン散乱の試験をして、ド
ープ済被膜は例１の低温成長のものより若干歪が多い
が、600゜被着の場合はドーピングによつて例１で観測
された結晶性の悪さが若干よくなることが判つた。
このラーマン散乱試験の結果は弾性光散乱試験によつて
も成長後と焼ならし後について確認された。ドープ済被
膜の最良の構造は570゜以下の被着温度で得られるが、5
80゜〜620゜の温度でも若干品質は劣るが用途によつて
は充分適当な被膜が得られること、また620゜を超える
と被膜品質が許容できなくなることが判つた。
も成長後と焼ならし後について確認された。ドープ済被
膜の最良の構造は570゜以下の被着温度で得られるが、5
80゜〜620゜の温度でも若干品質は劣るが用途によつて
は充分適当な被膜が得られること、また620゜を超える
と被膜品質が許容できなくなることが判つた。
表面粗さ測定では、580゜以下の被着温度では例１の未
ドープ被膜と同様に約15Åとσ値しか得られないことが
判つた。しかし例１の被膜と異なり、620゜成長の通常
の焼ドープ被膜でもその表面粗さは30Å未満で、用途に
よつては許容可能であつた。これは透過型電子顕微鏡観
測の結果ともよく一致した。特に驚異的なことは、粒径
が未ドープ被膜より著しく大きいと考えられていたドー
プ済被膜に50Å未満のσpp値が観測されたことである。
ドープ被膜と同様に約15Åとσ値しか得られないことが
判つた。しかし例１の被膜と異なり、620゜成長の通常
の焼ドープ被膜でもその表面粗さは30Å未満で、用途に
よつては許容可能であつた。これは透過型電子顕微鏡観
測の結果ともよく一致した。特に驚異的なことは、粒径
が未ドープ被膜より著しく大きいと考えられていたドー
プ済被膜に50Å未満のσpp値が観測されたことである。
例１と同様にして被膜の導電度を測定した。遷移被着温
度は580゜で、これ以下で成長した被膜は無定形で低導
電度すなわち１×10-2（Ω-cm）-1であるが、580゜以上
で成長した被膜は結晶質で１×103 （Ω-cm）-1の高導
電度を有する。焼ならしした被膜はすべてこの高導電度
を持ち、この値は厚さ０．５μの被膜の平均面抵抗20Ω
／□に相当する。
度は580゜で、これ以下で成長した被膜は無定形で低導
電度すなわち１×10-2（Ω-cm）-1であるが、580゜以上
で成長した被膜は結晶質で１×103 （Ω-cm）-1の高導
電度を有する。焼ならしした被膜はすべてこの高導電度
を持ち、この値は厚さ０．５μの被膜の平均面抵抗20Ω
／□に相当する。
第１図は複数個の多結晶シリコン層を含む相互接続装置
の断面図、第２図は焼ならし後の多結晶シリコン層の被
着温度に対する実効表面粗さの変化を示す図表である。 21、24……多結晶シリコン層、22、23……２酸化シリコ
ン層、25……誘電被覆。
の断面図、第２図は焼ならし後の多結晶シリコン層の被
着温度に対する実効表面粗さの変化を示す図表である。 21、24……多結晶シリコン層、22、23……２酸化シリコ
ン層、25……誘電被覆。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リ−ゼロツテ・クラウスバウア スイス国ツエ・ハ−8954ゲロルツビル・オ −ベレ・ラツテンシユトラ−セ５ (72)発明者 エドガ・フエリクス・シユタイクマイヤ スイス国ツエ・ハ−8908ヘデインゲン・ピ ラツスシユトラ−セ６ (56)参考文献 特開 昭50−23584（ＪＰ，Ａ) 「固体物理」Ｖｏｌ．15，Ｎｏ．７, 1980，Ｐ．446〜447 第40回応用物理学会学術講演会（1979年 秋季）論文集，第316頁，30ａ−Ｓ−10
Claims (5)
- 【請求項１】基板上にシリコンの層を被着する段階と、
この層を焼きならしする段階と、この上に適当材料の１
つ以上の層を追加形成する段階とを含む半導体装置の製
造法において、 上記シリコンの層を低圧化学蒸着法により約５６０〜５
８０℃の温度でシリコン含有蒸気から無定形状態で被着
し、次いで、この層を約８５０〜１０００℃の温度で焼
きならしにより多結晶状態に変換して、この層が約２０
Åを越えない自乗平均粗さの平方根を持つようにしたこ
とを特徴とする半導体装置の製造法。 - 【請求項２】上記シリコンの層の自乗平均粗さの平方根
を約１５Åとした特許請求の範囲第１項記載の製造法。 - 【請求項３】上記蒸気がシランである特許請求の範囲第
１項記載の製造法。 - 【請求項４】上記シリコンの層がドープされており、上
記シリコン含有蒸気がその中に適当なドーパントを含ん
でいる特許請求の範囲第１項記載の製造法。 - 【請求項５】上記ドーパントがホスフィンである特許請
求の範囲第４項記載の製造法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44137182A | 1982-11-12 | 1982-11-12 | |
| US441371 | 2003-05-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59100561A JPS59100561A (ja) | 1984-06-09 |
| JPH0652715B2 true JPH0652715B2 (ja) | 1994-07-06 |
Family
ID=23752618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213176A Expired - Fee Related JPH0652715B2 (ja) | 1982-11-12 | 1983-11-11 | 半導体装置の製造法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0652715B2 (ja) |
| DE (1) | DE3340584A1 (ja) |
| FR (1) | FR2536210B1 (ja) |
| GB (1) | GB2130009B (ja) |
| IT (1) | IT1171797B (ja) |
| SE (1) | SE500463C2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504521A (en) * | 1984-03-22 | 1985-03-12 | Rca Corporation | LPCVD Deposition of tantalum silicide |
| GB8504725D0 (en) * | 1985-02-23 | 1985-03-27 | Standard Telephones Cables Ltd | Integrated circuits |
| US4789883A (en) * | 1985-12-17 | 1988-12-06 | Advanced Micro Devices, Inc. | Integrated circuit structure having gate electrode and underlying oxide and method of making same |
| DE3670403D1 (de) * | 1986-07-18 | 1990-05-17 | Nippon Denso Co | Verfahren zur herstellung einer nichtfluechtigen halbleiterspeicheranordnung mit moeglichkeit zum einschreiben und loeschen. |
| GB2204066A (en) * | 1987-04-06 | 1988-11-02 | Philips Electronic Associated | A method for manufacturing a semiconductor device having a layered structure |
| JP2690917B2 (ja) * | 1987-12-07 | 1997-12-17 | 株式会社日立製作所 | 薄膜形成方法及び半導体装置の製造方法 |
| FR2627012B1 (fr) * | 1988-02-10 | 1990-06-01 | France Etat | Procede de depot d'une couche polycristalline a gros grains, couche obtenue et transistor pourvu d'une telle couche |
| EP0429885B1 (en) * | 1989-12-01 | 1997-06-04 | Texas Instruments Incorporated | Method of in-situ doping of deposited silicon |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP2508948B2 (ja) * | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2290908B (en) * | 1991-09-07 | 1996-05-01 | Samsung Electronics Co Ltd | Semiconductor memory device |
| KR960026821A (ko) * | 1994-12-20 | 1996-07-22 | 김주용 | 캐패시터 제조방법 |
| WO1996039718A1 (fr) * | 1995-06-06 | 1996-12-12 | Asahi Kasei Microsystems Co., Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
| US5733641A (en) * | 1996-05-31 | 1998-03-31 | Xerox Corporation | Buffered substrate for semiconductor devices |
| US6970644B2 (en) | 2000-12-21 | 2005-11-29 | Mattson Technology, Inc. | Heating configuration for use in thermal processing chambers |
| US7015422B2 (en) | 2000-12-21 | 2006-03-21 | Mattson Technology, Inc. | System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558815B2 (ja) * | 1973-06-29 | 1980-03-06 | ||
| DE2536174C3 (de) * | 1975-08-13 | 1983-11-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen von polykristallinen Siliciumschichten für Halbleiterbauelemente |
| JPS5249782A (en) * | 1975-10-20 | 1977-04-21 | Fujitsu Ltd | Process for production of semiconductor device |
| US4179528A (en) * | 1977-05-18 | 1979-12-18 | Eastman Kodak Company | Method of making silicon device with uniformly thick polysilicon |
| FR2394173A1 (fr) * | 1977-06-06 | 1979-01-05 | Thomson Csf | Procede de fabrication de dispositifs electroniques qui comportent une couche mince de silicium amorphe et dispositif electronique obtenu par un tel procede |
| JPS5423386A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5617083A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor device and its manufacture |
| US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
-
1983
- 1983-11-03 GB GB08329381A patent/GB2130009B/en not_active Expired
- 1983-11-04 SE SE8306070A patent/SE500463C2/sv not_active IP Right Cessation
- 1983-11-10 DE DE19833340584 patent/DE3340584A1/de active Granted
- 1983-11-10 FR FR8317929A patent/FR2536210B1/fr not_active Expired
- 1983-11-11 JP JP58213176A patent/JPH0652715B2/ja not_active Expired - Fee Related
- 1983-11-11 IT IT23690/83A patent/IT1171797B/it active
Non-Patent Citations (2)
| Title |
|---|
| 「固体物理」Ｖｏｌ．１５，Ｎｏ．７，１９８０，Ｐ．４４６〜４４７ |
| 第４０回応用物理学会学術講演会（１９７９年秋季）論文集，第３１６頁，３０ａ−Ｓ−１０ |
Also Published As
| Publication number | Publication date |
|---|---|
| SE500463C2 (sv) | 1994-06-27 |
| GB8329381D0 (en) | 1983-12-07 |
| DE3340584A1 (de) | 1984-05-17 |
| SE8306070L (sv) | 1984-05-13 |
| DE3340584C2 (ja) | 1993-02-11 |
| JPS59100561A (ja) | 1984-06-09 |
| GB2130009A (en) | 1984-05-23 |
| FR2536210A1 (fr) | 1984-05-18 |
| IT1171797B (it) | 1987-06-10 |
| FR2536210B1 (fr) | 1986-03-28 |
| GB2130009B (en) | 1986-04-03 |
| SE8306070D0 (sv) | 1983-11-04 |
| IT8323690A0 (it) | 1983-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0652715B2 (ja) | 半導体装置の製造法 | |
| Sakuma et al. | Barrier layers for realization of high capacitance density in SrTiO3 thin‐film capacitor on silicon | |
| Harbeke et al. | Growth and physical properties of LPCVD polycrystalline silicon films | |
| US4851370A (en) | Fabricating a semiconductor device with low defect density oxide | |
| US4996081A (en) | Method of forming multiple nitride coating on silicon | |
| KR100297210B1 (ko) | 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어 | |
| Kotecki et al. | (Ba, Sr) TiO 3 dielectrics for future stacked-capacitor DRAM | |
| US7103484B1 (en) | Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films | |
| Nishioka et al. | Dielectric Characteristics of Double Layer Structure of Extremely Thin Ta2 O 5/SiO2 on Si | |
| US5153701A (en) | Semiconductor device with low defect density oxide | |
| US6323057B1 (en) | Method of producing a thin-film capacitor | |
| Faraone et al. | Characterization of thermally oxidized n+ polycrystalline silicon | |
| JP4003846B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| US6613677B1 (en) | Long range ordered semiconductor interface phase and oxides | |
| Hitchens et al. | Tantalum Oxide Thin Films for Dielectric Applications by Low‐Pressure Chemical Vapor Deposition: Physical and Electrical Properties | |
| JP3491237B2 (ja) | 半導体装置の積層導電膜構造 | |
| Nakamura et al. | Stress and density effects on infrared absorption spectra of silicate glass films | |
| Fukumoto et al. | Electrical characteristics of metal‐insulator‐semiconductor diodes with ZrO2/SiO2 dielectric films | |
| KR20040053117A (ko) | ｐ―ＦＥＴ용의 고온 처리에 적합한 금속 게이트 전극 및그 제조 방법 | |
| Kamins et al. | Structure of LPCVD tungsten films for IC applications | |
| Gao et al. | Band gap energy of SrTiO 3 thin film prepared by the liquid phase deposition method | |
| US5966624A (en) | Method of manufacturing a semiconductor structure having a crystalline layer | |
| Kung et al. | Infrared Reflectivity and Free Carrier Absorption of Si‐Doped, N‐Type GaAs | |
| Daliev et al. | On the properties of the Si-SiO2 transition layer in multilayer silicon structures | |
| Chao et al. | Multiple‐Angle Incident Ellipsometry Measurement on Low Pressure Chemical Vapor Deposited Amorphous Silicon and Polysilicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |