FR2536210A1 - Couches en silicium polycristallin pour dispositifs a semi-conducteurs et procede de formation d'un dispositif a semi-conducteurs - Google Patents
Couches en silicium polycristallin pour dispositifs a semi-conducteurs et procede de formation d'un dispositif a semi-conducteurs Download PDFInfo
- Publication number
- FR2536210A1 FR2536210A1 FR8317929A FR8317929A FR2536210A1 FR 2536210 A1 FR2536210 A1 FR 2536210A1 FR 8317929 A FR8317929 A FR 8317929A FR 8317929 A FR8317929 A FR 8317929A FR 2536210 A1 FR2536210 A1 FR 2536210A1
- Authority
- FR
- France
- Prior art keywords
- layers
- silicon
- layer
- vapor
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
Abstract
L'INVENTION CONCERNE UN DISPOSITIF A SEMI-CONDUCTEURS CONTENANT UNE OU PLUSIEURS COUCHES DE SILICIUM POLYCRISTALLIN. SELON L'INVENTION, LES COUCHES21, 24 DE SILICIUM POLYCRISTALLIN ONT UNE MOYENNE QUADRATIQUE DE RUGOSITE DE SURFACE NE DEPASSANT PAS ENVIRON 2NM. L'INVENTION S'APPLIQUE NOTAMMENT AUX SEMI-CONDUCTEURS.
Description
25362 00
La présente invention se rapporte à des couches en silicium polycristallin dans des dispositifs et
structures à semi-conducteurs, en particulier des dispo-
sitifs et structures à circuit intégré.
La présence d'une ou plusieurs couches polycristal- lines dans des dispositfs à semi-conducteurs, en particulier des structures de circuit intégré est connue Comme la conception de tels dispositifs est devenue de plus en plus petite et de plus en plus complexe, il y a eu une augmentation correspondante de structures verticales de couches multiples de divers matériaux De tels dispositifs contiennent souvent un certain nombre de couches de silicium polycristallin qui, en totalité ou partiellement, peuvent être pourvues de motifs, dopées de divers matériaux, oxydées pour former une couche de recouvrement en bioxyde
de silicium ou analogue.
Tandis que les conditions de conception des structures
et dispositifs à semi-conducteurs deviennent de plus en plus sé-
vères, il est nécessaire que les couches individuelles soient de plus en plus minces, qu'elles aient des propriétés plus uniformes et qu'elles soient plus régulières Quand une couche d'un matériau diélectrique, comme du bioxyde de silicium, est mise en sandwich entre deux couches conductrices, dont une ou les deux est en silicium polycristallin ayant des surfaces rugueuses, un champ électrique appliqué à la structure peut se localiser et se concentrer sur les aspérités de surface des couches conductrices, créant des champs électriques bien plus forts et rompant la couche diélectrique adjacente Ce qui est plus important, on a pu démontrer qu'il était plus facile au courant de passer d'une couche conductrice à la suivante à travers une couche diélectrique intermédiaire à une "bosse" ou aspérité de surface dans l'une Oules deux couches conductrices Sur une certaine période de temps, ces phénomènes provoqueront une rupture diélectrique Ainsi, il est souhaitable que la couche de silicium polycristallin soit aussi lisse que possible. En plus des conditions très sévères concernant l'égalité de surface, les couches en silicium polycristallin dans des dispositifs complexes en circuit intégré, doivent subir peu de contraintes, avoir une bonne perfection cristalline dans les grains individuels et avoir une régularité de surface et une homogénéité de la structure du grain appropriées à la lithographie précise du motif qui est nécessaire pour la fabrication
des circuits intrégrés.
On connaît la croissance du silicium à l'état amorphe ou amorphe/polycristallin On sait de même qu'un recuit de telles pellicules entre environ 850 et 10000 C les convertira à l'état polycristallin Cependant, conventionnellement, les couches polycristallines formées dans la fabrication des dispositifs à semi-conducteurs sont formées à l état polycristallin Cela est dû au fait que les couches de silicium peuvent se former à l'état polycristallin en un temps considérablement plus court qu'à l'état amorphe et les couches formées amorphesont considérées, par certains experts, comme étant comparativement instables De plus, les conditions pour de tels dispositifs étaient tellesdans le passé, que les couches formées à l'état polycristallin étaient acceptables, Cependant, les couches de silicium formées à l'état polycristallin ne pourront pas, en toute probabilité, répondre aux conditions de minceur et de
régularité de surface pour les dispositifs à semi-
conducteurs complexes multicouches du futur.
On a trouvé selon l'invention que des dispositifs
à semi-conducteurs complexes multicouches étaient consi-
dérablement améliorés en y formant les couches en silicium
à l'état amorphe avec recuit à l'état polycristallin.
Des dispositifs à semi-conducteurs et autres dispositifs électroniques complexes multicouches contenant une ou plusieurs couches de silicium polycristallin sont améliorés en donnant à de telles couches une régularité
de surface, une perfection cristalline et une microhomo-
gênéité qui sont exceptionnelles, en les faisant croître à l'état amwrpheavec recuit pour les convertir à l'état polycristallin De façon surprenante, la régularité exceptionnelle de surface est conservée dans la couche polycristalline. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels: la figure 1 est une vue en coupe transversale d'un dispositif d'interconnexion contenant un certain nombre de couches en silicium polycristallin; et la figure 2 est un graphique de la moyenne quadratique de la rigosité de surface de pellicules en silicium polycristallin recuit, sur l'axe des ordonnées, en fonction de la température de dépot, sur l'axe des abscisses. La présente invention se rapporte à des dispositifs à semi-conducteurs ou autres dispositifs électroniques qui contiennent une ou plusieurs couches de silicium
polycristallin De tels dispositifs ou structures-
contiennent couramment ou font partie d'un circuit électronique Des exemples de tels dispositifs comprennent
des portes MOS (métal oxyde semi-conducteur), des inter-
connexion, des résistances de charge, des condensateurs en silicium polycristallin double et de nombreux dispositifs trouvés dans la technologie des circuits intégrés de haute densité Dans le cas présent, le therme "Dispositif"
comprendra des structures ou ensembles à semi-conducteurs.
En général, cette invention s'applique à tout dispositif électronique nécessitant une ou plusieurs couches de silicium polycristallin, comme celui illustré sur la figure 1 Bien que la présente invention améliore une seule couche du silicium polycristallin à la surface d'un dispositif, ses avantages inattendus sont princi- palement réalisés avec une ou plusieurs couches internes dans une structure multicouche Sur la figure 1, un dispositif d'interconnexion, par exemple entre deux transistors (non représentés), est illustré Le dispositif d'interconnexion à deux portes
21 qui font partie-d'un premier niveau du silicium poly-
cristallin Les oxydes de porte 22 et l'oxyde de champ-:23 sont du bioxyde de silicium Une seconde couche 24 en silicium polycristallin sert de connecteur entre les transistors La structure est couverte d'un matériau
diélectrique approprié 25.
Selon l'invention, les couches de silicium polycristallin sont formées à l'état amorphe sur tout substrat conventionnel contenu dans des dispositifs électroniques, comme du saphir, du verre, du bioxyde de silicium et analogues La méthode préférée de dépôt des couches de silicium selon l'invention est un dépôt de vapeur chimique à basse pression (LPCVD) Dans le cadre de la présente invention, le therme amorphe signifie une couche de silicium tirée, par exemple, par LPCVD à une température comprise entre environ 560 et 5800 C. De telles couches seront totalement amorphes si elles sont mesurées par Raman, totalement amorphes en dessous mais légèrement cristalline à 5800 C en les étudiant aux rayons X, et totalement amorx Fes, avec des cristallites noyés ayant une dimension moyenne du grain entre environ 6 et nm si on les étudie par microscopie électronique de transmission (TEM) La nature exacte de la couche de silicium peut varier quelque peu pour une température donnée selon des facteurs tels que l'agencement du substrat dans le réacteur, les dimensions géométriques du réacteur
lui-même, l'emplacement exact et la tolérance du thermo-
couple et analogues.
Au contraire, on a démontré, par des méthodes conventionnelles, que les couches déposées par LPCVD en conditions semblables, mais à des températures de 600 à 620 C étaient totalement cristallines et avaient des dimensions moyennes du grain de 30 nm ou plus De plus, un recuit de telles couches produit un silicium polycristallin à
un état fortement perturbé composé d'un matériau partiel-
lement bien et partiellement mal cristallisé Le matériau mal cristallisé, qui peut atteindre 25 % en poids de telles couches, peut les rendre tout à fait non souhaitables pour des applications de dispositif, car elles peuvent avoir des structures à fortes contraintes pouvant conduire à des
défauts du dispositif.
Les présentes couches de silicium polycristallin sont de préférence déposées par techniqoes conventionnelles de LPCVD à partir d'une vapeur contenant du silicium, comme du silane, à 560-580 o C, en utilisant un appareil conventionnel Des couches dopées in-situ sont préparées par exemple par mélange d'un dopant approprié comme de la phosphine avec la vapeur contenant du silicium Tandis que les techniques de LPCVD utilisant le silane comme vapeur contenant du silicium sont préférées selon l'invention, d'autres méthodologies et matériaux reconnus produisant
un résultat semblable peuvent également être utilisés.
Les couches sont recuites à 850-1000 'C, de préférence dans une atmosphère d'azote contenant 0,5 % en volume d'oxygène, Le faible pourcentage d'oxygène présente est particulièrement important avec des couches dopées in-situ par du phosphore parce que cela forme une couche très mince d'oxyde à la surface du silicium
dopé qui empêche ladiffusion, vers l'extérieur, du phosphore.
Cette couche mince d'oxyde est retirée de la surface du silicium polycristallin après recuit et avant processus subséquents, comme la formationdu motif sur la couche de silicium.
2536210.
Les dispositifs à semi-conducteurs sont améliorés de manière significative selon l'invention, parce que le dépôt des couches de silicium polycristallin à l'état amorphe a pour résultat une formation considérablement améliorée du grain lors du recuit Les couches ont une contrainte moindre et une plus forte perfection que des couches tirées à l'état polycristallin Les couches ont une régularité de surfaceexceptionnelle qui forme des interfaces considérablement améliorées entre des couches adjacentes et par conséquent un potentiel réduit de rupture diélectrique Les présentes pellicules ont une très bonne microhomogénéité etpar ccaséquent peuvent être très précisément définies lithographiquement Il est inattendu que ces propriétés avantageuses soient maintenues dans les présentes pellicules après conversion à l'état polycristallin, même si le recuit produit une augmentation significative de la dimension du grain interne, par exemple
jusqu'à une dimension moyenne d'environ 80 nm.
La rugosité de surface des pellicules de silicium polycristallin tel que déposé et recuit peut être caractérisée par spectroscopie optique et microscopie électronique Dans la méthode optique, une pellicule mince d'argent ayant par exemple 70 à 100 nm d'épaisseur, est évaporée à la surface et la différence de réflectivité est déterminée en utilisant la méthodologie décrite par Cunningham et Braundmeier, Jr dans Phys Rev B 14,
479 ( 1976).
Selon cette invention, la moyenne quadratique de la rugosité, d, d'une pellicule de silicium tirée par techniques de LPCVD à partir de silane à 5600 C ne représente pas plus d'environ 2 nm; tandis que la moyenne quadratique de la rugosité pour une pellicule tirée de la même façon à 620 'C est usuellement d'au moins 5 nm La figure 2 est un graphique des valeurs de moyenne quadratique de rugosité de pellicules en polysilicium recuites à 900-1000 o C en fonction de la température de dépôt Il est clair, sur le graphique, que des valeurs de(b d'environ 2 nm ou moins -" 1, et usuellement d'environ 1,5 nm ou moins ne peuvent être obtenues que par des techniques de LPCVD à des températures
de dépôt de 5800 C et moins.
Ainsi, et contrairement à ce qui a été indiqué dans la littérature, que par exemple Kamins, Jo Electrochem Sec 127, p 686 ( 1980), le dépôt de silicium aux états amorphe ou amorphe/cristallin ne doit pas éviter dans la fabrication de dispositifs à semi-conducteurs Au contraire, on a trouvé
que des dispositifs à semi-conducteurs complexes et multi-
couches pouvaient être sensiblement améliorés par croissance
des couches de silicium à l'état amorphe du fait de la régu-
larité de surface exceptionnelle, du manque de contrainte et
de la microhomogénéité de telles couches.
Le fait que les présentes couches conservent leurs carac-
téristiques avantageuses par recuit, est inattendu, parce que le recuit augmente la dimension du grain On a observé que les
présentes couches avaient une dimension moyenne du grain d'en-
viron 80 nm après recuit, tandis que celles formées à hautes températures ont une dimension moyenne du grain entre 20 et 40 nm Le fait que les présentes couches conservent de façon
inattendue la régularité de surface par le recuit est ample-
ment montré par les résultats représentés sur la figure 2, qui sont pour des couches recuites et qui ne diffèrent pas de façon appréciable des résultats d'une détermination semblable
faite avec les couches telles que tirées.
On a de plus trouvé que le dopage Conventionnel in-situ, avec par exemple du phosphore, n'augmentait pas de manière appréciable la rugosité de surface des présentes couches Cela est inattendu parce que l'on a reconnu que le dopage in-situ avec du phosphore améliorait la croissance du grain dans les pellicules du silicium On a observé que, bien que la fraction volumique des cristallites soit quelque peuplus élevée pour une couche de silicium dopée au phosphore in-situ déposée à 5800 C
que pour une couche non dopée correspondante, les caractéris-
tiques de surface des deux couches étaient les mêmes La décou-
verte de valeurs de rugosité de surface crête à crête, i ppplus faibles que 5 nm pour une couche recuite et dopée au phosphore in-situ, est tout à fait inattendue si l'on considère que la dimension moyenne du grain tel que tiré est sensiblement plus importante que celle de
la couche non dopée.
Les exemples qui suivent illustrent mieux l'invention, mais on comprendra que l'invention n'est en aucune façon destinée à être limitée aux détails qui y sont décrits Dans les exemplesg toutes les parties et les pourcentages sont sur une base pondérale et toutes les températures sont en degrés Celsiusg à moins que cela
ne soit indiqué autrement.
EXEMPLE 1.
Le dépôt de pellicules de silicium sur des couches d'oxyde de 300 nm d'épaisseur, tirées thermiquement sur des substrats en silicium ( 100), a été effectué dans un réacteur de LPCVD dans un tube en quartz d'un diamètre interne de 127 mm L'épaisseur de la pellicule était typiquement de 0,5 -4 e La température de dépôt a été mesurée à l'intérieur du tube de réaction Des dépôts de silicium ont été effectués à des températures de 5600, 570, 580 , 6000 et 6200 à 46,6 N/m, avec un écoulement de 200 cm /mn de silane Par suite-d'une augmentation observée de l'épaisseur de la pellicule vers le pourtour de la pellicule avec l'augmentation de la température, les dépôts à 600 et 6200 ont été effectués à une pression
2 3
de 16 N/m et à 50 cm /mn de silane Cela a amélioré l'uniformité d'épaisseurradiale et a limité le tau X de croissance à environ 10 nm/mn Les pellicules en silicium ont alors été thermiquement recuites dans une atmosphère d'azote à des températures de 9000 C, 950 et 1000 C. Les pellicules ont été caractérisées à la fois telles que tirées et recuites par Raman et dispersion élastique de lumière, absorption optique, réflectivité des rayons ultraviolets, diffraction des rayons X, conductivité électrique, microscopie électronique de balayage (SEM)
et microscopique électronique de transmission (TEM).
En utilisant les techniques conventionnelles de Raman, on a trouvé que les pellicules de silicium tirées à 560-580 'C étaient totalement amorphes tandis que celles tirées à 600-6200 C avaient une cristallinitéforte- ment croissante Les analyses de diffraction des rayons X et de TEM ont confirmé que les pellicules déposées à 5600 C étaient totalement amorphes tandis que celles déposées à 580 'C avaient de petits cristallites noyés dans la matrice amrrphe et celles déposées à 600 et 6200 C étaient totalement cristallines' Le matériau recuit s'est
révélé être totalementcristallin dans tous les cas.
Aucune des méthodes n'a montré une différence àppréciable des pellicules recuites aux diverses températures Cependant, comme on peut le juger par la largeur de la ligne de Raman et l'absorption optique, les pellicules formées au plus basses températures ( 560 à 5800 C) étaient considérablement plus proches du silicium monocristallin en vrac que celles déposées aux températures supérieures qui étaient composées du matériau partiellement bien et partiellement mal cristallisé Le matériau mal cristallisé formait jusqu'à environ 25 % en volume de ces pellicules Une analyse par TEM et aux rayons X a montré que la dimension du grain de la pellicule formée à de basses températures augmentait sensiblement pendant le recuit, tandis que cette croissance à de hautes températures a très peu augmenté Les résultats de dispersion élastique de la lumière sont en accord avec
les résultats de la dispersion de Raman.
Larugosité de surface des pellicules en silicium avant recuit a été recherchée par microscopie électronique et spectroscopie optique en utilisant la technique décrite par Cunningham et Braundmeier L'excitation des plasmons de surface amplifie la perte de réflexion qui pourrait être directement calibrée en terme de valeurs de d obtenues par des méthodes interferométriques Pour des pellicules déposées à 5600 et 620 = 350 nm, la
réflectance (R) d'une couche d'argent de 100 nm d'épais-
seur était R = 0,836 et R _ 0,844 e respectivement Cela montre clairement la perte de réflectance dans la crois- sance de la pellicule à l'état polycristallin à 6200 En utilisant le calibrage de Kunningham et Braundmeier, ces mesures sont en corrélation avec une moyenne quadratique de rugosité G moins de 1,5 nm pour la pellicule à 560 et = 5,1 nm pour la pellicule à 6200 ' Des micrographies TEM ont été prises de pellicules à 5700 et 6200 C avec une pellicule de 1 à 2 nm d'épaisseur de platine évaporée à une incidence de 45 % On a calculé que la pellicule à 5700 avait une rugosité de surface crête à crête<% ppde moins de 5 nm tandis que celle pour la
pellicule à 6200 avait environ 20 à 30 nm Comme la va-
leur ded pp est plusieurs fois égale à rms (moyenne quadratique), ces valeurs sont bien en corrélation avec les
valeurs de rugosité calculées à partir des mesures optiques.
Afin de déterminer si le revêtement de surface a affecté les lectures, des micrographies SEM ont été prises de la surface du matériau Les mêmes dimensions latérales ont été trouvées que dans les déterminations par TE Mo Dans les études en TEM et en SEM on a pu observer
que, de façon inattendue, le recuit ne produisait pas d'aug-
mentation de la rugosité de surface pour les pellicules.
La conductivité électrique des pellicules a été mesurée avec une tension d'essai de 50 m V Des mesures ont été faites à la fois dans les pellicules telles tirées et
recuites en utilisant des échantillons de deux dépôts sépa-
rés pour chaque température L'étendue de conductivité sur les pellicules recuites tirées à 5600, 5700 et 580 était-de x 10 7 à 1,9 x 10 o 6 c() c) Pour les pellicules recuites
déposées à 600 et 620 , des échantillons d'un groupe de dé-
pôts ont montré une faible étendue de conductivité comme dans
le cas des pellicules tirées aux plus basses températures.
Le second groupe de dépôts a cependant montré une étendue extrêmement importante de conductivité Il semble par conséquent très difficile d'obtenir des pellicules ayant des propriétés reproductibles du matériau à des tempéra- tures de dépôt de 600 et 6200 C Cette observation est
supportée par les autres essais effectués ci-dessus.
EXEMPLE 2.
Des pellicules ont été déposées de la même façon et auxcinq mêmestempératures qu'à l'exemple 1 Les pellicules ont été dopées, in-situ, avec du phosphore en ajoutant de la phosphine au gaz de dépôt de silane avec un rapport d'écoulement de gaz de PH 3/Si H 4 de 8 x 10, en utilisant 1 % de phosphine diluée avec de l'azote Afin de compenser l'influence négative de la phosphine sur le taux de croissance et l'uniformité non radiale, la pression de dépôt a été accrue à 66,6 N/m 2, et le débit de Si H 4 a été accru à 300 cm /mn Les pellicules ont été recuites et caractérisées comme à l'exemple 1 En utilisant des techniques conventionnelles de Raman, on a trouvé que le pourcentage volumique des cristallites était quelque peu supérieur et que la région de transition de 1 'étatamorohe à l'état cristallin était plus faible pour les pellicules dopées en comparaison aux, pellicules non dopées de l'exemple 1 Les pellicules dopées déposées à 580 'C étaient amorphes/cristallines tandis que celles déposées à 6000 C étaient totalement cristallines Une diffraction des rayons X-et une analyse par TEM sont en accord avec la technique de Raman de ce point de vue, Les dimensions moyennes du grain pour les couches dopées au phosphorein-situ tirées à 580 'C ou en-dessous étaient entre environ 20 et 100 nma en comparaison à 6 à 12 nm pour les pellicules non dopées Contrairement aux pellicules non dopées de l'exemple 1, le recuit a considérablement augmenté la dimension du grain de toutes
les couches, quelle que soit latempérature de dépôt.
Les pellicules recuites ont été examinées par dispersion de Raman à la recherche de la contrainte et de la distorsion du réseau, des considérations critiques dans des applications de dispositifs O On a trouvé que les pellicules dopées avaient légèrement plus de contraintes que celles tirées à la basse température de l'exemple 1, mais que le dopage réduisait quelque peu la mauvaise cristallisation observée à l'exemple 1 pour la pellicule déposée à 6000 C. Ces résultats de dispersion élastique de la lumière étaient en accord avec la dispersion de Raman, aussi bien pour les couches telles que tirées que recuites On a trouvé que les meilleures structures dans les pellicules dopées étaient à des températures de dépôt ne dépassant pas 570 C et que des pellicules de moindre qualité, mais encore appropriées à certaines applications, pouvaient être formées à des températures entre 580 et 6200 Au delà de 6200, la qualité des
pellicules étaient inacceptable.
Des mesures de rugosité de surface ont montré que des valeurs de 6 d'environ 1,5 am ne pouvaient être obtenues qu'à des températures de dépôt de 5800 C au moins, comme cela était le cas avec les pellicules non dopées de l'exemple 1 Cependant, le fait que les pellicules dopées de phosphorein-situ tirées jusqu'à 6200 C ont encore une rugosité de surface de moins de 3 nm, ce qui
est acceptable dans certaines applications, est en con-
traste avec les pellicules de l'exemple 1 Des micrographies par TEM ont été prises et se sont révélées être en bon accord En générale, il est surprenant que des valeurs de pp plus faibles que 5 nm aient été observées pour les pellicules dopées si l'on considère que la dimension du grain est considérablement plus importante que celle'des
pellicules non dopées.
Les mesures de conductivité ont été entreprises sur les pellicules comme à l'exemple 1 La température de dépôt de transition était de 580 Les pellicules tirées en dessous de cette température étaient amorphes et avaient une faible conductivité, c'est à dire 1 x 10-2 ( cm)1 tandis que les pellicules tirées au delà de 580 étaient cristallines et avaient une forte conductivité de 1 x 10 cm) Toutes les pellicules recuites avaient cette conductivité o Ces valeurs montrent une résistivité moyenne de feuille pour une pellicule de O 05 d'épaisseur, de
Q/carré.
Claims (13)
1 Dispositif à semi-conducteurs contenant une ou plusieurs couches de silicium polycristallincaractérisé
en ce que lesdites couches ( 21, 24) ont une moyenne quadrati-
que de rugosité ne dépassant pas environ 2 nw, 2 Dispositif selon la revendication 1 caractérisé
en ce que les couches précitées ont une moyenne quadrati-
que de rugosité d' env 7 iron 1,5 nn.
3 Dispositif selon la revendication 1 caractérisé en ce que les couches précitées de silicium polycristallin
sont formées à l'état amorphe et sont recuites pour les conver-
tir à l'état polycristallin.
4 Dispositif selon la revendication 1 caractérisé en ce que les couches de silicium polycristallin sont formées
à partir d'une vapeur contenant du silicium.
5 Dispositif selon la revendication
en ce que la vapeur précitée est du silane.
6 Dispositif selon la revendication en ce les couches précitées sont formées par
vapeur chimique à basse pression.
7 Dispositif selon la revendication en ce que les couches précitées sont formées ture d' environ 5600 à environ 5800 C. 8 Dispositif selon la revendication 4 caractérisé 4 caractérisé
depôt de -
6 caractérisé
à une tempéra-
1 caractérisé
en ce que les couches précitées sont recuites à une tempé-
rature d'environ 8500 à environ 10000 C. 9 Dispositif selon la revendication 1 caractérisé en ce qu'une ou plusieurs des couches précitées sont ddpées in-situ Dispositif selon la revendication 9 caractérisé en ce que les couches précitées sont formées à partir d'une vapeur contenant du silicium qui contient également un dopant approprié. 11 Dispositif selon la revendication 10 caractérisé en ce que le dopant précité est de la phosphine
12 Procédé de formation d'un dispositif à semi-conduc-
teursdu type comprenant les étapes de: déposerune couche de silicium sur un substrat; recuire ladite couche; et former par dessus une ou plusieurs couches supplémen- taires d'un matériau approprié, caractérisé en ce que ladite bouche de silicium est déposée à l'état amorpheet recuite pour la convertir à l'état polycristallin, ladite couche ayant une moyenne quadratique de rugosité ne dépassant
pas environ 2 nm.
13 Procédé selon la revendication 12 caractérisé en ce que la couche précitée a une moyenne quadratique de
rugosité d'environ 1,5 nm.
14 Procédé selon la revendication 12 caractérisé en ce que la couche de silicium précitée est formée à partir
d'une vapeur contenant du silicium.
Procédé selon la revendication 14 caractérisé en
ce que la vapeur précitée est du silane.
16 Procédé selon la revendication 14 caractérisé en
ce que la couche précitée est formée par dépôt de va-
peur chimique à basse pression.
17 Procédé selon la revendication 12 caractérisé en ce que la couche précitée est recuite à une température d'environ 850 à 10000 C 18 Procédé selon la revendication 12 caractérisé en ce que la couche précitée est ébpée in situe 19 Procédé selon la revendication 18, caractérisé en ce que la couche précitée est formée d'une vapeur contenant du silicium, ladite vapeur contenant de plus
un dopant approprié.
Procédé selon la revendication 19, caractérisé
en ce que le dopant précité est de la phosphine.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44137182A | 1982-11-12 | 1982-11-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2536210A1 true FR2536210A1 (fr) | 1984-05-18 |
| FR2536210B1 FR2536210B1 (fr) | 1986-03-28 |
Family
ID=23752618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8317929A Expired FR2536210B1 (fr) | 1982-11-12 | 1983-11-10 | Couches en silicium polycristallin pour dispositifs a semi-conducteurs et procede de formation d'un dispositif a semi-conducteurs |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0652715B2 (fr) |
| DE (1) | DE3340584A1 (fr) |
| FR (1) | FR2536210B1 (fr) |
| GB (1) | GB2130009B (fr) |
| IT (1) | IT1171797B (fr) |
| SE (1) | SE500463C2 (fr) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504521A (en) * | 1984-03-22 | 1985-03-12 | Rca Corporation | LPCVD Deposition of tantalum silicide |
| GB8504725D0 (en) * | 1985-02-23 | 1985-03-27 | Standard Telephones Cables Ltd | Integrated circuits |
| US4789883A (en) * | 1985-12-17 | 1988-12-06 | Advanced Micro Devices, Inc. | Integrated circuit structure having gate electrode and underlying oxide and method of making same |
| DE3670403D1 (de) * | 1986-07-18 | 1990-05-17 | Nippon Denso Co | Verfahren zur herstellung einer nichtfluechtigen halbleiterspeicheranordnung mit moeglichkeit zum einschreiben und loeschen. |
| GB2204066A (en) * | 1987-04-06 | 1988-11-02 | Philips Electronic Associated | A method for manufacturing a semiconductor device having a layered structure |
| JP2690917B2 (ja) * | 1987-12-07 | 1997-12-17 | 株式会社日立製作所 | 薄膜形成方法及び半導体装置の製造方法 |
| FR2627012B1 (fr) * | 1988-02-10 | 1990-06-01 | France Etat | Procede de depot d'une couche polycristalline a gros grains, couche obtenue et transistor pourvu d'une telle couche |
| DE69030864T2 (de) * | 1989-12-01 | 1997-11-13 | Texas Instruments Inc | Verfahren der in-situ-Dotierung von abgeschiedenem Silizium |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP2508948B2 (ja) * | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2293691B (en) * | 1991-09-07 | 1996-06-19 | Samsung Electronics Co Ltd | Semiconductor memory devices |
| KR960026821A (ko) * | 1994-12-20 | 1996-07-22 | 김주용 | 캐패시터 제조방법 |
| KR100295718B1 (ko) * | 1995-06-06 | 2001-09-03 | 아사히 가세이 마이크로시스템 가부시끼가이샤 | 반도체장치및그의제조방법 |
| US5733641A (en) * | 1996-05-31 | 1998-03-31 | Xerox Corporation | Buffered substrate for semiconductor devices |
| US7015422B2 (en) | 2000-12-21 | 2006-03-21 | Mattson Technology, Inc. | System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy |
| US6970644B2 (en) | 2000-12-21 | 2005-11-29 | Mattson Technology, Inc. | Heating configuration for use in thermal processing chambers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2394173A1 (fr) * | 1977-06-06 | 1979-01-05 | Thomson Csf | Procede de fabrication de dispositifs electroniques qui comportent une couche mince de silicium amorphe et dispositif electronique obtenu par un tel procede |
| DE2832153A1 (de) * | 1977-07-22 | 1979-01-25 | Hitachi Ltd | Verfahren zur herstellung von halbleitervorrichtungen |
| GB1602386A (en) * | 1977-05-18 | 1981-11-11 | Eastman Kodak Co | Method of manufacturing semiconductor devices |
| EP0051249A2 (fr) * | 1980-11-03 | 1982-05-12 | International Business Machines Corporation | Procédé pour la formation de structures polycristallines comportant der extensions épitaxiales |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558815B2 (fr) * | 1973-06-29 | 1980-03-06 | ||
| DE2536174C3 (de) * | 1975-08-13 | 1983-11-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen von polykristallinen Siliciumschichten für Halbleiterbauelemente |
| JPS5249782A (en) * | 1975-10-20 | 1977-04-21 | Fujitsu Ltd | Process for production of semiconductor device |
| JPS5617083A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor device and its manufacture |
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
-
1983
- 1983-11-03 GB GB08329381A patent/GB2130009B/en not_active Expired
- 1983-11-04 SE SE8306070A patent/SE500463C2/sv not_active IP Right Cessation
- 1983-11-10 DE DE19833340584 patent/DE3340584A1/de active Granted
- 1983-11-10 FR FR8317929A patent/FR2536210B1/fr not_active Expired
- 1983-11-11 IT IT23690/83A patent/IT1171797B/it active
- 1983-11-11 JP JP58213176A patent/JPH0652715B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1602386A (en) * | 1977-05-18 | 1981-11-11 | Eastman Kodak Co | Method of manufacturing semiconductor devices |
| FR2394173A1 (fr) * | 1977-06-06 | 1979-01-05 | Thomson Csf | Procede de fabrication de dispositifs electroniques qui comportent une couche mince de silicium amorphe et dispositif electronique obtenu par un tel procede |
| DE2832153A1 (de) * | 1977-07-22 | 1979-01-25 | Hitachi Ltd | Verfahren zur herstellung von halbleitervorrichtungen |
| EP0051249A2 (fr) * | 1980-11-03 | 1982-05-12 | International Business Machines Corporation | Procédé pour la formation de structures polycristallines comportant der extensions épitaxiales |
Non-Patent Citations (2)
| Title |
|---|
| JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 20, supplement 20-1, 1981, pages 267-273, Tokyo, JP; K. TANAKA et al.: "(Invited) optical, electrical and structural properties of plasma-deposited amorphous silicon" * |
| JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 129, no. 5, mai 1982, pages 1109-1116, Manchester, New Hampshire, US; A. BAUDRANT et al.: "The LPCVD polysilicon phosphorus doped In Situ as an industrial process" * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652715B2 (ja) | 1994-07-06 |
| GB8329381D0 (en) | 1983-12-07 |
| FR2536210B1 (fr) | 1986-03-28 |
| GB2130009A (en) | 1984-05-23 |
| IT1171797B (it) | 1987-06-10 |
| SE8306070L (sv) | 1984-05-13 |
| DE3340584A1 (de) | 1984-05-17 |
| IT8323690A0 (it) | 1983-11-11 |
| DE3340584C2 (fr) | 1993-02-11 |
| SE500463C2 (sv) | 1994-06-27 |
| JPS59100561A (ja) | 1984-06-09 |
| GB2130009B (en) | 1986-04-03 |
| SE8306070D0 (sv) | 1983-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2536210A1 (fr) | Couches en silicium polycristallin pour dispositifs a semi-conducteurs et procede de formation d'un dispositif a semi-conducteurs | |
| EP1290721B1 (fr) | Procede de preparation d'une couche de nitrure de gallium | |
| US5906708A (en) | Silicon-germanium-carbon compositions in selective etch processes | |
| EP0944916B1 (fr) | Fils atomiques de grande longueur et de gande stabilite et procede de fabrication de ces fils | |
| EP0847082A2 (fr) | Procédé de traitement d'un substrat semi-conducteur comprenant une étape de traitement de surface | |
| FR2742924A1 (fr) | Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede | |
| EP2246298B1 (fr) | Procede d'elaboration de nanofils de silicium et/ou de germanium | |
| EP3840072A1 (fr) | Procede de fabrication d'une couche de nitrure d'aluminium texture | |
| EP1332517B1 (fr) | Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides | |
| EP1337683B1 (fr) | Procede d'auto-organisation de microstructures ou de nanostructures et dispositif associe obtenu | |
| EP2795668A1 (fr) | Procede de fabrication d'un empilement mos sur un substrat en diamant | |
| FR2888399A1 (fr) | Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche | |
| FR2766211A1 (fr) | PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5 | |
| EP1547136B1 (fr) | Procede de fabrication de nano-structure filaire dans un film semi-conducteur. | |
| WO2020127605A1 (fr) | SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n | |
| FR3107782A1 (fr) | Procédé de réalisation d’une couche à base de nitrure d’aluminium (AlN) sur une structure à base de silicium ou de matériaux III-V | |
| EP1633911B1 (fr) | PROCEDE DE FORMATION D&rsquo;UNE COUCHE DE CARBURE DE SILICIUM SUR UNE TRANCHE DE SILICIUM | |
| WO2021105273A1 (fr) | Procédé de réalisation de nanostructures d'oxyde métallique, non jointives, de taille et de densité homogènes et contrôlées | |
| FR3099291A1 (fr) | procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince | |
| WO2001024249A1 (fr) | Procede pour empêcher la diffusion de bore dans le silicium par implantation ionique de carbone | |
| EP3340282A1 (fr) | Substrat pour le depot d'un film de graphene | |
| WO2013083897A1 (fr) | Interface perfectionnée entre une couche i-iii-vi2 et une couche de contact arrière, dans une cellule photovoltaïque | |
| FR2627012A1 (fr) | Procede de depot d'une couche polycristalline a gros grains, couche obtenue et transistor pourvu d'une telle couche |