DE3228251T1 - Synchronbus-entscheidungsschaltung - Google Patents

Synchronbus-entscheidungsschaltung

Info

Publication number
DE3228251T1
DE3228251T1 DE823228251T DE3228251T DE3228251T1 DE 3228251 T1 DE3228251 T1 DE 3228251T1 DE 823228251 T DE823228251 T DE 823228251T DE 3228251 T DE3228251 T DE 3228251T DE 3228251 T1 DE3228251 T1 DE 3228251T1
Authority
DE
Germany
Prior art keywords
master
bus
assigned
resolution circuit
identification code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE823228251T
Other languages
English (en)
Inventor
Mize jr. Melbourne Florida Johnson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of DE3228251T1 publication Critical patent/DE3228251T1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

26. Prioritätsauflösungsschaltung nach Anspruch 17, gekennzeichnet durch eine fünfte Einrichtung, die mit den zweiten, dritten und vierten Einrichtungen verbunden ist, um ihren Betrieb im Hinblick auf jede Prioritätsauflösungsschaltung zu synchronisieren.
.30-
L eers ei te

Claims (25)

  1. Patentansprüche
    /1A Datenübertragungssystem, bei dem eine Vielzahl von Master-Einrichtungen über einen gemeinsamen Bus Datenübertragung vornehmen, mit einer Prioritätsauflösungsschaltung, die jeder Master-Einrichtung zugeordnet ist, um über die Priorität unter den Master-Einrichtungen zu entscheiden, wenn mehr als eine Zugriff zum Bus nehmen wollen, gekennzeichnet durch:
    eine erste Einrichtung zum Empfang eines Master-Identifikationskode von seiner zugeordneten Master-Einrichtung, der repräsentativ für die Priorität der zugeordneten Master-Einrichtung relativ zu den anderen Master-Einrichtungen ist, die an den Bus angeschlossen sind; eine zweite Einrichtung, die an jede Master-EinrichttlHg* unter der Vielzahl von Master-Einrichtungen angeschlossen ist, um selektiv einen ersten Kode, der in Abhängigkeit von dem von der ersten Einrichtung erhaltenen Master-Identifikationskode bestimmt ist, mit der Vielzahl von Master-Einrichtungen zu verbinden; eine dritte Einrichtung, die auf eine Anfrage wegen eines Zugriffs zum Bus von der zugeordneten Master-Einrichtung anspricht, um dafür zu sorgen, daß die zweite Einrichtung den ersten Kode an die Vielzahl von Master-Einrichtungen gibt; und
    eine vierte Einrichtung, die an die zweite Einrichtung angeschlossen ist, um selektiv die zugeordnete Master-Einrichtung einzuschalten, damit sie Zugriff zu dem Bus in Abhängigkeit vom Master-Identifikationskode der zugeordneten Master-Einrichtung erhält, die die höchste Priorität bezüglich des Identifikationskodes von irgendeinem anderen Master hat, dessen erster Kode selektiv an jede der Vielzahl von Master-Einrichtungen gegeben worden ist.
  2. 2. Prioritätsauflösungsschaltung gemäß Anspruch 1, dadurch gekennzeichnet, daß die vierte Einrichtung Mittel aufweist, die an die Vielzahl von Master-Einrichtungen angeschlossen sind, um zu verhindern, daß die zugeordnete Master-Einrichtung Zugriff zum Bus während der Zeit erhält, während der eine andere Master-Einrichtung den Bus steuert.
  3. 3. Prioritätsauflösungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die vierte Einrichtung Mittel aufweist, die an die Vielzahl von Master-Einrichtungen angeschlossen sind, um es der zugeordneten Master-Einrichtung zu ermöglichen, Zugriff zum Bus zu erhalten, solange keine andere Master-Einrichtung den Bus steuert,
  4. 4. Prioritätsauflösungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die vierte Einrichtung Mittel aufweist, die an die Vielzahl von Master—Einrichtungen angeschlossen sind, um zu verhindern, daß irgendeine andere Master-Einrichtung Zugriff zum Bus erhält- solange der zugeordnete Master den Bus steuert.
  5. 5. Prioritätsauflösungsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die vierte Einrichtung Mittel aufweist, um zu verhindern, daß irgendeine andere Master-Einrichtung Zugriff zum Bus erhält, solange der zugeordnete Master den Bus steuert. .
  6. 6. Prioritätsauflösungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die vierte Einrichtung Mittel aufweist, die an die erste Einrichtung angeschlossen sind, um den Master-Identifikationskode der. zugeordneten Master-Einrichtung mit dem ersten Kode von irgendeiner anderen Master-Einrichtung zu vergleichen, die selektiv mit der Vielzahl von Master-Einrichtungen verbunden worden ist, und um die Vielzahl von Master-Einrichtungen mit einem ersten vorgegebenen Ausgangssignal in Abhängigkeit von der Master-Identifikation des zugeordneten
    j Masters zu verbinden, der die höchste Priorität relativ zu dem Master-Identifikationskode von irgendeinem anderen Master besitzt.
    p-
  7. 7. Prioritätsauflösungsschaltung nach Anspruch 6, gekennzeichnet durch eine fünfte Einrichtung, die auf den Empfang eines ersten vorgegebenen Ausgangssignals von einer anderen Prioritätsauflösungsschaltung anspricht, um zu verhindern, daß die vierte Einrichtung es der zu- IQ geordneten Master-Einrichtung ermöglicht, Zugriff zum Bus zu erhalten.
  8. 8. Prioritatsauflösungsschaltung nach Anspruch 6, dadurch
    gekennzeichnet, daß die Vergleichseinrichtung Mittel ΐ jg aufweist, um ein zweites vorgegebenes Ausgangssignal zu erzeugen, das repräsentativ dafür ist, ob der Mastreif*- Identifikationskode des zugeordneten Masters die höchste Priorität relativ zum Master-Identifikationskode von irgendeinem anderen Master hat oder nicht.
    .
  9. 9. Prioritätsauflösungsschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die vierte Einrichtung Mittel aufweist, die an die Vergleichseinrichtung angeschlossen sind, um es dem zugeordneten Master selektiv zu ermögliehen, in Abhängigkeit vom Inhalt des zweiten vorgegebenen Ausgangssignals Zugriff zum Bus zu erhalten.
  10. 10. Prioritätsauflösungsschaltung nach Anspruchs, dadurch gekennzeichnet, daß die Einrichtung zum selektiven Einschalten Mittel aufweist, um selektiv jede andere Master-Einrichtung daran zu hindern, in Abhängigkeit vom Inhalt des zweiten vorgegebenen Ausgangssignals Zugriff zum Bus zu erhalten.
  11. 11. Prioritätsauflösungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die erste Einrichtung eine erste Vielzahl von Leitungen aufweist, über die die jeweiligen Komponenten eingegeben werden, durch die der Master-
    Identifikationskode der zugeordneten Master-Einrichtung definiert ist, und daß das System außerdem eine zweite Vielzahl von Leitungen aufweist, die selektiv parallel an die Master-Einrichtungen unter der Vielzahl angeschlossen sind, wobei die entsprechenden Komponenten des ersten Kodes, der dem Master-Identifikationskode zugeordnet ist, der von der ersten Einrichtung erhalten wird, selektiv mit der zweiten Einrichtung verbunden wird.
  12. 12.Prioritätsauflösungsschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die zweite Einrichtung Gattereinrichtungen aufweist, die mit der dritten Einrichtung verbunden sind, um dafür zu sorgen, daß die entsprechenden Komponenten des ersten Kodes, der dem Master-Identifikationskode der zugeordneten Master-Einrichtung auf der ersten Vielzahl von Leitungen zugeordnet ist, mit der zweiten Vielzahl von Leitungen verbunden wird.
  13. 1.3. Prioritätsauf lösungsschaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Gattereinrichtung Mittel auf-*· weist, um das Komplement des Master-Identifikationskodes auf der ersten Vielzahl von Leitungen mit der zweiten Vielzahl von Leitungen zu verbinden.
  14. 14. Prioritätsauflösungsschaltung nach Anspruch 13, gekennzeichnet durch eine fünfte Einrichtung, um die jeweiligen Leitungen der zweiten Vielzahl von Leitungen entsprechend einem vorgegebenen Muster miteinander zu verbinden.
  15. 15. Prioritätsauflösungsschaltung nach Anspruch 14, dadurch
    gekennzeichnet, daß die zweite Vielzahl von Leitungen
    N aus einer Anzahl von N Leitungen besteht, wobei 2 die Anzahl von an den Bus angeschlossenen Master-Einrichtungen angibt, und daß die fünfte Einrichtung Mittel aufweist, um eine entsprechende i-te Leitung für eine
    entsprechende Master-Einrichtung mit der i-ten Leitung einer benachbarten (5
    den, wobei 1 < i < N
    einer benachbarten (z1-·!) Master-Einrichtung zu verbin-
  16. 16. Prioritätsauflösungsschaltung nach Anspruch 1, gekennzeichnet durch eine fünfte Einrichtung, die mit den zweiten, dritten und vierten Einrichtungen verbunden ist, um ihren Betrieb im Hinblick auf jede Prioritätsauf lösungsschaltung zu synchronisieren.
  17. 17. Prioritätsauflösungsschaltung zur Verwendung in einem Datenübertragungssystem, bei dem eine Vielzahl von · Master-Einrichtungen angeschlossen sind, um Datenübertragung über einen gemeinsamen Bus vorzunehmen, wobei die Prioritätsauflösungsschaltung jeder Master-Einrichtung zugeordnet ist, um die Priorität unter den Master-Einrichtungen aufzulösen, wenn mehr als eine Zugriff zum Bus erhalten will, gekennzeichnet durch: eine erste Einrichtung zum Empfang eines Master-Identifikationskodes von ihrer zugeordneten Master-Einrichtung, der repräsentativ für die Priorität der zugeordneten Master-Einrichtung relativ zu den anderen Master-Einrichtungen ist, die an den Bus angeschlossen sind; eine zweite Einrichtung, die an jede Master-Einrichtung unter der Vielzahl von Master^-Einrichtungen angeschlossen ist, um selektiv einen ersten Kode, der in Abhängigkeit vom Master-Identifikationskode, der von der ersten Einrichtung empfangen wird, mit der Vielzahl von Master-Einrichtungen zu verbinden;
    eine dritte Einrichtung, die auf eine Anfrage wegen eines Zugriffs zum Bus durch die zugeordnete Master-Einrichtung anspricht, um die zweite Einrichtung zu veranlassen, den ersten Kode an die Vielzahl von Mäster-Einrichtungen zu geben; und
    eine vierte Einrichtung, die mit der zweiten Einrichtung verbunden ist, um Priorität für den Zugriff zum Bus der zugeordneten Master-Einrichtung in Abhängigkeit vom Master^Identifikationskode der zugeordneten Master-
    Einrichtung zu erteilen, die die höchste Priorität im Hinblick auf den Identifikationskode von jeder anderen Master-Einrichtung hat, deren erster Kode selektiv an jede der Vielzahl von Master-Einrichtungen gegeben worden ist.
  18. 18. Prioritätsauflösungsschaltung nach Anspruch 17, dadurch gekennzeichnet, daß die vierte Einrichtung Mittel aufweist, die an die erste Einrichtung angeschlossen sind,
    jQ um den Master-Identifikationskode der zugeordneten Master-Einrichtung mit dem ersten Kode von jeder anderen Master-Einrichtung zu vergleichen, die selektiv mit der Vielzahl von Master-Einrichtungen verbunden worden ist, und um an die Vielzahl von Master-Einrichtungen ein erstes vorgegebenes Ausgangssignal in Abhängigkeit von der Master-Identifikation des zugeordneten Masters zu geben, der die höchste Priorität relativ zu der des Master-Identifikationskodes von jedem anderen Master besitzt.
  19. 19. Prioritätsauflösungsschaltung nach Anspruch 18, gekenn^ zeichnet durch eine fünfte Einrichtung, die auf den Empfang eines ersten vorgegebenen Ausgangssignals von einer anderen Prioritätsauflösungsschaltung anspricht, um zu verhindern, daß die vierte Einrichtung der zugeordneten Master-Einrichtung Priorität für den Zugriff zum Bus erteilt.
  20. 20. Prioritätsauflösungsschaltung nach Anspruch 19, dadurch gekennzeichnet, daß die Vergleichseinrichtung Mittel aufweist, um ein zweites vorgegebenes Ausgangssignal zu erzeugen, das repräsentativ dafür ist, ob der Master-Identifikationskode des zugeordneten Masters die höchste Priorität relativ zu der des Master-Identifikationskodes von jedem anderen Master besitzt oder nicht.
  21. 21. Prioritätsauflösungsschaltung nach Anspruch 18, dadurch gekennzeichnet, daß die erste Einrichtung eine erste Vielzahl von Leitungen aufweist, über die die jeweiligen Komponenten übertragen werden, durch die der Master Identifikationskode der zugeordneten Master-Einrichtung definiert ist, und daß das System außerdem eine zweite Vielzahl von Leitungen aufweist, die selektiv parallel mit den Master-Einrichtungen unter der Vielzahl verbunden werden, an die entsprechende Komponenten des ersten Kodes, die dem Master-Identifikationskode zugeordnet sind, der von der ersten Einrichtung empfangen werden, selektiv von der zweiten Einrichtung angeschlossen werden.
  22. 22.Prioritätsauflösungsschaltung nach Anspruch 21, dadurch gekennzeichnet, daß die zweite Einrichtung Gattereinrichtungen aufweist, die an die dritte Einrichtung angeschlossen sind, um zu veranlassen, daß die jeweiligen Komponenten des ersten Kodes, die dem Master-Identifikationskode der zugeordneten Master-Einrichtung auf der ersten Vielzahl von Leitungen zugeordnet sind, mit der zweiten Vielzahl von Leitungen verbunden werden.
  23. 23.Prioritätsauflösungsschaltung nach Anspruch 22, dadurch gekennzeichnet, daß die Gattereinrichtung Mittel aufweist, um das Komplement des Master-Identifikationskodes auf der ersten Vielzahl von Leitungen mit der zweiten Vielzahl von Leitungen zu verbinden.
  24. 24. Prioritätsauflösungsschaltung nach Anspruch 23, gekennzeichnet durch eine fünfte Einrichtung zur gegenseitigen Verbindung der entsprechenden Leitungen der zweiten Vielzahl von Leitungen entsprechend einem vorgegebenen Muster.
    -γι-
  25. 25. Prioritätsauflösungsschaltung nach Anspruch 24, dadurch gekennzeichnet, daß die zweite Vielzahl von Leitungen
    N aus einer Anzahl von N Leitungen besteht, wobei 2 die Anzahl von an den Bus angeschlossenen Master^Einrichtungen angibt, und daß die fünfte Einrichtung Mittel aufweist, um eine entsprechende i-te Leitung für eine entsprechende Master-Einrichtung mit der i-ten Leitung einer benachbarten (z -■' binden, wobei 1 < i < N
    einer benachbarten (z -1) Master-Einrichtung zu'ver-
DE823228251T 1981-01-12 1982-01-12 Synchronbus-entscheidungsschaltung Ceased DE3228251T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/224,070 US4375639A (en) 1981-01-12 1981-01-12 Synchronous bus arbiter
PCT/US1982/000027 WO1982002440A1 (en) 1981-01-12 1982-01-12 Synchronous bus arbiter

Publications (1)

Publication Number Publication Date
DE3228251T1 true DE3228251T1 (de) 1983-11-03

Family

ID=22839174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE823228251T Ceased DE3228251T1 (de) 1981-01-12 1982-01-12 Synchronbus-entscheidungsschaltung

Country Status (7)

Country Link
US (1) US4375639A (de)
EP (1) EP0069152A4 (de)
JP (1) JPS58500144A (de)
CA (1) CA1180410A (de)
DE (1) DE3228251T1 (de)
GB (1) GB2110508B (de)
WO (1) WO1982002440A1 (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514728A (en) * 1980-02-25 1985-04-30 At&T Bell Laboratories Store group bus allocation system
FR2494010B1 (fr) * 1980-11-07 1986-09-19 Thomson Csf Mat Tel Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur
US4495570A (en) * 1981-01-14 1985-01-22 Hitachi, Ltd. Processing request allocator for assignment of loads in a distributed processing system
IT1144160B (it) * 1981-03-12 1986-10-29 Cselt Centro Studi Lab Telecom Sistema di accesso multiplo di terminali su una linea telefonica numerica
FR2503898B1 (fr) * 1981-04-08 1986-02-28 Thomson Csf Procede et dispositif d'allocation d'une ressource dans un systeme comportant des unites de traitement de donnees autonomes
US4482949A (en) * 1981-07-20 1984-11-13 Motorola, Inc. Unit for prioritizing earlier and later arriving input requests
US4423384A (en) * 1981-12-21 1983-12-27 Motorola, Inc. Asynchronous multi-port arbiter
US4506360A (en) * 1982-03-29 1985-03-19 Gould Inc. Multi-station token pass communication system and method
US4488237A (en) * 1982-04-29 1984-12-11 Dynamics Research Corporation Two dimensional press brake control system and apparatus
DE3233542A1 (de) * 1982-09-10 1984-03-15 Philips Kommunikations Industrie AG, 8500 Nürnberg Verfahren und schaltungsanordnung zur abgabe von unterbrechungs-anforderungssignalen
IT1159351B (it) * 1983-02-03 1987-02-25 Cselt Centro Studi Lab Telecom Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore
DE3374464D1 (en) * 1983-03-29 1987-12-17 Ibm Arbitration device for the allocation of a common resource to a selected unit of a data processing system
US4667192A (en) * 1983-05-24 1987-05-19 The Johns Hopkins University Method and apparatus for bus arbitration using a pseudo-random sequence
GB8316463D0 (en) * 1983-06-16 1983-07-20 Secr Defence Priority resolution in bus oriented computer systems
EP0130000A3 (de) * 1983-06-23 1985-09-18 Northern Telecom Limited Anordnung und Verfahren zur Steuerung des Zugriffs zu einer gemeinsamen Einrichtung durch eine Vielzahl von Einheiten
US4787033A (en) * 1983-09-22 1988-11-22 Digital Equipment Corporation Arbitration mechanism for assigning control of a communications path in a digital computer system
US4661905A (en) * 1983-09-22 1987-04-28 Digital Equipment Corporation Bus-control mechanism
US4763249A (en) * 1983-09-22 1988-08-09 Digital Equipment Corporation Bus device for use in a computer system having a synchronous bus
US4641266A (en) * 1983-11-28 1987-02-03 At&T Bell Laboratories Access-arbitration scheme
US4745548A (en) * 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
US4639859A (en) * 1984-05-24 1987-01-27 Rca Corporation Priority arbitration logic for a multi-master bus system
JPS60258671A (ja) * 1984-06-05 1985-12-20 Nec Corp プロセツサ
DE3480303D1 (en) * 1984-06-29 1989-11-30 Ibm Arbitration device for access to a shared resource
US4908749A (en) * 1985-11-15 1990-03-13 Data General Corporation System for controlling access to computer bus having address phase and data phase by prolonging the generation of request signal
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
WO1988008162A1 (en) * 1987-04-10 1988-10-20 Eip Microwave, Inc. Data transfer system for a multiprocessor computing system
US4980854A (en) * 1987-05-01 1990-12-25 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US5111424A (en) * 1987-05-01 1992-05-05 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
US5034883A (en) * 1987-05-01 1991-07-23 Digital Equipment Corporation Lockhead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4947368A (en) * 1987-05-01 1990-08-07 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4841178A (en) * 1988-02-23 1989-06-20 Northern Telecom Limited Asynchronous processor arbitration circuit
US5237696A (en) * 1988-04-13 1993-08-17 Rockwell International Corporation Method and apparatus for self-timed digital data transfer and bus arbitration
US5003464A (en) * 1988-05-23 1991-03-26 Bell Communications Research, Inc. Methods and apparatus for efficient resource allocation
US4864291A (en) * 1988-06-21 1989-09-05 Tandem Computers Incorporated SCSI converter
US4961140A (en) * 1988-06-29 1990-10-02 International Business Machines Corporation Apparatus and method for extending a parallel synchronous data and message bus
US5210871A (en) * 1988-07-15 1993-05-11 The Charles Stark Draper Labroatory, Inc. Interprocessor communication for a fault-tolerant, mixed redundancy distributed information processing system
US5274774A (en) * 1989-01-31 1993-12-28 Wisconsin Alumni Research Foundation First-come first-serve arbitration protocol
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
DE3917730A1 (de) * 1989-05-31 1990-12-06 Teldix Gmbh Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen
DE69030640T2 (de) * 1989-11-03 1997-11-06 Compaq Computer Corp Multiprozessorarbitrierung in für Einzelprozessor bestimmten Arbitrierungsschemas
US5255377A (en) * 1989-11-13 1993-10-19 Intel Corporation Interface for arbitrating access to the paging unit of a computer processor
US5131085A (en) * 1989-12-04 1992-07-14 International Business Machines Corporation High performance shared main storage interface
CA2037491C (en) * 1990-03-02 1998-07-28 Yuji Shibata System bus control system in a multi-processor system
US5265255A (en) * 1990-09-24 1993-11-23 International Business Machines Corp. Personal computer system with interrupt controller
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5175731A (en) * 1990-12-11 1992-12-29 International Business Machines Corporation Arbitration circuit for a multimedia system
US5253348A (en) * 1990-12-28 1993-10-12 Apple Computer, Inc. Method of arbitration for buses operating at different speeds
JP2739786B2 (ja) * 1991-07-26 1998-04-15 日本電気株式会社 マルチ・プロセッサシステム
US5307466A (en) * 1992-04-30 1994-04-26 International Business Machines Corporation Distributed programmable priority arbitration
JPH05342178A (ja) * 1992-06-10 1993-12-24 Hitachi Ltd 調停回路およびそれを用いたデータ処理装置
US5339442A (en) * 1992-09-30 1994-08-16 Intel Corporation Improved system of resolving conflicting data processing memory access requests
US5367679A (en) * 1992-12-30 1994-11-22 Intel Corporation Round robin scheduler using a scheduler carry operation for arbitration
US5357512A (en) * 1992-12-30 1994-10-18 Intel Corporation Conditional carry scheduler for round robin scheduling
US5455912A (en) * 1993-06-18 1995-10-03 Vtech Industries, Inc. High speed/low overhead bus arbitration apparatus and method for arbitrating a system bus
US5657457A (en) * 1994-01-31 1997-08-12 Dell Usa, L.P. Method and apparatus for eliminating bus contention among multiple drivers without performance degradation
US5557755A (en) * 1994-02-24 1996-09-17 Apple Computer, Inc. Method and system for improving bus utilization efficiency
US6061599A (en) * 1994-03-01 2000-05-09 Intel Corporation Auto-configuration support for multiple processor-ready pair or FRC-master/checker pair
TW400483B (en) * 1994-03-01 2000-08-01 Intel Corp High performance symmetric arbitration protocol with support for I/O requirements
US5515516A (en) * 1994-03-01 1996-05-07 Intel Corporation Initialization mechanism for symmetric arbitration agents
US5528767A (en) * 1995-03-21 1996-06-18 United Microelectronics Corp. Programmable multi-level bus arbitration apparatus in a data processing system
US6385678B2 (en) 1996-09-19 2002-05-07 Trimedia Technologies, Inc. Method and apparatus for bus arbitration with weighted bandwidth allocation
US5862353A (en) * 1997-03-25 1999-01-19 International Business Machines Corporation Systems and methods for dynamically controlling a bus
US6266779B1 (en) * 1998-10-08 2001-07-24 Intel Corporation Clock enable generation, synchronization, and distribution
US6996120B2 (en) * 2001-03-14 2006-02-07 Siemens Communications, Inc. Methods for improving bus performance and bandwidth utilization of a parallel bus LAN
US7305008B2 (en) * 2001-03-14 2007-12-04 Siemens Communications, Inc. Parallel bus LAN
KR100413252B1 (ko) * 2001-12-15 2004-01-03 엘지전자 주식회사 교환기 시스템에서 씨피씨아이 버스 관리 방법
KR100414943B1 (ko) * 2001-12-28 2004-01-16 엘지전자 주식회사 콤팩트 피씨아이에 기반한 다중 처리 시스템에서의 클럭분배 장치 및 방법
EP1574921B1 (de) * 2004-03-11 2012-12-12 Omron Corporation Synchronsteuerung
DE602005007520D1 (de) * 2005-01-31 2008-07-24 Freescale Semiconductor Inc Busarbitrierungssteuerung mit verringertem energieverbrauch
US10783026B2 (en) * 2018-02-15 2020-09-22 Honeywell International Inc. Apparatus and method for detecting network problems on redundant token bus control network using traffic sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4148011A (en) * 1977-06-06 1979-04-03 General Automation, Inc. Asynchronous priority circuit for controlling access to a bus
US4229791A (en) * 1978-10-25 1980-10-21 Digital Equipment Corporation Distributed arbitration circuitry for data processing system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3445822A (en) * 1967-07-14 1969-05-20 Ibm Communication arrangement in data processing system
JPS51236A (de) * 1974-06-19 1976-01-05 Tokyo Electric Power Co
US3978451A (en) * 1975-04-21 1976-08-31 Rca Corporation Controlling communications between computer devices over common bus
US4038644A (en) * 1975-11-19 1977-07-26 Ncr Corporation Destination selection apparatus for a bus oriented computer system
US4209838A (en) * 1976-12-20 1980-06-24 Sperry Rand Corporation Asynchronous bidirectional interface with priority bus monitoring among contending controllers and echo from a terminator
US4120029A (en) * 1976-12-27 1978-10-10 Honeywell Information Systems, Inc. Method and apparatus for recovering a signal transferred over a common bus in a data processing system
JPS5463634A (en) * 1977-10-03 1979-05-22 Nec Corp Bus controller
US4232366A (en) * 1978-10-25 1980-11-04 Digital Equipment Corporation Bus for a data processing system with overlapped sequences
US4281380A (en) * 1978-12-27 1981-07-28 Harris Corporation Bus collision avoidance system for distributed network data processing communications system
US4229792A (en) * 1979-04-09 1980-10-21 Honeywell Inc. Bus allocation synchronization system
GB2060960A (en) * 1979-10-10 1981-05-07 Magnuson Computer Systems Inc Data processing apparatus with parallel encoded priority

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4148011A (en) * 1977-06-06 1979-04-03 General Automation, Inc. Asynchronous priority circuit for controlling access to a bus
US4229791A (en) * 1978-10-25 1980-10-21 Digital Equipment Corporation Distributed arbitration circuitry for data processing system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: Electronic Design, Nr. 11, 24. Mai 1979, S. 128-133 *

Also Published As

Publication number Publication date
US4375639A (en) 1983-03-01
JPS58500144A (ja) 1983-01-20
GB2110508B (en) 1985-04-24
WO1982002440A1 (en) 1982-07-22
GB2110508A (en) 1983-06-15
EP0069152A4 (de) 1985-07-01
EP0069152A1 (de) 1983-01-12
CA1180410A (en) 1985-01-02

Similar Documents

Publication Publication Date Title
DE3228251T1 (de) Synchronbus-entscheidungsschaltung
DE3300263C2 (de)
DE3300260C2 (de)
DE3535436C2 (de)
DE3228252T1 (de) Unterbrechungskopplungs- und ueberwachungssystem
DE2731188A1 (de) Datenverarbeitungssystem
DE3137627C1 (de) Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern
DE3219991A1 (de) Elektronisches geraet zur datenverarbeitung, insbesondere zur verwendung in einem verbundsystem
DE2332734A1 (de) Datenverarbeitungssystem
DE69121869T2 (de) Durchgangsvermittlungsstelle für ein asynchrones Netz, insbesondere für ein ATM-Netz
EP0062141A1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE2517525A1 (de) Signalisierungsidentifizierer
DE68926382T2 (de) Steuerungssystem für Übertragungsbefehle zwischen zentralen Verarbeitungseinheiten
DE68907935T2 (de) Verfahren und Anordnung zur Uebertragung einer Nachricht in einem Nachrichtenübertragungsnetz mit mehreren Masterstationen und mindestens einer Slavestation, insbesondere in einem Fahrzeug.
DE68906224T2 (de) Zentrale datenverarbeitungseinheit fuer ein datenverarbeitungssystem.
DE1806172A1 (de) Prioritaetsschaltung
DE2043992C2 (de) Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, mit zentralen und individuellen Geräten
EP0160300A2 (de) Verfahren und Schaltungsanordnung zum Herstellen von Verbindungen und Übertragen von Nachrichtensignalen zwischen Teilnehmerstellen bzw. Leitungsanschlussgruppen in einer eine Ringleitungsanordnung aufweisenden Fernmeldevermittlungsanlage, insbesondere einer Datenvermittlungsanlage
DE2901455C3 (de) Speicherzugriffssteuerung zum wahlfreien Zugriff zu einem umlaufenden Speicher und Verfahren zum Betreiben desselben
DE3325791C2 (de) Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
DE10136151C2 (de) Multiprozessor-System mit zumindest zwei Mikroprozessoren mit optimaler Ausnutzung der zur Verfügung stehenden Ressourcen
DE4417977C2 (de) Anordnung zur Signalisierung zwischen Prozesseinheiten
DE1774041B2 (de) Datenverarbeitungsanlage mit einer einrichtung zur transparenten uebersetzung von daten
DE1194608B (de) Paritaetsschaltung fuer eine Datenverarbeitungs-anlage
DE2025672A1 (de) Konfigurationsanzeiger fur periphere Einheiten in einer Datenverarbeitungsanlage

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8131 Rejection