DE4417977C2 - Anordnung zur Signalisierung zwischen Prozesseinheiten - Google Patents

Anordnung zur Signalisierung zwischen Prozesseinheiten

Info

Publication number
DE4417977C2
DE4417977C2 DE19944417977 DE4417977A DE4417977C2 DE 4417977 C2 DE4417977 C2 DE 4417977C2 DE 19944417977 DE19944417977 DE 19944417977 DE 4417977 A DE4417977 A DE 4417977A DE 4417977 C2 DE4417977 C2 DE 4417977C2
Authority
DE
Germany
Prior art keywords
signal
bus
lines
signal source
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19944417977
Other languages
English (en)
Other versions
DE4417977A1 (de
Inventor
Ruediger Kaffenberger
Wolfgang Groesch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson AB
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Priority to DE19944417977 priority Critical patent/DE4417977C2/de
Publication of DE4417977A1 publication Critical patent/DE4417977A1/de
Application granted granted Critical
Publication of DE4417977C2 publication Critical patent/DE4417977C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

Die Erfindung bezieht sich auf eine Anordnung zur Signalisierung zwischen Prozeßeinheiten gemäß Oberbegriff des Anspruches 1. Solche Anordnungen sind bekannt.
In dem Buch "Halbleiterschaltungstechnik" von Tietze und Schenk, 10. Auflage, Kapitel 21 ist ein Rechnersystem mit einem einfachen Unterbrechungswerk dargestellt, wobei eine feste Beziehung zwischen der Signalquelle und der Signalsenke besteht. Für jede Signalpriorität wird dabei eine eigene Signalisierungsleitung benutzt. Es gibt dort zwar mehrere Signalquellen, die über Openkollektorausgänge auf die gleiche Signalisierungsleitung wirken können, aber nur mit einer Signalsenke in Verbindung treten können.
In IEEE 1014 wird ein Bus beschrieben, welcher die Signalisierung zwischen mehreren Signalquellen und Signalsenken erlaubt. Dabei sind mehrere Signalprioritäten möglich, aber pro Signalpriorität gibt es nur eine Signalsenke. Hierbei sind die Signalquellen in einer Kette verbunden, deren Ende die Signalsenke bildet. Die Priorität einer Signalquelle ergibt sich dann aus dem Abstand zur Signalsenke und ist daher fest vorgegeben.
In American National Standard Institute (ANSI) X 3.131-1986 wird ein SCSI-Bus beschrieben, wobei eine Signalisierung von einer datenübertragenden oder datenspeichernden Einheit zu einer datenverarbeitenden Einheit erfolgt. Hierbei ist eine Signalisierung zwischen mehreren Signalquellen und Signalsenken möglich, wobei keine feste Zuordnung besteht.
Bei diesem Bus wird die Priorität der Signalleitung nur durch die Adresse der Signalsenke bestimmt, aber die Signalisierung kann nicht von der eigentlichen Datenübertragung getrennt werden.
Aus der DE 34 09 885 A1 ist ein Verfahren und eine Vorrichtung zum parallelen Übertragen von Daten in einem Multiprozessorsystem bekannt. Es wird dabei von dem Problem ausgegangen, ohne großen Protokollieraufwand eine Zuteilung der Datenleitungen zu verwirklichen, ohne daß Zugriffskonflikte auftreten. Zur Lösung wird vorgeschlagen, zwischen den einzelnen selbständigen Prozessoren ein Freigabesignal umlaufen zu lassen, das von einem Prozessor direkt und selbständig festgehalten werden kann, wenn dieser eine Datenübertragung durchführen möchte. Die selbständigen Prozessoren sind an eine Busschiene mit einem bidirektionalen Datenbus und einem Adreßbus angeschlossen. Zusätzlich ist jedem Prozessor eine Stafettenlogik zugeordnet, die in einer Ringleitung angeordnet sind, auf der ein Freigabesignal umläuft.
Aus G. Färber, Bussysteme, zweite Auflage, 1987, Seiten 58 bis 59 ist das "Parallel-Poll-Verfahren" bekannt. Hier wird jedem Teilnehmer eine eigene Anforderungsleitung zugewiesen. Alle Teilnehmer haben die Möglichkeit, die Anforderungen aller Konkurrenten zu beobachten. Ein festes Prioritätsschema kann in diesem Fall sehr einfach realisiert werden, indem jeder Teilnehmer die Anforderungsleitungen derjenigen Teilnehmer beobachten muß, die eine höhere Priorität haben als er selbst. Aus Brett Glass "The Token Ring" BYTE, Januar 1989, Seiten 363 bis 374 ist eine im Bus umlaufende Berechtigungsmarke (token) bekannt, der eine von den Stationen erzeugte Priorität zugeordnet wird.
Der vorliegenden Erfindung lag die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art anzugeben, die in der Lage ist, den Datenaustausch zwischen mehreren Prozeßeinheiten, insbesondere mehreren datenverarbeitenden und datenübertragenden oder speichernden Einheiten, wie Ein- Ausgabeeinheiten, Prozessoreinheiten usw., zu koordinieren, wobei die dem Datenaustausch vorausgehende Signalisierung, welche immer von der datenübertragenden oder datenspeichernden Einheit (Signalquelle) zur datenverarbeitenden Einheit (Signalsenke) hin erfolgt, unabhängig von dem eigentlichen Datenaustausch erfolgen soll.
Die Lösung dieser Aufgabe erfolgt mit den Mitteln des Anspruches 1. Vorteilhafte Ausgestaltungen ergeben sich durch die Unteransprüche.
Die Erfindung weist die Vorteile auf, daß eine Vielzahl von Signalquellen und Signalsenken in einer freien Auswahl ohne großen Aufwand miteinander verbunden werden können. Es besteht keine feste Zuordnung zwischen Signalquelle und Signalsenke, vielmehr kann eine Signalsenke von dem Signalisierungsvorgang einer Signalquelle zu dem einer anderen wechseln. Der Aufwandsvorteil liegt unter anderem darin, daß das Problem der vielen Einzelverbindungsleitungen, die nach dem Stande der Technik erforderlich wären, auf elegante Weise umgangen wird, indem ein Identifikationsbus mit mehreren Leitungen vorgesehen ist. Mit diesem Identifikationsbus hat die Signalquelle die Möglichkeit, sich die Signalsenke auszuwählen. Außerdem bietet diese Identifikationsschiene eine zweite Funktionalität, indem der Signalsenke mitgeteilt wird, welche Signalquelle gesendet hat. Der Vorgang wird damit transparent sowohl für die Signalquelle als auch für die Signalsenke. Die erfindungsgemäße Anordnung bietet darüberhinaus eine flächenhafte d. h. zweidimensionale Prioritätsvergabe, die es ermöglicht, Signalsenken und Signalquellen mit gleichen Prioritäten oder aber auch mit einer beliebigen Zuordnung einer vertikalen Priorität zu verbinden. In den Steuerungen der einzelnen Signalquellen und -Senken wird in Abhängigkeit vom Zustand der einzelnen Leitungen der Busse und in Abhängigkeit von der Zeit ein entsprechender Prioritätsmechanismus und damit ein entsprechendes Protokoll erzeugt. Es können also Signalisierungsvorgänge mit verschiedener Priorität durchgeführt werden.
Durch den Quittierungsmechanismus in dem Protokoll wird der Signalquelle ermöglicht, zu erkennen, ob die Signalsenke das Signal erhalten hat; dadurch kann das Fehlen von Signalsenken erkannt werden.
Es folgt nun die Beschreibung der Erfindung anhand der Figuren:
In Fig. 1 ist die Anordnung zur Signalisierung gemäß der Erfindung gezeichnet.
In Fig. 2 bzw. 3 ist die sequentielle Steuerung einer Signalquelle bzw. einer Signalsenke in Form eines Zustandsgraphen dargestellt.
Die Fig. 1 zeigt beispielhaft eine Anordnung zur Signalisierung bzw. zum Austausch von Signalen zwischen drei Signalisierungseinheiten, deren Steuerungen in Form eines Kästchens A, B, bzw. C dargestellt sind. Die Verbindung zwischen Steuerung und der eigentlichen Prozeßeinheit ist mittels eines doppellinigen Pfeiles symbolisch dargestellt. Es muß betont werden, daß unter einem Signal hier eine ele­ mentare Information, wie z. B. eine Unterbrechungsanforderung typischerweise aber auch eine andere 1bit-Information verstanden wird. Ein solches Signal kann in einer Anordnung gemäß der Erfindung zwischen einer beliebigen Zahl von q Signalquellen und einer beliebigen Anzahl r von Signalsenken ausgetauscht werden.
Beispielhaft zeigt die Fig. 1 in A die Steuerung einer Signalquelle, in B die Steuerung einer Signalsenke und in C die Steuerung sowohl für eine Signalquelle als auch für eine Signalsenke, d. h. der Typ C stellt eine Kombination aus Signalquelle und Signalsenke dar. Die Signalquellen sind durch eine Leitung DC kettenartig miteinander verbunden. Sämtliche Steuerungen sind mit einem ersten Bus ID, der eine Anzahl n Verbindungsleitungen enthält, verbunden. Die n Leitungen dieses ersten Busses ID dienen zur Auswahl der Signalsenke durch die Signalquelle und zur Identifikation der Signalquelle. Das zeigt sich in der Pfeilrichtung in der Busanschlußleitung zu den einzelnen Steuerwerken, wobei eine Signalsenke nur eine Identifikation empfangen und eine Signalquelle nur eine solche aussenden kann.
Sämtliche Steuerungen sind zusätzlich mit einem zweiten Bus S verbunden, der aus einer Anzahl p Verbindungsleitungen besteht und zur Weiterleitung der Signale der verschiedenen vertikalen Prioritäten dient. Alle Steuerungen sind über einen bidirektionalen Anschluß an diesen zweiten Bus S angebunden.
Die Priorität regelt den Vorrang der Übertragung eines Signals, wenn zwei oder mehrere Signale gleichzeitig weitergeleitet werden sollen, wobei ein Signal höherer Priorität einem Signal niedrigerer Priorität vorgezogen wird. Ist die Übertragung eines Signals einmal im Gange, so kann sie nicht unterbrochen werden. Bei Verwendung eines Binärkodes kann die Zahl der Prioritäten den theoretischen Wert 2p erreichen. Vorteilhafter ist, jede einzelne Leitung der p Leitungen einer bestimmten Priorität zuzuordnen, so daß in diesem Fall bis zu p Prioritäten vergeben werden können.
Mit der erfindungsgemäßen Anordnung können bis zu 2n Signalquellen und bis zu 2n Signalsenken betrieben werden, wobei n die Zahl der Verbindungen ID des Busses 1 ist.
Jede Signalquelle kann jeder Signalsenke Signale mit einer beliebigen der p Prioritäten senden.
Wenn nach dem Aufruf der Signalsenke und einer danach erfolgten Quittierung die aufrufende Signalquelle ihre eigene Identifikation sendet, kann die Signalsenke die Herkunft des aufrufenden Signals erkennen.
Über die Kettenverbindung DC reicht jede Signalquelle, die nicht selbst ein Signal der augenblicklich höchsten Priorität aussenden soll, den an ihrem Eingang DCin empfangenen Pegel weiter, während sie, wenn sie ein Signal der augenblicklich höchsten Priorität aussenden soll und gleichzeitig an ihrem Eingang DCin den Berechtigungspegel U empfängt, den inversen Pegel U weiterreicht. Ein solcher Mechanismus wird hier als horizontale Priorität bezeichnet.
Der Mechanismus der vertikalen Priorität läuft derart ab, daß bei dem Falle einer eins aus p-Codierung, d. h. wenn jeder der p Leitungen eine Prioritätsstufe zugeordnet wird, die Ansteuerung einer Verbindung S mit dominanten bzw. rezessiven Pegeln erfolgt. Ein dominanter Pegel überlagert rezessive Pegel derart, daß nur der dominante Pegel erkannt wird. Die Verbindungen ID des ersten Busses werden nur von der jeweils höchstprioren Signalquelle angesteuert, während die entsprechenden Ausgänge der anderen Signalquellen hochohmig sind.
Anhand der Zustandsgraphen der Fig. 2 und 3 soll nun der Verlauf einer Signalisierung näher beleuchtet werden. Ruhezustand ist in allen Fällen der Zustand 0. Erfolgt ein Interruptrequest R für Senke ID mit Priorität p beispielsweise für die Quellensteuerung A nach Fig. 1, so wird dieselbe in den Zustand 1 gebracht. Nun wird geprüft, ob bereits ein Signal irgendeiner Priorität gesendet wird. Ist das nicht der Fall, so überprüft die Signalquelle A, welche ein Signal aussenden soll, ob sie den Pegel U empfängt. Wenn das der Fall ist, legt sie dominantes Potential an die der Priorität des zu übertragenden Signals entsprechende Verbindung S [p] an. Nach einer Zeit T1, welche ausreichend dafür ist, daß alle anderen Signalquellen das Ausbleiben des Pegels U erkennen können, legt die Signalquelle das Identifikationsmuster der aufzurufenden Signalsenke an die Verbindung ID an. Damit ist die Signalquelle A in den Zustand 2 gelangt. Nach einer Zeit T2 legt die aufrufende Signalquelle A rezessiven Pegel an die vorher aktivierte Verbindung S [p] an (Zustand 3). Wenn die durch das Muster auf ID ausgewählte Signalsenke, beispielsweise B, bereit ist, das Signal aufzunehmen, hat sie in der Zwischenzeit ihrerseits dominanten Pegel an die gleiche Verbindung S [p] angelegt. Dies überführt in den Zustand 4, in dem die Signalquelle den Pegel der Verbindung S [p] überprüft und dann ihr eigenes Identifikationsmuster ID = me über die Verbindung ID des ersten Busses aussendet. Die Signalsenke B kann aus diesem Muster die Herkunft des Signals bestimmen. Sobald die Signalsenke B das Muster abgespeichert hat, legt auch sie rezessiven Pegel an die Verbindung S [p] an, wodurch die Signalquelle A in den Zustand 5 gelangt, wobei sie die Verbindungen ID dann wieder freigibt mit ID = Z und den Pegel U über ihre Kettenverbindung DC weiterreicht, d. h. DCout = U. Sobald die Signalquelle A feststellt, daß die Berechtigungsmarke an der Kettenleitung DC wegfällt und eine vertikale Priorität am zweiten Bus S von einer anderen Signalquelle angemeldet wird, geht die Signalquelle A zurück in ihren Ruhezustand 0.
Wenn eine Signalquelle mit augenblicklicher höchsten Priorität nach einer Zeit T1 nicht den Pegel U, also die Berechtigungsmarke, an ihrem Eingang DCin feststellen kann, dann legt sie rezessiven Pegel an alle Verbindungen S an. Sobald sie aber erkennt, daß alle Verbindungen S rezessiven Pegel aufweisen, so legt sie wieder dominanten Pegel an die Verbindungen S [p] an und überprüft den Eingang DCin. In gleicher Weise verfährt eine Signalquelle, die erkennt, daß auf den Verbindungen S dominante Pegel mit höherer Priorität als die eigene anliegen.
Für den Mechanismus der horizontalen Priorität gibt es zwei Varianten, wobei sie statisch oder dynamisch vergeben werden kann.
Im ersten Fall wird an einem Ende der durch die Verbindungen DC gebildeten Kette fest der Pegel U eingespeist, während das andere Ende offen ist. Alle Signalquellen, die nicht signalisieren wollen, geben den Pegel U unverändert weiter, während diejenige die signalisieren will und gleichzeitig auch die höchste vertikale Priorität hat, diesen Pegel invertiert. Diejenige Signalquelle, die an dem Ende der Kette angeordnet ist, an dem der Pegel U eingespeist wird, besitzt die höchste horizontale Priorität, während diejenige am anderen Ende der Kette die niedrigste hat.
Im zweiten Fall sind die Enden der Kette miteinander verbunden, so daß sich ein geschlossener Kreis bildet. Bei der Betriebsaufnahme gibt eine der Signalquellen den Pegel U ab, während alle anderen den invertierten Pegel abgeben. Während einer Zeit T1 erreichen die Signalquellen den empfangenden Pegel weiter wie im ersten Fall. Die signalisierenwollende Signalquelle mit der augenblicklich höchsten vertikalen Priorität erreicht ebenfalls nur weiter. Erst nach Abschluß des Signalisierungsvorgangs wird U abgegeben.
Bei der beschriebenen Anordnung handelt es sich um eine Anzahl von Zustandsautomaten. Damit diese in der beschriebenen Weise zusammenarbeiten können, müssen sie mit einem hinreichend gleichen Schrittakt arbeiten, und ihre Sequenzen müssen synchronisiert werden. Dies erfolgt durch Auswerten der Pegel auf den Verbindungen S des zweiten Busses. Der Übergang von rezessivem zum dominanten Pegel auf einer der Verbindungen S signalisiert den Beginn seiner Sequenz. Die Schrittakte sind hinreichend gleich, wenn nach Ablauf der Sequenz alle Automaten gerade noch die gleiche Anzahl Schritte durchlaufen haben.
In dem wesentlich weniger komplexen Zustandsgraphen der Fig. 3, der sequentiellen Steuerung einer Signalsenke, gibt es nur zwei Zustände, nämlich den Ruhezustand 0 und den aufgerufene Zustand 1. Die Signalsenke wird aufgerufen durch das auf der Identifikationsschiene des ersten Busses ID auftretende eigene Identifikationsmuster bei einer dominanten vertikalen Priorität. Hat die Signalsenke eine Zeit T1 lang ihr eigenes Identifikationsmuster empfangen, so sendet sie auf der Verbindungsleitung S dominanten Pegel aus. Nach einer Zeit < T2 oder wenn das eigene Identifikationsmuster nicht mehr empfangen wird, geht die Signalsenke wieder in ihren Ruhezustand 0 zurück.

Claims (12)

1. Anordnung zur Signalisierung zwischen Prozeßeinheiten, wobei jede Prozeßeinheit eine Protokollsteuerung aufweist, welche als Signalquelle oder/und Signalsenke fungiert, wobei die einzelnen Protokollsteuerungen in einer Kette angeordnet sind, welche durch eine einzige Leitung gebildet wird, über welche Leitung eine Berechtigungsmarke in Form eines von zwei Leitungspotentialen weiterleitbar ist, wobei ein erster Bus (ID) vorgesehen ist, mit einer Anzahl von n Leitungen zur Selektion von Signalsenken durch die Signalquellen mittels Anlegen von das Identifikationsmuster der auszuwählenden Signalsenke darstellenden Potentialen, dadurch gekennzeichnet, daß ein zweiter Bus (S) mit einer Anzahl von p Leitungen vorgesehen ist, auf denen von den Signalquellen zur Übertragung der Signalpriorität dominante Leitungspotentiale erzeugbar sind und daß nur diejenige sendebereite Signalquelle zum Signalisieren die Erlaubnis erhält, wenn sie über die Berechtigungsmarke verfügt und wenn sie gleichzeitig die höchste Signalisierungspriorität (S(p)) auf dem zweiten Bus (S) innehat.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kette ein geschlossener Ring ist.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dominanz der Prioritäten mittels eines Binärcodes geregelt wird, dem entsprechende Potentiale auf den einzelnen Leitungen des zweiten Bus (S) zugeordnet werden.
4. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dominanz der Prioritäten mittels eines ()-Codes geregelt wird, wobei eine der p Leitungen die höchste Priorität, eine der p Leitungen die niedrigste Priorität und die restlichen Leitungen eine Priorität zugeteilt bekommen, deren Wertigkeit dazwischen liegt und sich stufenweise unterscheidet.
5. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach Aktivierung der Verbindung S(p) die dominanten Potentiale auf den Leitungen des zweiten Bus (S) für eine Zeit T2 von der signalisierenden Signalquelle aufrechterhalten werden, um dann rezessiven Potentialen zu weichen.
6. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die von der berechtigten Signalquelle ausgewählte und aufgerufene Signalsenke nach Erkennung ihres Identifikationsmusters der aufrufenden Signalquelle eine Quittung zurücksendet.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß diese Quittung derart erfolgt, daß die gleichen Potentiale an die p Leitungen des zweiten Bus (S) angelegt werden, welche der Priorität entsprechen, welche die Signalquelle innehatte und welche von der Signalquelle geprüft wird.
8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß nach der empfangenen Quittung die aufrufende Signalquelle ihr eigenes Identifikationsmuster auf die n Leitungen des ersten Bus (ID) legt, so daß die quittierende Signalsenke die signalisierende Signalquelle identifizieren kann.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Signalsenke nach Abspeicherung des Identifikationsmusters der Signalquelle rezessives Potential an die p Leitungen des zweiten Bus (S), anlegt.
10. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Identifikationsmuster zur Auswahl der Signalsenke erst nach einer Zeit T1 ab dem Zeitpunkt, an dem die berechtigte Signalquelle ihre dominante Priorität erkennt, angelegt wird.
11. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Signalquelle dann ihre Verbindung ID frei gibt und die ihrem Identifikationsmuster entsprechenden dominanten Potentiale von den Leitungen des ersten Bus (ID) wegnimmt, wenn die Signalsenke durch Quittieren mit nichtdominanten Potentialen auf den p Leitungen des zweiten Bus (S) die Abspeicherung des Identifikationsmusters der Signalquelle signalisiert.
12. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Signalquelle mit der höchsten Priorität auf dem zweiten Bus (S), welche Signalquelle innerhalb einer Zeit T1 nicht die Berechtigungsmarke erhält, ihre dominanten Potentiale von den Leitungen des zweiten Bus (S) abzieht, um sie dann wieder anzulegen, wenn sie an den p Leitungen des zweiten Bus keine dominanten Potentiale erkennt.
DE19944417977 1994-05-21 1994-05-21 Anordnung zur Signalisierung zwischen Prozesseinheiten Expired - Lifetime DE4417977C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944417977 DE4417977C2 (de) 1994-05-21 1994-05-21 Anordnung zur Signalisierung zwischen Prozesseinheiten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944417977 DE4417977C2 (de) 1994-05-21 1994-05-21 Anordnung zur Signalisierung zwischen Prozesseinheiten

Publications (2)

Publication Number Publication Date
DE4417977A1 DE4417977A1 (de) 1995-11-23
DE4417977C2 true DE4417977C2 (de) 1996-03-14

Family

ID=6518767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944417977 Expired - Lifetime DE4417977C2 (de) 1994-05-21 1994-05-21 Anordnung zur Signalisierung zwischen Prozesseinheiten

Country Status (1)

Country Link
DE (1) DE4417977C2 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3409885A1 (de) * 1984-03-17 1985-09-19 ROTEC Industrieautomation GmbH, 7553 Muggensturm Verfahren und vorrichtung zum parallelen uebertragen von daten in einem multiprozessorsystem

Also Published As

Publication number Publication date
DE4417977A1 (de) 1995-11-23

Similar Documents

Publication Publication Date Title
DE2944497C2 (de)
DE3228251T1 (de) Synchronbus-entscheidungsschaltung
DE3535436C2 (de)
DE3114816A1 (de) Schaltungsanordnung fuer eine datenverarbeitende anlage mit mehreren unterschiedlichen einheiten und einer prioritaetssteuerung
DE3300263A1 (de) Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung
DE3300261A1 (de) Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung
DE2313724A1 (de) Elektronische datenverarbeitungsanlage
DE3300260A1 (de) Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
EP0062141A1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE4417977C2 (de) Anordnung zur Signalisierung zwischen Prozesseinheiten
EP0792078B1 (de) Aktuator-sensor-interface-system
DE3426902C2 (de) Schaltungsanordnung zum Konfigurieren von Peripherieeinheiten in einer Datenverarbeitungsanlage
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DE2234407C2 (de) Datenverarbeitungsanlage
DE4119584C3 (de) Elektronische Einrichtung mit Steckbaugruppen
DE3325791C2 (de) Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
DE19952545C2 (de) Synchronisation der Datenbestände von redundanten Speichervorrichtungen
DE3715291C2 (de) Schaltungsanordnung zur Erweiterung der Anschlußmöglichkeiten für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
DE3334123C2 (de) Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems
DE3036923C2 (de) Mit Eingabeeinrichtungen wahlweise bestückbare Station für Signalübertragungseinrichtungen
EP0587918A1 (de) Multiprozessorsystem mit Cache-Speichern
DE3235739A1 (de) Verfahren zur vorbereitung der anschaltung einer von mehreren datenverarbeitenden einrichtungen an eine zentral taktgesteuerte mehrfach-leitungsanordnung
DE2949483C2 (de)
DE19751094B4 (de) Schnittstelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE

8327 Change in the person/name/address of the patent owner

Owner name: MARCONI COMMUNICATIONS GMBH, 71522 BACKNANG, DE

8327 Change in the person/name/address of the patent owner

Owner name: ERICSSON AB, STOCKHOLM, SE

R071 Expiry of right
R071 Expiry of right