DE3228252T1 - Unterbrechungskopplungs- und ueberwachungssystem - Google Patents
Unterbrechungskopplungs- und ueberwachungssystemInfo
- Publication number
- DE3228252T1 DE3228252T1 DE823228252T DE3228252T DE3228252T1 DE 3228252 T1 DE3228252 T1 DE 3228252T1 DE 823228252 T DE823228252 T DE 823228252T DE 3228252 T DE3228252 T DE 3228252T DE 3228252 T1 DE3228252 T1 DE 3228252T1
- Authority
- DE
- Germany
- Prior art keywords
- interrupt
- interrupt signals
- stored
- processors
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Description
-«-fr
Leerseite
Claims (1)
- Patentansprüche1 j) Vorrichtung zum Anschließen von Unterbrechungssig-"~ nalen an Einheiten zur Verwendung in einem Datenverarbeitung ssystem, bei dem eine Vielzahl von Einheiten miteinander verbunden sind, um einander Unterbrechungssignale zu übermitteln, g e k e η η -,Q zeichnet durcheine Unterbrechungssignale übermittelnde Übertra-• gungsverbindung;eine erste Einrichtung, die in jeder der Einheiten vorhanden ist, zur Speicherung von Unterbrechungssigig nalen, die an sie über die Übertragungsverbindung von der Vielzahl von Einheiten übermittelt wird, und eine zweite Einrichtung, die an jede der Einheiten angeschlossen ist, um selektiv eine Einheit zu adressieren und dafür zu sorgen, daß ein von der ersten Einrichtung gespeichertes Unterbrechungssignal an die Übertragungsverbindung gegeben wird.2i Vorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die zweite Einrichtung Mittel aufweist, die dafür sorgen, daß jedes von der ersten Einrichtung gespeicherte Unterbrechungssignal auf die Übertragungsverbindung gegeben wird.3. Vorrichtung nach Anspruch 1, dadurch g e k e η η zeichnet, daß die zweite Einrichtung Mittel aufweist, um dafür zu sorgen, daß ein von der Übertragungsverbindung übermitteltes Unterbrechungssignal von der ersten Einrichtung gespeichert wird,4. Vorrichtung nach Anspruch 1, g e k e η η -ζ eic h η e t durch eine dritte Einrichtung, die an die erste Einrichtung angeschlossen ist, um selektiv einen Unterbrechungsvektor zu erzeugen, der in Abhängigkeit von den von der ersten Einrichtung gespeicherten Unterbrechungssignalen an die Einheit angelegt wird.5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die dritte Einrichtung Mittel aufweist, die an die Einheit und die erste Einrichtung angeschlossen sind, um selektiv einen Unter- brechungsvektor zu erzeugen, der in Abhängigkeit von ausgewählten Unterbrechungssignalen der von der ersten Einrichtung gespeicherten Unterbrechungssignale an die Einheit anzulegen ist.6. Vorrichtung nach Anspruch 2, gekennzeichnet durch eine dritte Einrichtung, die an die erste Einrichtung angeschlossen ist, um selektiv einen Unterbrechungsvektor zu erzeugen, der in Abhängigkeit von in der ersten Einrichtung gespeicherten Unterbrechungssignalen an die Einheit anzuschließen ist.7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet , daß die dritte Einrichtung Mittel aufweist, die an die Einheit und die erste Einrichtung angeschlossen ist, um selektiv einen Unterbrechungsvektor zu erzeugen, der in Abhängigkeit von ausgewählten Unterbrechungssignalen der von der ersten Einrichtung gespeicherten Unterbrechungssignale an die Einheit anzuschließen ist.8. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die übertragungsverbindung einen Systemdatenbus aufweist und daß die zweite Einrichtung Mittel enthält, um dafür zu sorgen, daß ein vom Datenbus übermitteltes Unterbrechungssignal von der ersten Einrichtung gespeichert wird.-^q 9. Vorrichtung nach Anspruch 8, gekennzeichnet durch eine dritte Einrichtung, die an die erste Einrichtung angeschlossen ist, um selektiv einen Unterbrechungsvektor zu erzeugen, der in Abhängigkeit von den von der ersten Einrichtung gell 5 speicherten Unterbrechungssignalen an die Einheit anzuschließen ist.10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die dritte Einrichtung Mittel.aufweist, die an die Einheit und die erste Einrichtung angeschlossen sind, um selektiv einen Unterbrechungsvektor zu erzeugen, der in. Abhängigkeit von ausgewählten Unterbrechungssignalen der von der ersten Einrichtung gespeicherten Unterbrechungösignalen an die Einheit anzulegen ist.11. Vorrichtung zum Anschließen von Unterbrechungssignalen an Prozessoren zur Verwendung in einem Multiprozessor-Datenverarbeitungssystem, bei dem eine Vielzahl von Prozessoren miteinander verbunden sind, um Unterbrechungssignale zu liefern, die repräsentativ für Bedienungsanfragen von einem Prozessor zum anderen sind, gekennzeichnet durch eine Übertragungsverbindung zur Übermittlung von Unterbrechungssignalen unter den Prozessoren; eine erste Einrichtung, die jedem der Prozessorenist, um Unterbrechungssignale zu speichern,die diesem über die Übertragungsverbindung von der Vielzahl von Prozessoren übermittelt werden; und eine zweite Einrichtung, die an jeden entsprechenden Prozessor angeschlossen ist und auf ein Adressensignal von einem Prozessor anspricht, das repräsentativ für den jeweiligen Prozessor ist, um dafür zu sorgen, daß jedes von der ersten Einrichtung gespei- IQ cherte Unterbrechungssignal an die Übertragungsverbindung angelegt wird.12. Vorrichtung nach Anspruch 11, dadurch g e k e η η -, zeichnet, daß die zweite Einrichtung Mittel aufweist, um dafür zu sorgen, daß ein Unterbrechungs signal vom Prozessor, von dem das Adressensignal geliefert wird, von der ersten Einrichtung gespeichert wird.13. Vorrichtung nach Anspruch 12, g e k e η η ζ e ich η e t durch eine dritte Einrichtung, die an die erste Einrichtung angeschlossen ist, um selek tiv einen Unterbrechungsvektor zu erzeugen, der in Abhängigkeit von den von der ersten Einrichtung gespeicherten Unterbrechungssignalen an den Prozessor anzulegen ist.14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die dritte Einrichtung Mittel aufweist, die an den Prozessor und die erste Einrichtung angeschlossen sind, um selektiv einen Unterbrechungsvektor zu erzeugen, der in Abhängigkeit von ausgewählten Unterbrechungssignalen der von der ersten Einrichtung gespeicherten Unterbrechungssignale an den Prozessor anzulegen ist.15. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Übertragungsverbindung einen Systemdatenbus aufweist.16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet , daß die zweite Einrichtung Mittel aufweist, um dafür zu sorgen, daß ein Unterbrechungssignal von dem Prozessor, von dem das Adressensignal geliefert wird, von der ersten Einrichtung gespeichert wird.17. Verfahren zum Anlegen von Unterbrechungssignalen an Prozessoren zur Verwendung in einem Multiprozessor-Datenverarbeitungssystem, bei dem eine Vielzahl von Prozessoren miteinander verbunden ist, um Unterbrechungssignale zu liefern, die repräsentativ für Bedienungsanfragen von einem zum anderen sind, gekennzeichnet durch folgende Verfahrensschritte:Erzeugen einer Matrix von Unterbrechungssignalen, derön jeweilige Zeilen den jeweiligen Prozessoren des Systems zugeordnet sind, für die die Unterbrechungssignale bestimmt sind, und deren jeweilige Spalten den jeweiligen Prozessoren zugeordnet sind, von denen die Unterbrechungssignale stammen; Einschalten des jeweiligen Prozessors, so daß er Zugriff zu der Matrix erhält.18. Verfahren nach Anspruch 17, dadurch gekennzeichnet , daß die Zeilen und Spalten der Matrix entsprechend einer vorgegebenen Prioritätshierarchie unter den Prozessoren angeordnet werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/225,270 US4420806A (en) | 1981-01-15 | 1981-01-15 | Interrupt coupling and monitoring system |
PCT/US1982/000045 WO1982002442A1 (en) | 1981-01-15 | 1982-01-15 | Interrupt coupling and monitoring system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3228252T1 true DE3228252T1 (de) | 1983-11-17 |
Family
ID=22844239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE823228252T Ceased DE3228252T1 (de) | 1981-01-15 | 1982-01-15 | Unterbrechungskopplungs- und ueberwachungssystem |
Country Status (7)
Country | Link |
---|---|
US (1) | US4420806A (de) |
EP (1) | EP0069774A4 (de) |
JP (1) | JPS58500145A (de) |
CA (1) | CA1172376A (de) |
DE (1) | DE3228252T1 (de) |
GB (1) | GB2108297A (de) |
WO (1) | WO1982002442A1 (de) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4604500A (en) * | 1981-12-02 | 1986-08-05 | At&T Bell Laboratories | Multiprocessing interrupt arrangement |
US4473880A (en) * | 1982-01-26 | 1984-09-25 | Intel Corporation | Arbitration means for controlling access to a bus shared by a number of modules |
US4703419A (en) * | 1982-11-26 | 1987-10-27 | Zenith Electronics Corporation | Switchcover means and method for dual mode microprocessor system |
JPS608972A (ja) * | 1983-06-29 | 1985-01-17 | Fujitsu Ltd | マルチプロセツサシステム |
AU562975B2 (en) * | 1983-09-22 | 1987-06-25 | Digital Equipment Corporation | Message oriented interrupt mechanism for multiprocessor systems |
US4769768A (en) * | 1983-09-22 | 1988-09-06 | Digital Equipment Corporation | Method and apparatus for requesting service of interrupts by selected number of processors |
US4631670A (en) * | 1984-07-11 | 1986-12-23 | Ibm Corporation | Interrupt level sharing |
JPS61107456A (ja) * | 1984-10-30 | 1986-05-26 | Toshiba Corp | 割込制御方式 |
US4870704A (en) * | 1984-10-31 | 1989-09-26 | Flexible Computer Corporation | Multicomputer digital processing system |
US5067071A (en) * | 1985-02-27 | 1991-11-19 | Encore Computer Corporation | Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus |
IT1184553B (it) * | 1985-05-07 | 1987-10-28 | Honeywell Inf Systems | Architettura di sistema a piu' processori |
US4761732A (en) * | 1985-11-29 | 1988-08-02 | American Telephone And Telegraph Company, At&T Bell Laboratories | Interrupt controller arrangement for mutually exclusive interrupt signals in data processing systems |
US4858173A (en) * | 1986-01-29 | 1989-08-15 | Digital Equipment Corporation | Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system |
US4839800A (en) * | 1986-08-29 | 1989-06-13 | Bull Hn Information Systems Inc. | Data processing system with a fast interrupt |
JPH0746310B2 (ja) * | 1987-06-30 | 1995-05-17 | 三菱電機株式会社 | 半導体論理回路 |
FI884026A (fi) * | 1987-09-03 | 1989-03-04 | Honeywell Bull | Mikroprocessors vektoravbrott. |
US5161228A (en) * | 1988-03-02 | 1992-11-03 | Ricoh Company, Ltd. | System with selectively exclusionary enablement for plural indirect address type interrupt control circuit |
JPH01295355A (ja) * | 1988-05-24 | 1989-11-29 | Fanuc Ltd | マルチマスタバス用割込制御回路 |
JPH02128267A (ja) * | 1988-11-09 | 1990-05-16 | Fujitsu Ltd | 共有メモリによる通信方式 |
US5095460A (en) * | 1989-04-25 | 1992-03-10 | Digital Equipment Corporation | Rotating priority encoder operating by selectively masking input signals to a fixed priority encoder |
KR920008461B1 (ko) * | 1989-05-15 | 1992-09-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 프로세스 인터럽팅 시스템 및 그 방법 |
DE58908886D1 (de) * | 1989-09-29 | 1995-02-23 | Siemens Nixdorf Inf Syst | Verfahren und Unterbrechungssteuerung zur Behandlung von Unterbrechungsanforderungen bei Ein-/Ausgabeoperationen in einem virtuellen Maschinensystem. |
KR940001878B1 (ko) * | 1990-03-08 | 1994-03-10 | 가부시끼가이샤 히다찌세이사꾸쇼 | 멀티 프로세서시스템 및 인터럽션 제어장치 |
US5584028A (en) * | 1990-05-14 | 1996-12-10 | At&T Global Information Solutions Company | Method and device for processing multiple, asynchronous interrupt signals |
US5381540A (en) * | 1990-08-13 | 1995-01-10 | Dallas Semiconductor Corporation | Interface: interrupt masking with logical sum and product options |
US5255372A (en) * | 1990-08-31 | 1993-10-19 | International Business Machines Corporation | Apparatus for efficiently interconnecing channels of a multiprocessor system multiplexed via channel adapters |
US5265255A (en) * | 1990-09-24 | 1993-11-23 | International Business Machines Corp. | Personal computer system with interrupt controller |
US5613128A (en) * | 1990-12-21 | 1997-03-18 | Intel Corporation | Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller |
US5179704A (en) * | 1991-03-13 | 1993-01-12 | Ncr Corporation | Method and apparatus for generating disk array interrupt signals |
US5455909A (en) * | 1991-07-05 | 1995-10-03 | Chips And Technologies Inc. | Microprocessor with operation capture facility |
WO1993006549A1 (en) * | 1991-09-19 | 1993-04-01 | Chips And Technologies, Inc. | A system for performing input and output operations to and from a processor |
DE69231278T2 (de) * | 1992-01-02 | 2001-01-18 | Amdahl Corp | Anwendungs-software für hardware-unterbrechungen. |
US5548762A (en) * | 1992-01-30 | 1996-08-20 | Digital Equipment Corporation | Implementation efficient interrupt select mechanism |
JP3678759B2 (ja) * | 1992-07-21 | 2005-08-03 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 割込を発生するための装置および割込を発生するための方法 |
US5423008A (en) * | 1992-08-03 | 1995-06-06 | Silicon Graphics, Inc. | Apparatus and method for detecting the activities of a plurality of processors on a shared bus |
EP0672278B1 (de) * | 1993-03-25 | 1996-05-22 | Taligent, Inc. | Mehrstufiges unterbrechungssystem |
US5481724A (en) * | 1993-04-06 | 1996-01-02 | International Business Machines Corp. | Peer to peer computer-interrupt handling |
AU1261995A (en) * | 1993-12-16 | 1995-07-03 | Intel Corporation | Multiple programmable interrupt controllers in a multi-processor system |
US5671424A (en) * | 1994-02-02 | 1997-09-23 | Advanced Micro Devices, Inc. | Immediate system management interrupt source with associated reason register |
US5708813A (en) * | 1994-12-12 | 1998-01-13 | Digital Equipment Corporation | Programmable interrupt signal router |
JP3676882B2 (ja) | 1996-06-12 | 2005-07-27 | 株式会社リコー | マイクロプロセッサ及びその周辺装置 |
JP2002175261A (ja) * | 2000-12-05 | 2002-06-21 | Oki Electric Ind Co Ltd | データ転送制御回路 |
EP1387258A3 (de) * | 2002-07-31 | 2008-01-02 | Texas Instruments Incorporated | Prozessor-Prozessor-Synchronisierung |
US7584316B2 (en) * | 2003-10-14 | 2009-09-01 | Broadcom Corporation | Packet manager interrupt mapper |
US8972642B2 (en) * | 2011-10-04 | 2015-03-03 | Qualcomm Incorporated | Low latency two-level interrupt controller interface to multi-threaded processor |
CN104111866A (zh) * | 2013-04-18 | 2014-10-22 | 鸿富锦精密工业(深圳)有限公司 | 中断控制系统和方法 |
US9678903B1 (en) * | 2014-10-15 | 2017-06-13 | Intel Corporation | Systems and methods for managing inter-CPU interrupts between multiple CPUs |
CN111078605A (zh) * | 2019-12-10 | 2020-04-28 | 上海航天控制技术研究所 | 一种多通信接口中断的综合处理系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676861A (en) * | 1970-12-30 | 1972-07-11 | Honeywell Inf Systems | Multiple mask registers for servicing interrupts in a multiprocessor system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3286239A (en) * | 1962-11-30 | 1966-11-15 | Burroughs Corp | Automatic interrupt system for a data processor |
US3312951A (en) * | 1964-05-29 | 1967-04-04 | North American Aviation Inc | Multiple computer system with program interrupt |
US3496551A (en) * | 1967-07-13 | 1970-02-17 | Ibm | Task selection in a multi-processor computing system |
US3753234A (en) * | 1972-02-25 | 1973-08-14 | Reliance Electric Co | Multicomputer system with simultaneous data interchange between computers |
JPS50115732A (de) * | 1974-02-22 | 1975-09-10 | ||
JPS50156336A (de) * | 1974-06-05 | 1975-12-17 | ||
JPS541541B2 (de) * | 1975-02-14 | 1979-01-25 | ||
JPS5296836A (en) * | 1976-02-10 | 1977-08-15 | Toshiba Corp | Multiplex data processing system |
US4080649A (en) * | 1976-12-16 | 1978-03-21 | Honeywell Information Systems Inc. | Balancing the utilization of I/O system processors |
JPS54153543A (en) * | 1978-05-25 | 1979-12-03 | Oki Electric Ind Co Ltd | Interruption system between processors |
-
1981
- 1981-01-15 US US06/225,270 patent/US4420806A/en not_active Expired - Lifetime
-
1982
- 1982-01-15 CA CA000394231A patent/CA1172376A/en not_active Expired
- 1982-01-15 DE DE823228252T patent/DE3228252T1/de not_active Ceased
- 1982-01-15 WO PCT/US1982/000045 patent/WO1982002442A1/en not_active Application Discontinuation
- 1982-01-15 JP JP57500744A patent/JPS58500145A/ja active Pending
- 1982-01-15 GB GB08226044A patent/GB2108297A/en not_active Withdrawn
- 1982-01-15 EP EP19820900714 patent/EP0069774A4/de active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676861A (en) * | 1970-12-30 | 1972-07-11 | Honeywell Inf Systems | Multiple mask registers for servicing interrupts in a multiprocessor system |
Also Published As
Publication number | Publication date |
---|---|
US4420806A (en) | 1983-12-13 |
EP0069774A4 (de) | 1985-11-07 |
EP0069774A1 (de) | 1983-01-19 |
CA1172376A (en) | 1984-08-07 |
JPS58500145A (ja) | 1983-01-20 |
GB2108297A (en) | 1983-05-11 |
WO1982002442A1 (en) | 1982-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3228252T1 (de) | Unterbrechungskopplungs- und ueberwachungssystem | |
DE4135749A1 (de) | Prozessormodul fuer eine programmierbare steuerung mit einer intelligenten funktionsmodulschnittstelle | |
DE2908316C2 (de) | Modular aufgebaute Multiprozessor-Datenverarbeitungsanlage | |
DE4429433C1 (de) | Adreßzuordnungsverfahren | |
DE3228251T1 (de) | Synchronbus-entscheidungsschaltung | |
DE3004827C2 (de) | Datenverarbeitungsanlage | |
DE3119394A1 (de) | Rechnernetz | |
DE4313190B4 (de) | Vorrichtung und Verfahren zur Initialisierung einer Datenschnittstelle für eine programmierbare Steuerung | |
CH629010A5 (de) | Anschlussschaltung fuer eine eingabe/ausgabeschnittstelle in einer datenverarbeitungsanlage. | |
CH653155A5 (de) | Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem. | |
DE3013064A1 (de) | Pufferspeicher fuer die datenuebertragung | |
DE69908782T2 (de) | Fehlerkontrolle und -korrektur in einem datenkommunikationssystem | |
DE103335T1 (de) | Schaltungsanordnung zum nachrichtenaustausch in einem fernmeldesystem bestehend aus einer mehrzahl von modularen einheiten. | |
DE1524127B2 (de) | Mehrfachrechenanlage mit internen verbindungsleitungen zwischen den datenverarbeitungsgeraeten | |
DE4303428C2 (de) | Anordnung zur Abwicklung des Datenverkehrs | |
EP0135931B1 (de) | Zentralsteuereinheit eines Vermittlungssystems insbesondere Fernsprech-Vermittlungssystems | |
DE3840570C2 (de) | ||
DE19504488C1 (de) | Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichttung eines Kommunikationssystems | |
DE3518196C2 (de) | Verfahren zum Übertragen von Daten zwischen einer Steuerstation und einer Mehrzahl von Unterstationen | |
DE2607685C3 (de) | Verfahren zum Betrieb von Prozessoren in einem Multiprozessorsystem | |
DD142135A3 (de) | Mehrrechnerkopplung | |
EP0060932A2 (de) | Schaltungsanordnung mit zwei Mikrocomputern, die über einen Buskoppler miteinander verbunden sind | |
DE60103221T2 (de) | Gerät und Verfahren zur Signalgruppenübertragung zwischen digitalen Signalprozessoren in einer digitalen Signalverarbeitungseinheit | |
DE2814911A1 (de) | Datenverarbeitungsanlage fuer einen etikettenleser | |
DE3942139C2 (de) | Verfahren zur Initialisierung von in einem Rechnersystem zusammengeschalteten Prozessoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
8131 | Rejection |