DE3013064A1 - Pufferspeicher fuer die datenuebertragung - Google Patents

Pufferspeicher fuer die datenuebertragung

Info

Publication number
DE3013064A1
DE3013064A1 DE19803013064 DE3013064A DE3013064A1 DE 3013064 A1 DE3013064 A1 DE 3013064A1 DE 19803013064 DE19803013064 DE 19803013064 DE 3013064 A DE3013064 A DE 3013064A DE 3013064 A1 DE3013064 A1 DE 3013064A1
Authority
DE
Germany
Prior art keywords
buffer memory
address
memory
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803013064
Other languages
English (en)
Other versions
DE3013064C2 (de
Inventor
Philip Wade Marsh
Gregory Boyd Wiedenman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Sperry Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Corp filed Critical Sperry Corp
Publication of DE3013064A1 publication Critical patent/DE3013064A1/de
Application granted granted Critical
Publication of DE3013064C2 publication Critical patent/DE3013064C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Image Input (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Storage Device Security (AREA)

Description

Patentanwalt
H. f. L L L M E R 301306A
027IDSTEIN · "
FRIEDcNSSTRASSE 29/31 *k
TELEFON: IDSTEiN 82 37 ^ SL-165
ρ 7105
SPERRY CORPORATION, New York, N. Y./U. S. A.
Pufferspeicher für die Datenübertragung
Die Erfindung betrifft einen Pufferspeicher, der bei der Datenübertragung zu oder- von peripheren Geräten, Subsystem-Bestandteilen oder ähnlichen Anordnungen angewendet wird.
Derartige Pufferspeicher halten die zwischen den Bestandteilen oder Subsystemen einer Anlage zu übertragenden Daten vorübergehend fest, wenn die Daten beispielsweise zwischen den Subsystemen eines datenverarbeitenden Systems oder zwischen peripheren Schaltungseinheiten und einer zentralen Rechenanlage oder zwischen sonstigen Elementen des Systems Übermittelt werden.
Zu dem Pufferspeicher einer solchen Anlage erhalten die peripheren Geräte und Subsysteme in typischer Weise nach einem von zwei Verfahren ihren Zugriff. Beim ersten Verfahren ruft eine zentrale da» tenverarbeitende Einrichtung regelmäßig die peripheren Geräte und/ oder Subsysteme im Ablauf ihrer Bearbeitungsfunktion ab, um zu be stimmen, ob ein solcher Zugriff begehrt wird. Im positiven Falle wird jene Anforderung als Unterbrechung behandelt, und wenn nicht Unterbrechungen von höherem Vorrang vorliegen, zweigt oder springt die datenverarbeitende Einrichtung in der Befehlsfolge zu einer besonderen Stelle hin ab, an der die Speicheradresse, der für die Bedienung der Anforderung gewünschten Routine angeordnet ist oder erzeugt wird. Das Abrufen bietet den Vorteil eines sehr einfachen Aufbaus der peripheren Geräte, da die logischen Schaltungen in der zentralen datenverarbeitenden Einrichtung größtenteils verbleiben Dagegen hat das Abrufen den Nachteil einer Verzögerung während der Bearbeitung einer Anforderung aus einem peripheren Gerät, da das letztere erst angewählt werden und dann sogar auf seine Bedienung warten muß.
030045/0640
Das zweite Verfahren, um zu einem Pufferspeicher zugreifen zu können ist ein direkter Zugriff, bei dem die peripharen Geräte und/ oder Subsysteme die zentrale datenverarbeitende Einrichtung unterbrechen, ohne auf ihren Anruf warten zu müssen. Somit sind die dem Anwählverfahren zugeordneten Wartezeiten ausgeschaltet, aber es müssen kompliziertere logische Schaltungen in die peripheren Geräte eingebaut werden, damit diese erfahren, was der Pufferspeicher wünscht, (ob also Daten in ihn eingeschrieben oder aus ihm ausgelesen werden sollen,) und wo sich die Adresse oder der Platz im Pufferspeicher befindet, an dem der Vorgang stattfinden soll.
Ziel der Erfindung ist ein Pufferspeicher für den Zugriff durch periphere Geräte oder Subsysteme, deren normalerweise benötigter komplizierter Aufbau selbst beim direkten Zugriff vermieden wird. Insbesondere soll ein dynamischer Speicher für zufällige Zugriffe als Pufferspeicher angewendet werden.
Die bevorzugte Ausfuhrungsform eines Pufferspeichers wird in einem Syetem mit einem Rechner und mehreren peripheren Geräten und/oder Subsystemen angewendet, die unter der Steuerung des Rechners arbeiten. In diesen Pufferspeicher werden die Daten aus den peripheren Geräten oder Subsystemen eingespeichert,oder die Daten werden aus diesem Pufferspeicher zu den peripheren Geräten oder Subsystemen hin ausgelesen. Auf ein aus ihnen kommendes Lese- oder Schreibsignal reagiert der Pufferspeicher, damit von seinen Plätzen, die durch eine aus einem Adressen-Anzeigespeicher empfangene Adresse festgelegt werden, Daten ausgelesen oder in diese Plätze eingeschrieben werden. Der Adressen-Anzeigespeicher weist dabei zumindest so viele Plätze auf, wie unterschiedliche periphere Geräte oder Subsysteme vorhanden sind. Die Adresse des Pufferspeichers wird im Adressen-Anzeigespeicher abgelegt und in Abhängigkeit von Identifizierunjssignalen aus ihm ausgelesen, die aus einer Ver~ schlüsselungseinheit empfangen werden, die solche Identifizierungssignale erzeugt, daß alle unterschiedlichen peripheren Geräte oder Subsysteme erkannt werden können. Wenn die Daten von einem peripheren Gerät dem Pufferspeicher zugeleitet oder aus diesem
030045/0 640
empfangen werden sollen, liefert des periphere Gerät eine Anforderung des Verschlüsselers,und in Abhängigkeit von dieser entsteht das Identifizierungssignal zur Angabe de» speziellen peripheren Gerätes. Dieses Identifizierungssignal gelangt zum Adressen-Anzeigespeicher, wodurch dem Pufferspeicher eine Adresse zugeführt wird, die an dem Platz gespeichert ist, der dem anfordernden peripheren Gerät zugeteilt ist. Außerdem führt das periphere Gerät dem Pufferspeicher ein Lese- oder Schreibsignal zu, wodurch Daten an dessen Platz ausgelesen oder eingeschrieben werden, der durch die Adresse identifiziert ist, die aus dem Adressen-Anzeigespeicher eimfangen wurde.
Der Pufferspeicher ist für einen zufallsverteilten Zugriff ausgebildet, in dem die Speicherelemente in Zeilen und Spalten angeordnet sind, die zur Auswahl eines solchen Speichereleraentes hintereinander angewählt werden. Ein Teil der Adresse des Pufferspeichers, die im Adressen-Anzeige-speicher untergebracht ist, bezeichnet die gewünschte Zeile und ein weiterer Teil die gewünschte Spalte der zur Batenein-/Ausgabe vorgesehenen Speicherelemente. Zur Anordnung des Pufferspeichers gehört eine Wahllogik, lie den Adressen-Anzeigespeicher unterrichtet, daß der erste Teil ier Adresse dem Pufferspeicher zugeleitet wird, und den Pufferspeicher informiert, daß dieser Teil die Zeile des gewünschten Platzes festlegt. In ähnlicher Weise wird der Adressen-Anzeigeepeicher angewiesen, den zweiten Teil einer Adresse dem Pufferspeicher zuzuführen, und dem Pufferspeicher mitgeteilt, daß dieser zweite Teil die Spalte der gewünschten Adresse festlegt. Auf Grund dieser doppelten Signalgabe kann jeder Platz des Pufferspeichers identifiziert werden.
Ein AusfUhrungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert. Es zeigen:
Figur 1 ein allgemeines Blockschaltbild eines datenverarbeitenden Systems, in der der Pufferspeicher angewendet wird, und
3 -
0300A5/06A0
Figur 2 die Anordnung eines Pufferspeichers gemäß der Erfindung.
Im Blockschaltbild der Figur 1 enthält eine datenverarbeitende Anlage 102 eine Steuerung (z. B. in Form eines Mikroprozessors) 104, ein Tastenfeld 108 zur Eingabe der Daten, einen Pufferspeicher 112, zwei periphere mit Plättchen arbeitende Geräte 116 und 120, ein · Steuerungs-Zwischenglied 124, einen Vorführspeicher 128 und eine Kathodenstrahlröhre 132 als VorfUhrgerät. Sie kann als Einheit in einem mit eine*? Tischfläche versehenen Gehäuse oder Rahmen untergebracht sein. Die vom Bedienenden am Tastenfeld 108 eingegebenen Daten werden von der Steuerung 104 ausgewertet, indem sie als Steuersignale (zum Auslesen von Daten aus dem peripheren Gerät 116 oder 120) dienen oder in diesem Gerät auf einem biegsamen Plättchen eingeschrieben werden oder über das Steuerungs-Zwischenglied 124 zu einem anderen Subsystem laufen oder nach ihrer Unterbringung im Vorflihrspeicher 128 auf der Kathodenstrahlröhre 132 zur Schau gestellt werden.
Um die Arbeit der Anlage 102 zu steuern, nutzt die Steuerung 104 die bekannte Technologie der Mikroprozessoren mit einem nur dem Auslesen dienenden Speicher aus und erzeugt die verschiedenen Steuersignale z. B. zur Behandlung einer Unterbrechung und zur Führung eines Datenflusses. Bei all diesen Tätigkeiten spielt der Pufferspeicher 112 eine wesentliche Rolle, insofern als durch ihn die meisten Daten hindurchgeschleust und/oder in ihm vorübergehend festgehalten werden. Die Anordnung des Pufferspeichers gemäß der Erfindung kann in einer Anlage nach der Figur 1 angewendet werden.
Die Anordnung des Pufferspeichers gemäß der Figur 2 kann in verschiedenen Anlagen wie der der Figur 1 benutzt werden, vorausgesetzt daß eine gewisse Art einer Steuerung 104 oder eines Rechners die Arbeitsvorgänge im Pufferspeicher einleitet. Auch enthält eine derartige Anlage mehrere periphere Geräte 208 bis 216 oder Subsysteme, die von Zeit zu Zeit auf den Pufferspeicher zur Ausgabe oder Eingabe von Daten zugreifen müssen,
03-0045/0640
In der Anordnung gemäß der Erfindung befindet sich ein Pufferspeicher 220 mit zufallsverteiltem Zugriff, in dem zur Unterbringung der Daten die Speicherelemente in Zeilen und Spalten angeordnet sind. Der Platz, an dem die Information eingeschrieben odei aus dem sie ausgelesen werden soll, wird durch eine über eine Leitung 224 empfangene Adresse festgelegt. Für einen beliebigen Platz wird eine zweiteilige Adresse übertragen, wobei vom ersten Teil die Zeile und vom zweiten Teil die Spalte festgelegt werden. Ein Über eine Leitung 228 übermitteltes RAS-Signal zeigt dam Pufferspeicher 220 an, daß der über die Leitung 224 aufgenommene Teil der Adresse die gewünschte Zeile festlegt, und ein über eine Leitung 232 zugeführtes CAS-Signal gibt dem Pufferspeicher 220 bekannt, daß der in der Leitung 224 erscheinende Teil der Adresse die gewünschte Spalte mitteilt. Durch ein in einer Leitung 236 auftretendes R/w-Signal wird der Pufferspeicher 220 unterrichtet, daß die Daten aus dem bzw. in den Platz ausgelesen bzw. eingeschrieben werden sollen, der durch die im Pufferspeicher aufgenommene Adresse bestimmt ist.
Die Plätze eines Adressen-Anzeigespeichers 240 sind je einem anderen peripheren Gerät 208 bis 216 zugeordnet (Tatsächlich sind jedoch zwei Plätze, nämlich einer für die Zeilenadresse und ein weiterer für die Spaltenadresse des Pufferspeichers jedem peripheren Gerät zugeordnet, die als ein Platz betrachtet seien, der eine zweiteilige Adresse festhält.) Die Adressen des Pufferspei·« ehers 220, die entweder von der Steuerung 204 oder einer Schrittschaltung 268 über ein Mehrfachschaltgerät 272 herankommen, werden im Adressen-Anzeigespeicher 240 untergebracht, damit die Plätze festgelegt werden können, aus denen die Daten ausgelesen oder in den Pufferspeicher 220 eingeschrieben werden sollen. In Abhängigkeit von über Leitungen 242 und 244 herangebrachten Signalen, die den Platz im Adressen-Anzeigespeicher 240 festlegen, wird die Adresse über die Leitung 224 dem Pufferspeicher 220 zugeführt. Der Adressen-Anzeigespeicher 240 kann dabei als Schaltungschip ausgebildet sein.
030045/0640
Die dem Adressen-Anzeigespeicher 240 zugeleiteten Signale kommen entweder aus der Steuerung 104 oder über ein Mehrfachschaltgerät und Speicherelement 252 aus einem Prioritäts-Versehllisseler 248 heran, der aus den peripheren Geräten 208 bis 216 Anforderungssignale empfängt und ein Identifizierungssignal sur Angabe des anfordernden peripheren Gerätes erzeugt. Dieses laenrifizierungssignal läuft durch das Mehrfachschaltgerät und Speicherelement 252 sowohl zum Adressen-Anzeigespeicher- 240 als auch zxxn anfordernden Gerät
zurück. Eigentlich wird die Identität des anfordernden peripheren Gerätes zur Bestimmung des Platzes im Adressen-Anzeigespeicher 240 benutzt, der dem peripheren Gerät zugeordnet ist, und aus dem die Adresse dem Pufferspeicher 220 zugeführt werden soll.
Die Funktion des Prloritäts-VerschlUsselers 248 ist der der Prioritäts-Verschlüsnelungslogik ähnlich» die in der Patentanmeldung gleichen Datums -'Anwaltsakte; ρ 5105) beschrieben ist. Insbesondere bestimmt der Prioritäts-Verschiüsseler 248 aus den Anforderungen der peripheren Geräte 208 bis 216 dasjenige mit der höchsten Priorität und erzeugt ein dieses Gerät identifizierendes Signal, also das Idsntifizierungssignal.
Beim Empfang des das periphere Gerät angebenden Identifizierungssignals führt es ein Le3e~ oder Schreibsignal öem Pufferspeicher 220 zu, um ihn zu unterrichten„ daS aus ihm Daten ausgelesen oder in ihn eingeschrieben werden sollen, wobei die Datenübertragung zwischen dem Pufferspeicher und dem speziellen Gerät in einer Schiene 256 erfolgt.
Die Anordnung der Figur 2 weist ferner eine Wahllogik für die Zeilen und Spalten auf, die dem Adressen-Anzeigespeicher 240 mitteilt, wann die Teile der Adresse des Pufferspeichers 220 diesem zugeleitet werden sollen, damit die Zeile und Spalte des gewünschten Platzes im Pufferspeicher identifiziert werden. Von einem Taktgenerator 264 werden schließlich die Tektsignale an die verschiedenen Elemente des Systems abgegeben.
- h
030045/0640
Dia Adressen des Pufferspeichers 220 werden anfänglich von der Steuerung 104 über das Mehrfachschaltgerät 272 und den Adresaen-Anzeigespeicher 240 an den Pufferspeicher 220 herangeführt. Nachdem eine Adresse in ihn eingetreten ist, wird sie von der Schrittschaltung 268 um einen vorgegebenen Betrag vergrößert, und diese vergrößerte Adresse des Pufferspeichers wird zum Adressen-Anzeigeapeicher 240 zurückgeleitet, ura den nächsten Platz im Pufferspeicher festzulegen, aus dem Daten ausgelesen oder in den Daten eingespeist werden sollen. Auf diese Weise werden aufeinanderfolgende Plätze des Pufferspeichers adressiert. Die Schrittschaltung 268 fcann ein üblicher Addierer sein, der eine feststehende Größe zur aufgenommenen Adresse hinzuzählt.
Nun sei die Arbeitsweise der Anordnung gemäß der Figur 2 im einzelnen <sx\Läutert.
Von der Steuerung 104 wird der Zugriff eines peripheren Gerätes oder Subsystems auf den Pufferspeicher 220 entsprechend Befehlen eingeleitet, die von einem Bedienenden in das System durch Tastenbetätigung eingegeben sind. Die Steuerung 104 bestimmt ferner, daß elr spezielles peripheres Gerät auf den Pufferspeicher zuzugreifen wünscht und liefert über das Mehrfachschaltgerät 272 dem Adressen-Anzeigespeicher 240 die Adresse des Pufferspeichers, in die Daten eingelesen oder aus der sie wiedergewonnen werden sollen. Außerdem führt die Steuerung 104 Über das Mehrfachschaltgerät und Speicherelement 252 dem Adressen-Anzeigespeicher 240 ein Identifizierungssignal zu, um den Platz im Adressen-Anzeigespeicher festzulegen, an dein die Adresse des Pufferspeichers gespeichert wird. Dieser Platz ist natürlich dem speziellen peripheren Gerät zugeteilt, das vom Identifizierungssignal angegeben wird, das ein Wort mit mehrerer· Bits umfaßt, deren Anzahl durch die Zahl der zu identifizierenden peripheren Geräte festgelegt ist.
Zusätzlich zu seiner Einspeisung in den Adressen-Anzeigespeicher 240 gelangt das Identifizisrungssignal auch in alle peripheren Geräte 208 bis 216, damit den ick-iit:; fizierten Gerät mitgeteilt wird,
7 -·
030045/0640
/10
■idß es die Datfön dem Pufferspeicher entweder zuführen oder entnehmen soll. Die Steuerung unterrichtet über eine Schiene 276 das identifizierte periphere Gerät, was es tun, also ob es die Daten einschreiben oder aus der:1; Pufferspeicher aufnehmen soll» Beim Empfang seines Identifizierungssignals und des Signals zur Angabe des Schreib-·· oder· Lesevorgaagas leitet das gewählte periphere Gerät ein Anforderungssignal zuia Prioritäts-Verschlüsseler 248, obgleich zu diesem Zeitpunkt auch noch Anforderungen aus anderen peripheren Geräten vorliegen können.
Dar Prioritäts-VerschlÜsseler 248 bestimmt das periphere Gera·; mit der höchsten Priorität und erzeugt ein Identifizierungssign&ls das zur Angäbe dieses Gerätes dann dem MehrfacbsGhaltgerät imd Speicherelement 252 zugeführt wird. (Das letztere ist von der Steuerung in einen solchen Zustand gebracht worden, daß das vom Prioritäts· VerschlUsseler 248 erzeugte Identifizierungssignal an das Speicherelement durchgegeben wird.)
Der Taktgenerator 284 empfängt dann aus dem Prioritäts-VerschlUsseler 248 ein Signal, um das Wiederauffinden der Daten oder ihre Speicherung einzuleiten. Der Taktgenerator 264 schaltet das Mehrfachschalt gerät und Speicherelement 2f>2, damit das aufbewahrte Identifizierungssignal in den Adressen-Anseigespeicher 240 und das gewählte periphere Gerät ausgegeben wirdf das dann das entspre» chende Lese- oder Schreibsignal dem Pufferspeicher 220 zuleitet und das (dem Prioritäts-Verschlüsseler 248 zugeführte) Anforderungssignal löscht. Der Taktgenerator 264 unterrichtet auch die Wahllogik 260, die dem Adressen-Anzeigespeicher 240 anzeigt5 daß der erste Teil der Adresse des Pufferspeichers, der an dem Platz des Adressen-Anzeigespeichers aufbewahrt wird, der dem gewählten peripheren Gerät zugeteilt ist-,, (»fad vom Identifisierungssignal in der Leitung 242 festgelegt ist), dem Pufferspeicher 220 zugeleitet werden soll» Die Wahllogik 260 bringt auch das RAS—Signal auf der Leitung 228 an den Pufferspeieher heran, um anzuzeigen,, daß der Teil der auf eier Leitung 224 empfangenen Adresse die Zeile dee gewünschten Platzes im Pufferspeicher angibt, In Abhängigkeit von
03CG45/0640
•Μ
einem anderen Signal aus dem Taktgenerator 264 teilt die Wahllogik 260 dem Adressen-Anzeigespeicher 240 mit, daß der letzte Teil der Adresse des Pufferspeichers 220 diesem zugeführt werden soll, und die Wahllogik 260 bringt auch das CAS-Signal über die Leitung 232 an den Pufferspeichec 220 zur Anzeige heran, daß dieser Teil der dann erscheinenden Adresse die Spalte des gewünschten Platzes im Pufferspeicher betrifft, der hiernach das auf der Leitung 236 herankommende R/W~Sigrial prüft; entweder- speichert er dann die auf der Schiene 256 vorhandenen und Über das Mehrfachschaltgerät 274 aus dem gewählten peripheren Gerät kommenden Daten (in der Gegenwart' eines Schreibsignals5 oder legt die Daten (in Gegenwart eines Lesesignals) avaf die Schiene 256, Im letzteren Fall teilt der Taktgenerator 264 dem gewählten perinhereη Gerät mit, daß es die Daten aus der Schiene 256 empfangen soll.
Nach dem Lesen oder Schreiben eines jeden Datenpostens flihrt: das gewählte periphere Gerät ein weiteres Anforderungssignal dem Prioritäts-Verschlüsseler 248 zu, damit weitere Daten Übertragen werden * Das Verfahren zur Bearbeitung der Anforderung wiederholt sich dann mit der folgenden Aufnahme: Nach der Einspeisung der anfänglichen Adretse des Pufferspeichers in den Adressen-Anzeigespeicher 240 werden die nachfolgenden Adressen (für einen speziellen Datenblock) aus der Schrittschaltung 268 erhalten, die einfach die zuletzt zugeleitete Adresse des Pufferspeichers um einen festen Betrag vergrößert und sie über das Mehrfachschaltgerät 272 zum Adressen-Anzeigespeicher zurückbringt. Nachdem alle gewünschten Daten dem Pufferspeicher zugeleitet oder aus ihm aufgenommen sind, gibt daE gewählte periphere Gerät eine Anforderung zur Unterbrechung an die Steuerung 104 ab, um sie zu unterrichten, daß die gewünschten Daten vom bzw« zum Pufferspeicher Übertragen worden sind«
In der erläuterten Weise ist eine einfache und doch wirkungsvolle Anordnung zum Zugriff auf einen Pufferspeicher angegeben, in der spezifische Schaltungen für einige Elemente der Figur 2 angewendet werden. Die Mehrfachschaltgeräte 272 und 274 können handelsübliche Mehrfachdatenwähler mit drei Leitungen sein, die unter der Wirkung
030045/0640 ORIGINAL INSPECTED
301306A
der Steuerung 104 stehen. Das Mehrfachschaltgerät 252 cann ein ähnlicher Wähler mit einer gewissen Speicherkapazität seines Speicherelementes sein.
Zusammenfassend betrachtet f vmrüe eine Artordnung mit einem Pufferspeicher erläutert, der in Verbindung mit einex* Steuerung und mehreren peripheren Geräten und/oder Subsystemen einer datenverarbeitenden Anlage angewendet wird. Zu dieser Anordnung gehört ein dynamischer Pufferspeieher mit zufallsverteiltem Zugriff, der aus den peripheren Geräten oder Subsystemen Informationen aufnimmt und abspeichert und die gespeicherten Informationen diesen Geräten zuleitet; ein Adressen-Anzeigespeicher hält die Adressen des Pufferspeichers festj die die Plätze im Pufferspeicher angeben, aus denen die Informationen ausgelesen oder an denen sie gespeichert werden sollen, und ein Verschlüsseier spricht auf ein Anforderungssignal aus einem peripheren Gerät oder Subsystem an, um ein Identifizierungssignal, das das anfordernde periphere Gerät oder Subsystem bezeichnet, dem Adressen-Anzeigespeicher zuzuleiten. Dabei gibt das Identifizierungssignal cisn Platz im Adressen-Anzeigespeicher an, der die dem Pufferspeicher zuzuführenden Adressen enthält- Mit der Bezeichnung des Platzes im Pufferspeicher, aus dem die Information ausgelesen und in dem sie eingespeist werden soll, gibt das identifizierte periphere Gerät oder Subsystem dem Pufferspeicher die Nachricht, ob die Informationen gelesen oder eingeschrieben werden sollen; im Falle des Einschreitens werden die Informationen vom peripheren Gerät geliefert und im Falle des Auslesens gibt der Pufferspeicher diese Informationen an das anfordernde periphere Gerät oder das Subsystem ab.
- 10 -
030Q45/0640
* INSPECTED
Leerseite

Claims (5)

  1. PATENTANSPRÜCHE
    Schaltung zur Datenübertragung zwischen einem ad baren Pufferspeicher und mehreren periphersn Geräten, von denen zur Dalenein-/Ausgabe ein Anforderungssignal und ein zugehöriges Schleib-v'^eseeignal abgebbar* sind, dadurch g β k e η r. - :■: e i c h net, daß von einem Verschiusseler (248) auf Cas. von zumindest einem peripheren Gerät (203 - 216} abgebbare Anforderungssignal nin ein dieses Gerät (208 - 216) angebendes Identifizierungssignal einem Adressen-Anzeigsspexcher (240} zuführbar ist,, dessin Plätze je einem anderen peripheren -Ierät (208 - 216) Eugofceilc unt nur Aufnahme von Adreßwtirtem vorge -sehen sind, und daß die Adreßwerter gemeinsam mit dem .t'chreib--/Lesesignal dem Pufferspeicher (220) zur Anzeige 3einer i'lir die Datenein-/Ausgabe vorgesehenen Plätze zuführbar sind.
  2. 2) Schaltung nach dem Anspruch !,dadurch gekennzeichnet, daß die Adreßwörter zu ihrer schrittweisen Vergrößerung (Verkleinerung) einer Schrittscnaltung (268) zuflihrbar sind, zwischen der und dem Adressen-Anzeigespeicher (240) ein Mehrfachschal tgerät (272) angeschlossen ist, von dem wahlweise das vergrößerte (verkleinerte) Adreßwort oder ein neues Adreßwort aus einer Steuerung (104) in die Plätze des Adressen-Anzeigespeichers (240) einführbar ist, die vom Identifizierungssignal festgelegt sind.
  3. 3) Schaltung nach dem Ansprach 1,dadurch gekennzeichnet, daß zwischen dem VerschlUsseler (248) und dem Adressen-Anzeigespeicher (240) ein Mehrfachschaltgerät und Speicherelement (252) angeschlossen sind, in dem wahlweise die Identifizierungssignale aus dem Verschllisseler (248) oder aus einer Steuerung (104) vorübergehend festhaltbar sind.
  4. 4) Schaltung nach dem Anspruch 1, bei der die Plätze des Pufferspeichers in einer Mati'ix aus Zeilen und Spalten angeordnet
    11-
    030045/0640
    OR)GlNAL
    sind, dadurch gekennzeichnet, daß dem Pufferspeicher (220) die Adreßwörter Über eine Leitung (224), das Schreib-/Lesesignal über eine Leitung (236), ein Zeilenwahlsignal Über eina Leitung (228) und ein Spaltenwahlsignal über eine Leitung (232) zuflihrbar sind, und daß das eine von jeweils zwei Adreßwörtern mit dem Zeilenwahlsignal und das andere Adreßwort mit dem Spaltenwahlsignal dem Pufferspeicher zuführbar sind.
  5. 5) Schaltung nach dem Anspruch 4,dadurch gekennzeichnet, daß von einer Wahllogik (260) die Zeilen- und Spaltenwahlsignale sowohl dem Adressen-Anzeigespeicher (240) als auch dem Pufferspeicher (220) zufiihrbar sind.
    - 12
    030045/0 640
DE3013064A 1979-04-12 1980-04-03 Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher Expired DE3013064C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/029,305 US4334287A (en) 1979-04-12 1979-04-12 Buffer memory arrangement

Publications (2)

Publication Number Publication Date
DE3013064A1 true DE3013064A1 (de) 1980-11-06
DE3013064C2 DE3013064C2 (de) 1983-05-11

Family

ID=21848350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3013064A Expired DE3013064C2 (de) 1979-04-12 1980-04-03 Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher

Country Status (3)

Country Link
US (1) US4334287A (de)
JP (1) JPS6012183Y2 (de)
DE (1) DE3013064C2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56125139A (en) 1980-02-04 1981-10-01 Nippon Telegr & Teleph Corp <Ntt> Communication controller of parallel processing
US4377853A (en) * 1980-09-09 1983-03-22 Burroughs Corporation Peripheral controller with segmented memory buffer for interfacing 80 column card reader with host computer
JPS58154054A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 外部記憶装置制御用回路
US4621335A (en) * 1983-05-31 1986-11-04 Allied Corporation Real time recall feature for an engine data processor system
JPS60205760A (ja) * 1984-03-30 1985-10-17 Fuji Xerox Co Ltd メモリ制御装置
GB2194658B (en) * 1985-08-02 1989-08-16 Ant Nachrichtentech Transfer circuit and transfer process for the transfer of co-efficients
US5133062A (en) * 1986-03-06 1992-07-21 Advanced Micro Devices, Inc. RAM buffer controller for providing simulated first-in-first-out (FIFO) buffers in a random access memory
US4949301A (en) * 1986-03-06 1990-08-14 Advanced Micro Devices, Inc. Improved pointer FIFO controller for converting a standard RAM into a simulated dual FIFO by controlling the RAM's address inputs
US5276812A (en) * 1987-01-29 1994-01-04 Kabushiki Kaisha Toshiba Address multiplexing apparatus
US5007012A (en) * 1988-09-09 1991-04-09 Advanced Micro Devices, Inc. Fly-by data transfer system
DE19504488C1 (de) * 1995-02-10 1996-06-20 Siemens Ag Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichttung eines Kommunikationssystems
TW523759B (en) * 2001-08-03 2003-03-11 Umax Data Systems Inc Circuit architecture with extended general purpose input/output pin
US7003628B1 (en) * 2002-12-27 2006-02-21 Unisys Corporation Buffered transfer of data blocks between memory and processors independent of the order of allocation of locations in the buffer
US7913003B2 (en) * 2006-02-24 2011-03-22 Intel Corporation Reclaim algorithm for fast edits in a nonvolatile file system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524512A1 (de) * 1965-03-01 1970-04-02 Sperry Rand Corp Schaltungsanordnung zum Vorfuehren von alphanumerischen Zeichen auf dem Schirm einer Kathodenstrahlroehre
DE1549532B1 (de) * 1966-08-26 1971-08-05 Sperry Rand Corp Unterbrechungs direktorschaltwerk fuer eine datenverarbei tungsanlage mit mehreren rechenanlagen und mehreren peri pheren geraeten
DE1801619B2 (de) * 1968-10-04 1973-07-05 Datenuebertragungs-steuereinheit in einer datenverarbeitungsanlage

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3526878A (en) * 1967-03-27 1970-09-01 Burroughs Corp Digital computer system
US3704453A (en) * 1971-02-23 1972-11-28 Ibm Catenated files
US3895360A (en) * 1974-01-29 1975-07-15 Westinghouse Electric Corp Block oriented random access memory
US3949380A (en) * 1974-04-22 1976-04-06 Honeywell Information Systems, Inc. Peripheral device reassignment control technique
US4149244A (en) * 1976-06-07 1979-04-10 Amdahl Corporation Data processing system including a program-executing secondary system controlling a program-executing primary system
US4092715A (en) * 1976-09-22 1978-05-30 Honeywell Information Systems Inc. Input-output unit having extended addressing capability
US4065810A (en) * 1977-01-26 1977-12-27 International Business Machines Corporation Data transfer system
US4110830A (en) * 1977-07-05 1978-08-29 International Business Machines Corporation Channel storage adapter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524512A1 (de) * 1965-03-01 1970-04-02 Sperry Rand Corp Schaltungsanordnung zum Vorfuehren von alphanumerischen Zeichen auf dem Schirm einer Kathodenstrahlroehre
DE1549532B1 (de) * 1966-08-26 1971-08-05 Sperry Rand Corp Unterbrechungs direktorschaltwerk fuer eine datenverarbei tungsanlage mit mehreren rechenanlagen und mehreren peri pheren geraeten
DE1801619B2 (de) * 1968-10-04 1973-07-05 Datenuebertragungs-steuereinheit in einer datenverarbeitungsanlage

Also Published As

Publication number Publication date
US4334287A (en) 1982-06-08
JPS55149898U (de) 1980-10-28
DE3013064C2 (de) 1983-05-11
JPS6012183Y2 (ja) 1985-04-20

Similar Documents

Publication Publication Date Title
DE69724463T2 (de) Verfahren und gerät um einen gleichzeitigen zugriff von mehreren agenten auf einem gemeinsamen speicher zu gewährleisten
DE4100670C2 (de) Halbleiterspeichervorrichtung mit eingebautem Cache-Speicher und Verfahren zum Betreiben einer solchen
DE3438869C2 (de)
DE3013064A1 (de) Pufferspeicher fuer die datenuebertragung
DE2719247B2 (de) Datenverarbeitungssystem
DE1956604A1 (de) Datenverarbeitungsanlage mit einem Speichersystem
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE3137627C1 (de) Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern
DE102008021348A1 (de) Halbleiterspeicher, Speicherzugriffs-Steuersystem und Datenlese-Verfahren
EP0036579B1 (de) Verfahren zum Regenerieren von in einem dynamischen MOS-Speicher gespeicherten Daten
DE2911495A1 (de) Datenverarbeitungsanordnung
DE2758829A1 (de) Multiprozessor-datenverarbeitungssystem
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE1524773B2 (de) Adressierungssystem für Speichervorrichtungen
DE69533630T2 (de) Verfahren und Vorrichtung zur Schnittstellenbildung mit RAM-Speicher
EP0477595A2 (de) Cachespeichereinrichtung mit m Busanschlüssen
CH625895A5 (de)
DE1549431A1 (de) Datenverarbeitendes System mit verbesserter Verbindung fuer Untersysteme
DE3016738C2 (de) Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens
DE60226024T2 (de) Verfahren und system um auf einen gemeinsamen speicher zuzugreifen
DE4122831C2 (de) Integrierte Halbleiterschaltung
DE2507405A1 (de) Verfahren und anordnung zum synchronisieren der tasks in peripheriegeraeten in einer datenverarbeitungsanlage
DE2629311C2 (de)
DE69531287T2 (de) Verbesserte speicheranordnungen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8126 Change of the secondary classification

Ipc: ENTFAELLT

8181 Inventor (new situation)

Free format text: WIEDEMAN, GREGORY BOYD, SANDY, UHTAH, US MARSH, PHILLIP WADE, GRANGER, UTAH, US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
8327 Change in the person/name/address of the patent owner

Owner name: UNISYS CORP. (N.D.GES.D.STAATES DELAWARE), BLUE BE

8328 Change in the person/name/address of the agent

Free format text: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. RABUS, W., DR.-ING. BRUEGGE, J., DIPL.-ING., 2800 BREMEN MAIWALD, W., DIPL.-CHEM.DR., PAT.-ANWAELTE, 8000 MUENCHEN