DE3942139C2 - Verfahren zur Initialisierung von in einem Rechnersystem zusammengeschalteten Prozessoren - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Initialisierung von in einem Rechnersystem zusammengeschalteten Prozesso­ ren, wobei in dem Rechnersystem mit einem übergeordneten Masterprozessor (Hauptprozessor) und mehreren, diesem un­ tergeordneten Prozessoren (Subprozessoren) durch Weiterge­ ben eines RESET-Signales des Masterprozessors die unterge­ ordneten Prozessoren nacheinander, insbesondere beim Ein­ schalten des Rechnersystems, in eine definierte Ausgangs­ stellung gebracht werden.

Bei Rechnersystemen ist es oft notwendig, eine Reihe von Prozessoren mit unterschiedlichen Aufgaben zusammenzu­ schalten, wobei einer dieser Prozessoren als Masterprozes­ sor vorgesehen ist und den Einsatz der übrigen untergeord­ neten Prozessoren bestimmt. Hierzu ist es notwendig, daß er je nach Bedarf jeden einzelnen untergeordneten Prozes­ sor sicher ansprechen kann. Dies bedeutet, daß jedem Pro­ zessor eine im Masterprozessor gespeicherte, von diesem verarbeitbare Adresse zugeordnet werden muß.

Aus der DE-A1-33 47 357 ist dazu eine Einrichtung zum Ver­ geben von Adressen an steckbare Baugruppen bekannt. Um steckbare Baugruppen seitens einer Steuereinheit Adressen für einen adressengesteuerten Datenaustausch zuzuführen, ist jeder Baugruppe zum einen eine den Typ der Baugruppe kennzeichnende Baugruppenkennung eingeprägt. Ferner wird jeder Baugruppe eine Steckplatzkennung über einen Geber mitgeteilt. Während einer Initialisierungsphase werden al­ le Baugruppen über die Steckplatzkennungen aufgerufen, be­ vor sie der Steuereinheit ihre jeweiligen Baugruppenken­ nungen mitteilen. Von der Steuereinheit werden daraufhin über Adressierung der Steckplatzkennungen den Baugruppen deren relevante Adressen mitgeteilt, die für den weiteren Datenaustausch verwendet werden. Die Steuereinheit und die Baugruppen werden dabei in einem Über-/Unterordnungsver­ hältnis betrieben, bei dem die Steuereinheit den Baugrup­ pen übergeordnet ist bzw. die Baugruppen der Steuereinheit untergeordnet sind.

Aufgabe der Erfindung ist es, ein Verfahren zur Initiali­ sierung von in einem Rechnersystem zusammengeschalteten Prozessoren anzugeben, mit dem für einen Hauptprozessor die Ansprechbarkeit mehrerer Subprozessoren auf einfache Weise ohne die Verwendung von Kennungen hergestellt wird.

Diese Aufgabe wird ausgehend von dem in dem Oberbegriff definierten Verfahren dadurch gelöst, daß nach Erreichen der Ausgangsstellung, beginnend mit dem ersten untergeord­ neten Prozessor, jeder untergeordnete Prozessor eine Über­ prüfung seiner Funktionen vornimmt, nach positivem Ergeb­ nis der Überprüfung über Kommunikationsleitungen seinen Bereitzustand dem Masterprozessor übermittelt und von die­ sem danach eine individuelle, nur einmal im Rechnersystem vorkommende Adresse zugeteilt bekommt, wonach er den näch­ sten untergeordneten Prozessor zur eigenen Überprüfung und Adressenzuordnung freigibt und daß nach Ablauf einer be­ stimmbaren Zeit ohne Bereitzustandsmeldung der Masterpro­ zessor auf Funktionsbereitschaft des Rechnersystems er­ kennt.

Hieraus ergibt sich der Vorteil, daß erstens eine sichere Zuordnung der Adressen zu den einzelnen Prozessoren mög­ lich ist, daß zweitens alle untergeordneten Prozessoren gleich ausgeführt sein können, was sich auch für den Aus­ tausch und die Wartung günstig auswirkt und daß drittens zusätzlich eine Funktionsprüfung eines jeden untergeordne­ ten Prozessors für die Betriebsaufnahme erfolgt.

Das erfindungsgemäße Verfahren wird anhand einer Figur nä­ her erläutert.

Die Figur zeigt einen übergeordneten Masterprozessor MP, mehrere untergeordnete Prozessoren P1-Px, eine Anordnung von Kommunikationsleitungen KL und eine Leitungskette RL1-RLx zum Übertragen eines RESET-Signals.

Ein vorgenanntes Rechnersystem kann beispielsweise eine digitale Fernsprechstation mit Zusatzeinheiten sein. Dabei enthält die Fernsprechstation einen Masterprozessor MP, während ein angebauter Namentaster einen ersten unterge­ ordneten Prozessor P1 enthält und beispielsweise ein zu­ sätzlich angebauter Kartenleser einen weiteren untergeord­ neten Prozessor P2 enthält. Die untergeordneten Prozesso­ ren P1-Px sind bei dem erfindungsgemäßen Verfahren völlig identisch aufgebaut und sind zunächst für den Masterpro­ zessor MP noch adressenlos.

Beim Einschalten des Systems gibt der Masterprozessor MP das RESET-Signal über die Verbindung RL1 an den ersten nachgeschalteten untergeordneten Prozessor P1. Dieses RESET-Signal durchläuft nacheinander über die Leitungen RL1 bis RLx alle untergeordneten Prozessoren P1-Px und bringt diese in eine definierte Ausgangsstellung.

Sind alle untergeordneten Prozessoren P1-Px in dieser de­ finierten Ausgangsstellung, dann wird durch den Masterpro­ zessor MP eine Anlaufprozedur gestartet. Diese Prozedur beginnt zunächst damit, daß dem ersten untergeordneten Prozessor P1 über die Leitung RL1 nicht mehr das RESET-Si­ gnal zugeführt wird. Damit wird dieser freigegeben (Über­ tragen eines SET-Signals) und eine Überprüfung seiner ei­ genen Funktionen eingeleitet. Ist die Überprüfung beendet, dann meldet er sich über die Kommunikationsleitungen KL bei dem Masterprozessor MP mit einer Bereitschaftsmeldung.

Nach Erhalt dieser Bereitschaftsmeldung teilt der Master­ prozessor MP dem ersten untergeordneten Prozessor P1 eine individuelle Adresse zu (Herstellung der Ansprechbarkeit). Im weiteren Verlauf ist der Prozessor P1 dann nur noch un­ ter dieser Adresse ansprechbar. Während dieses Vorgangs wurden die nachfolgenden Prozessoren P2-Px noch in der de­ finierten Ausgangsstellung gehalten. Nach diesem Vorgang wird durch den Prozessor P1 der nächste untergeordnete Prozessor P2 zur Überprüfung seiner Funktionen und zur Adressenzuteilung freigegeben. In dieser Weise wird ein Prozessor nach dem anderen überprüft und mit einer Adresse versehen. Erhält der Masterprozessor nach einer bestimmten Zeit keine Bereitschaftsmeldung mehr, dann erkennt er dar­ aus, daß alle untergeordneten Prozessoren P1-Px überprüft, adressiert und in Bereitschaftsstellung sind.

Claims (1)

1. Verfahren zur Initialisierung von in einem Rechnersystem zusammengeschalteten Prozessoren, wobei in dem Rechnersy­ stem mit einem übergeordneten Masterprozessor (Hauptpro­ zessor) und mehreren, diesem untergeordneten Prozessoren (Subprozessoren) durch Weitergeben eines RESET-Signals des Masterprozessors die untergeordneten Prozessoren nachein­ ander, insbesondere beim Einschalten des Rechnersystems, in eine definierte Ausgangsstellung gebracht werden, da­ durch gekennzeichnet, daß nach Er­ reichen der Ausgangsstellung, beginnend mit dem ersten un­ tergeordneten Prozessor (P1), jeder untergeordnete, durch Rücksetzen in die definierte Ausgangsstellung gebrachte Prozessor (P1-Px) nacheinander durch Abschalten des RESET- Signals freigegeben wird und eine Überprüfung seiner Funk­ tionen vornimmt, nach positivem Ergebnis der Überprüfung über Kommunikationsleitungen (KL) seinen Bereitzustand dem Masterprozessor (MP) übermittelt und von diesem danach ei­ ne individuelle, nur einmal im Rechnersystem vorkommende Adresse zugeteilt bekommt, wonach er den nächsten unterge­ ordneten Prozessor (P2-Px) zur eigenen Überprüfung und Adressenzuordnung frei gibt und daß nach Ablauf einer be­ stimmbaren Zeit ohne Bereitzustandsmeldung der Masterpro­ zessor (MP) auf Funktionsbereitschaft des Rechnersystems erkennt.