DE3204376C2 - - Google Patents

Info

Publication number
DE3204376C2
DE3204376C2 DE3204376A DE3204376A DE3204376C2 DE 3204376 C2 DE3204376 C2 DE 3204376C2 DE 3204376 A DE3204376 A DE 3204376A DE 3204376 A DE3204376 A DE 3204376A DE 3204376 C2 DE3204376 C2 DE 3204376C2
Authority
DE
Germany
Prior art keywords
address
ram
data
semiconductor memory
sector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3204376A
Other languages
English (en)
Other versions
DE3204376A1 (de
Inventor
Joji Yokohama Kanagawa Jp Fukuda
Yutaka Atsugi Kanagawa Jp Okubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3204376A1 publication Critical patent/DE3204376A1/de
Application granted granted Critical
Publication of DE3204376C2 publication Critical patent/DE3204376C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system

Description

Die Erfindung betrifft eine Halbleiterspeicheranordnung mit wahlfreiem Zugriff (RAM-Halbleiterspeicheranordnung) mit mehreren RAM-Chips für ein Mikrocomputersystem.
RAM-Anordnungen dienen in Mikrocomputersystemen als sogenannte Arbeitsspeicher. Zum Abarbeiten eines Programms werden Pro­ grammbefehle und zu bearbeitende Daten in den Arbeitsspeicher geladen. Ein Teil der Befehle und Daten wird von einem ROM zugeführt. Der überwiegende Anteil der Befehle und Daten ge­ langt dagegen von einem Massenspeicher in den RAM. Bei einem Mikrocomputersystem ist der Massenspeicher typischerweise eine Floppy-Disk. Nach dem Abarbeiten eines Programms werden die bearbeiteten Daten wieder auf den Massenspeicher rück­ übertragen.
Beim Hin- und Herschreiben von Daten zwischen einem Arbeits­ speicher und einer Floppy-Disk ist zu beachten, daß diese Funktionsteile unterschiedlich adressiert werden.
DE 26 09 698 A1 beschreibt ausführlich, wie Adressen gewan­ delt werden können.
Eine Floppy-Disk weist z. B. 8 Zoll Durchmesser auf, mit 77 Spuren mit jeweils 26 Sektoren. Ein Sektor kann 128 Daten- Bytes speichern. Die Lese/Schreib-Steuerung erfolgt üblicher­ weise durch einen Floppy-Disk-Controller (FDC), der an eine EIN/ AUS-Schnittstelle angeschlossen ist. Zur Ansteuerung gibt die CPU des Mikroprocessorsystem einen Disk-Aktivierungsbefehl über einen Adreßbuß an den FDC, der gleichzeitig mit der Spur- und der Sektoradresse versorgt wird. Sodann wird ein Lese/Schreib-Kopf entsprechend der geforderten Spur und des jeweiligen Sektors aktiviert, um Daten über einen Datenbus einzulesen oder einzuschreiben.
Floppy-Disk-Systeme benötigen also elektromechanisch zu be­ tätigende Elemente und Baugruppen, die massebehaftet sind, mit der Folge, daß die Zugriffszeit auf Daten relativ groß wird. Von Vorteil ist allerdings, daß jeweils nur eine EIN/ AUS-Adresse von der CPU auszugeben ist.
Zum Ansteuern eines RAM muß eine CPU dazu in der Lage sein, eine Vielzahl von Adressen zu erzeugen. Im Falle eines 8-Bit- Mikroprozessors, etwa des Typs Z80 der Firma Zilog, beträgt die maximale Speicherkapazität 64 KBytes. Es können also nur erheblich weniger Daten gespeichert werden als mit einer Floppy-Disk. Allerdings ist die Zugriffszeit auf die Daten in einem RAM erheblich kürzer als auf die Daten auf einer Floppy- Disk.
Um die Kapazität einer RAM-Anordnung zu vergrößern, ist die Verwendung einer Speicherbank bekannt, die eine Mehrzahl von RAMs enthält, die durch einen entsprechenden Befehl umschalt­ bar sind. Wird statt eines einzelnen RAM eine solche Spei­ cherbank verwendet, muß mit dieser Änderung auch eine Ände­ rung der Software, d. h. des Programms zur Adressenzuordnung für die RAMs zusammen mit der Verdrahtung geändert werden, d. h. es muß in die Hardware des möglicherweise bereits fer­ tiggestellten und hinsichtlich der Speicherkapazität zu er­ weiternden Mikrocomputersystems eingegriffen werden.
Der Erfindung liegt die Aufgabe zugrunde, eine RAM-Halblei­ terspeicheranordnung mit mehreren RAM-Chips für ein Mikrocom­ putersystem anzugeben, die zur Speichererweiterung eines solchen Systems dienen kann, ohne daß größere Software­ änderungen erforderlich sind.
Die erfindungsgemäße RAM-Halbleiterspeicheranordnung verfügt über eine Adressieranordnung zum Adressieren der RAM-Chips mit Spur- und Sektoradressen entsprechend denen, wie sie zum Adressieren einer Floppy-Disk verwendet werden.
Die erfindungsgemäße Halbleiterspeicheranordnung könnte als Quasi-Floppy-Disk-Speichersystem, jedoch in Halbleiter-RAM- Ausführung, bezeichnet werden. Das Quasi-Floppy-Disk-Spei­ chersystem wird beim Lesen und Einschreiben von Daten in die RAMs ähnlich wie ein Floppy-Disk-System behandelt. Gemäß einer bevorzugten Weiterbildung werden bei der Zuordnung der Spur- und der Sektoradressen für den RAM diese Adressen mit dem Ausgang eines 128stufigen Zählers gemischt, welcher in­ nerhalb eines jeweiligen Sektors eine jeweilige Adresse für den RAM erzeugt.
In dem mit RAMs aufgebauten Quasi-Floppy-Disk-Speichersystem kann nicht mehr auf einzelne Bytes zugegriffen werden wie in einem RAM, sondern nur noch auf Sektoren von 128 Bytes. Diese Daten müssen dann in einzelne Bytes zerlegt werden, entspre­ chend wie Daten, die von einer Floppy-Disk gelesen werden. Dieser Vorgang kostet etwas Zeit, was entsprechend auch für das Zusammensetzen von Bytes für den Einschreibvorgang gilt, weswegen die Lese- und Schreibvorgänge in Zusammenhang mit dem Quasi-Floppy-Disk-Speichersystem etwas langsamer sind als die mit einem RAM, der unmittelbar als solcher adressiert wird. Auf die Sektoradressen kann jedoch im Quasi-Floppy- Disk-Speichersystem erheblich schneller zugegriffen werden als in einem Floppy-Disk-System, beispielsweise etwa ein­ hundertmal so schnell.
Die erfindungsgemäße RAM-Halbleiterspeicheranordnung führt also zu einer Speicherkapazität, wie sie mit einem Floppy- Disk-System erzielbar ist, dies aber mit Zugriffszeiten, die mit denen vergleichbar sind, wie sie mit einem RAM erzielt werden, der mit der für RAMs üblichen Adressierung angesteu­ ert wird. Komplizierte Softwareanpassungen sind nicht erfor­ derlich, da die Verarbeitung von Floppy-Disk-Adressen in jedem Mikrocomputersystem berücksichtigt ist.
Es sei darauf hingewiesen, daß die angegebenen Daten für Ka­ pazitäten von Floppy-Disks und RAMs nur Beispiele sind.
Die Erfindung und vorteilhafte Einzelheiten werden nach­ folgend unter Bezug auf die Zeichnung in einer beispiels­ weisen Ausführungsform näher erläutert. Darin zeigt
Fig. 1 das Blockschaltbild eines Mikrocomputersystems, das mit einem Halbleiter-RAM- Speicher ausgerüstet ist und
Fig. 2A bis 2D Signalverläufe und zeitkorrelierte Signal­ zuordnungen an verschiedenen Punkten der Schal­ tungsanordnung nach Fig. 1.
In der Blockschaltbildanordnung der Fig. 1 ist mit Bezugs­ hinweis 1 eine zentrale Prozessoreinheit (CPU) beispiels­ weise des Mikroprozessors Z80-CPU der Firma Zilog bezeich­ net. An die CPU 1 ist ein Datenbus 2, ein Kontrollbus 3 und ein Adreßbus 4 in bekannter Weise angeschlossen. Die­ se Bus-Leitungen führen unter anderem zu einem Festwert­ speicher (ROM) 5 bzw. zu einem Random-Speicher (RAM) 6.
Der ROM 5, der üblicherweise als Halbleiterspeicher ausge­ führt ist, enthält das Basis-Systemprogramm einschließ­ lich eines Monitor-Programms. Der RAM 6 ist ebenfalls ein Halbleiterspeicher und die Adressen dieser Speicher ROM 5 und RAM 6 stehen unter direktem Zugriff der CPU 1 über den Adreßbus 4.
In diesem Fall liegt im Verlauf der genannten Bus-Lei­ tungen außerdem ein Doppelweg-Buspufferregister 7. Wie in der Zeichnung der Fig. 1 angedeutet, kann ein her­ kömmliches Floppy-Disk-System 9 an das Bus-Pufferregi­ ster 7 über einen Floppy-Disk-Controller (FDC) 8 ange­ schlossen sein.
Gemäß der Erfindung ist bei diesem Aufbau ein sogenann­ ter dynamischer Halbleiter-Random-Speicher (DRAM) 20 vorgesehen. Die Gesamtkapazität des DRAM 20 beträgt et­ wa 250 KBytes, was beispielsweise der gesamten Speicher­ kapazität einer üblichen Floppy-Disk entspricht. Heutzu­ tage stehen 64 KBit-Speicher zur Verfügung, so daß bei­ spielsweise 32 Chips solcher 64 KBit-Speicher zu einer Speicherbank zusammengestellt werden, die im gegebenen Beispiel den DRAM 20 mit einer Speicherkapazität von 250 KBytes bilden.
Bezugshinweis 18 bezeichnet einen Adressendecoder, der Chip-Aktivierungs- oder Chip-Auswahlsignale für den ROM 5, den RAM 6, den FDC 8 und den Decoder 14 des Speicher­ systems liefert.
Der Datenbus 2 vom Doppelweg-Pufferspeicher 7 innerhalb des Bus ist an ein Datenpufferregister 11, ein Spur- Adreßregister bzw. Spurzuordnungsregister 12 bzw. an ein Sektor-Adreßregister bzw. Sektorzuordnungsregister 13 an­ geschlossen, wie aus der Fig. 1 ersichtlich. Dem Decoder 14 wird ein Identifizierungssignal zugeführt, welches an­ gibt, ob die Signale auf dem Datenbus 2 Spuradreß-, Sek­ toradreß- oder aktuelle Nutzdaten sind.
Beim erfindungsgemäßen Speichersystem sind vier EIN/AUS- Adressen zur Festlegung der Statusbedingung, der Sektor­ adresse, der Spuradresse und der aktuellen Nutzdaten zwischen der CPU 1 und dem Speichersystem belegt.
Der Decoder 14 wird durch das vom Decoder 18 gelieferte Decodierungssignal ausgewählt, während das Decodierungs­ signal vom Decoder 14 den Registern 11, 12, 13 und einem Zustands- oder Statuscontroller 21 als sogenanntes ID- Signal zugeführt wird.
Weiterhin gelangt ein Lese/Schreib-Steuersignal vom Kon­ trollbus 3 zur Zeittakt- und Auffrisch-Steuerung 15, der außerdem ein Systemtakt vom Systemtaktgenerator 10 zu­ geführt wird. Dieser Systemtakt wird, wie bekannt, außer­ dem für die CPU 1 benötigt. Die Zeittakt- und Auffrisch- Überwachung 15 erzeugt ein Steuersignal für die Register 11, 12 und 13.
Das ID-Datensignal vom Decoder 14 gelangt in das Puffer­ register 11 und die Zeittakt- und Auffrischsteuerung 15. Weiterhin gibt der Decoder 14 das ID-Spursignal an das Spur-Adressenregister 12 und das ID-Sektoradreßsignal an das Sektor-Adreßregister 13 ab.
Die Zeittakt- und Auffrisch-Steuerung (Zeitsteuerkreis) 15 liefert ein Zeittaktsignal an einen Zähler (Adressenzähler) 16, der die Adresse in­ nerhalb eines jeweiligen Speichersektors liefert. Der Zähler 16 ist als 128stufiger Zähler aufgebaut; er liefert ein 7-Bit-Ausgangssignal an einen Multiplexer 17.
Dem Multiplexer (Adreßdaten-Multiplexer) 17 wird ein Zeilen/Spalten-Umschaltim­ puls R/C von der Zeittakt- und Auffrisch-Steuerung 15 zugeführt.
Von dem 5-Bit-Ausgangssignal des Registers 12 gelangen die zwei oberen Bits (höchstsignifikante Ziffernstellen) zur Zeittakt- und Auffrisch-Steuerung 15, die daraufhin ein Auswahlsignal i an den DRAM 20 abgibt.
Der Ausgang des Registers 13 ist ein 6-Bit-Signal und der LSB-Anteil dieses Ausgangs gelangt zusammen mit den 7 Bits des 128stufigen Zählers 16 als Zeilen-Adresse zum Multi­ plexer 17.
Der Rest der 5 Bits vom Register 13 sowie die 3 Bits vom Register 12 gelangen als Spalten-Adreßsignal eben­ falls auf den Multiplexer 17.
Die so durch Synthese zusammengesetzte 8-Bit-Zahlen- und Spaltenadresse gelangt unter Steuerung durch die Zeittakt- und Auffrisch-Steuerung 15 in Zeitunterteilung auf den DRAM 20.
Nachfolgend wird die Betriebsweise des Quasi-Floppy-Disk-Systems beschrieben:
Wie bekannt, benötigt ein dynamischer RAM eine Auffrisch­ steuerung der Art, daß die vom Multiplexer 17 gelieferte Zeilenadresse stets durch das -Signal gemäß Fig. 2C getastet wird. Die Fig. 2B verdeutlicht die als Ausgang vom Multiplexer gelieferte Adresse, während die Fig. 2A den Zeilen/Spalten-Umschaltimpuls R/C angibt, der von der Zeittakt- und Auffrisch-Steuerung 15 an den Multiplexer 17 geliefert wird.
Wird eine Lese- oder Schreiboperation von der CPU 1 ge­ fordert, so wird mit einem durch Decodierung der oberen zwei Bits des Ausgangs vom Register 12, welches die Spur­ adresse enthält, gewonnene i-Signal eine von vier der 64 KBytes-Speichergruppen im DRAM 20 ausgewählt und die Spaltenadresse wird zu einem bestimmten Zeitpunkt frei­ gegeben, wie die Fig. 2D erkennen läßt.
Entspricht die Anforderung auf dem Kontrollbus 3 einem Lesebefehl, so werden die der bestimmten Adresse des DRAM 20 zugeordneten Daten über den Puffer 1 auf den Datenbus 2 gegeben. Entspricht die Anforderung dagegen einem Schreibbefehl, so werden die über den Datenbus 2 an­ gelieferten Daten in der speziellen Adresse des DRAM 20 ebenfalls über den Puffer 11 gespeichert.
Aus der obigen Erläuterung ist für den Fachmann ersicht­ lich, daß der Halbleiter-Random-Speicher sich im Prinzip als Floppy-Disk-Speicher betreiben läßt, jedoch mit einer um ein Vielfaches höheren Zu­ griffsgeschwindigkeit. Genau wie bei einem Floppy-Disk- Speicher wird die Spur-Zuordnungsnummer oder Spuradresse und die Sektor-Zuordnungsnummer oder -adresse der Spei­ chersteuerschaltung zum Einschreiben oder Auslesen von 128 Datenbytes zugeführt, was beispielsweise der Daten­ kapazität eines Speichersektors entspricht.
Damit ergibt sich als erheblicher Vorteil, daß alle System­ programme für Floppy-Disk-Speicher auch für das Halblei­ ter-Speichersystem verwendbar sind. Damit wird auch deutlich, warum der Erfindungsgegenstand auch als "Quasi-Floppy-Disk-Speicher" bezeichnet werden könnte.
Als Hauptvorteil der Erfindung sei nochmals betont, daß bereits existierende bekannte Betriebsprogramme für Floppy-Disk-Einheiten auch in Verbindung mit der RAM-Halbleiterspeicher­ anordnung verwendbar sind, als besonderer Vorteil jedoch ei­ ne erheblich gesteigerte Zugriffsgeschwindigkeit er­ reicht wird.

Claims (2)

1. Halbleiterspeicheranordnung mit wahlfreiem Zugriff (RAM- Halbleiterspeicheranordnung) mit mehreren RAM-Chips für ein Mikrocomputersystem, gekennzeichnet durch eine Adressieran­ ordnung (11-21) zum Adressieren der RAM-Chips mit Spur- und Sektoradressen entsprechend denen, wie sie zum Adressieren einer Floppy-Disk verwendet werden.
2. Halbleiterspeicheranordnung nach Anspruch 1, gekenn­ zeichnet durch
  • - einen Halbleiterspeicher (DRAM 20) mit mehreren RAM-Chips und mindestens einem Daten- und einem Adreßbusanschluß (2, 4),
  • - ein Spurzuordnungsregister (12), das an den Datenbus anzu­ schließen ist,
  • - ein Sektorzuordnungsregister (13), das ebenfalls an den Datenbus anzuschließen ist,
  • - einen Zeitsteuerkreis (15), der mit dem Halbleiterspeicher (DRAM 20) verbunden ist,
  • - einen Adreßzähler (16), der in Abhängigkeit von durch den Zeitsteuerkreis (15) gelieferten Zeittaktsignalen die jeweilige Adresse für einen Speichersektor liefert,
  • - und einen Adreßdaten-Multiplexer (17) zur zeitunterteilten Sortierung der Ausgangssignale des Spurzuordnungsregisters (12), des Sektorzuordnungsregisters (13) und des Adreßzäh­ lers (16) und zum Bilden einer zusammengesetzten, dem Halb­ leiterspeicher (DRAM 20) zuzuführenden Adresse.
DE19823204376 1981-02-09 1982-02-09 Ram-halbleiterspeicher in zuordnung zu einem mikrocomputersystem Granted DE3204376A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56017742A JPS57132256A (en) 1981-02-09 1981-02-09 Memory device

Publications (2)

Publication Number Publication Date
DE3204376A1 DE3204376A1 (de) 1982-11-18
DE3204376C2 true DE3204376C2 (de) 1991-02-28

Family

ID=11952196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823204376 Granted DE3204376A1 (de) 1981-02-09 1982-02-09 Ram-halbleiterspeicher in zuordnung zu einem mikrocomputersystem

Country Status (9)

Country Link
US (1) US4456971A (de)
JP (1) JPS57132256A (de)
AT (1) AT384496B (de)
AU (1) AU551872B2 (de)
CA (1) CA1182216A (de)
DE (1) DE3204376A1 (de)
FR (1) FR2499733B1 (de)
GB (1) GB2093236B (de)
NL (1) NL8200470A (de)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971558A (ja) * 1982-10-18 1984-04-23 Toshiba Corp マイクロコンピユ−タシステム
JPS603081A (ja) * 1983-06-18 1985-01-09 Dainippon Printing Co Ltd Ｉｃカ−ド
US4792896A (en) * 1983-12-07 1988-12-20 516277 Ontario Limited Storage controller emulator providing transparent resource sharing in a computer system
US4896262A (en) * 1984-02-24 1990-01-23 Kabushiki Kaisha Meidensha Emulation device for converting magnetic disc memory mode signal from computer into semiconductor memory access mode signal for semiconductor memory
JPS60233749A (ja) * 1984-05-07 1985-11-20 Sharp Corp メモリフアイル装置
JPH0673101B2 (ja) * 1984-12-26 1994-09-14 富士通株式会社 半導体ディスク装置
GB2172126A (en) * 1985-01-24 1986-09-10 John Richard Mumford Interchangeable solid state memory device
US4958315A (en) * 1985-07-02 1990-09-18 The United States Of America As Represented By The Secretary Of The Navy Solid state electronic emulator of a multiple track motor driven rotating magnetic memory
US4823324A (en) * 1985-09-23 1989-04-18 Ncr Corporation Page mode operation of main system memory in a medium scale computer
JPS6270953A (ja) * 1985-09-24 1987-04-01 Mitsubishi Electric Corp 半導体デイスク装置
US4918645A (en) * 1987-09-17 1990-04-17 Wang Laboratories, Inc. Computer bus having page mode memory access
JPH01214925A (ja) * 1988-02-24 1989-08-29 Mitsubishi Electric Corp メモリカード・システムにおけるメモリカードの内部データの論理フォーマット生成方法およびそのシステム
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5592642A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having an optical and parallel data interface
US5604881A (en) * 1988-12-22 1997-02-18 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having a multiplexed optical data interface
US5592646A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having a parallel and multiplexed optical data interface
US5592644A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having an optical data interface
US5592643A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in acomputer system and having a parallel data interface
US5592645A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having a frequency modulated (FM) data interface
US5359726A (en) * 1988-12-22 1994-10-25 Thomas Michael E Ferroelectric storage device used in place of a rotating disk drive unit in a computer system
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
DE69033262T2 (de) 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5226168A (en) * 1989-04-25 1993-07-06 Seiko Epson Corporation Semiconductor memory configured to emulate floppy and hard disk magnetic storage based upon a determined storage capacity of the semiconductor memory
US5131089A (en) * 1989-06-12 1992-07-14 Grid Systems Corporation Solid state disk drive emulation
JPH04506425A (ja) * 1989-06-30 1992-11-05 ポケット　コンピューター　コーポレイション 計算機システムにおける情報管理方法及び装置
EP0410462B1 (de) * 1989-07-28 1996-03-06 Seiko Epson Corporation Informationsverarbeitungssystem und Halbleiter-Hilfsspeicher zur Anwendung in diesem System
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
GB9104001D0 (en) * 1991-02-26 1991-04-10 Distribution Systems & Compute Electronic data storage arrangement
US5269019A (en) * 1991-04-08 1993-12-07 Storage Technology Corporation Non-volatile memory storage and bilevel index structure for fast retrieval of modified records of a disk track
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5778418A (en) * 1991-09-27 1998-07-07 Sandisk Corporation Mass computer storage system having both solid state and rotating disk types of memory
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US7071060B1 (en) 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5479656A (en) * 1992-05-13 1995-12-26 Rawlings, Iii; Joseph H. Method and system for maximizing data files stored in a random access memory of a computer file system and optimization therefor
GB9218067D0 (en) * 1992-08-25 1992-10-14 Int Computers Ltd Data storage appratus
US5479633A (en) * 1992-10-30 1995-12-26 Intel Corporation Method of controlling clean-up of a solid state memory disk storing floating sector data
US5740395A (en) * 1992-10-30 1998-04-14 Intel Corporation Method and apparatus for cleaning up a solid state memory disk storing floating sector data
US5581723A (en) * 1993-02-19 1996-12-03 Intel Corporation Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array
JP2784440B2 (ja) * 1993-04-14 1998-08-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ・ページの転送制御方法
WO1995013583A1 (en) * 1993-11-09 1995-05-18 Conner Kenneth H First come memory accessing without conflict
US5765175A (en) * 1994-08-26 1998-06-09 Intel Corporation System and method for removing deleted entries in file systems based on write-once or erase-slowly media
JPH07261948A (ja) * 1995-01-17 1995-10-13 Hitachi Ltd カード型外部記憶装置
JP2857602B2 (ja) * 1995-07-13 1999-02-17 日立マクセル株式会社 半導体ファイルメモリ装置
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5838614A (en) 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6757800B1 (en) 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6801979B1 (en) 1995-07-31 2004-10-05 Lexar Media, Inc. Method and apparatus for memory control circuit
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US6125435A (en) * 1995-09-13 2000-09-26 Lexar Media, Inc. Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory
JPH08279283A (ja) * 1995-12-28 1996-10-22 Hitachi Maxell Ltd 半導体外部記憶装置
US5928370A (en) * 1997-02-05 1999-07-27 Lexar Media, Inc. Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure
US6411546B1 (en) 1997-03-31 2002-06-25 Lexar Media, Inc. Nonvolatile memory using flexible erasing methods and method and system for using same
US6122195A (en) * 1997-03-31 2000-09-19 Lexar Media, Inc. Method and apparatus for decreasing block write operation times performed on nonvolatile memory
US6034897A (en) * 1999-04-01 2000-03-07 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US6076137A (en) 1997-12-11 2000-06-13 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
GB9801373D0 (en) 1998-01-22 1998-03-18 Memory Corp Plc Memory system
AU1729100A (en) 1998-11-17 2000-06-05 Lexar Media, Inc. Method and apparatus for memory control circuit
US6141249A (en) * 1999-04-01 2000-10-31 Lexar Media, Inc. Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time
EP1729304B1 (de) 1999-04-01 2012-10-17 Lexar Media, Inc. Platzverwaltung zur Verwaltung eines nichtflüchtigen Hochleistungsspeichers
JP2001067302A (ja) * 1999-08-30 2001-03-16 Toshiba Corp 情報処理装置、及び記憶媒体制御方法
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US6567307B1 (en) 2000-07-21 2003-05-20 Lexar Media, Inc. Block management for mass storage
GB0123417D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123419D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Data handling system
GB0123412D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system sectors
GB0123421D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
EP1695304A4 (de) 2003-12-17 2011-09-28 Lexar Media Inc Point-of-sale-aktivierung elektronischer geräte zur vermeidung von diebstahl
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7594063B1 (en) * 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US20140366577A1 (en) * 2013-06-18 2014-12-18 Pioneer Energy Inc. Systems and methods for separating alkane gases with applications to raw natural gas processing and flare gas capture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1030280B (it) * 1975-03-06 1979-03-30 C Olivetti Ing Calcolatore elettronico con dispositivo per lo scambio di blocchi di carattere tra una memoria operativa ed un unita periferica
US4044339A (en) * 1975-12-15 1977-08-23 Honeywell Inc. Block oriented random access memory
US4056848A (en) * 1976-07-27 1977-11-01 Gilley George C Memory utilization system
US4130868A (en) * 1977-04-12 1978-12-19 International Business Machines Corporation Independently controllable multiple address registers for a data processor
US4333089A (en) * 1978-07-21 1982-06-01 Radio Shack Keyboard and control system
JPS6019808B2 (ja) * 1980-09-25 1985-05-18 日本電気株式会社 磁気デイスク装置

Also Published As

Publication number Publication date
DE3204376A1 (de) 1982-11-18
CA1182216A (en) 1985-02-05
ATA48182A (de) 1987-04-15
AT384496B (de) 1987-11-25
AU7962982A (en) 1982-08-19
GB2093236A (en) 1982-08-25
NL8200470A (nl) 1982-09-01
US4456971A (en) 1984-06-26
GB2093236B (en) 1984-12-12
FR2499733B1 (fr) 1985-08-09
FR2499733A1 (fr) 1982-08-13
JPS57132256A (en) 1982-08-16
AU551872B2 (en) 1986-05-15

Similar Documents

Publication Publication Date Title
DE3204376C2 (de)
DE3011552C2 (de)
DE4100670C2 (de) Halbleiterspeichervorrichtung mit eingebautem Cache-Speicher und Verfahren zum Betreiben einer solchen
DE102005001175B4 (de) Speicher mit automatischer Auffrischung bei bestimmten Bänken
DE4106983A1 (de) Mikrocomputer
DE2617408A1 (de) Datenverarbeitungsgeraet
DE2944419C2 (de)
DE4423949A1 (de) E/A-Hilfssystem und Exklusiv-Steuerverfahren, Datenspeicherverfahren und Speicherinitialisierungsverfahren in einem E/A-Hilfssystem
DE102004027121A1 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE10215362A1 (de) Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher
DE4226825C2 (de) Halbleiterspeichervorrichtung mit einer Blockauswahlfunktion mit geringem Stromverbrauch
DE2926322A1 (de) Speicher-subsystem
DE102004050037B4 (de) Speicherbauelement, Speichersystem und Betriebsmodussetzverfahren
DE3013064C2 (de) Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher
DE19743707A1 (de) Speichertestvorrichtung
DE19842677A1 (de) Speicherzugriff-Steuerschaltung
EP1514277A1 (de) Ram-speicherschaltung mit mehreren bänken und einer hilfseinrichtung zum testen
DE4330100A1 (de) Verfahren und Vorrichtung für die Auffrischung eines dynamischen Random-Speichers
DE2230727C3 (de) Schaltungsanordnung zur dynamischen Zuteilung von Speicherzyklen mit Vorrangs steuerung
CH495584A (de) Datenverarbeitungsanlage
DE19921756A1 (de) Speichertestvorrichtung und Datenselektionsschaltkreis
DE69729782T2 (de) Busarbiter
DE10154770B4 (de) Dynamische Speichervorrichtung mit einer Auswahleinrichtung für das selektive Ausblenden von nicht belegten Speicherzellen beim Refresh
DE102005040109A1 (de) Halbleiterspeichersystem und Halbleiterspeicherchip
DE3224246C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 13/12

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee