NL8200470A

NL8200470A - Direkt toegankelijk halfgeleidergeheugensysteem.

Info

Publication number: NL8200470A
Application number: NL8200470A
Authority: NL
Original assignee: Sony Corp
Priority date: 1981-02-09
Filing date: 1982-02-08
Publication date: 1982-09-01
Also published as: GB2093236B; GB2093236A; FR2499733B1; ATA48182A; AU551872B2; FR2499733A1; JPS57132256A; CA1182216A; US4456971A; AT384496B; AU7962982A; DE3204376A1; DE3204376C2

Description

.......... f_.fr

Ca/tJ/eh/1364

Direkt toegankelijk halfgeleidergeheugensysteem.

. p

De uitvinding heeft betrekking op een bestu-. ringsschakeling voor een met een microcomputersysteem verbonden direkt toegankelijk halfgeleidergeheugen.

Zoals bekend vereist een microcomputersysteem.

5 in principe een centrale bewerkingseenheid (CPU = central processing unit), een dood geheugen (ROM. = read only memory) waarin een monitorprogramma of andere systeemprogramma*s zijn opgenomen, een direkt toegankelijk geheugen (RftM = random access memory) en andere randapparatuur* 10 In dit microcomputersysteem worden via de cen trale bewerkingseenheid gegevens van een invoer/koppel-een-heid in het direkt toegankelijk geheugen geschreven, en deze gegevensworden overeenkomstig het in het dode geheugen geschreven programma bewerkt en daarna via de invoer/uitvoer-15 koppeleenheid uitgevoerd.

Normaal heeft elke centrale bewerkingseenheid een bepaald aantal adresseringsmogelijkheden, zodat de totale capaciteit van het direkt toegankelijke geheugen dat door de centrale bewerkingseenheid direkt adresseerbaar is, beperkt 20 is. In het geval van een 8-bits microprocessor,' zoals de Z80-CPU van Zilog, is de maximale adresseringsmogelijkheid 64Kbytes: In een dergelijk geval kan het microcomputersysteem niet een groter aantal gegevens verwerken.

Om de geheugencapaciteit te vergroten, is het 25 geheugenbanksysteem bekend, waarbij een aantal groepen direkt toegankelijke geheugens naar keuze door de centrale bewerkingseenheid worden ingeschakeld.

Bij dit geheugenbanksysteem is het nodig om software, namelijk een programma voor de adressering van de 30 direkt toegankelijke geheugens en draadverbindingen, namelijk de hardware van het microcomputersysteem dat reeds werkt, te wijzigen.

Een andere manier voor het vergroten van de geheugencapaciteit is het toepassen van een magneetschijfsysteem,. 35 zoals een floppy disk systeem (floppy disk is buigzame magneet-schijf).

8200470 - 2 -

Zoals bekend heeft een 8 inch floppy disk 77 sporen elk met 26 sectoren. Een sector kan bijvoorbeeld 128 bytes gegevens bevatten. Een lees/schrijf-actie van de floppy disk wordt gewoonlijk bestuurd door een tussen de invoer/uit-5 voerkoppeleenheid en de floppy disk aangebrachte besturingseenheid (FDC = floppy disk controller).

De centrale bewerkingseenheid zendt namelijk een inschakelcommando naar de FDC via de adresbaan (address bus line) , en tegelijkertijd worden het adres van het spoor 10 en de sector aan de FDC toegevoerd.

Daarna wordt een lees/schrijfkop van de floppy disk naar het gewenste spoor en de gewenste sector bewogen teneinde via de databaan (data bus line) toegevoerde gegevens van de floppy disk te lezen of daarop te schrijven.

15 Zoals boven beschreven heeft het floppy disk systeem een mechanisch bewegingssysteem voor de kop nodig, zodat de toegangstijd groter wordt dan bij een direkt toegankelijk halfgeleidergeheugensysteem, hoewel het floppy disk systeem zelf'· slechts een invoer/uitvoer-adres van de centrale 20 bewerkingsinrichting nodig heeft.

Overigens is de fabrikagetechnologie voor halfgeleiders zeer sterk voortgeschreden en wordt de prijs van een halfgeleidergeheugen snel lager, zodat aan een microcomputer-systeem een grote hoeveelheid direkt toegankelijk halfgeleider-25 geheugen kan worden toegevoegd.

Een hoofddoel van de onderhavige uitvinding is het verschaffen van een nieuw halfgeleidergeheugensysteem voor een microcomputer.

Een ander doel van de onderhavige uitvinding is 30 het verschaffen van een nieuw direkt toegankelijk geheugensysteem van het halfgeleidertype.

Weer een ander doel van de onderhavige uitvinding is het verschaffen van een quasi-floppy disk geheugensysteem met een direkt toegankelijk halfgeleidergeheugen (RAM).

35 Met het guasi-floppy disk geheugen volgens de onderhavige uitvinding wordt een RAM behandeld als een floppy disk systeem bij het van het RAM uitlezen van gegevens en het 8200470 - 3 - 4 \ daarin schrijven van de gegevens.

Het spooradres en het sectoradres worden namelijk toegevoegd aan het adres van de RAM, en dit spoor- en sectoradres worden met een uitgangssignaal van een 128-stappen 5 teller gemengd welke teller een adres in een sector opwekt voor het vormen van een adres voor de RAM.

Daar de besturing voor het RAM-adres in het geval van de onderhavige uitvinding electronisch geschiedt, in afwijking van het mechanische koppentransport van het conven-10 tionele floppy disk systeem, kan elk programma dat bedoeld is voor het conventionele floppy disk systeem meer dan bijvoorbeeld 100 maal sneller werken dan het conventionele floppy disk systeem.

: Hierna zal een voorbeeld van de onderhavige 15 uitvinding uiteengezet worden aan de hand van de bijgevoegde tekening, waarin met een verwijzingscijfer 1 een centrale bewerkingseenheid (CPU, bijvoorbeeld de Z8Q-CPU van Zilog)is aangegeven.

De CPU 1 heeft zoals bekend een databaan 2, 20 een besturingsbaan 3 en een adresbaan 4. Met deze banen zijn respectievelijk een dood geheugen (ROM) 5 en een direct toegankelijk geheugen (RAM) 6 verbonden.

Xn deze ROM 5, die gewoonlijk van een half-geleidertype is, is een basissysteemprogramma dat een monitor-25 programma omvat, opgeslagen. De RAM 6 is ook van een half ge— leidertype, en de adressen van deze geheugens ROM5 en RAM 6 zijn via de adresbaan 4 direkt toegankelijk ivoor de CPU 1.

In dit voorbeeld zijn de banen ook verbonden met een tweewegbuf'fer 7. Zoals in de figuur is weergegeven, 30 kan een conventioneel floppy disk systeem 9 met de tweeweg-buffer 7 worden verbonden door middel van een besturingseenheid (FDC) 8.

Volgens de onderhavige uitvinding is een dynamisch direkt toegankelijk geheugen 20 van het halfgeleider-35 type aangebracht. De totale capaciteit van deze DRAM 20 is bijvoorbeeld ongeveer 150 K bytes, hetgeen overeenkomt met de totale geheugencapaciteit van een normale floppy disk.

8200470

* V

- 4 -

Op dit moment zijn geheugens van 64 k bit beschikbaar, zodat 32 chips van 64 K bit geheugens samengevoegd worden op een geheugenkaart voor.het vormen van de DRAM 20 met 250 K bytes.

Met het verwijzingscijfer 18 is een adresde-5 coderingseenheid aangegeven die chip-inschakel of chip-kies-signalen opwekt welke toegevoerd worden aan de ROM 5, de RAM 6, de FDC 8, en een decodeereenheid 14 voor het geheugensysteem volgens de onderhavige uitvinding.

Verder is de databaan 2 van de tweewegbuffer 10 7 verbonden met respectievelijk een databufferregister 11, een spooradresregister 12, en een sectoradresregister 13, zoals in de figuur wordt getoond. Een identificatiesignaal dat de signalen op <è databaan 2 identificeert als spoor-adres, sectoradres, of werkelijk adres, wordt aan de decodeereen-15 heid 14 toegevoerd.

Het geheugensysteem volgens de onderhavige uitvinding neemt vier invoer/uitvoer-adressen in beslag voor de communicatie van de statustoestand, het sectoradres, het spooradres, en werkelijke gegevens tussen de CPU 1 en het 20 geheugensysteem van de onderhavige uitvinding.

De decodeereenheid 14 wordt door het decodeer-signaal van de decodeereenheid 18 gekozen, en het decodeer-signaal van de decodeerinrichting 14 wordt als een identificatiesignaal (ID-signaal) aan respectievelijk de registers 11, 25 12, 13 en een status-stuureenheid 21 toegevoerd.

Verder wordt een lees/schrijf-stuursignaal op de stuurbaan 3 aan de synchronisatie- en opfrisstuureenheid 15 toegevoerd die ook een kloksignaal van een systeemklok-generator 10 ontvangt. Het kloksignaal wordt ook op bekende 30 wijze aan de CPU 1 toegevoerd.

De synchronisatie- en opfrisstuureenheid 15 wekt een stuursignaal op voor de registers 11, 12 en 13.

Het data-identificatiesignaal van de decodeereenheid 14 wordt aan het bufferregister II toegevoerd en aan 35 de synchronisatie- en opfrisstuureenheid 15, en verder wordt het spooridentificatiesignaal van de decodeereenheid 14 aan het spooradresregister 12, en het sectoradres ID aan het sec- 8200470 ** w - 5 - toradresregister 13 toegevoerd.

De synchronisatie- en opfrisstuureenheid 15 levert een kloksignaal aan de teller 16 die een adres in een sector geeft. De teller 16 is een 128-stappen teller en geeft · 5 een 7 bits uitgangssignaal aan de multiplexer 17.

De multiplexer 17 krijgt een ri j-kolom-scha-kelpuls R/C van de synchronisatie- en opfrisstuureenheid 15.

Het register 12 geeft de bovenste twee bits van een 5-bits uitgangssignaal af aan de synchronisatie- en op-10 frisstuureenheid 15 voor het opwekken van een kiessignaal CASi.dat toegevoerd moet worden aan de DRAM 20.

Het uitgangssignaal van het register 13 bestaat . uit 6 bits en het minst/~sè2S^^ÏSa8l? uitgangssignaal wordt tezamen met 7 bits van de 128-stappen teller als een rij-adres 15 aan de multiplexer 17 toegevoerd.

De rest van de 5 bits van het register 13 en de 3 bits van het register 12 worden als een kolomadres aan de multiplexer 17 toegevoerd.

Gegenereerde rij- en kolomadressen van 8 bits 20 worden dus onder de besturing van de synchronisatie- en op-frisstuureenheid 15 op tijdbasis aan de DRAM 20 toegevoerd.

Hierna zal de werking van het quasi-floppy disk systeem volgens de onderhavige uitvinding uiteen worden gezet.

Zoals bekend vereist een dynamische RAM een 25 opfrisbesturing, zodat het door de multiplexer 17 geleverde rij-adres altijd doof het RAS-signaal wordt toegevoerd, zoals in fig. 2C wordt getoond. In fig. 2 toont fig. 2B het uitgaande adres van de multiplexer 17, en fig. 2A toont de rij/kolom-schakelpuls R/C die door de synchronisatie- en opfrisstuur-30 eenheid 15 aan de multiplexer /17 wordt af gegeven.

Wanneer door de CPU1 een lees- of schrijfactie wordt gevraagd, kiest een CASi-signaal, dat verkregen is door het decoderen van de bovenste twee bits van het register 12, dat de spooradressen bevat, ëén van de vier 64 K bytes 35 geheugengroepen in de DRAM 20, en voert het kolomadres op een bepaald moment toe zoals in fig. 2D wordt getoond.

Wanneer de vraag op de stuurbaan 3 een leescom- 8200470 - 6 -

N> V

mando is, wordt het gegeven op het bepaalde adres van de DRAM 20 via de buffer 11 op de databaan .2 gezet en wanneer de vraag een schrijf commando is, wordt het gegeven, op de databaan 2 via de buffer 11 op het bepaalde adres van de DRAM 20 opgesla— 5 gen.

Volgens de onderhavige uitvinding wordt een direkt toegankelijk halfgeleidergeheugen gehanteerd als een floppy disk geheugen. Namelijk wordt op dezelfde wijze als voor het floppy disk geheugen, een spoornummer en een sector-10 nummer aan de geheugenbesturingsschakeling toegevoerd voor het schrijven en lezen van 128 bytes aan gegevens, overeenkomend met de gegevens cap a cite it van bijvoorbeeld één sector.

Alle systeemprogrammatuur voor het besturen van een floppy disk kan dus gebruikt worden voor het half-15 geleidergeheugensysteem van de onderhavige uitvinding.

Met de onderhavige uitvinding heeft het quasi-floppy disk geheugen van de onderhavige uitvinding bij gebruikmaking van het bestaande besturingsprogramma een kortere 20 toegangstijd dan het gebruikelijke floppy disk -systeem, omdat het nieuwe geheugensysteem een halfgeleidergeheugen gebruikt.

8200470

Claims

1. Direkt toegankelijk halfgeleidergeheugen-systeem voor een microcomputersysteem, gekenmerkt door: een direkt toegankelijk halfgeleidergeheugen mettenminste een data-aansluiting en een adresaansluiting, 5 een met een data-baan van het microcomputer- syteem verbonden spoornummerregister, een met de data-baan van het microcomputer-syteem verbonden sectornummerregister, een met het direkt toegankelijke halfgeleider-10 geheugen verbonden synchronisatiestuurschakeling, een adresteller voor het opwekken van een adres in ëën sector in reactie op een door de synchronisatiestuur-schakeling afgegeven synchronisatiesignaal, en een adresgegevensmultiplexer voor het multi-15 plexen van de uitgangssignalen van het spoornummerregister, het sectornummerregister, en de adresteller voor het aan het direkt toegankelijke halfgeleidertoevoeren van aldus gegenereerde adressen.

2. Direkt toegankelijk halfgeleidergeheugen- 20 systeem volgens conclusie 1, met het kenmerk, dat een van een . stuurbaan van het microcomputersysteem afgeleid lees/schrijf-stuursignaal aan de synchronisatiestuurschakeling wordt toegevoerd.

3. Direkt toegankelijk halfgeleidergeheugen-systeem volgens conclusie 1, met het kenmerk, dat het systeem 25 verder een met een adresbaan van het microcomputersysteem verbonden adresdecodeereenheid omvat voor' het decoderen en aan het spoornummerregister, het sectornummerregister, en de synchronisatiestuurschakeling toevoeren van inschakel-signalen. 30

4. Direkt toegankelijk halfgeleidergeheugen- systeem volgens conclusie 2, met het kenmerk, dat het systeem verder een tussen de databaan en het direkt toegankelijke halfgeleider opgenomen databuffer omvat. 8 2 0 0 4 7 0