JP3793464B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3793464B2 JP3793464B2 JP2002011910A JP2002011910A JP3793464B2 JP 3793464 B2 JP3793464 B2 JP 3793464B2 JP 2002011910 A JP2002011910 A JP 2002011910A JP 2002011910 A JP2002011910 A JP 2002011910A JP 3793464 B2 JP3793464 B2 JP 3793464B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor memory
- flash memory
- writing
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【産業上の利用分野】
本発明はフラッシュメモリを用いた半導体記憶装置に関し、特にフラッシュメモリを用いた半導体ディスク装置などに連続してデータの書き込みをすることに関する。
【0002】
【従来の技術】
本発明は、例えば、複数ビットを1ワードとして、ワード単位に読み出し書き込み可能で、チップ単位あるいは複数ワード単位に電気的に消去可能なフラッシュEEPROMを複数個搭載し、上記フラッシュメモリに連続してデータの書き込みを行なう装置において、1ワードのデータを上記書き込み装置に搭載された任意の前記フラッシュメモリに書き込み、書き込みが行なわれた上記フラッシュメモリが次の1ワードのデータを書き込み可能となる一定時間の間に、前記装置に搭載された書き込みが行なわれている前記フラッシュメモリとは別のフラッシュメモリに1ワードのデータを書き込むことを特徴とする。
【0003】
従来技術に係るコマンド制御方式で書き込みや消去を行うフラッシュメモリの、データ書き込みのタイミング波形を図8に示す。図中Vccはフラッシュメモリの電源電圧であり、常時+5Vが印加されている。Vppは書き込み電源であり、フラッシュメモリへデータの書き込みを行うとき電源電圧Vccより高い電位を印加する。アドレスはフラッシュメモリのデータの書き込み領域をバイト単位に指定するものである。OEはアウトプットイネーブル信号であり、フラッシュメモリからデータの読み出しを行う際にLowとし、その他の時はHighとする。CEはチップイネーブル信号であり、フラッシュメモリにコマンドやデータの読み出し書き込みを行うときLowとする。また、本フラッシュメモリのCEはライトイネーブル信号も兼ねており、Vppが高電位でかつOEがHighの時OEの立上りでデータが書き込まれる。I/O7およびI/O0〜I/O6はデータ線である。続いて、フラッシュメモリに1バイトのデータを書き込むときの動作を示す。まず、CEの立上りのタイミングでデータ線上のコマンドをフラッシュメモリに書き込む。このコマンドはフラッシュメモリに1ワードのデータの書き込みの開始を知らせる、ライトセットアップコマンドである。このコマンドの書き込みの後、CEの立上りのタイミングでデータ線上のデータをフラッシュメモリに書き込む。このコマンドとデータの書き込み時のCEのLow期間は最小50ナノ秒である。しかし、実際にはフラッシュメモリ内部ではメモリチップへの書き込みが始まったところであり、内部での書き込みが終了するまで次のデータは書き込むことはできない。ここでフラッシュメモリの内部での書き込みが終了するまで、数十マイクロ秒の時間が必要で有り、コマンドと1ワードのデータの書き込みの時間に比較してかなりの時間を要する。そして、この数十マイクロ秒の時間を経て、フラッシュメモリチップの内部での書き込みが終了したことを調べる手段としてステータスポーリングが有る。これはCEとOEをLowにしてI/O7からステータスを読み出してメモリチップ内部での書き込みの終了を判定する。
【0004】
【発明が解決しようとする課題】
上記技術は、複数ワードのデータを連続して書き込む場合かなりの時間を要する。コマンドと1ワードのデータの書き込みは数十ナノ秒から数百ナノ秒程度である。しかし、1ワードのデータを書き込んでからフラッシュメモリチップ内部での書き込みが終了するまでには、数マイクロ秒から数十マイクロ秒の時間が必要であり、この間はフラッシュメモリにアクセスできない。そのため、1ワードのデータを書き込むためのトータルの時間が読みだし時間に比較してかなり遅い。また、複数ワードのデータを連続で書き込む場合、書き込むワード数に比例して書き込み時間が増大する。例えばフラッシュメモリを用いて半導体ディスク装置を構築した場合、数キロワードから数十キロワード、あるいはそれ以上のデータが連続で書き込まれる。そうすると、書き込まれるデータに比例して書き込み時間が増大するため、システム全体として書き込みの転送が遅くなる。
【0005】
本発明の目的は、データの書き込み時間を短縮した半導体記憶装置を提供することである。
【0006】
【課題を解決するための手段】
本発明は、
ページ単位でデータを書き込み、ブロック単位でデータを消去する複数の不揮発性半導体メモリと、
各不揮発性半導体メモリによる前記データの書き込みと前記データの消去とを制御する制御部と、
を備え、
前記制御部は、システムからの1つの書き込みコマンドに応答して、前記システムからの1つの書き込みコマンドに伴う複数セクタ分のデータがセクタ単位で前記各不揮発性半導体メモリに分配されるように、テーブルを参照して、前記システムが管理する論理セクタ番号から前記各不揮発性半導体メモリの物理アドレスを発生し、
前記制御部は、前記複数の不揮発性半導体メモリの 1 つが、前記複数の不揮発性半導体メモリの 1 つのために分配されたデータのうちの 1 ページ分のデータを書き込んでいる間に、前記複数の不揮発性半導体メモリの他の 1 つのために分配されたデータのうちの 1 ページ分のデータ及び当該1ページ分のデータのための書き込みコマンドを前記複数の不揮発性半導体メモリの他の1つに与え、
前記制御部は、消去すべき領域が前記ブロック単位で前記複数の不揮発性半導体メモリに分配されるように、前記各不揮発性半導体メモリのブロックのアドレスを発生し、
前記制御部は、前記複数の不揮発性半導体メモリの1つが前記データの消去を実行している間に、前記複数の不揮発性半導体メモリの他の 1 つに、前記データの消去を実行させるための消去コマンドを与え、
前記制御部は、前記複数の不揮発性半導体メモリへ前記消去コマンドを与えた後に、前記複数の不揮発性半導体メモリのステータスポーリングを行う、
ことを特徴とする半導体記憶装置を提供する。
【0007】
【作用】
本発明に係る半導体記憶装置によれば、前記複数の不揮発性半導体メモリの1つが前記データ消去を実行している間に、プロセッサが、前記複数の不揮発性半導体メモリの他の1つに前記データ消去を実行させるためのコマンドを書き込む。また、プロセッサは、前記複数の不揮発性半導体メモリへの、前記データ消去を実行させるためのコマンドの書き込みが終了した後に、前記データ消去を実行させるためのコマンドを書き込んだ順に前記複数の不揮発性半導体メモリのステータスポーリングを行う。
【0008】
【実施例】
本実施例では、連続したデータの書き込みの場合、連続して同一のフラッシュメモリに書き込むのでなく、他のフラッシュメモリに書き込むように制御する。
【0009】
1ワードのデータをフラッシュメモリに書き込んでから次のデータを書き込むまでに数マイクロ秒から数十マイクロ秒の待ち時間が有る。そのため、連続して書き込みデータが有る場合、この待ち時間の間に連続して他のフラッシュメモリへ1ワードのデータを書き込み続ける。そして、最初に書き込んだフラッシュメモリの待ち時間を過ぎると、最初のフラッシュメモリからステータスポーリングを行ない、次の1ワードのデータを書き込む。この様に、フラッシュメモリの待ち時間の間に他のフラッシュメモリへの書き込みを行う。
【0010】
複数の連続したデータを書き込む用途にフラッシュメモリを用いた場合、本実施例によればフラッシュメモリの低速の書き込みを、装置のトータルで高速化できる。すなわち、フラッシュメモリを半導体ディスク装置に用いた場合、複数の連続したデータが書き込まれる。しかし、連続したデータの書き込みの場合、フラッシュメモリへの書き込みが読み出しに比較して遅いため、トータルの転送速度が低下する。しかし、本実施例によればフラッシュメモリの書き込みが低速であっても、装置全体の書き込みの高速化を実現できる。
【0011】
以下に、本発明の一実施例を図を用いて詳細に説明する。図1は、フラッシュメモリを用いた半導体ディスク装置のブロック図である。図中1は、パーソナルコンピュータなどの標準バスであり、このバスを介してシステムからのコマンドやデータの授受を行う。前記バスはこの他にもSCSIインタフェースやシステムのローカルバスなど、補助記憶装置を必要とするシステムとのプロトコルの取決めが有るものであれば特に限定はない。4は複数個のフラッシュメモリ。5は標準バス1から転送されたデータを一時保持するためのライトバッファメモリである。フラッシュメモリは読み出しに比較して書き込みが遅いため、標準バス1から転送されてくる書き込みデータを一時保持し、システム側にバス権を早く開放する。ライトバッファメモリ5は、図中ではスタティックRAMで構成している。しかし、スタティックRAMに限らず、揮発性・不揮発性に関係なくフラッシュメモリ4より高速に書き込みが可能な記憶素子であれば良い。また、半導体ディスク装置内に限らずシステム側にあるデータ記憶領域の一部を用いても良い。ライトバッファメモリ5は標準的なディスクのセクタ容量である512バイト単位で、複数セクタの容量を有する。2はプロセッサである。このプロセッサ2は、ライトバッファメモリ5からフラッシュメモリ4へのデータの書き込みの制御や、標準バスからのコマンドやステータスの授受や解析を行う。11は、システムが管理するセクタ番号である論理セクタ番号を、フラッシュメモリへの書き込む領域のセクタ番号である物理セクタ番号に変換する変換テーブル(始めてアクセスされる論理セクタ番号については、プロセッサ2が変換テーブルを作成する)を記憶しているスタティックラム(SRAM)である。31はフラッシュメモリ4やライトバッファメモリ5の実際のアドレスである物理アドレスを発生するアドレス制御部であり、プロセッサ2によって制御される。6はフラッシュメモリの書き込み電源であるVppを発生するVpp発生回路であり、プロセッサ2で電源発生を制御される。71はフラッシュメモリ4やライトバッファメモリ5のメモリアドレスバスであり、アドレス制御部31より出力される。72はデータバスである。
【0012】
図1の構成の半導体ディスク装置において、プロセッサ2が制御する書き込み動作を図2のフローチャートに示す。標準バス1から書き込みの要求かどうかを判断し(21)、要求がきたとき、プロセッサ2はVpp発生回路6に対して書き込み電源Vppの発生を起動する(22)。そして、プロセッサ2は標準バス1から渡された、システムが管理するセクタ番号である論理セクタ番号を、フラッシュメモリへの書き込む領域のセクタ番号である物理セクタ番号に変換する(23)。この際、標準バス1から転送されてくる複数セクタのデータを、それぞれセクタ単位で書き込むフラッシュメモリが別チップになる様に物理セクタ番号を決定する。例えば、最初に転送されてくる1セクタのデータをフラッシュメモリのチップ0に、次に転送されてくる1セクタのデータをフラッシュメモリのチップ1に、という具合にセクタ単位で割り当てる。この決定した物理セクタ番号を図3の示す書き込み管理テーブルに保持する。この書き込み管理テーブルはアドレス制御部31に存在する。図3では、標準バス1から転送されてくる3セクタ分のデータをライトバッファメモリ5のブロック1からブロック3に保持し、それぞれのブロックの1セクタのデータをそれぞれフラッシュメモリ4のチップ0のセクタ3、チップ1のセクタ2、チップ2のセクタ7へ書き込むことを示している。
【0013】
そして、書き込み管理テーブルの設定が終了したら、標準バス1から転送されてくる3セクタのデータを、書き込み管理テーブルが指定する通りライトバッファメモリ5のブロック1からブロック3の3領域に受け取る。それにより、標準バス1のアクセス権を開放し、フラッシュメモリ4への書き込みを半導体ディスク装置内だけで処理できるようにする(24)。
【0014】
そして、ライトバッファメモリ5に受け取ったデータをフラッシュメモリ4に書き込んでいく。まず、プロセッサ2が書き込み管理テーブルのテーブル番号0を選択することにより、ライトバッファメモリ5やフラッシュメモリ4の物理アドレスがメモリアドレスバス71に出力される。よって、ライトバッファメモリ5のブロック1から1ワードのデータを読み出し(26)、フラッシュメモリ4のチップ0にライトコマンドを書き込み(27)、ライトバッファメモリ5から読み出した1ワードのデータをフラッシュメモリ4のチップ0に書き込む(28)。これで、フラッシュメモリ4のチップ0は内部でのデータの書き込みが開始されるが、内部での書き込みが終了するまでチップ0はデータの読み書きができない。次のチップに書き込むデータがあるか判断し(29)、あるときは、この間に別のメモリチップへの書き込みを行なう。物理セクタへの変換の時述べたように、連続セクタの書き込み時、セクタごとに別のチップに割り当てられている。プロセッサ2が書き込み管理テーブルのテーブル番号1を指定して(25)、ライトバッファメモリ5のブロック2から読みだした1ワードのデータをフラッシュメモリ4のチップ1に書き込む(26,27,28)。続けて、テーブル番号2を指定して、ライトバッファメモリ5のブロック3から読みだした1ワードのデータをフラッシュメモリ4のチップ2に書き込む(26,27,28)。
【0015】
フラッシュメモリ4のチップ0、チップ1、チップ2それぞれに1ワードのデータを書き終えたら(29)、最初に書き込んだフラッシュメモリ4のチップ0のステータスポーリングを行ない(33)、フラッシュメモリ4のチップ内部での書き込みが終了したか確認する。この時も書き込みと同様に、プロセッサ2が書き込み管理テーブルのテーブル番号0を指定することによって、フラッシュメモリ4のチップ0のステータスを読みだす。ここでフラッシュメモリ4のチップ0の内部で書き込みが終了していなければステータスポーリングを繰り返す。書き込みが終了していたら、書き込み管理テーブルのテーブル0のカウンタ値をインクリメントする(34)。同様にして、書き込み管理テーブルに次のテーブルがあるか判断し(35)、あるときは、テーブル番号1を指定し、フラッシュメモリ4のチップ0の次にデータの書き込みを行なったチップ1のステータスポーリングを行なう。そして、フラッシュメモリ4のチップ1の内部での書き込みが終了していたら、その次にデータを書き込んだフラッシュメモリ4のチップ2のステータスポーリングを行なう(33)。書き込みを行なったフラッシュメモリ4のすべてのチップが、内部での書き込みを終了していたら、書き込みシーケンスの最初に戻る。
【0016】
ここで、カウンタが512バイトに達しているか判断し、達していたら、バッファメモリ5からフラッシュメモリ4への全てのデータの書き込みが終了したことになる。カウンタがまだ512バイト以下の場合、前記の書き込み方式で続けて512バイトの書き込みが終了するまで繰り返す。そして、ライトバッファメモリ5からフラッシュメモリ4への全てのデータの書き込みが終了したら、プロセッサ2はVpp発生回路6に対して書き込み電源Vppの発生を停止させる(37)。
【0017】
前記実施例でも明らかな様に3セクタのデータをほぼ1セクタの書き込み時間でフラッシュメモリへの書き込みが行なえる。本実施例では3セクタの書き込みの例を示したが、これは、3セクタより多くのセクタのデータの書き込みも同様であることは明らかである。
【0018】
また前記実施例は、セクタ単位で書き込むフラッシュメモリを別チップに割り当てたが、セクタ内の512バイトを複数のブロックに分割する方法も有る。その分割したブロック単位で異なるフラッシュメモリに書き込みを割り当てる。例えば512バイトを32バイト単位として16ブロックに分割する。そして、1ブロックから16ブロックを、それぞれフラッシュメモリの異なるチップに書き込む。これは32バイト単位としたが、16バイトや64バイトなど任意のバイト単位で良い。
【0019】
また、前記実施例はライトコマンドと1ワードのデータを書き込んでから、次の1ワードのデータの書き込みまで一定の待ち時間があるフラッシュメモリを示した。しかし、ページ書き込みのできるフラッシュメモリ、即ちページライトコマンドを書き込んでから、複数ワードのデータを連続に書き込むことができ、複数ワードのデータを書き込んでからフラッシュメモリ内部でメモリチップへの書き込みが終了するまでに一定の待ち時間があるフラッシュメモリも、前記実施例と同様にして、ページ単位でデータを書き込んでからステータスポーリングまでの時間に、データを書き込んだフラッシュメモリチップとは別のフラッシュメモリチップへのデータの書き込みを行なう。
【0020】
また、フラッシュメモリ4へのデータの書き込みだけでなく、消去についても同様のことがいえる。フラッシュメモリ4はチップ単位あるいは複数ワードを一単位としたブロック単位で消去する。その消去方法は、フラッシュメモリ4に消去するブロックを示すアドレスの指定と同時に消去コマンドを書き込むことで、フラッシュメモリ4内部での消去処理を起動する。そして、フラッシュメモリ4内部での消去が終了するまで一定時間の待ち時間となる。その間は消去処理を行なっているフラッシュメモリ4へはステータスポーリング以外のアクセスはできない。そして、一定時間が経った後ステータスポーリングにより内部での消去の終了が確認されたら、次のフラッシュメモリの消去に移る。この一定時間の間に、消去を実行しているフラッシュメモリとは別のフラッシュメモリに消去コマンドを書き込み、複数のフラッシュメモリの消去を同時に行なうことにより、半導体ディスク装置全体での消去の高速化を実現する。
【0021】
図1の構成の半導体ディスク装置において、プロセッサ2が制御する消去動作を図4のフローチャートに示す。フラッシュメモリ4の消去時にも書き込み電源Vppを印加する必要が有るため、プロセッサ2はVpp発生回路6に対して書き込み電源Vppの発生を起動する(41)。そして、プロセッサ2は消去するフラッシュメモリ4の物理セクタ番号を図3の書き込み管理テーブルに設定する(42)。この時、消去する領域が別のメモリチップになるように設定する。本実施例ではフラッシュメモリ4の消去単位が1セクタである場合について述べる。書き込み管理テーブルに消去するセクタの設定を行なった後、書き込み管理テーブルの指定を更新しながら(43)、テーブルの差し示すフラッシュメモリ4のそれぞれのチップに消去コマンドを書き込む(44)。次消去領域があるか判断し(45)、消去コマンドの書き込みがすべて終了したら、テーブル指定を更新し(46)、最初に消去コマンドを書き込んだメモリチップからステータスポーリングを行ない(47)、フラッシュメモリ4内部での消去処理が終了したかを確認する。そして次テーブル指定の有無を判断し(48)、全てのフラッシュメモリの消去処理が終了したら、プロセッサ2はVpp発生回路6に対して書き込み電源Vppの発生を停止させる(49)。
【0022】
上記実施例は、1セクタ単位での消去を行なうフラッシュメモリについて述べた。しかし、フラッシュメモリによって、消去単位が違う。よって、フラッシュメモリの消去単位の違いにより書き込み管理テーブルの設定方法を違える。フラッシュメモリがチップ単位での消去の場合、書き込み管理テーブルのフラッシュメモリのチップ番号の欄だけの設定で良い。また、複数ワード単位で消去を行なうフラッシュメモリの場合は、書き込み管理テーブルのフラッシュメモリのチップ番号とセクタ番号の2つの欄のセットとなる。しかし、複数ワード単位で消去を行なうフラッシュメモリであっても、1セクタ単位での消去とは限らない。フラッシュメモリが複数セクタの容量を1ブロックとして消去する場合、書き込み管理テーブルのフラッシュメモリのセクタ番号の欄の設定を行なうことで複数セクタの消去となる。
【0023】
前記実施例では、書き込みや消去時など書き込み電源Vppが必要な場合、全てのフラッシュメモリ4に書き込み電源Vppを印加している。しかし、書き込み電源Vppを書き込みを行なうフラッシュメモリにのみ印加する方法も有る。その実施例である半導体ディスク装置のブロック図を図5に示す。図中61はVpp発生回路6からフラッシュメモリ4へ書き込み電源Vppの印加をオンオフするスイッチ部であり、プロセッサ2で制御され、複数の書き込み電源Vppの出力の選択が可能である。その他は図1と同じ構成である。標準バス1から書き込みの要求がきたとき、プロセッサ2はVpp発生回路6に対して書き込み電源Vppの発生を起動する。その後、論理セクタ番号を物理セクタ番号に変換し、物理セクタ番号を図2の書き込み管理テーブルに保持する。この時、書き込みを行なう複数あるいは一つのフラッシュメモリ4への書き込み電源Vppを、Vppスイッチ部61の指定によってそれぞれ印加してやる。この書き込み電源VppのVppスイッチ部61の指定による印加は、書き込み時だけでなく、消去などフラッシュメモリ4が書き込み電源Vppを必要とする場合に行なうのは明らかである。
【0024】
また、前記実施例は、書き込みや消去時に電源電圧とは異なる電圧値の書き込み電源Vppが必要であるフラッシュメモリについて述べた。しかし、単一電源のフラッシュメモリ、要するに書き込み電源Vppが必要の無いフラッシュメモリを搭載した半導体ディスク装置のブロック図を図6に示す。構成は図1と同じであるが、Vpp発生回路6を搭載する必要が無い。また、図2の書き込みフローチャートや、図4の消去のフローチャートで書き込み電源のオンオフ処理が必要無くなるのは明らかである。
【0025】
また、前記実施例では、書き込むフラッシュメモリのチップの選択をチップイネーブル信号CEで行なっている。しかし、チップイネーブル信号CEでなくライトイネーブル信号WEで書き込むフラッシュメモリの選択を制御する方法が有る。その時の半導体ディスク措置のブロック図を図7に示す。図中32は書き込みを行なうフラッシュメモリ4へのライトイネーブル信号WEを選択的にフラッシュメモリ4に与える、WE選択部である。その他は図1と同じ構成である。WE選択部32は書き込みが発生したフラッシュメモリに対してのみライトイネーブル信号を有効にする。プロセッサ2が行なう書き込みの制御は、図2のフローチャートが示す動作と同じとなる。
【0026】
また、フラッシュメモリ4にはライトイネーブル信号WEが無いものが有る。このフラッシュメモリにデータを書き込む場合には、チップイネーブル信号CEと、書き込み電源Vppの制御により書き込みを制御する。このようなフラッシュメモリであっても、本発明を用い、書き込みや消去の高速化が図れる。
【0027】
以上の説明から明らかなように、本発明によれば、大量の書き込みデータが有る補助記憶装置等に、読み出しに比較して書き込みが低速なフラッシュメモリを用いても、装置全体での書き込みを高速に行なえるという効果が有る。特に、連続した大量のデータの書き込みが有る場合に効果が大きい。また、複数領域同時の消去に関しても高速に消去できる。
【0028】
【発明の効果】
本発明は、以上のように構成されているために、データの書き込み時間を短縮した半導体記憶装置を提供できる。
【図面の簡単な説明】
【図1】本発明の動作を行なう一実施例の半導体ディスク装置のブロック図。
【図2】本発明の書き込み動作を示すフローチャート。
【図3】本発明の動作で用いる、書き込み管理テーブル。
【図4】本発明の消去動作を示すフローチャート。
【図5】本発明の動作を行なう一実施例の半導体ディスク装置のブロック図。
【図6】本発明の動作を行なう一実施例の半導体ディスク装置のブロック図。
【図7】本発明の動作を行なう一実施例の半導体ディスク装置のブロック図。
【図8】フラッシュメモリの1ワードの書き込みタイミング波形の説明図。
【符号の説明】
1・・・標準バス
2・・・プロセッサ
31・・・アドレス制御部
32・・・WE選択部
4・・・フラッシュメモリ
5・・・ライトバッファメモリ
6・・・Vpp発生回路
61・・・Vppスイッチ部
71・・・アドレスバス
72・・・データバス
Claims (5)
- ページ単位でデータを書き込み、ブロック単位でデータを消去する複数の不揮発性半導体メモリと、
各不揮発性半導体メモリによる前記データの書き込みと前記データの消去とを制御する制御部と、
を備え、
前記制御部は、システムからの1つの書き込みコマンドに応答して、前記システムからの1つの書き込みコマンドに伴う複数セクタ分のデータがセクタ単位で前記各不揮発性半導体メモリに分配されるように、テーブルを参照して、前記システムが管理する論理セクタ番号から前記各不揮発性半導体メモリの物理アドレスを発生し、
前記制御部は、前記複数の不揮発性半導体メモリの1つが、前記複数の不揮発性半導体メモリの1つのために分配されたデータのうちの 1 ページ分のデータを書き込んでいる間に、前記複数の不揮発性半導体メモリの他の1つのために分配されたデータのうちの 1 ページ分のデータ及び当該1ページ分のデータのための書き込みコマンドを前記複数の不揮発性半導体メモリの他の1つに与え、
前記制御部は、消去すべき領域が前記ブロック単位で前記複数の不揮発性半導体メモリに分配されるように、前記各不揮発性半導体メモリのブロックのアドレスを発生し、
前記制御部は、前記複数の不揮発性半導体メモリの1つが前記データの消去を実行している間に、前記複数の不揮発性半導体メモリの他の1つに、前記データの消去を実行させるための消去コマンドを与え、
前記制御部は、前記複数の不揮発性半導体メモリへ前記消去コマンドを与えた後に、前記複数の不揮発性半導体メモリのステータスポーリングを行う、
ことを特徴とする半導体記憶装置。 - 請求項1記載の半導体記憶装置であって、
前記各不揮発性半導体メモリは、1つのフラッシュメモリチップで構成される、
ことを特徴とする半導体記憶装置。 - 請求項1記載の半導体記憶装置であって、
前記各不揮発性半導体メモリは、前記データ消去の実行中、ステータスポーリング以外のアクセスを受け付けない、
ことを特徴とする半導体記憶装置。 - 請求項1記載の半導体記憶装置であって、
前記制御部は、前記ステータスポーリングにより前記データ消去が終了したことを確認した場合に、前記データ消去が終了した不揮発性半導体メモリに、前記消去コマンドを新たに書き込む、
ことを特徴とする半導体記憶装置。 - 請求項1、2、3及び4のうちのいずれか1項に記載の半導体記憶装置であって、
バッファメモリをさらに備え、
前記1セクタは、512バイトを含み、
前記制御部は、前記バッファメモリを介して、前記システムからのデータを前記複数の不揮発性半導体メモリへ書き込む、
ことを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002011910A JP3793464B2 (ja) | 2002-01-21 | 2002-01-21 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002011910A JP3793464B2 (ja) | 2002-01-21 | 2002-01-21 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16307492A Division JP3328321B2 (ja) | 1992-06-22 | 1992-06-22 | 半導体記憶装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004116930A Division JP3793540B2 (ja) | 2004-04-12 | 2004-04-12 | 半導体記憶装置 |
JP2004379652A Division JP3793542B2 (ja) | 2004-12-28 | 2004-12-28 | 半導体記憶装置 |
JP2005229415A Division JP4158934B2 (ja) | 2005-08-08 | 2005-08-08 | 半導体記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002236612A JP2002236612A (ja) | 2002-08-23 |
JP3793464B2 true JP3793464B2 (ja) | 2006-07-05 |
Family
ID=19191706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002011910A Expired - Lifetime JP3793464B2 (ja) | 2002-01-21 | 2002-01-21 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3793464B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100628832B1 (ko) | 2004-11-10 | 2006-09-26 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치의 펌핑전압 발생회로 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124298A (ja) * | 1986-11-13 | 1988-05-27 | Matsushita Graphic Commun Syst Inc | メモリ装置 |
JPS63288384A (ja) * | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | メモリ−カ−ド |
JP2750704B2 (ja) * | 1988-08-29 | 1998-05-13 | 日立マクセル株式会社 | Icカードの情報書込み方式及びicカード |
JPH02114313A (ja) * | 1988-10-24 | 1990-04-26 | Advantest Corp | 高速外部記憶装置 |
JP2654596B2 (ja) * | 1989-02-06 | 1997-09-17 | 株式会社日立製作所 | 不揮発性記憶装置 |
EP0617363B1 (en) * | 1989-04-13 | 2000-01-26 | SanDisk Corporation | Defective cell substitution in EEprom array |
JPH02304614A (ja) * | 1989-05-19 | 1990-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 周辺装置アクセス方式 |
JPH03252993A (ja) * | 1990-03-01 | 1991-11-12 | Fuji Electric Co Ltd | E↑2promの情報書込み装置 |
JPH0433029A (ja) * | 1990-05-24 | 1992-02-04 | Matsushita Electric Ind Co Ltd | メモリ装置とその駆動方法 |
JPH0457295A (ja) * | 1990-06-22 | 1992-02-25 | Nec Corp | 電気的書込消去可能メモリ回路 |
JPH0484216A (ja) * | 1990-07-26 | 1992-03-17 | Toshiba Corp | 半導体ディスク装置のデータ消去方法 |
JP2582487B2 (ja) * | 1991-07-12 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体メモリを用いた外部記憶システム及びその制御方法 |
US5263003A (en) * | 1991-11-12 | 1993-11-16 | Allen-Bradley Company, Inc. | Flash memory circuit and method of operation |
JPH05242688A (ja) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | フラッシュeepromを用いた記録再生装置 |
JPH05324000A (ja) * | 1992-05-15 | 1993-12-07 | Sharp Corp | 半導体メモリを用いる音声記録装置 |
-
2002
- 2002-01-21 JP JP2002011910A patent/JP3793464B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002236612A (ja) | 2002-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3328321B2 (ja) | 半導体記憶装置 | |
US8001319B2 (en) | Semiconductor storage device | |
JP3105092B2 (ja) | 半導体メモリ装置 | |
KR100716576B1 (ko) | 메모리 카드, 논리 어드레스의 할당방법 및 데이터 기록방법 | |
JP4406339B2 (ja) | コントローラ、メモリカード及びその制御方法 | |
US11630766B2 (en) | Memory system and operating method thereof | |
JP2000067574A (ja) | 半導体記憶装置 | |
CN110782938B (zh) | 非易失性存储器装置、操作方法及存储器控制器操作方法 | |
JP4382131B2 (ja) | 半導体ディスク装置 | |
JP3793542B2 (ja) | 半導体記憶装置 | |
JP3793464B2 (ja) | 半導体記憶装置 | |
JP4158934B2 (ja) | 半導体記憶媒体 | |
JP3328605B2 (ja) | 半導体記憶装置 | |
JP3793540B2 (ja) | 半導体記憶装置 | |
JPH08221312A (ja) | メモリカード装置 | |
JP3328604B2 (ja) | 半導体記憶装置 | |
JP7031672B2 (ja) | メモリコントローラ、メモリシステムおよび情報処理システム | |
KR20210012818A (ko) | 메모리 장치 및 그 동작 방법 | |
US20230244615A1 (en) | Memory device, method for controlling memory device and memory system | |
JP2021152779A (ja) | 半導体記憶装置 | |
JP2023044471A (ja) | メモリシステム及びメモリ制御方法 | |
JP2004213695A (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 | |
KR20060012139A (ko) | 플래시메모리 제어방법 | |
JP2004303277A (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 | |
JP2007207277A (ja) | 半導体情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040412 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |