KR20090066916A - 반도체 메모리 입출력 장치 - Google Patents

반도체 메모리 입출력 장치 Download PDF

Info

Publication number
KR20090066916A
KR20090066916A KR1020070134661A KR20070134661A KR20090066916A KR 20090066916 A KR20090066916 A KR 20090066916A KR 1020070134661 A KR1020070134661 A KR 1020070134661A KR 20070134661 A KR20070134661 A KR 20070134661A KR 20090066916 A KR20090066916 A KR 20090066916A
Authority
KR
South Korea
Prior art keywords
signal
output
input
mask
operation mode
Prior art date
Application number
KR1020070134661A
Other languages
English (en)
Other versions
KR101031519B1 (ko
Inventor
하성주
조호엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070134661A priority Critical patent/KR101031519B1/ko
Priority to US12/339,389 priority patent/US8009504B2/en
Priority to TW097149905A priority patent/TWI402855B/zh
Publication of KR20090066916A publication Critical patent/KR20090066916A/ko
Application granted granted Critical
Publication of KR101031519B1 publication Critical patent/KR101031519B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 멀티 동작 모드를 지원하는 반도체 메모리 입출력 장치에 관하여 개시한다. 개시된 본 발명은 복수의 동작 모드에 대하여 신호의 입출력에 이용되며, 선택된 동작 모드에 대응하여 복수의 용도를 갖는 제 1 및 제 2 선택 패드; 용도에 대한 정보를 갖는 확장 모드 레지스트 세트 신호와 동작 모드에 대한 정보를 갖는 동작 모드 신호에 의해 제 1 및 제 2 셋팅 신호와 마스크 제어 신호를 출력하는 제어신호 생성부; 제 1 선택 패드로 리드 데이터 스트로브 신호를 출력하는 하부 출력 버퍼부와 제 1 선택 패드로부터 하부 데이터 마스크 신호를 입력받는 하부 입력 버퍼부를 포함하며, 상기 제 1 셋팅 신호에 의하여 하부 출력 버퍼부와 하부 입력 버퍼부 중 어느 하나의 동작을 선택하는 하부 입출력부; 제 2 선택 패드로 반전된 리드 데이터 스트로브 신호를 출력하는 상부 출력 버퍼부와 제 2 선택 패드로부터 상부 데이터 마스크 신호를 입력받는 상부 입력 버퍼부를 포함하고, 제 2 셋팅 신호와 마스크 제어 신호에 의하여 상부 출력 버퍼부와 상부 입력 버퍼부 중 어느 하나의 동작을 선택하는 상부 입출력부;를 포함함으로써 패드 수를 줄여 면적을 개선하는 효과가 있다.

Description

반도체 메모리 입출력 장치{Semiconductor memory input/output device}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 멀티 동작 모드를 지원하는 반도체 메모리 입출력 장치에 관한 것이다.
최근 반도체 기술은 반도체 메모리 장치의 동작 속도를 높이기 위해 동작 주파수를 지속적으로 증가시키고 있다. 이와 더불어, 동시에 입출력되는 데이터 비트의 수를 증가시키고 있다. 이에 따라 반도체 메모리 장치에 배치되는 패드의 수도 점차로 증가 되고 있다.
예를 들어, X8로 동작하는 반도체 메모리 장치는 동시에 8비트 데이터를 입출력시키기 위한 데이터 패드 8개와, 데이터 스트로브 신호를 위한 데이터 스트로브 패드 2개와, 데이터 마스크 신호 또는 리드 데이터 스트로브 신호를 위한 선택 패드 1개 및 반전 리드 데이터 스트로브 신호를 위한 반전 리드 데이터 스트로브 패드 1개를 포함한다.
도 1을 참조하면, 종래 기술에서 X8로 동작하는 반도체 메모리 장치는 확장 모드 레지스트 세트 EMRS의 설정 값에 의해 생성되는 제 1 셋팅 신호 RDQSEN에 제어되어 출력 버퍼부(3)에서 출력되는 리드 데이터 마스크 신호 RDQS를 출력하거나 또는 외부에서 입력되는 데이터 마스크 신호 DM을 입력 버퍼부(4)로 전달하기 위해 선택 패드(1)를 구비한다.
또한, 확장 모드 레지스트 세트 EMRS의 설정 값에 의해 생성되는 제 2 셋팅 신호 RDQSbEN에 제어되어 출력 버퍼부(5)에서 출력되는 반전 리드 데이터 마스크 신호 RDQSb를 출력하기 위해 반전 리드 데이터 스트로브 패드(2)를 구비한다.
여기서, 확장 모드 레지스트 세트 EMRS의 설정 값은 DDR2 SDRAM 규정(Specification)에서 X8로 동작하는 경우 확장 모드 레지스트 세트 EMRS와 인가되는 어드레스 필드 A11, A10에 의해 결정된다.
DDR2 SDRAM 규정(Specification)을 참조하면, X8로 동작하는 경우 확장 모드 레지스트 세트를 설정하는 어드레스 필드 A11의 값이 로직 하이면 리드 데이터 스트로브 신호 RDQS를 사용하고 데이터 마스크 신호 DM를 사용하지 않도록 명시되어 있다. 이에 따라, 8X로 동작하는 경우, 하부 데이터 마스크 신호 LDM 또는 리드 데이터 스트로브 신호 RDQS는 배타적으로 사용되므로 이들을 위한 패드는 공유될 수 있다.
또한, 확장 모드 레지스트 세트 EMRS를 설정하는 어드레스 필드 A10의 값이 로직 로우면 반전 데이터 스트로브 신호 DQSb를 사용하는 것에 준하여 반전 리드 데이터 스트로브 신호 RDQSb를 사용한다. 이에 따라, 반전 리드 데이터 패드는 반전 리드 데이터 스트로브 신호 RDQSb를 출력한다.
한편, 반도체 메모리 장치는 범용성을 확대하기 위해 멀티 동작 모드를 지원하도록 설계된다. 멀티 동작 모드란, 두 가지 이상의 동작 모드를 선택적으로 지원 할 수 있도록 설계되는 것이다. 예를 들면, 사용자의 선택에 의해 반도체 메모리 장치가 X16 또는 X8로 동작할 수 있도록 설계되는 것이다.
종래 기술에 따라 X16 또는 X8을 지원하는 반도체 메모리 장치는 데이터 패드 16개, 데이터 스트로브 패드 4개를 포함한다.
X16으로 동작하는 경우, 8개씩 구분된 상부 및 하부 데이터 패드(UDQ0 ~ UDQ7)(LDQ0 ~ LDQ7)를 통해 16비트 데이터를 입출력하고, 상부 및 하부 데이터 패드(UDQ0 ~ UDQ7)(LDQ0 ~ LDQ7)를 통해 입출력되는 상부 및 하부 데이터를 스트로브시키기 위해 2개씩 구분된 상부 및 하부 데이터 스트로브 패드를 통해 상부 및 하부 데이터 스트로브 신호 UDQS, UDQSb, LDQS, LDQSb를 입출력한다.
X8로 동작하는 경우, 하부 데이터 패드(LDQ0 ~ LDQ7)를 통해 8비트 데이터를 입출력하고, 2개의 하부 데이터 스트로브 패드를 통해 하부 데이터 스트로브 신호 LDQS, LDQSb를 입출력한다.
또한, 종래 기술에 따른 X16 또는 X8을 지원하는 반도체 메모리 장치는 도 2와 도시된 바와 같이, 데이터 마스크 패드 1개, 반전 리드 데이터 마스크 패드 1개 및 선택 패드 1개를 더 포함한다.
X16으로 동작하는 경우, 선택 패드(21)와 데이터 마스크 패드(23)는 외부로부터 하부 및 상부 데이터를 마스크 시키기 위해 입력되는 하부 및 상부 데이터 마스크 신호 LDM, UDM을 입력 버퍼부(25, 27)로 각각 전달한다.
X8로 동작하는 경우, 선택 패드(21)는 확장 모드 레지스트 세트 EMRS의 설정 값에 의해 제어되는 제 1 셋팅 신호 RDQSEN에 의해 외부로부터 입력되는 하부 데이 터 마스크 신호 LDM을 입력 버퍼부(25)로 전달하거나 또는 출력 버퍼부(24)에서 출력되는 리드 데이터 스트로브 신호 RDQS를 출력한다. 그리고, 반전 리드 데이터 스트로브 패드(22)는 확장 모드 레지스트 세트 EMRS의 설정 값에 의해 제어되는 제 2 셋팅 신호 RDQSbEN에 의해 출력 버퍼부(26)에서 선택적으로 출력되는 반전 리드 데이터 스트로브 신호 RDQSb를 출력한다.
상술한 바와 같이, 종래 기술에 따른 멀티 동작 모드를 지원하는 반도체 메모리 장치는 X16 동작을 위해 X8 동작에서 사용되지 않는 상위 데이터 마스크 패드를 구비하고, X8 동작을 위해 X16 동작에서 사용되지 않는 반전 리드 데이터 스트로브 패드를 구비한다.
그 결과, 멀티 동작 모드를 지원하는 반도체 메모리 장치의 패드 수가 늘어 전체 면적이 증가하는 문제가 있다. 또한, 반도체 메모리 장치에 배치되는 배선은 패드를 회피하여 배치되어야 하므로, 패드 수가 증가하면 배선을 배치하는데 제한이 커지게 되어 동작 특성이 저하되는 문제가 있다.
본 발명은 멀티 동작 모드를 지원하는 반도체 메모리 장치의 패드 수를 감소시켜 전체 면적을 개선하는 반도체 메모리 입출력 장치를 제공한다.
또한, 본 발명은 상기 반도체 메모리 입출력 장치를 포함함으로써 패드 수의 감소에 의해 배치되는 배선의 제한을 감소시켜 동작 특성을 개선하는 반도체 메모리 장치를 제공한다.
본 발명의 반도체 메모리 입출력 장치는 복수의 동작 모드에 대하여 신호의 입출력에 이용되며, 선택된 동작 모드에 대응하여 복수의 용도를 갖는 제 1 및 제 2 선택 패드; 상기 용도에 대한 정보를 갖는 확장 모드 레지스트 세트 신호와 상기 동작 모드에 대한 정보를 갖는 동작 모드 신호에 의해 제 1 및 제 2 셋팅 신호와 마스크 제어 신호를 출력하는 제어신호 생성부; 상기 제 1 선택 패드로 리드 데이터 스트로브 신호를 출력하는 하부 출력 버퍼부와 상기 제 1 선택 패드로부터 하부 데이터 마스크 신호를 입력받는 하부 입력 버퍼부를 포함하며, 상기 제 1 셋팅 신호에 의하여 상기 하부 출력 버퍼부와 상기 하부 입력 버퍼부 중 어느 하나의 동작을 선택하는 하부 입출력부; 상기 제 2 선택 패드로 반전된 리드 데이터 스트로브 신호를 출력하는 상부 출력 버퍼부와 상기 제 2 선택 패드로부터 상부 데이터 마스크 신호를 입력받는 상부 입력 버퍼부를 포함하고, 상기 제 2 셋팅 신호와 상기 마스크 제어 신호에 의하여 상기 상부 출력 버퍼부와 상기 상부 입력 버퍼부 중 어느 하나의 동작을 선택하는 상부 입출력부;를 포함한다.
상기 제어신호 생성부는, 상기 확장 모드 레지스트 세트 신호와 어드레스 필드에 기초하여 상기 제 1 및 제 2 셋팅 정보를 출력하는 모드 레지스트 제어부; 및 상기 제 2 셋팅 정보와 상기 동작 모드 신호에 의해 상기 마스크 제어 신호를 출력하는 마스크 제어부;를 포함한다.
상기 모드 레지스트 제어부는 상기 어드레스 필드 A0 내지 A12를 입력받고 그 중에서 어드레스 필드 A11에 의해 상기 리드 데이터 스트로브 신호 또는 상기 하부 데이터 마스크 신호 중 어느 하나의 사용 여부를 결정하는 상기 제 1 셋팅 신호를 출력함이 바람직하다.
상기 모드 레지스트 어드레스 필드 A10에 의해 상기 반전된 리드 데이터 스트로브 신호의 사용 여부를 결정하는 상기 제 2 셋팅 신호를 출력함이 바람직하다.
상기 마스크 제어부는 상기 제 2 셋팅 신호가 디스에이블되고 상기 동작 모드 신호가 인에이블되는 경우 상기 상부 입력 버퍼부의 동작을 선택하는 상기 마스크 제어 신호를 출력함이 바람직하다.
상기 동작 모드 신호는 동시에 16비트 데이터를 입출력하는 동작 모드에 대응되는 신호임이 바람직하다.
상기 하부 입출력부는, 상기 제 1 셋팅 신호의 인에이블에 대응하여 상기 하부 출력 버퍼부가 출력 인에이블 신호에 의해 디엘엘 클럭의 라이징에 동기된 상기 리드 데이터 스트로브 신호를 상기 제 1 선택 패드로 출력하고, 상기 제 1 셋팅 신호의 디스에이블에 대응하여 상기 하부 입력 버퍼부가 입력 인에이블 신호에 의해 상기 하부 데이터 마스크 신호를 상기 제 1 선택 패드로부터 입력받는 것이 바람직하다.
상기 상부 입출력부는, 상기 제 2 셋팅 신호의 인에이블에 대응하여 상기 상부 출력 버퍼부가 상기 출력 인에이블 신호에 의해 상기 디엘엘 클럭의 폴링에 동기된 상기 반전된 리드 데이터 스트로브 신호를 상기 제 2 선택 패드로 출력하고, 상기 마스크 제어 신호의 인에이블에 대응하여 상기 입력 인에이블 신호에 의해 상기 상부 데이터 마스크 신호를 상기 제 2 선택 패드로부터 입력받는 것이 바람직하 다.
본 발명의 다른 반도체 메모리 입출력 장치는, 동작 모드에 대응하여 서로 다른 용도를 갖는 선택 패드; 상기 용도에 대한 정보를 갖는 확장 모드 레지스트 세트 신호와 상기 동작 모드에 대한 정보를 갖는 동작 모드 신호에 의해 셋팅 신호와 마스크 제어 신호를 출력하는 입출력 제어부; 상기 셋팅 신호에 의해 상기 선택 패드로 출력 인에이블 신호가 인에이블될 때 디엘엘 클럭에 동기되는 리드 데이터 스트로브 신호를 출력하는 출력 버퍼부; 및 상기 마스크 제어 산호에 의해 상기 선택 패드로부터 입력 인에이블 신호가 인에이블될 때 데이터 마스크 신호를 입력받는 입력 버퍼부;를 포함한다.
상기 입출력 제어부는, 상기 확장 모드 레지스트 세트 신호와 어드레스 필드에 의해 상기 셋팅 신호를 출력하는 모드 레지스트 제어부; 및 상기 셋팅 신호와 상기 동작 모드 신호에 의해 상기 마스크 제어 신호를 출력하는 마스크 제어부;를 포함한다.
상기 모드 레지스트 제어부는 상기 어드레스 필드 A0 내지 A12를 입력받고 그 중에서 어드레스 필드 A10에 의해 상기 반전된 리드 데이터 스트로브 신호의 사용 여부를 결정하는 상기 셋팅 신호를 출력함이 바람직하다.
상기 마스크 제어부는 상기 셋팅 신호가 디스에이블되고 상기 동작 모드 신호가 인에이블되는 경우 상기 입력 버퍼부를 동작시키는 상기 마스크 제어 신호를 출력함이 바람직하다.
상기 동작 모드 신호는 동시에 16비트 데이터를 입출력하는 동작 모드에 대 응되는 신호임이 바람직하다.
본 발명은 멀티 동작 모드를 지원하는 반도체 메모리 장치에서 각 동작 모드에 독립적으로 사용되는 신호를 위한 패드를 공유하여 패드 수를 감소시킴으로써 반도체 메모리 입출력 장치의 면적을 개선하는 효과가 있다.
또한, 본 발명은 상기 패드 수가 감소된 반도체 메모리 입출력 장치를 제공함으로써 상기 패드를 회피하여 배치되는 배선의 제한을 감소시켜 반도체 메모리 장치의 동작 특성을 개선하는 효과가 있다.
본 발명은 멀티 동작 모드를 지원하는 반도체 메모리 장치에서, 각각의 동작 모드에서 독립적으로 사용되는 신호를 위해 구비되는 패드를 공유시켜 전체 패드 수를 감소하는 반도체 메모리 입출력 장치에 관한 것이다.
본 발명은 DDR2 SDRAM 규정(Specification)에서 X8로 동작하는 경우, 확장 모드 레지스트 세트의 설정에 의해 리드 데이터 스트로브 신호 RDQS와 데이터 마스크 신호 DM를 위한 패드를 공유하여 사용할 수 있도록 명시된 것에 착안한 것이다.
즉, 멀티 동작 모드를 지원하는 반도체 메모리 장치는 X8 동작 모드시 사용되는 반전 리드 데이터 스트로브 신호 RDQSb와 X16 동작 모드시 사용되는 상부 데이터 마스크 신호 UDM를 위한 패드를 하나로 공유시킴으로써 패드 수를 감소시킨다.
도 3을 참조하여, DDR2 SDRAM 규정(Specification)을 다시 한번 언급하면, X8로 동작하는 경우, 확장 모드 레지스트 세트 EMRS를 설정하는 어드레스 필드 A11의 값이 로직 하이면 리드 데이터 스트로브 신호 RDQS를 사용하고 데이터 마스크 신호 DM를 사용하지 않는다. 반면, 어드레스 필드 A11의 값이 로직 로우면 데이터 마스크 신호 DM를 사용하고 리드 데이터 스트로브 신호 RDQS를 사용하지 않는다.
그리고, 어드레스 필드 A10의 값이 로직 로우면 반전 데이터 스트로브 신호 DQSb를 사용한다. 이에 따라, 반전 리드 데이터 스트로브 신호 RDQSb를 사용한다. 반대로 어드레스 필드 A10의 값이 로직 하이면 반전 데이터 스트로브 신호 DQSb를 사용하지 않는다. 마찬가지로 반전 리드 데이터 스트로브 신호 RDQSb를 사용하지 않는다.
본 발명의 X16 또는 X8 동작 모드를 지원하는 반도체 메모리 장치는 데이터 패드 16개와 데이터 스트로브 패드 4개 및 선택 패드 2개를 포함한다.
여기서, 데이터 패드와 데이터 스트로브 패드의 수는 종래의 데이터 패드와 데이터 스트로브 패드의 수와 각각 동일하다. 반면, 본 발명의 반도체 메모리 장치는 종래의 데이터 마스크 패드 1개, 반전 리드 데이터 마스크 패드 1개 및 선택 패드 1개에 대응하는 패드로 선택 패드 2개를 구비한다.
구체적으로, 16개의 데이터 패드는 상부 데이터 패드(UDQ0 ~ UDQ7)와 하부 데이터 패드(LDQ0 ~ LDQ7)로 각각 8개씩으로 구분되고, 4개의 데이터 스트로브 패드는 상부 데이터 스트로브 패드 2개와 하부 데이터 스트로브 패드 2개로 구분된다. 그리고, 2개의 선택 패드는 상부 선택 패드와 하부 선택 패드로 구분되고, 확장 모드 레지스트 세트 EMRS의 설정 값과 동작 모드 신호에 의해 입력 또는 출력 패드로 선택된다.
본 발명의 반도체 메모리 장치는 X16으로 동작하는 경우, 8개씩 구분된 상부 및 하부 데이터 패드(UDQ0 ~ UDQ7)(LDQ0 ~ LDQ7)를 통해 16비트 데이터를 입출력하고, 4개의 상부 및 하부 데이터 스트로브 패드를 통해 상부 및 하부 데이터 스트로브 신호 UDQS, UDQSb, LDQS, LDQSb를 입출력한다. 그리고, 2개의 상부 및 하부 선택 패드를 통해 상부 및 하부 데이터 마스크 신호 UDM, LDM를 입력받는다.
본 발명의 반도체 메모리 장치는 X8로 동작하는 경우, 하부 데이터 패드(LDQ0 ~ LDQ7)를 통해 8비트 데이터를 입출력하고, 2개의 하부 데이터 스트로브 패드를 통해 하부 데이터 스트로브 신호 LDQS, LDQSb를 입출력한다. 그리고, 확장 모드 레지스트 세트의 설정 값에 의해, 하부 선택 패드를 통해 하부 데이터 마스크 신호 LDM를 입력받거나, 상부 및 하부 선택 패드를 통해 리드 데이터 스트로브 신호 RDQS 및 반전 리드 데이터 스트로브 신호 RDQSb를 출력한다.
도 4는 상부 및 하부 선택 패드를 포함하는 본 발명의 반도체 메모리 입출력 장치의 일부를 도시한 블록도이다.
도 4를 참조하면, 본 발명의 반도체 메모리 입출력 장치는 하부 및 상부 선택 패드(10, 12)와, 제 1 및 제 2 셋팅 신호 RDQSEN, RDQSbEN과 마스크 제어신호 UDMEN을 출력하는 제어신호 생성부(20)와, 하부 선택 패드의 입출력 경로를 선택하는 하부 입출력부(30) 및 상부 선택 패드의 입출력 경로를 선택하는 상부 입출력부(40)를 포함한다.
제어신호 생성부(20)는 확장 모드 레지스트 세트 EMRS를 설정하기 위해 입력 되는 어드레스 ADD<0:12>에 의해 제 1 및 제 2 셋팅 신호 RDQSEN, RDQSbEN을 출력하는 모드 레지스트 제어부(22)와 제 2 셋팅 신호 RDQSbEN과 동작 모드 신호 X16EN에 의해 마스크 제어신호 UDMEN을 출력하는 마스크 제어부(24)를 포함한다.
구체적으로, 모드 레지스트 제어부(22)는 확장 모드 레지스트 세트 EMRS를 설정하기 위해 입력되는 어드레스<0:12> 중 어드레스 필드 A11이 로직 하이면 제 1 셋팅 신호 RDQSEN을 인에이블시켜 출력하고, 어드레스 필드 A10이 로직 로우면 제 2 셋팅 신호 RDQSbEN을 인에이블시켜 출력한다. 제 1 셋팅 신호 RDQSEN은 리드 데이터 스트로브 신호 RDQS의 사용 여부를 결정하는 신호로서, 하부 선택 패드(10)의 입출력 경로를 선택한다. 제 2 셋팅 신호 RDQSbEN는 반전 리드 데이터 스트로브 신호 RDQSb의 사용 여부를 결정하는 신호로서, 상부 선택 패드(12)의 출력 경로를 제어한다.
마스크 제어부(24)는 제 2 셋팅 신호 RDQSbEN이 디스에이블되고 동작 모드 신호 X16EN가 인에이블될 때 마스크 제어신호 UDMEN을 인에이블시켜 출력한다. 마스크 제어신호 UDMEN는 상부 선택 패드(12)의 입력 경로를 제어한다.
하부 입출력부(30)는 하부 출력 버퍼부(32) 및 하부 입력 버퍼부(34)를 포함한다.
하부 출력 버퍼부(32)는 제 1 셋팅 신호 RDQSEN가 인에이블될 때 하부 선택 패드(10)의 출력 경로를 선택하고, 출력 인에이블 신호 OUTEN에 의해 디엘엘 클럭 DLL에 동기되는 리드 데이터 스트로브 신호 RDQS를 출력한다.
하부 입력 버퍼부(34)는 제 1 셋팅 신호 RDQSEN가 디스에이블될 때 하부 선 택 패드(10)의 입력 경로를 선택하고, 입력 인에이블 신호 WTEN에 의해 하부 선택 패드(10)로부터 하부 데이터 마스크 신호 LDM을 입력받아 버퍼링하여 출력한다.
상부 입출력부(40)는 상부 출력 버퍼부(42) 및 상부 입력 버퍼부(44)를 포함한다.
상부 출력 버퍼부(42)는 제 2 셋팅 신호 RDQSbEN이 인에이블될 때 상부 선택 패드(12)의 출력 경로를 선택하고, 출력 인에이블 신호 OUTEN에 의해 디엘엘 클럭 DLL에 동기되는 반전 리드 데이터 스트로브 신호 RDQSb를 출력한다.
상부 입력 버퍼부(44)는 마스크 제어신호 UDMEN가 인에이블될 때 상부 선택 패드(12)의 입력 경로를 선택하고, 입력 인에이블 신호 WTEN에 의해 상부 선택 패드(12)로부터 상부 데이터 마스크 신호 UDM을 입력받아 버퍼링하여 출력한다.
이와 같이, 본 발명의 멀티 동작 모드를 지원하는 반도체 메모리 입출력 장치는, X8 동작 모드에서 독립적으로 필요한 반전 리드 데이터 스트로브 신호 RDQSb를 위해 할당되던 패드와, X16 동작 모드에서 독립적으로 필요한 상부 데이터 마스크 신호 UDM를 위해 할당되던 패드를 대신하여 하나의 패드 즉, 상부 선택 패드(12)를 공유함으로써 패드 수를 감소할 수 있다.
그 결과, 반도체 메모리 장치의 전체 면적을 개선할 수 있으며, 패드를 회피하여 배치되는 배선의 제한을 감소시켜 반도체 메모리 장치의 동작 특성이 개선된다.
도 1은 종래 기술에서 X8로 동작하는 반도체 메모리 장치의 일부 패드를 포함하는 입출력 장치를 나타내는 블록 구성도.
도 2는 종래 기술에서 멀티 동작 모드를 지원하는 반도체 메모리 장치의 일부 패드를 포함하는 입출력 장치를 나타내는 블록 구성도.
도 3은 DDR2 SDRAM에 규정된 확장 모드 레지스트 세트 정보를 도시한 도면.
도 4는 본 발명의 실시예에 따른 멀티 동작 모드를 지원하는 반도체 메모리 장치의 일부 패드를 포함하는 입출력 장치를 나타내는 블록 구성도.

Claims (13)

  1. 복수의 동작 모드에 대하여 신호의 입출력에 이용되며, 선택된 동작 모드에 대응하여 복수의 용도를 갖는 제 1 및 제 2 선택 패드;
    상기 용도에 대한 정보를 갖는 확장 모드 레지스트 세트 신호와 상기 동작 모드에 대한 정보를 갖는 동작 모드 신호에 의해 제 1 및 제 2 셋팅 신호와 마스크 제어 신호를 출력하는 제어신호 생성부;
    상기 제 1 선택 패드로 리드 데이터 스트로브 신호를 출력하는 하부 출력 버퍼부와 상기 제 1 선택 패드로부터 하부 데이터 마스크 신호를 입력받는 하부 입력 버퍼부를 포함하며, 상기 제 1 셋팅 신호에 의하여 상기 하부 출력 버퍼부와 상기 하부 입력 버퍼부 중 어느 하나의 동작을 선택하는 하부 입출력부;
    상기 제 2 선택 패드로 반전된 리드 데이터 스트로브 신호를 출력하는 상부 출력 버퍼부와 상기 제 2 선택 패드로부터 상부 데이터 마스크 신호를 입력받는 상부 입력 버퍼부를 포함하고, 상기 제 2 셋팅 신호와 상기 마스크 제어 신호에 의하여 상기 상부 출력 버퍼부와 상기 상부 입력 버퍼부 중 어느 하나의 동작을 선택하는 상부 입출력부;
    를 포함하는 반도체 메모리 입출력 장치.
  2. 제 1 항에 있어서,
    상기 제어신호 생성부는,
    상기 확장 모드 레지스트 세트 신호와 어드레스 필드에 기초하여 상기 제 1 및 제 2 셋팅 정보를 출력하는 모드 레지스트 제어부; 및
    상기 제 2 셋팅 정보와 상기 동작 모드 신호에 의해 상기 마스크 제어 신호를 출력하는 마스크 제어부;
    를 포함하는 반도체 메모리 입출력 장치.
  3. 제 2 항에 있어서,
    상기 모드 레지스트 제어부는 상기 어드레스 필드 A0 내지 A12를 입력받고 그 중에서 어드레스 필드 A11에 의해 상기 리드 데이터 스트로브 신호 또는 상기 하부 데이터 마스크 신호 중 어느 하나의 사용 여부를 결정하는 상기 제 1 셋팅 신호를 출력하는 반도체 메모리 입출력 장치.
  4. 제 3 항에 있어서,
    상기 모드 레지스트 어드레스 필드 A10에 의해 상기 반전된 리드 데이터 스트로브 신호의 사용 여부를 결정하는 상기 제 2 셋팅 신호를 출력하는 반도체 메모리 입출력 장치.
  5. 제 2 항에 있어서,
    상기 마스크 제어부는 상기 제 2 셋팅 신호가 디스에이블되고 상기 동작 모드 신호가 인에이블되는 경우 상기 상부 입력 버퍼부의 동작을 선택하는 상기 마스 크 제어 신호를 출력하는 반도체 메모리 입출력 장치.
  6. 제 5 항에 있어서,
    상기 동작 모드 신호는 동시에 16비트 데이터를 입출력하는 동작 모드에 대응되는 신호인 반도체 메모리 입출력 장치.
  7. 제 1 항에 있어서,
    상기 하부 입출력부는,
    상기 제 1 셋팅 신호의 인에이블에 대응하여 상기 하부 출력 버퍼부가 출력 인에이블 신호에 의해 디엘엘 클럭의 라이징에 동기된 상기 리드 데이터 스트로브 신호를 상기 제 1 선택 패드로 출력하고, 상기 제 1 셋팅 신호의 디스에이블에 대응하여 상기 하부 입력 버퍼부가 입력 인에이블 신호에 의해 상기 하부 데이터 마스크 신호를 상기 제 1 선택 패드로부터 입력받는 반도체 메모리 입출력 장치.
  8. 제 7 항에 있어서,
    상기 상부 입출력부는,
    상기 제 2 셋팅 신호의 인에이블에 대응하여 상기 상부 출력 버퍼부가 상기 출력 인에이블 신호에 의해 상기 디엘엘 클럭의 폴링에 동기된 상기 반전된 리드 데이터 스트로브 신호를 상기 제 2 선택 패드로 출력하고, 상기 마스크 제어 신호의 인에이블에 대응하여 상기 입력 인에이블 신호에 의해 상기 상부 데이터 마스크 신호를 상기 제 2 선택 패드로부터 입력받는 반도체 메모리 입출력 장치.
  9. 동작 모드에 대응하여 서로 다른 용도를 갖는 선택 패드;
    상기 용도에 대한 정보를 갖는 확장 모드 레지스트 세트 신호와 상기 동작 모드에 대한 정보를 갖는 동작 모드 신호에 의해 셋팅 신호와 마스크 제어 신호를 출력하는 입출력 제어부;
    상기 셋팅 신호에 의해 상기 선택 패드로 출력 인에이블 신호가 인에이블될 때 디엘엘 클럭에 동기되는 리드 데이터 스트로브 신호를 출력하는 출력 버퍼부; 및
    상기 마스크 제어 산호에 의해 상기 선택 패드로부터 입력 인에이블 신호가 인에이블될 때 데이터 마스크 신호를 입력받는 입력 버퍼부;
    를 포함하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 입출력 제어부는,
    상기 확장 모드 레지스트 세트 신호와 어드레스 필드에 의해 상기 셋팅 신호를 출력하는 모드 레지스트 제어부; 및
    상기 셋팅 신호와 상기 동작 모드 신호에 의해 상기 마스크 제어 신호를 출력하는 마스크 제어부;
    를 포함하는 반도체 메모리 입출력 장치.
  11. 제 10 항에 있어서,
    상기 모드 레지스트 제어부는 상기 어드레스 필드 A0 내지 A12를 입력받고 그 중에서 어드레스 필드 A10에 의해 상기 반전된 리드 데이터 스트로브 신호의 사용 여부를 결정하는 상기 셋팅 신호를 출력하는 반도체 메모리 입출력 장치.
  12. 제 10 항에 있어서,
    상기 마스크 제어부는 상기 셋팅 신호가 디스에이블되고 상기 동작 모드 신호가 인에이블되는 경우 상기 입력 버퍼부를 동작시키는 상기 마스크 제어 신호를 출력하는 반도체 메모리 입출력 장치.
  13. 제 12 항에 있어서,
    상기 동작 모드 신호는 동시에 16비트 데이터를 입출력하는 동작 모드에 대응되는 신호인 반도체 메모리 입출력 장치.
KR1020070134661A 2007-12-20 2007-12-20 반도체 메모리 입출력 장치 KR101031519B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070134661A KR101031519B1 (ko) 2007-12-20 2007-12-20 반도체 메모리 입출력 장치
US12/339,389 US8009504B2 (en) 2007-12-20 2008-12-19 Semiconductor memory input/output device
TW097149905A TWI402855B (zh) 2007-12-20 2008-12-19 半導體記憶體輸入輸出裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134661A KR101031519B1 (ko) 2007-12-20 2007-12-20 반도체 메모리 입출력 장치

Publications (2)

Publication Number Publication Date
KR20090066916A true KR20090066916A (ko) 2009-06-24
KR101031519B1 KR101031519B1 (ko) 2011-04-29

Family

ID=40788431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134661A KR101031519B1 (ko) 2007-12-20 2007-12-20 반도체 메모리 입출력 장치

Country Status (3)

Country Link
US (1) US8009504B2 (ko)
KR (1) KR101031519B1 (ko)
TW (1) TWI402855B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012030497A1 (en) * 2010-09-02 2012-03-08 Micron Technology Inc. Memories and methods for sharing a signal node for the receipt and provision of non-data signals
US9489996B2 (en) 2013-12-03 2016-11-08 SK Hynix Inc. Data processing apparatus and method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157031B1 (ko) * 2010-11-17 2012-07-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 시스템
KR20130098681A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 반도체 메모리 장치
KR102288539B1 (ko) * 2015-01-08 2021-08-10 삼성전자주식회사 반도체 장치
KR102371893B1 (ko) * 2017-05-18 2022-03-08 삼성전자주식회사 반도체 메모리 칩, 반도체 메모리 패키지, 및 이를 이용한 전자 시스템
JP2022035175A (ja) * 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246626B1 (en) * 2000-07-28 2001-06-12 Micron Technology, Inc. Protection after brown out in a synchronous memory
JP4446137B2 (ja) * 2000-07-31 2010-04-07 エルピーダメモリ株式会社 半導体記憶装置
TWI252494B (en) * 2003-06-11 2006-04-01 Samsung Electronics Co Ltd Memory system with reduced pin count
JP2005085289A (ja) * 2003-09-04 2005-03-31 Elpida Memory Inc 半導体記憶装置
KR20050058872A (ko) * 2003-12-12 2005-06-17 삼성전자주식회사 반도체 메모리 장치의 입출력 회로
KR100594284B1 (ko) * 2004-07-02 2006-06-30 삼성전자주식회사 Ｄａ 모드시 패드 사용 효율을 높이는 버스 인터페이스로직 회로를 갖는 반도체 메모리 장치
JP2008198280A (ja) * 2007-02-13 2008-08-28 Elpida Memory Inc 半導体記憶装置及びその動作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012030497A1 (en) * 2010-09-02 2012-03-08 Micron Technology Inc. Memories and methods for sharing a signal node for the receipt and provision of non-data signals
US8988953B2 (en) 2010-09-02 2015-03-24 Micron Technology, Inc. Memories and methods for sharing a signal node for the receipt and provision of non-data signals
US9489996B2 (en) 2013-12-03 2016-11-08 SK Hynix Inc. Data processing apparatus and method

Also Published As

Publication number Publication date
US20090161447A1 (en) 2009-06-25
KR101031519B1 (ko) 2011-04-29
TW200933643A (en) 2009-08-01
US8009504B2 (en) 2011-08-30
TWI402855B (zh) 2013-07-21

Similar Documents

Publication Publication Date Title
KR100360408B1 (ko) 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템
KR101031519B1 (ko) 반도체 메모리 입출력 장치
US7830728B2 (en) Semiconductor memory device
US7636273B2 (en) Integrated circuit memory devices that support selective mode register set commands
US6381190B1 (en) Semiconductor memory device in which use of cache can be selected
KR100973629B1 (ko) 복수의 어드레스, 데이터 및 명령 버스를 갖는 메모리 장치, 방법 및 시스템
KR100695436B1 (ko) 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 및그의 동작 모드 제어방법
KR0142968B1 (ko) 반도체 메모리 장치의 클럭 발생 장치
KR101028682B1 (ko) 반도체 장치와 그 메모리 시스템
KR100711100B1 (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템
JP2007095284A (ja) 直列入／出力インターフェイスを有するマルチポートメモリ素子
JP3918317B2 (ja) 半導体記憶装置
KR100578233B1 (ko) 동기식메모리장치의 데이터 입출력 가변제어장치
US20150155013A1 (en) Semiconductor memory apparatus
KR100753099B1 (ko) 반도체 메모리 장치
JP2005353168A (ja) メモリインターフェース回路及びメモリインターフェース方法
JPH1021684A (ja) 同期型半導体記憶装置
US7898880B2 (en) Dual port memory device, memory device and method of operating the dual port memory device
JP4115129B2 (ja) ラムバスｄｒａｍのバンク制御回路
US8482995B2 (en) Circuit for transmitting and receiving data and control method thereof
US6236616B1 (en) Semiconductor memory device having data input/output line shared by a plurality of banks
KR20020090907A (ko) 주문형 집적 회로
KR20020058934A (ko) 메모리 출력능력의 가변제어 장치 및 방법
JPH11306763A (ja) 半導体記憶装置
KR0172427B1 (ko) 반도체 메모리 장치의 확장된 데이타 출력을 갖는 쿼드 카스 모드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 9