JP2001067302A - 情報処理装置、及び記憶媒体制御方法 - Google Patents

情報処理装置、及び記憶媒体制御方法

Info

Publication number
JP2001067302A
JP2001067302A JP24358099A JP24358099A JP2001067302A JP 2001067302 A JP2001067302 A JP 2001067302A JP 24358099 A JP24358099 A JP 24358099A JP 24358099 A JP24358099 A JP 24358099A JP 2001067302 A JP2001067302 A JP 2001067302A
Authority
JP
Japan
Prior art keywords
semiconductor memory
signal line
control interface
memory control
storage medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24358099A
Other languages
English (en)
Inventor
Minoru Ohara
稔 大原
Yoshihide Katsuse
喜英 勝瀬
Keiji Okuhata
恵司 奥畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP24358099A priority Critical patent/JP2001067302A/ja
Priority to DE2000636765 priority patent/DE60036765T2/de
Priority to EP20000106455 priority patent/EP1081584B1/en
Publication of JP2001067302A publication Critical patent/JP2001067302A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626Reducing size or complexity of storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658Controller construction arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0674Disk device
    • G06F3/0676Magnetic disk device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】既存の記憶媒体制御I/F専用であった信号線
を半導体メモリ制御I/Fと共用化させることにより、
半導体メモリ制御I/Fをもった情報処理装置の構成を
簡素化すると共に安価に実現することを可能にする。 【解決手段】FDDI/F30と半導体メモリ制御I/
F32とは信号線38を共用して制御回路28と接続さ
れる。制御回路28には、FDDI/F30と半導体メ
モリ制御I/F32の何れが信号線38の使用権を保持
しているかを示す状態を記憶するステータスレジスタ4
4が設けられており、ステータスレジスタ44に記憶さ
れた状態に応じて、FDDI/F入出力制御部40と半
導体メモリ制御I/F入出力制御部42が信号線38を
介して接続されるFDDI/F30と半導体メモリ制御
I/F32とを排他的に切り離し、互いの信号による影
響を受けないようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体メモリ制御
I/Fとフロッピーディスクドライブインタフェース
(FDDI/F)などのその他の記憶媒体制御インタフ
ェースとを用いる情報処理装置、及び記憶媒体制御方法
に関する。
【0002】
【従来の技術】一般的に、パーソナルコンピュータ等の
情報処理装置には、可搬型の読み書き可能な記憶媒体と
して例えばフロッピーディスク(FDD)を使用するこ
とができるように構成されている。さらに近年では、小
型、軽量の可搬型の読み書き可能な記憶媒体として不揮
発性の半導体メモリを情報処理装置で使用することが要
求されている。
【0003】情報処理装置において可搬型の半導体メモ
リを使用するためには、半導体メモリ制御インタフェー
ス(I/F)を持たせる必要があり、そのためには半導
体メモリ制御I/Fを接続するための新たな信号線を用
意する必要がある。
【0004】図6には、従来のパーソナルコンピュータ
等の情報処理装置において半導体メモリ制御I/F6を
接続した構成の一例を示している。図6に示す情報処理
装置1(一部のみを表す)は、FDDI/F5と半導体
メモリ制御I/F6を一体化した装置2の接続を想定し
たものである。
【0005】情報処理装置1のホストインタフェース
(HOSTI/F)3には、FDDI/F5を制御する
フロッピーディスクコントローラ(FDC)4が設けら
れており、FDDI/F用の信号線(ケーブル、コネク
タ等)を介してFDDI/F5と接続される。また、H
OSTI/F3は、半導体メモリ制御I/F用の信号線
(ケーブル、コネクタ等)を介して半導体メモリ制御I
/F6と接続される。
【0006】
【発明が解決しようとする課題】このように従来の情報
処理装置1では、半導体メモリ制御I/F6を持たせる
ためには、FDDI/F5を接続するための信号線のほ
かに、半導体メモリ制御I/F6を接続するための信号
線(ケーブル、コネクタ等)を必要としていた。このた
め、単純に部品点数の増加を招き、コストの増加につな
がっていた。
【0007】本発明は前記のような事情を考慮してなさ
れたもので、既存の記憶媒体制御I/F専用であった信
号線を半導体メモリ制御I/Fと共用化させることによ
り、半導体メモリ制御I/Fをもった情報処理装置の構
成を簡素化すると共に安価に実現することが可能な情報
処理装置、記憶媒体制御方法を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明は、記憶媒体制御
インタフェースと半導体メモリ制御インタフェースとを
使用する情報処理装置において、記憶媒体制御インタフ
ェースと半導体メモリ制御インタフェースとが共用する
信号線と、前記記憶媒体制御インタフェースと前記半導
体メモリ制御インタフェースの何れが前記信号線の使用
権を保持しているかを示す状態を記憶する状態記憶手段
と、前記状態記憶手段によって記憶された状態に応じ
て、前記信号線を介して接続される前記記憶媒体制御イ
ンタフェースと前記半導体メモリ制御インタフェースと
を排他的に切り離す制御手段とを具備するので、状態記
憶手段(ステータスレジスタ)を読み出すことにより記
憶媒体制御インタフェースと半導体メモリ制御インタフ
ェースの何れが信号線の使用権を保持しているか確認で
き、これに応じて互いの信号による影響を受けないよう
に排他的に信号線との接続を制御することで、記憶媒体
制御インタフェースと半導体メモリ制御インタフェース
とが同一の信号線を共用することができる。
【0009】また、前記信号線の使用権を前記記憶媒体
制御インタフェースと前記半導体メモリ制御インタフェ
ースの何れかに設定するコマンドが書き込まれるコマン
ド記憶手段を具備し、前記コマンド記憶手段へのコマン
ド書き込みにより前記信号線の使用権を設定することに
より、コマンド記憶手段(コマンドレジスタ)への書き
込みで信号線の共用化の制御ができる。
【0010】また、前記記憶媒体制御インタフェースと
前記半導体メモリ制御インタフェースのそれぞれで使用
される選択信号を、前記信号線上の互いに使用しない経
路(ピン)に割り当てることにより、記憶媒体制御イン
タフェースと半導体メモリ制御インタフェースの出力信
号が信号線上で重複することを防ぐことができる。
【0011】また、前記半導体メモリ制御インタフェー
スに対するアクセスの前に前記状態記憶手段に記憶され
た状態を参照して、前記記憶媒体制御インタフェースが
前記信号線を使用しているかを確認し、前記記憶媒体制
御インタフェースが前記信号線を使用している場合に
は、前記信号線が解放されるまで待機させるアクセス制
御手段(半導体メモリ制御I/Fアクセスプログラム)
を具備したことにより、記憶媒体制御インタフェースと
半導体メモリ制御インタフェースによる信号線の同時使
用を防ぐことができる。
【0012】また、前記アクセス制御手段は、前記記憶
媒体制御インタフェースが前記信号線を使用しているこ
とが確認された場合に、定期的に前記信号線の使用状態
を確認することにより、記憶媒体制御インタフェースと
半導体メモリ制御インタフェースの信号線の使用権獲得
の調停を、アクセス制御手段(半導体メモリ制御I/F
アクセスプログラム)で実現することができる。
【0013】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1は本実施形態に係わる
情報処理装置のシステム構成を示すブロック図である。
本実施形態における情報処理装置20(一部の構成のみ
を示す)では、記憶媒体用I/F装置22によって、可
搬型の記憶媒体としてフロッピーディスク(FDD)と
半導体メモリを用いることができる構成となっている。
【0014】図1に示すように、本実施形態における情
報処理装置20には、ホストインタフェース(HOST
I/F)24、フロッピーディスクコントローラ(FD
C)26、制御回路28が設けられている。また、記憶
媒体用I/F装置22には、FDD34を用いるための
FDDI/F30と、半導体メモリ36を用いるための
半導体メモリ制御I/F32が設けられている。なお、
FDD以外の記憶媒体を用いることも当然可能であり、
その記憶媒体用の制御インタフェースが設けられる。
【0015】HOSTI/F24は、情報処理装置の制
御系とのインタフェースであり、FDC26や制御回路
28などが接続される。FDC26は、情報処理装置の
制御系のもとで、制御回路28を通じてFDDI/F3
0を制御する。制御回路28は、記憶媒体用I/F装置
22に設けられたFDDI/F30と半導体メモリ制御
I/F32とを、同一の信号線38(ケーブル、コネク
タ等)で使用するための制御を行なうもので、詳細な構
成を図2に示している。
【0016】なお、図1に示す構成では、FDDI/F
30と半導体メモリ制御I/F32を一体化した記憶媒
体用I/F装置22の接続を想定しているが、必ずしも
一体化させてある必要はなく、信号線38を共用するこ
とができる構成であればよい。
【0017】図2には、情報処理装置20に設けられた
制御回路28の詳細な構成を示している。図2に示すよ
うに、制御回路28には、FDDI/F入出力制御部4
0、半導体メモリ制御I/F入出力制御部42、ステー
タスレジスタ44、コマンドレジスタ46が設けられて
いる。制御回路28は、FDDI/F30と半導体メモ
リ制御I/F32とを同一の信号線38で使用するため
に、何れか一方にのみ使用権を設定する排他制御を行な
う。
【0018】FDDI/F入出力制御部40は、FDC
26の制御のもとで、信号線38を介してFDDI/F
30を制御するもので、半導体メモリ制御I/F32に
信号線38の使用権が与えられている場合には、信号線
38との間の接続を電気的に切り離す(ハイインピーダ
ンス状態)ことが可能である。
【0019】半導体メモリ制御I/F入出力制御部42
は、HOSTI/F24の制御のもとで、信号線38を
介して半導体メモリ制御I/F32を制御するもので、
FDDI/F30に信号線38の使用権が与えられてい
る場合には、信号線38との間の接続を電気的に切り離
す(ハイインピーダンス状態)ことが可能である。
【0020】FDDI/F入出力制御部40と半導体メ
モリ制御I/F入出力制御部42とは、排他的に機能す
るもので、一方が信号線38の使用権を得ている場合に
は、他方が信号線38との接続を切り離す。この排他的
な機能は、コマンドレジスタ46に書き込まれるコマン
ドにより制御される。
【0021】ステータスレジスタ44は、FDDI/F
30と半導体メモリ制御I/F32の何れに信号線38
の使用権が与えられているかを示す。ステータスレジス
タ44を参照することにより、何れに信号線38の使用
権が与えられているかを確認することができる。ステー
タスレジスタ44の仕様例については、図3(a)に示
している。
【0022】コマンドレジスタ46は、信号線38の使
用権をFDDI/F30または半導体メモリ制御I/F
32に与えるためのコマンドが書き込まれるものであ
る。コマンドレジスタ46に書き込まれるコマンドの仕
様例については、図3(b)に示している。
【0023】図3には、ステータスレジスタ44の仕様
例とコマンドレジスタ46に書き込まれるコマンドの仕
様例の詳細を示している。ステータスレジスタ44は、
図3(a)に示すように、「Memory I/F UseRegiste
r」と「FDD Busy Register」が含まれている。「Memo
ry I/F Use Register」は、信号線38の使用権が半
導体メモリ制御I/F32にあることを示すもので、こ
こでは“1”に設定されている場合には半導体メモリ制
御I/F32に使用権があることを示し(半導体メモリ
制御I/Fモード)、“0”に設定されている場合には
FDDI/F30に使用権があることを示す(FDDI
/Fモード)。「Memory I/F Use Register」が
“1”の間では、FDDI/F30は、信号線38を使
用することができない。「FDD Busy Register」は、
FDDI/F30の使用状態(使用権の有無ではなく実
際に使用しているか否か)を示すもので、ここでは
“1”に設定されている場合にはFDDI/F30が信
号線38を使用していることを示し、“0”に設定され
ている場合にはFDDI/F30が信号線38を未使用
であることを示す。
【0024】コマンドレジスタ46に書き込まれるコマ
ンドには、図3(b)に示すように、「Memory I/F S
elect」「FDD I/F Select」が含まれている。「Memor
y I/F Select」は、半導体メモリ制御I/F32に信
号線38の使用線を設定するもので、「FDD I/F Sele
ct」は、FDDI/F30に信号線38の使用権を設定
するものである。なお、ステータスレジスタ44の「FD
D Busy Register」が“1”の場合には、「Memory I
/F Select」コマンドが発行されても無効になるものと
する。
【0025】図4には、FDDI/F30と半導体メモ
リ制御I/F32とが信号線38を共用化するためのピ
ンアサインの例を示している。図4に示す例では、FD
DI/F接続用の34極ケーブルを半導体メモリ制御I
/F32の接続に用いている。図4に示すように、FD
DI/F30と半導体メモリ制御I/F32のそれぞれ
で用いられる選択信号を、互いに使用しないピンに割り
当て、それ以外の信号を共通の信号線に割り当ててい
る。
【0026】すなわち、半導体メモリ制御I/F32の
使用時では、FDDI/F30の使用時で選択信号とし
て用いられる10ピン「MORTOR ON A」と1
4ピン「DRIVE SELECT A」とは異なる1
2ピン「CONTROLLER ENABLE0」と1
6ピン「CONTROLLER ENABLE1」とを
選択信号として用いている。近年のパーソナルコンピュ
ータでは、フロッピーディスクドライブ(FDD)が1
台だけ設けられていることが一般的となっており、FD
DI/F30の使用時で2台目のFDDの選択信号とし
て割り当てられている12ピンと16ピンとを、半導体
メモリ制御I/F32使用時での選択信号として用いる
ことで、同時に両方のインタフェースに選択信号が入力
されて出力信号の重複が発生することを防いでいる。
【0027】次に、本実施形態における動作について説
明する。図1に示すシステムにおいて半導体メモリ制御
I/F32を使用する前には、情報処理装置の制御系
は、半導体メモリ制御I/Fアクセスプログラムを実行
することで、図5のフローチャートに示す手順従って信
号線38の使用権確認、及び半導体メモリ制御I/F3
2への使用権の設定を行なう。
【0028】まず、FDDI/Fモード中である場合に
半導体メモリ制御I/F32に信号線38の使用権を設
定する処理をリトライする回数をリトライカウンタにセ
ットする(ステップS1)。ここでは、リトライカウン
タの値がiにセットされたものとする。
【0029】次に、ステータスレジスタ44の「FDD B
usy Register」を確認し(ステップS2)、FDDI
/F30が信号線38を使用していないかを確認する。
「FDD Busy Register」は、FDC26がFDDI/
F30を制御することによってFDD34に対してアク
セスする場合に“1”にセットされているがその他の場
合には“0”となっている。また、「FDD Busy Regis
ter」が“1”である場合には、「Memory I/F Use R
egister」が“0”でありFDDI/Fモードを示して
いる。
【0030】ここで、「FDD Busy Register」が
“1”であることにより、FDDI/F30が信号線3
8を使用していることが確認されると、この時点で半導
体メモリ制御I/Fモードを設定することができない。
そこで、予め設定された一定時間「FDD Busy Registe
r」を確認するためのタイマをスタートさせ(ステップ
S3)、その間「FDD Busy Register」をチェックし
て信号線38が解放されるのを待つ(ステップS4,S
5)。
【0031】一定時間内にFDDI/F30が信号線3
8を解放せず「FDD Busy Register」が“1”のまま
であった場合、タイマをストップして、リトライカウン
タの値iをデクリメント(−1)し(ステップS1
0)、その値が0でなければ(ステップS11)、ステ
ップS2に戻って前述と同様の処理を繰り返し実行す
る。
【0032】一方、一定時間内に「FDD Busy Registe
r」が“0”となり信号線38が解放されたことが確認
できると(ステップS4)、タイマをストップし(ステ
ップS7)、半導体メモリ制御I/F32に信号線38
の使用権を設定するために「Memory I/F Select」コ
マンドを発行する(ステップS8)。
【0033】その後、「Memory I/F Use Register」
を確認して、信号線38の使用権が半導体メモリ制御I
/F32に設定されていること、すなわち「Memory I/
F Use Register」が“1”となっていることを確認す
る(ステップS9)。
【0034】これは、ステップS2,S4における確認
後、ステップS8において「MemoryI/F Select」コマ
ンドを発行する間に、FDC26がFDDI/F30に
アクセスするために信号線38の使用を開始している可
能性があるためである。ここで、「Memory I/F Use
Register」が“0”、すなわちFDDI/Fモードであ
ることが確認された場合には、リトライカウンタの値
(i)をデクリメント(−1)し(ステップS10)、
その値が0でなければ(ステップS11)、ステップS
2に戻って前述と同様の処理を繰り返し実行する。ま
た、ステップS11において、リトライカウンタの値
(i)が0となった場合には、エラーとして処理を中断
する。
【0035】なお、前述した説明では、半導体メモリ制
御I/F32に信号線38の使用権を設定して、半導体
メモリ制御I/F32(半導体メモリ36)を使用する
場合について説明しているが、同様にしてコマンドレジ
スタ46に「FDD I/F Select」コマンドを書き込むこ
とによってFDDI/Fモードを設定し(「MemoryI/F
Use Register」は“0”)、FDDI/F30に信
号線38の使用権を設定することができる。
【0036】このようにして、制御回路28にステータ
スレジスタ44を設けることにより、このステータスレ
ジスタ44を参照することでFDDI/F30と半導体
メモリ制御I/F32の何れに信号線38の使用権が与
えられているかを確認することができる。そして、FD
DI/F30あるいは半導体メモリ制御I/F32が信
号線38を使用している間、FDDI/F入出力制御部
40と半導体メモリ制御I/F入出力制御部42が互い
の信号による影響を受けないように信号線38を排他的
に切り離すことで、同一の信号線38を共用化すること
ができる。また、FDDI/F30と半導体メモリ制御
I/F32のそれぞれで用いられる選択信号を互いに使
用しないピンに割り当てているので、同一の信号線38
を共用化したとしても選択信号が重複することがない。
【0037】また、半導体メモリ制御I/F32を使用
する前に半導体メモリ制御I/Fアクセスプログラムの
実行により、FDDI/F30の信号線38の使用状態
を確認して、FDDI/F30と半導体メモリ制御I/
F32による信号線38の同時使用を防いでいる。ま
た、半導体メモリ制御I/F32を使用しようとした際
に、FDDI/F30が信号線38を使用していた場合
には、信号線38の使用を終えるまでの間、タイマを使
用して定期的に信号線38の使用状態を確認するように
したので、FDDI/F30と半導体メモリ制御I/F
32の調停を半導体メモリ制御I/Fアクセスプログラ
ムで実現することができる。
【0038】なお、前述した説明では、FDDI/F3
0と半導体メモリ制御I/F32とで信号線38を共用
する場合を対象としているが、ATAPI(AT Attachm
entPacket Interface)用のケーブルやコネクタ等を介
して接続されるその他の制御I/Fと半導体メモリ制御
I/F32とで信号線を共用化する場合にも本願発明を
適用することができる。
【0039】
【発明の効果】以上詳述したように本発明によれば、既
存の記憶媒体制御I/Fで使用する信号線を半導体メモ
リ制御I/Fにおいても使用するための排他制御を行な
い、既存の記憶媒体専用であった信号線を半導体メモリ
制御I/Fと共用化させることにより、半導体メモリ制
御I/Fをもった情報処理装置の構成を簡素化すると共
に安価に実現することが可能となるものである。
【図面の簡単な説明】
【図1】本実施形態に係わる情報処理装置のシステム構
成を示すブロック図。
【図2】情報処理装置20に設けられた制御回路28の
詳細な構成を示す図。
【図3】ステータスレジスタ44とコマンドレジスタ4
6に書き込まれるコマンドの仕様例を示す図。
【図4】FDDI/F30と半導体メモリ制御I/F3
2とが信号線38を共用化するためのピンアサインの例
を示す図。
【図5】半導体メモリ制御I/F32を使用する前の信
号線38の使用権確認、及び半導体メモリ制御I/F3
2への使用権の設定を行なう処理を説明するためのフロ
ーチャート。
【図6】従来の情報処理装置において半導体メモリ制御
I/Fを接続した構成の一例を示す図。
【符号の説明】
20…情報処理装置 22…記憶媒体用I/F装置 24…ホストインタフェース(HOSTI/F) 26…フロッピーディスクコントローラ(FDC) 28…制御回路 30…フロッピーディスクドライブインタフェース(F
DDI/F) 32…半導体メモリ制御I/F 34…フロッピーディスク 36…半導体メモリ 40…FDDI/F入出力制御部 42…半導体メモリ制御I/F入出力制御部 44…ステータスレジスタ 46…コマンドレジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 勝瀬 喜英 東京都青梅市新町3丁目3番地の1 東芝 コンピュ―タエンジニアリング株式会社内 (72)発明者 奥畑 恵司 東京都青梅市新町3丁目3番地の1 東芝 コンピュ―タエンジニアリング株式会社内 Fターム(参考) 5B014 EB03 5B065 BA02 BA09 CA02

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体メモリ制御インタフェースとその
    他の記憶媒体制御インタフェースとを使用する情報処理
    装置において、 前記半導体メモリ制御インタフェースと前記記憶媒体制
    御インタフェースとが共用する信号線と、 前記記憶媒体制御インタフェースと前記半導体メモリ制
    御インタフェースの何れが前記信号線の使用権を保持し
    ているかを示す状態を記憶する状態記憶手段と、 前記状態記憶手段によって記憶された状態に応じて、前
    記信号線を介して接続される前記記憶媒体制御インタフ
    ェースと前記半導体メモリ制御インタフェースとを排他
    的に切り離す制御手段とを具備したことを特徴とする情
    報処理装置。
  2. 【請求項2】 前記信号線の使用権を前記記憶媒体制御
    インタフェースと前記半導体メモリ制御インタフェース
    の何れかに設定するコマンドが書き込まれるコマンド記
    憶手段を具備し、 前記コマンド記憶手段へのコマンド書き込みにより前記
    信号線の使用権を設定することを特徴とする請求項1記
    載の情報処理装置。
  3. 【請求項3】 前記記憶媒体制御インタフェースと前記
    半導体メモリ制御インタフェースのそれぞれで使用され
    る選択信号を、前記信号線上の互いに使用しない経路に
    割り当てることを特徴とする請求項1記載の情報処理装
    置。
  4. 【請求項4】 前記半導体メモリ制御インタフェースに
    対するアクセスの前に前記状態記憶手段に記憶された状
    態を参照して、前記記憶媒体制御インタフェースが前記
    信号線を使用しているかを確認し、前記記憶媒体制御イ
    ンタフェースが前記信号線を使用している場合には、前
    記信号線が解放されるまで待機させるアクセス制御手段
    を具備したことを特徴とする請求項1記載の情報処理装
    置。
  5. 【請求項5】 前記アクセス制御手段は、前記記憶媒体
    制御インタフェースが前記信号線を使用していることが
    確認された場合に、定期的に前記信号線の使用状態を確
    認することを特徴とする請求項4記載の情報処理装置。
  6. 【請求項6】 半導体メモリ制御インタフェースとその
    他の記憶媒体制御インタフェースとを使用する情報処理
    装置における記憶媒体制御方法であって、 前記半導体メモリ制御インタフェースと前記記憶媒体制
    御インタフェースとが共用する信号線について、前記記
    憶媒体制御インタフェースと前記半導体メモリ制御イン
    タフェースの何れが前記信号線の使用権を保持している
    かを示す状態を記憶し、 この記憶された状態に応じて、前記信号線を介して接続
    される前記記憶媒体制御インタフェースと前記半導体メ
    モリ制御インタフェースとを排他的に切り離すことを特
    徴とする記憶媒体制御方法。
JP24358099A 1999-08-30 1999-08-30 情報処理装置、及び記憶媒体制御方法 Pending JP2001067302A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP24358099A JP2001067302A (ja) 1999-08-30 1999-08-30 情報処理装置、及び記憶媒体制御方法
DE2000636765 DE60036765T2 (de) 1999-08-30 2000-03-24 Informationsverarbeitungsgerät und Steuerungsverfahren für Speichermedium
EP20000106455 EP1081584B1 (en) 1999-08-30 2000-03-24 Information processing apparatus and storage medium control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24358099A JP2001067302A (ja) 1999-08-30 1999-08-30 情報処理装置、及び記憶媒体制御方法

Publications (1)

Publication Number Publication Date
JP2001067302A true JP2001067302A (ja) 2001-03-16

Family

ID=17105948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24358099A Pending JP2001067302A (ja) 1999-08-30 1999-08-30 情報処理装置、及び記憶媒体制御方法

Country Status (3)

Country Link
EP (1) EP1081584B1 (ja)
JP (1) JP2001067302A (ja)
DE (1) DE60036765T2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132256A (en) * 1981-02-09 1982-08-16 Sony Corp Memory device
DE4303620A1 (de) * 1993-02-02 1994-08-04 Esd Elect Syst Design Schreib-Lese-Einheit für elektronische Geräte

Also Published As

Publication number Publication date
EP1081584B1 (en) 2007-10-17
EP1081584A2 (en) 2001-03-07
EP1081584A3 (en) 2004-04-21
DE60036765D1 (de) 2007-11-29
DE60036765T2 (de) 2008-07-24

Similar Documents

Publication Publication Date Title
TW468113B (en) PCI slot control apparatus with dynamic configuration for partitioned systems
JP4799417B2 (ja) ホストコントローラ
JPS5837585B2 (ja) ケイサンキソウチ
JPH09508227A (ja) Pciバス・コンピュータのための使用可/使用不可拡張romを有する追加ボード
JP4100256B2 (ja) 通信方法および情報処理装置
TW200907804A (en) Method for updating BIOS and computer and system using the same
TW434491B (en) Increasing I/O performance through storage of packetized operational information in local memory
JP2001067302A (ja) 情報処理装置、及び記憶媒体制御方法
JP2001356885A (ja) 制御方法及び電子装置
JP3377797B2 (ja) 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第1のエージェントがサービスの必要を第2のエージェントへ知らせる方法
EP1895427B1 (en) Data processing system, data processing apparatus, and data processing method
JPH11232213A (ja) 入出力装置におけるデータ転送方式
JP2002149623A (ja) マイクロコンピュータ
JPS61166647A (ja) マイクロプロセツサ装置およびアドレス可能なメモリから情報を読出すためのアクセス方法
JP3161319B2 (ja) マルチプロセッサシステム
US5832277A (en) System for arbitrating demand on memory during configuration of a computer add-on card
JPH10283302A (ja) 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム
JPH1185529A (ja) データ記憶システム及びコンピュータシステムの起動方法
JP2001022688A (ja) バス・ブリッジのアビトレーション方法
JPH1145209A (ja) プログラム転送システム
JPH0340124A (ja) インターフエース装置
JPS5834858B2 (ja) デ−タ交換制御方式
JP2000099391A (ja) プリンタ装置およびプリンタ制御方法、並びに記録媒体
JP3661609B2 (ja) Scsiインタフェース制御装置およびそのセレクション監視方法
TW527539B (en) Fine-grained PCI slot control apparatus for partitioned systems