JP2001067302A - 情報処理装置、及び記憶媒体制御方法 - Google Patents
情報処理装置、及び記憶媒体制御方法Info
- Publication number
- JP2001067302A JP2001067302A JP24358099A JP24358099A JP2001067302A JP 2001067302 A JP2001067302 A JP 2001067302A JP 24358099 A JP24358099 A JP 24358099A JP 24358099 A JP24358099 A JP 24358099A JP 2001067302 A JP2001067302 A JP 2001067302A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- signal line
- control interface
- memory control
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0676—Magnetic disk device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】既存の記憶媒体制御Ｉ／Ｆ専用であった信号線
を半導体メモリ制御Ｉ／Ｆと共用化させることにより、
半導体メモリ制御Ｉ／Ｆをもった情報処理装置の構成を
簡素化すると共に安価に実現することを可能にする。 【解決手段】ＦＤＤＩ／Ｆ３０と半導体メモリ制御Ｉ／
Ｆ３２とは信号線３８を共用して制御回路２８と接続さ
れる。制御回路２８には、ＦＤＤＩ／Ｆ３０と半導体メ
モリ制御Ｉ／Ｆ３２の何れが信号線３８の使用権を保持
しているかを示す状態を記憶するステータスレジスタ４
４が設けられており、ステータスレジスタ４４に記憶さ
れた状態に応じて、ＦＤＤＩ／Ｆ入出力制御部４０と半
導体メモリ制御Ｉ／Ｆ入出力制御部４２が信号線３８を
介して接続されるＦＤＤＩ／Ｆ３０と半導体メモリ制御
Ｉ／Ｆ３２とを排他的に切り離し、互いの信号による影
響を受けないようにする。
を半導体メモリ制御Ｉ／Ｆと共用化させることにより、
半導体メモリ制御Ｉ／Ｆをもった情報処理装置の構成を
簡素化すると共に安価に実現することを可能にする。 【解決手段】ＦＤＤＩ／Ｆ３０と半導体メモリ制御Ｉ／
Ｆ３２とは信号線３８を共用して制御回路２８と接続さ
れる。制御回路２８には、ＦＤＤＩ／Ｆ３０と半導体メ
モリ制御Ｉ／Ｆ３２の何れが信号線３８の使用権を保持
しているかを示す状態を記憶するステータスレジスタ４
４が設けられており、ステータスレジスタ４４に記憶さ
れた状態に応じて、ＦＤＤＩ／Ｆ入出力制御部４０と半
導体メモリ制御Ｉ／Ｆ入出力制御部４２が信号線３８を
介して接続されるＦＤＤＩ／Ｆ３０と半導体メモリ制御
Ｉ／Ｆ３２とを排他的に切り離し、互いの信号による影
響を受けないようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体メモリ制御
Ｉ／Ｆとフロッピーディスクドライブインタフェース
（ＦＤＤＩ／Ｆ）などのその他の記憶媒体制御インタフ
ェースとを用いる情報処理装置、及び記憶媒体制御方法
に関する。
Ｉ／Ｆとフロッピーディスクドライブインタフェース
（ＦＤＤＩ／Ｆ）などのその他の記憶媒体制御インタフ
ェースとを用いる情報処理装置、及び記憶媒体制御方法
に関する。
【０００２】
【従来の技術】一般的に、パーソナルコンピュータ等の
情報処理装置には、可搬型の読み書き可能な記憶媒体と
して例えばフロッピーディスク（ＦＤＤ）を使用するこ
とができるように構成されている。さらに近年では、小
型、軽量の可搬型の読み書き可能な記憶媒体として不揮
発性の半導体メモリを情報処理装置で使用することが要
求されている。
情報処理装置には、可搬型の読み書き可能な記憶媒体と
して例えばフロッピーディスク（ＦＤＤ）を使用するこ
とができるように構成されている。さらに近年では、小
型、軽量の可搬型の読み書き可能な記憶媒体として不揮
発性の半導体メモリを情報処理装置で使用することが要
求されている。
【０００３】情報処理装置において可搬型の半導体メモ
リを使用するためには、半導体メモリ制御インタフェー
ス（Ｉ／Ｆ）を持たせる必要があり、そのためには半導
体メモリ制御Ｉ／Ｆを接続するための新たな信号線を用
意する必要がある。
リを使用するためには、半導体メモリ制御インタフェー
ス（Ｉ／Ｆ）を持たせる必要があり、そのためには半導
体メモリ制御Ｉ／Ｆを接続するための新たな信号線を用
意する必要がある。
【０００４】図６には、従来のパーソナルコンピュータ
等の情報処理装置において半導体メモリ制御Ｉ／Ｆ６を
接続した構成の一例を示している。図６に示す情報処理
装置１（一部のみを表す）は、ＦＤＤＩ／Ｆ５と半導体
メモリ制御Ｉ／Ｆ６を一体化した装置２の接続を想定し
たものである。
等の情報処理装置において半導体メモリ制御Ｉ／Ｆ６を
接続した構成の一例を示している。図６に示す情報処理
装置１（一部のみを表す）は、ＦＤＤＩ／Ｆ５と半導体
メモリ制御Ｉ／Ｆ６を一体化した装置２の接続を想定し
たものである。
【０００５】情報処理装置１のホストインタフェース
（ＨＯＳＴＩ／Ｆ）３には、ＦＤＤＩ／Ｆ５を制御する
フロッピーディスクコントローラ（ＦＤＣ）４が設けら
れており、ＦＤＤＩ／Ｆ用の信号線（ケーブル、コネク
タ等）を介してＦＤＤＩ／Ｆ５と接続される。また、Ｈ
ＯＳＴＩ／Ｆ３は、半導体メモリ制御Ｉ／Ｆ用の信号線
（ケーブル、コネクタ等）を介して半導体メモリ制御Ｉ
／Ｆ６と接続される。
（ＨＯＳＴＩ／Ｆ）３には、ＦＤＤＩ／Ｆ５を制御する
フロッピーディスクコントローラ（ＦＤＣ）４が設けら
れており、ＦＤＤＩ／Ｆ用の信号線（ケーブル、コネク
タ等）を介してＦＤＤＩ／Ｆ５と接続される。また、Ｈ
ＯＳＴＩ／Ｆ３は、半導体メモリ制御Ｉ／Ｆ用の信号線
（ケーブル、コネクタ等）を介して半導体メモリ制御Ｉ
／Ｆ６と接続される。
【０００６】
【発明が解決しようとする課題】このように従来の情報
処理装置１では、半導体メモリ制御Ｉ／Ｆ６を持たせる
ためには、ＦＤＤＩ／Ｆ５を接続するための信号線のほ
かに、半導体メモリ制御Ｉ／Ｆ６を接続するための信号
線（ケーブル、コネクタ等）を必要としていた。このた
め、単純に部品点数の増加を招き、コストの増加につな
がっていた。
処理装置１では、半導体メモリ制御Ｉ／Ｆ６を持たせる
ためには、ＦＤＤＩ／Ｆ５を接続するための信号線のほ
かに、半導体メモリ制御Ｉ／Ｆ６を接続するための信号
線（ケーブル、コネクタ等）を必要としていた。このた
め、単純に部品点数の増加を招き、コストの増加につな
がっていた。
【０００７】本発明は前記のような事情を考慮してなさ
れたもので、既存の記憶媒体制御Ｉ／Ｆ専用であった信
号線を半導体メモリ制御Ｉ／Ｆと共用化させることによ
り、半導体メモリ制御Ｉ／Ｆをもった情報処理装置の構
成を簡素化すると共に安価に実現することが可能な情報
処理装置、記憶媒体制御方法を提供することを目的とす
る。
れたもので、既存の記憶媒体制御Ｉ／Ｆ専用であった信
号線を半導体メモリ制御Ｉ／Ｆと共用化させることによ
り、半導体メモリ制御Ｉ／Ｆをもった情報処理装置の構
成を簡素化すると共に安価に実現することが可能な情報
処理装置、記憶媒体制御方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、記憶媒体制御
インタフェースと半導体メモリ制御インタフェースとを
使用する情報処理装置において、記憶媒体制御インタフ
ェースと半導体メモリ制御インタフェースとが共用する
信号線と、前記記憶媒体制御インタフェースと前記半導
体メモリ制御インタフェースの何れが前記信号線の使用
権を保持しているかを示す状態を記憶する状態記憶手段
と、前記状態記憶手段によって記憶された状態に応じ
て、前記信号線を介して接続される前記記憶媒体制御イ
ンタフェースと前記半導体メモリ制御インタフェースと
を排他的に切り離す制御手段とを具備するので、状態記
憶手段（ステータスレジスタ）を読み出すことにより記
憶媒体制御インタフェースと半導体メモリ制御インタフ
ェースの何れが信号線の使用権を保持しているか確認で
き、これに応じて互いの信号による影響を受けないよう
に排他的に信号線との接続を制御することで、記憶媒体
制御インタフェースと半導体メモリ制御インタフェース
とが同一の信号線を共用することができる。
インタフェースと半導体メモリ制御インタフェースとを
使用する情報処理装置において、記憶媒体制御インタフ
ェースと半導体メモリ制御インタフェースとが共用する
信号線と、前記記憶媒体制御インタフェースと前記半導
体メモリ制御インタフェースの何れが前記信号線の使用
権を保持しているかを示す状態を記憶する状態記憶手段
と、前記状態記憶手段によって記憶された状態に応じ
て、前記信号線を介して接続される前記記憶媒体制御イ
ンタフェースと前記半導体メモリ制御インタフェースと
を排他的に切り離す制御手段とを具備するので、状態記
憶手段（ステータスレジスタ）を読み出すことにより記
憶媒体制御インタフェースと半導体メモリ制御インタフ
ェースの何れが信号線の使用権を保持しているか確認で
き、これに応じて互いの信号による影響を受けないよう
に排他的に信号線との接続を制御することで、記憶媒体
制御インタフェースと半導体メモリ制御インタフェース
とが同一の信号線を共用することができる。
【０００９】また、前記信号線の使用権を前記記憶媒体
制御インタフェースと前記半導体メモリ制御インタフェ
ースの何れかに設定するコマンドが書き込まれるコマン
ド記憶手段を具備し、前記コマンド記憶手段へのコマン
ド書き込みにより前記信号線の使用権を設定することに
より、コマンド記憶手段（コマンドレジスタ）への書き
込みで信号線の共用化の制御ができる。
制御インタフェースと前記半導体メモリ制御インタフェ
ースの何れかに設定するコマンドが書き込まれるコマン
ド記憶手段を具備し、前記コマンド記憶手段へのコマン
ド書き込みにより前記信号線の使用権を設定することに
より、コマンド記憶手段（コマンドレジスタ）への書き
込みで信号線の共用化の制御ができる。
【００１０】また、前記記憶媒体制御インタフェースと
前記半導体メモリ制御インタフェースのそれぞれで使用
される選択信号を、前記信号線上の互いに使用しない経
路（ピン）に割り当てることにより、記憶媒体制御イン
タフェースと半導体メモリ制御インタフェースの出力信
号が信号線上で重複することを防ぐことができる。
前記半導体メモリ制御インタフェースのそれぞれで使用
される選択信号を、前記信号線上の互いに使用しない経
路（ピン）に割り当てることにより、記憶媒体制御イン
タフェースと半導体メモリ制御インタフェースの出力信
号が信号線上で重複することを防ぐことができる。
【００１１】また、前記半導体メモリ制御インタフェー
スに対するアクセスの前に前記状態記憶手段に記憶され
た状態を参照して、前記記憶媒体制御インタフェースが
前記信号線を使用しているかを確認し、前記記憶媒体制
御インタフェースが前記信号線を使用している場合に
は、前記信号線が解放されるまで待機させるアクセス制
御手段（半導体メモリ制御Ｉ／Ｆアクセスプログラム）
を具備したことにより、記憶媒体制御インタフェースと
半導体メモリ制御インタフェースによる信号線の同時使
用を防ぐことができる。
スに対するアクセスの前に前記状態記憶手段に記憶され
た状態を参照して、前記記憶媒体制御インタフェースが
前記信号線を使用しているかを確認し、前記記憶媒体制
御インタフェースが前記信号線を使用している場合に
は、前記信号線が解放されるまで待機させるアクセス制
御手段（半導体メモリ制御Ｉ／Ｆアクセスプログラム）
を具備したことにより、記憶媒体制御インタフェースと
半導体メモリ制御インタフェースによる信号線の同時使
用を防ぐことができる。
【００１２】また、前記アクセス制御手段は、前記記憶
媒体制御インタフェースが前記信号線を使用しているこ
とが確認された場合に、定期的に前記信号線の使用状態
を確認することにより、記憶媒体制御インタフェースと
半導体メモリ制御インタフェースの信号線の使用権獲得
の調停を、アクセス制御手段（半導体メモリ制御Ｉ／Ｆ
アクセスプログラム）で実現することができる。
媒体制御インタフェースが前記信号線を使用しているこ
とが確認された場合に、定期的に前記信号線の使用状態
を確認することにより、記憶媒体制御インタフェースと
半導体メモリ制御インタフェースの信号線の使用権獲得
の調停を、アクセス制御手段（半導体メモリ制御Ｉ／Ｆ
アクセスプログラム）で実現することができる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本実施形態に係わる
情報処理装置のシステム構成を示すブロック図である。
本実施形態における情報処理装置２０（一部の構成のみ
を示す）では、記憶媒体用Ｉ／Ｆ装置２２によって、可
搬型の記憶媒体としてフロッピーディスク（ＦＤＤ）と
半導体メモリを用いることができる構成となっている。
施の形態について説明する。図１は本実施形態に係わる
情報処理装置のシステム構成を示すブロック図である。
本実施形態における情報処理装置２０（一部の構成のみ
を示す）では、記憶媒体用Ｉ／Ｆ装置２２によって、可
搬型の記憶媒体としてフロッピーディスク（ＦＤＤ）と
半導体メモリを用いることができる構成となっている。
【００１４】図１に示すように、本実施形態における情
報処理装置２０には、ホストインタフェース（ＨＯＳＴ
Ｉ／Ｆ）２４、フロッピーディスクコントローラ（ＦＤ
Ｃ）２６、制御回路２８が設けられている。また、記憶
媒体用Ｉ／Ｆ装置２２には、ＦＤＤ３４を用いるための
ＦＤＤＩ／Ｆ３０と、半導体メモリ３６を用いるための
半導体メモリ制御Ｉ／Ｆ３２が設けられている。なお、
ＦＤＤ以外の記憶媒体を用いることも当然可能であり、
その記憶媒体用の制御インタフェースが設けられる。
報処理装置２０には、ホストインタフェース（ＨＯＳＴ
Ｉ／Ｆ）２４、フロッピーディスクコントローラ（ＦＤ
Ｃ）２６、制御回路２８が設けられている。また、記憶
媒体用Ｉ／Ｆ装置２２には、ＦＤＤ３４を用いるための
ＦＤＤＩ／Ｆ３０と、半導体メモリ３６を用いるための
半導体メモリ制御Ｉ／Ｆ３２が設けられている。なお、
ＦＤＤ以外の記憶媒体を用いることも当然可能であり、
その記憶媒体用の制御インタフェースが設けられる。
【００１５】ＨＯＳＴＩ／Ｆ２４は、情報処理装置の制
御系とのインタフェースであり、ＦＤＣ２６や制御回路
２８などが接続される。ＦＤＣ２６は、情報処理装置の
制御系のもとで、制御回路２８を通じてＦＤＤＩ／Ｆ３
０を制御する。制御回路２８は、記憶媒体用Ｉ／Ｆ装置
２２に設けられたＦＤＤＩ／Ｆ３０と半導体メモリ制御
Ｉ／Ｆ３２とを、同一の信号線３８（ケーブル、コネク
タ等）で使用するための制御を行なうもので、詳細な構
成を図２に示している。
御系とのインタフェースであり、ＦＤＣ２６や制御回路
２８などが接続される。ＦＤＣ２６は、情報処理装置の
制御系のもとで、制御回路２８を通じてＦＤＤＩ／Ｆ３
０を制御する。制御回路２８は、記憶媒体用Ｉ／Ｆ装置
２２に設けられたＦＤＤＩ／Ｆ３０と半導体メモリ制御
Ｉ／Ｆ３２とを、同一の信号線３８（ケーブル、コネク
タ等）で使用するための制御を行なうもので、詳細な構
成を図２に示している。
【００１６】なお、図１に示す構成では、ＦＤＤＩ／Ｆ
３０と半導体メモリ制御Ｉ／Ｆ３２を一体化した記憶媒
体用Ｉ／Ｆ装置２２の接続を想定しているが、必ずしも
一体化させてある必要はなく、信号線３８を共用するこ
とができる構成であればよい。
３０と半導体メモリ制御Ｉ／Ｆ３２を一体化した記憶媒
体用Ｉ／Ｆ装置２２の接続を想定しているが、必ずしも
一体化させてある必要はなく、信号線３８を共用するこ
とができる構成であればよい。
【００１７】図２には、情報処理装置２０に設けられた
制御回路２８の詳細な構成を示している。図２に示すよ
うに、制御回路２８には、ＦＤＤＩ／Ｆ入出力制御部４
０、半導体メモリ制御Ｉ／Ｆ入出力制御部４２、ステー
タスレジスタ４４、コマンドレジスタ４６が設けられて
いる。制御回路２８は、ＦＤＤＩ／Ｆ３０と半導体メモ
リ制御Ｉ／Ｆ３２とを同一の信号線３８で使用するため
に、何れか一方にのみ使用権を設定する排他制御を行な
う。
制御回路２８の詳細な構成を示している。図２に示すよ
うに、制御回路２８には、ＦＤＤＩ／Ｆ入出力制御部４
０、半導体メモリ制御Ｉ／Ｆ入出力制御部４２、ステー
タスレジスタ４４、コマンドレジスタ４６が設けられて
いる。制御回路２８は、ＦＤＤＩ／Ｆ３０と半導体メモ
リ制御Ｉ／Ｆ３２とを同一の信号線３８で使用するため
に、何れか一方にのみ使用権を設定する排他制御を行な
う。
【００１８】ＦＤＤＩ／Ｆ入出力制御部４０は、ＦＤＣ
２６の制御のもとで、信号線３８を介してＦＤＤＩ／Ｆ
３０を制御するもので、半導体メモリ制御Ｉ／Ｆ３２に
信号線３８の使用権が与えられている場合には、信号線
３８との間の接続を電気的に切り離す（ハイインピーダ
ンス状態）ことが可能である。
２６の制御のもとで、信号線３８を介してＦＤＤＩ／Ｆ
３０を制御するもので、半導体メモリ制御Ｉ／Ｆ３２に
信号線３８の使用権が与えられている場合には、信号線
３８との間の接続を電気的に切り離す（ハイインピーダ
ンス状態）ことが可能である。
【００１９】半導体メモリ制御Ｉ／Ｆ入出力制御部４２
は、ＨＯＳＴＩ／Ｆ２４の制御のもとで、信号線３８を
介して半導体メモリ制御Ｉ／Ｆ３２を制御するもので、
ＦＤＤＩ／Ｆ３０に信号線３８の使用権が与えられてい
る場合には、信号線３８との間の接続を電気的に切り離
す（ハイインピーダンス状態）ことが可能である。
は、ＨＯＳＴＩ／Ｆ２４の制御のもとで、信号線３８を
介して半導体メモリ制御Ｉ／Ｆ３２を制御するもので、
ＦＤＤＩ／Ｆ３０に信号線３８の使用権が与えられてい
る場合には、信号線３８との間の接続を電気的に切り離
す（ハイインピーダンス状態）ことが可能である。
【００２０】ＦＤＤＩ／Ｆ入出力制御部４０と半導体メ
モリ制御Ｉ／Ｆ入出力制御部４２とは、排他的に機能す
るもので、一方が信号線３８の使用権を得ている場合に
は、他方が信号線３８との接続を切り離す。この排他的
な機能は、コマンドレジスタ４６に書き込まれるコマン
ドにより制御される。
モリ制御Ｉ／Ｆ入出力制御部４２とは、排他的に機能す
るもので、一方が信号線３８の使用権を得ている場合に
は、他方が信号線３８との接続を切り離す。この排他的
な機能は、コマンドレジスタ４６に書き込まれるコマン
ドにより制御される。
【００２１】ステータスレジスタ４４は、ＦＤＤＩ／Ｆ
３０と半導体メモリ制御Ｉ／Ｆ３２の何れに信号線３８
の使用権が与えられているかを示す。ステータスレジス
タ４４を参照することにより、何れに信号線３８の使用
権が与えられているかを確認することができる。ステー
タスレジスタ４４の仕様例については、図３（ａ）に示
している。
３０と半導体メモリ制御Ｉ／Ｆ３２の何れに信号線３８
の使用権が与えられているかを示す。ステータスレジス
タ４４を参照することにより、何れに信号線３８の使用
権が与えられているかを確認することができる。ステー
タスレジスタ４４の仕様例については、図３（ａ）に示
している。
【００２２】コマンドレジスタ４６は、信号線３８の使
用権をＦＤＤＩ／Ｆ３０または半導体メモリ制御Ｉ／Ｆ
３２に与えるためのコマンドが書き込まれるものであ
る。コマンドレジスタ４６に書き込まれるコマンドの仕
様例については、図３（ｂ）に示している。
用権をＦＤＤＩ／Ｆ３０または半導体メモリ制御Ｉ／Ｆ
３２に与えるためのコマンドが書き込まれるものであ
る。コマンドレジスタ４６に書き込まれるコマンドの仕
様例については、図３（ｂ）に示している。
【００２３】図３には、ステータスレジスタ４４の仕様
例とコマンドレジスタ４６に書き込まれるコマンドの仕
様例の詳細を示している。ステータスレジスタ４４は、
図３（ａ）に示すように、「Memory I/F UseRegiste
r」と「FDD Busy Register」が含まれている。「Memo
ry I/F Use Register」は、信号線３８の使用権が半
導体メモリ制御Ｉ／Ｆ３２にあることを示すもので、こ
こでは“１”に設定されている場合には半導体メモリ制
御Ｉ／Ｆ３２に使用権があることを示し（半導体メモリ
制御Ｉ／Ｆモード）、“０”に設定されている場合には
ＦＤＤＩ／Ｆ３０に使用権があることを示す（ＦＤＤＩ
／Ｆモード）。「Memory I/F Use Register」が
“１”の間では、ＦＤＤＩ／Ｆ３０は、信号線３８を使
用することができない。「FDD Busy Register」は、
ＦＤＤＩ／Ｆ３０の使用状態（使用権の有無ではなく実
際に使用しているか否か）を示すもので、ここでは
“１”に設定されている場合にはＦＤＤＩ／Ｆ３０が信
号線３８を使用していることを示し、“０”に設定され
ている場合にはＦＤＤＩ／Ｆ３０が信号線３８を未使用
であることを示す。
例とコマンドレジスタ４６に書き込まれるコマンドの仕
様例の詳細を示している。ステータスレジスタ４４は、
図３（ａ）に示すように、「Memory I/F UseRegiste
r」と「FDD Busy Register」が含まれている。「Memo
ry I/F Use Register」は、信号線３８の使用権が半
導体メモリ制御Ｉ／Ｆ３２にあることを示すもので、こ
こでは“１”に設定されている場合には半導体メモリ制
御Ｉ／Ｆ３２に使用権があることを示し（半導体メモリ
制御Ｉ／Ｆモード）、“０”に設定されている場合には
ＦＤＤＩ／Ｆ３０に使用権があることを示す（ＦＤＤＩ
／Ｆモード）。「Memory I/F Use Register」が
“１”の間では、ＦＤＤＩ／Ｆ３０は、信号線３８を使
用することができない。「FDD Busy Register」は、
ＦＤＤＩ／Ｆ３０の使用状態（使用権の有無ではなく実
際に使用しているか否か）を示すもので、ここでは
“１”に設定されている場合にはＦＤＤＩ／Ｆ３０が信
号線３８を使用していることを示し、“０”に設定され
ている場合にはＦＤＤＩ／Ｆ３０が信号線３８を未使用
であることを示す。
【００２４】コマンドレジスタ４６に書き込まれるコマ
ンドには、図３（ｂ）に示すように、「Memory I/F S
elect」「FDD I/F Select」が含まれている。「Memor
y I/F Select」は、半導体メモリ制御Ｉ／Ｆ３２に信
号線３８の使用線を設定するもので、「FDD I/F Sele
ct」は、ＦＤＤＩ／Ｆ３０に信号線３８の使用権を設定
するものである。なお、ステータスレジスタ４４の「FD
D Busy Register」が“１”の場合には、「Memory I
/F Select」コマンドが発行されても無効になるものと
する。
ンドには、図３（ｂ）に示すように、「Memory I/F S
elect」「FDD I/F Select」が含まれている。「Memor
y I/F Select」は、半導体メモリ制御Ｉ／Ｆ３２に信
号線３８の使用線を設定するもので、「FDD I/F Sele
ct」は、ＦＤＤＩ／Ｆ３０に信号線３８の使用権を設定
するものである。なお、ステータスレジスタ４４の「FD
D Busy Register」が“１”の場合には、「Memory I
/F Select」コマンドが発行されても無効になるものと
する。
【００２５】図４には、ＦＤＤＩ／Ｆ３０と半導体メモ
リ制御Ｉ／Ｆ３２とが信号線３８を共用化するためのピ
ンアサインの例を示している。図４に示す例では、ＦＤ
ＤＩ／Ｆ接続用の３４極ケーブルを半導体メモリ制御Ｉ
／Ｆ３２の接続に用いている。図４に示すように、ＦＤ
ＤＩ／Ｆ３０と半導体メモリ制御Ｉ／Ｆ３２のそれぞれ
で用いられる選択信号を、互いに使用しないピンに割り
当て、それ以外の信号を共通の信号線に割り当ててい
る。
リ制御Ｉ／Ｆ３２とが信号線３８を共用化するためのピ
ンアサインの例を示している。図４に示す例では、ＦＤ
ＤＩ／Ｆ接続用の３４極ケーブルを半導体メモリ制御Ｉ
／Ｆ３２の接続に用いている。図４に示すように、ＦＤ
ＤＩ／Ｆ３０と半導体メモリ制御Ｉ／Ｆ３２のそれぞれ
で用いられる選択信号を、互いに使用しないピンに割り
当て、それ以外の信号を共通の信号線に割り当ててい
る。
【００２６】すなわち、半導体メモリ制御Ｉ／Ｆ３２の
使用時では、ＦＤＤＩ／Ｆ３０の使用時で選択信号とし
て用いられる１０ピン「ＭＯＲＴＯＲ ＯＮ Ａ」と１
４ピン「ＤＲＩＶＥ ＳＥＬＥＣＴ Ａ」とは異なる１
２ピン「ＣＯＮＴＲＯＬＬＥＲ ＥＮＡＢＬＥ０」と１
６ピン「ＣＯＮＴＲＯＬＬＥＲ ＥＮＡＢＬＥ１」とを
選択信号として用いている。近年のパーソナルコンピュ
ータでは、フロッピーディスクドライブ（ＦＤＤ）が１
台だけ設けられていることが一般的となっており、ＦＤ
ＤＩ／Ｆ３０の使用時で２台目のＦＤＤの選択信号とし
て割り当てられている１２ピンと１６ピンとを、半導体
メモリ制御Ｉ／Ｆ３２使用時での選択信号として用いる
ことで、同時に両方のインタフェースに選択信号が入力
されて出力信号の重複が発生することを防いでいる。
使用時では、ＦＤＤＩ／Ｆ３０の使用時で選択信号とし
て用いられる１０ピン「ＭＯＲＴＯＲ ＯＮ Ａ」と１
４ピン「ＤＲＩＶＥ ＳＥＬＥＣＴ Ａ」とは異なる１
２ピン「ＣＯＮＴＲＯＬＬＥＲ ＥＮＡＢＬＥ０」と１
６ピン「ＣＯＮＴＲＯＬＬＥＲ ＥＮＡＢＬＥ１」とを
選択信号として用いている。近年のパーソナルコンピュ
ータでは、フロッピーディスクドライブ（ＦＤＤ）が１
台だけ設けられていることが一般的となっており、ＦＤ
ＤＩ／Ｆ３０の使用時で２台目のＦＤＤの選択信号とし
て割り当てられている１２ピンと１６ピンとを、半導体
メモリ制御Ｉ／Ｆ３２使用時での選択信号として用いる
ことで、同時に両方のインタフェースに選択信号が入力
されて出力信号の重複が発生することを防いでいる。
【００２７】次に、本実施形態における動作について説
明する。図１に示すシステムにおいて半導体メモリ制御
Ｉ／Ｆ３２を使用する前には、情報処理装置の制御系
は、半導体メモリ制御Ｉ／Ｆアクセスプログラムを実行
することで、図５のフローチャートに示す手順従って信
号線３８の使用権確認、及び半導体メモリ制御Ｉ／Ｆ３
２への使用権の設定を行なう。
明する。図１に示すシステムにおいて半導体メモリ制御
Ｉ／Ｆ３２を使用する前には、情報処理装置の制御系
は、半導体メモリ制御Ｉ／Ｆアクセスプログラムを実行
することで、図５のフローチャートに示す手順従って信
号線３８の使用権確認、及び半導体メモリ制御Ｉ／Ｆ３
２への使用権の設定を行なう。
【００２８】まず、ＦＤＤＩ／Ｆモード中である場合に
半導体メモリ制御Ｉ／Ｆ３２に信号線３８の使用権を設
定する処理をリトライする回数をリトライカウンタにセ
ットする（ステップＳ１）。ここでは、リトライカウン
タの値がｉにセットされたものとする。
半導体メモリ制御Ｉ／Ｆ３２に信号線３８の使用権を設
定する処理をリトライする回数をリトライカウンタにセ
ットする（ステップＳ１）。ここでは、リトライカウン
タの値がｉにセットされたものとする。
【００２９】次に、ステータスレジスタ４４の「FDD B
usy Register」を確認し（ステップＳ２）、ＦＤＤＩ
／Ｆ３０が信号線３８を使用していないかを確認する。
「FDD Busy Register」は、ＦＤＣ２６がＦＤＤＩ／
Ｆ３０を制御することによってＦＤＤ３４に対してアク
セスする場合に“１”にセットされているがその他の場
合には“０”となっている。また、「FDD Busy Regis
ter」が“１”である場合には、「Memory I/F Use R
egister」が“０”でありＦＤＤＩ／Ｆモードを示して
いる。
usy Register」を確認し（ステップＳ２）、ＦＤＤＩ
／Ｆ３０が信号線３８を使用していないかを確認する。
「FDD Busy Register」は、ＦＤＣ２６がＦＤＤＩ／
Ｆ３０を制御することによってＦＤＤ３４に対してアク
セスする場合に“１”にセットされているがその他の場
合には“０”となっている。また、「FDD Busy Regis
ter」が“１”である場合には、「Memory I/F Use R
egister」が“０”でありＦＤＤＩ／Ｆモードを示して
いる。
【００３０】ここで、「FDD Busy Register」が
“１”であることにより、ＦＤＤＩ／Ｆ３０が信号線３
８を使用していることが確認されると、この時点で半導
体メモリ制御Ｉ／Ｆモードを設定することができない。
そこで、予め設定された一定時間「FDD Busy Registe
r」を確認するためのタイマをスタートさせ（ステップ
Ｓ３）、その間「FDD Busy Register」をチェックし
て信号線３８が解放されるのを待つ（ステップＳ４，Ｓ
５）。
“１”であることにより、ＦＤＤＩ／Ｆ３０が信号線３
８を使用していることが確認されると、この時点で半導
体メモリ制御Ｉ／Ｆモードを設定することができない。
そこで、予め設定された一定時間「FDD Busy Registe
r」を確認するためのタイマをスタートさせ（ステップ
Ｓ３）、その間「FDD Busy Register」をチェックし
て信号線３８が解放されるのを待つ（ステップＳ４，Ｓ
５）。
【００３１】一定時間内にＦＤＤＩ／Ｆ３０が信号線３
８を解放せず「FDD Busy Register」が“１”のまま
であった場合、タイマをストップして、リトライカウン
タの値ｉをデクリメント（−１）し（ステップＳ１
０）、その値が０でなければ（ステップＳ１１）、ステ
ップＳ２に戻って前述と同様の処理を繰り返し実行す
る。
８を解放せず「FDD Busy Register」が“１”のまま
であった場合、タイマをストップして、リトライカウン
タの値ｉをデクリメント（−１）し（ステップＳ１
０）、その値が０でなければ（ステップＳ１１）、ステ
ップＳ２に戻って前述と同様の処理を繰り返し実行す
る。
【００３２】一方、一定時間内に「FDD Busy Registe
r」が“０”となり信号線３８が解放されたことが確認
できると（ステップＳ４）、タイマをストップし（ステ
ップＳ７）、半導体メモリ制御Ｉ／Ｆ３２に信号線３８
の使用権を設定するために「Memory I/F Select」コ
マンドを発行する（ステップＳ８）。
r」が“０”となり信号線３８が解放されたことが確認
できると（ステップＳ４）、タイマをストップし（ステ
ップＳ７）、半導体メモリ制御Ｉ／Ｆ３２に信号線３８
の使用権を設定するために「Memory I/F Select」コ
マンドを発行する（ステップＳ８）。
【００３３】その後、「Memory I/F Use Register」
を確認して、信号線３８の使用権が半導体メモリ制御Ｉ
／Ｆ３２に設定されていること、すなわち「Memory I/
F Use Register」が“１”となっていることを確認す
る（ステップＳ９）。
を確認して、信号線３８の使用権が半導体メモリ制御Ｉ
／Ｆ３２に設定されていること、すなわち「Memory I/
F Use Register」が“１”となっていることを確認す
る（ステップＳ９）。
【００３４】これは、ステップＳ２，Ｓ４における確認
後、ステップＳ８において「MemoryI/F Select」コマ
ンドを発行する間に、ＦＤＣ２６がＦＤＤＩ／Ｆ３０に
アクセスするために信号線３８の使用を開始している可
能性があるためである。ここで、「Memory I/F Use
Register」が“０”、すなわちＦＤＤＩ／Ｆモードであ
ることが確認された場合には、リトライカウンタの値
（ｉ）をデクリメント（−１）し（ステップＳ１０）、
その値が０でなければ（ステップＳ１１）、ステップＳ
２に戻って前述と同様の処理を繰り返し実行する。ま
た、ステップＳ１１において、リトライカウンタの値
（ｉ）が０となった場合には、エラーとして処理を中断
する。
後、ステップＳ８において「MemoryI/F Select」コマ
ンドを発行する間に、ＦＤＣ２６がＦＤＤＩ／Ｆ３０に
アクセスするために信号線３８の使用を開始している可
能性があるためである。ここで、「Memory I/F Use
Register」が“０”、すなわちＦＤＤＩ／Ｆモードであ
ることが確認された場合には、リトライカウンタの値
（ｉ）をデクリメント（−１）し（ステップＳ１０）、
その値が０でなければ（ステップＳ１１）、ステップＳ
２に戻って前述と同様の処理を繰り返し実行する。ま
た、ステップＳ１１において、リトライカウンタの値
（ｉ）が０となった場合には、エラーとして処理を中断
する。
【００３５】なお、前述した説明では、半導体メモリ制
御Ｉ／Ｆ３２に信号線３８の使用権を設定して、半導体
メモリ制御Ｉ／Ｆ３２（半導体メモリ３６）を使用する
場合について説明しているが、同様にしてコマンドレジ
スタ４６に「FDD I/F Select」コマンドを書き込むこ
とによってＦＤＤＩ／Ｆモードを設定し（「MemoryI/F
Use Register」は“０”）、ＦＤＤＩ／Ｆ３０に信
号線３８の使用権を設定することができる。
御Ｉ／Ｆ３２に信号線３８の使用権を設定して、半導体
メモリ制御Ｉ／Ｆ３２（半導体メモリ３６）を使用する
場合について説明しているが、同様にしてコマンドレジ
スタ４６に「FDD I/F Select」コマンドを書き込むこ
とによってＦＤＤＩ／Ｆモードを設定し（「MemoryI/F
Use Register」は“０”）、ＦＤＤＩ／Ｆ３０に信
号線３８の使用権を設定することができる。
【００３６】このようにして、制御回路２８にステータ
スレジスタ４４を設けることにより、このステータスレ
ジスタ４４を参照することでＦＤＤＩ／Ｆ３０と半導体
メモリ制御Ｉ／Ｆ３２の何れに信号線３８の使用権が与
えられているかを確認することができる。そして、ＦＤ
ＤＩ／Ｆ３０あるいは半導体メモリ制御Ｉ／Ｆ３２が信
号線３８を使用している間、ＦＤＤＩ／Ｆ入出力制御部
４０と半導体メモリ制御Ｉ／Ｆ入出力制御部４２が互い
の信号による影響を受けないように信号線３８を排他的
に切り離すことで、同一の信号線３８を共用化すること
ができる。また、ＦＤＤＩ／Ｆ３０と半導体メモリ制御
Ｉ／Ｆ３２のそれぞれで用いられる選択信号を互いに使
用しないピンに割り当てているので、同一の信号線３８
を共用化したとしても選択信号が重複することがない。
スレジスタ４４を設けることにより、このステータスレ
ジスタ４４を参照することでＦＤＤＩ／Ｆ３０と半導体
メモリ制御Ｉ／Ｆ３２の何れに信号線３８の使用権が与
えられているかを確認することができる。そして、ＦＤ
ＤＩ／Ｆ３０あるいは半導体メモリ制御Ｉ／Ｆ３２が信
号線３８を使用している間、ＦＤＤＩ／Ｆ入出力制御部
４０と半導体メモリ制御Ｉ／Ｆ入出力制御部４２が互い
の信号による影響を受けないように信号線３８を排他的
に切り離すことで、同一の信号線３８を共用化すること
ができる。また、ＦＤＤＩ／Ｆ３０と半導体メモリ制御
Ｉ／Ｆ３２のそれぞれで用いられる選択信号を互いに使
用しないピンに割り当てているので、同一の信号線３８
を共用化したとしても選択信号が重複することがない。
【００３７】また、半導体メモリ制御Ｉ／Ｆ３２を使用
する前に半導体メモリ制御Ｉ／Ｆアクセスプログラムの
実行により、ＦＤＤＩ／Ｆ３０の信号線３８の使用状態
を確認して、ＦＤＤＩ／Ｆ３０と半導体メモリ制御Ｉ／
Ｆ３２による信号線３８の同時使用を防いでいる。ま
た、半導体メモリ制御Ｉ／Ｆ３２を使用しようとした際
に、ＦＤＤＩ／Ｆ３０が信号線３８を使用していた場合
には、信号線３８の使用を終えるまでの間、タイマを使
用して定期的に信号線３８の使用状態を確認するように
したので、ＦＤＤＩ／Ｆ３０と半導体メモリ制御Ｉ／Ｆ
３２の調停を半導体メモリ制御Ｉ／Ｆアクセスプログラ
ムで実現することができる。
する前に半導体メモリ制御Ｉ／Ｆアクセスプログラムの
実行により、ＦＤＤＩ／Ｆ３０の信号線３８の使用状態
を確認して、ＦＤＤＩ／Ｆ３０と半導体メモリ制御Ｉ／
Ｆ３２による信号線３８の同時使用を防いでいる。ま
た、半導体メモリ制御Ｉ／Ｆ３２を使用しようとした際
に、ＦＤＤＩ／Ｆ３０が信号線３８を使用していた場合
には、信号線３８の使用を終えるまでの間、タイマを使
用して定期的に信号線３８の使用状態を確認するように
したので、ＦＤＤＩ／Ｆ３０と半導体メモリ制御Ｉ／Ｆ
３２の調停を半導体メモリ制御Ｉ／Ｆアクセスプログラ
ムで実現することができる。
【００３８】なお、前述した説明では、ＦＤＤＩ／Ｆ３
０と半導体メモリ制御Ｉ／Ｆ３２とで信号線３８を共用
する場合を対象としているが、ＡＴＡＰＩ（AT Attachm
entPacket Interface）用のケーブルやコネクタ等を介
して接続されるその他の制御Ｉ／Ｆと半導体メモリ制御
Ｉ／Ｆ３２とで信号線を共用化する場合にも本願発明を
適用することができる。
０と半導体メモリ制御Ｉ／Ｆ３２とで信号線３８を共用
する場合を対象としているが、ＡＴＡＰＩ（AT Attachm
entPacket Interface）用のケーブルやコネクタ等を介
して接続されるその他の制御Ｉ／Ｆと半導体メモリ制御
Ｉ／Ｆ３２とで信号線を共用化する場合にも本願発明を
適用することができる。
【００３９】
【発明の効果】以上詳述したように本発明によれば、既
存の記憶媒体制御Ｉ／Ｆで使用する信号線を半導体メモ
リ制御Ｉ／Ｆにおいても使用するための排他制御を行な
い、既存の記憶媒体専用であった信号線を半導体メモリ
制御Ｉ／Ｆと共用化させることにより、半導体メモリ制
御Ｉ／Ｆをもった情報処理装置の構成を簡素化すると共
に安価に実現することが可能となるものである。
存の記憶媒体制御Ｉ／Ｆで使用する信号線を半導体メモ
リ制御Ｉ／Ｆにおいても使用するための排他制御を行な
い、既存の記憶媒体専用であった信号線を半導体メモリ
制御Ｉ／Ｆと共用化させることにより、半導体メモリ制
御Ｉ／Ｆをもった情報処理装置の構成を簡素化すると共
に安価に実現することが可能となるものである。
【図１】本実施形態に係わる情報処理装置のシステム構
成を示すブロック図。
成を示すブロック図。
【図２】情報処理装置２０に設けられた制御回路２８の
詳細な構成を示す図。
詳細な構成を示す図。
【図３】ステータスレジスタ４４とコマンドレジスタ４
６に書き込まれるコマンドの仕様例を示す図。
６に書き込まれるコマンドの仕様例を示す図。
【図４】ＦＤＤＩ／Ｆ３０と半導体メモリ制御Ｉ／Ｆ３
２とが信号線３８を共用化するためのピンアサインの例
を示す図。
２とが信号線３８を共用化するためのピンアサインの例
を示す図。
【図５】半導体メモリ制御Ｉ／Ｆ３２を使用する前の信
号線３８の使用権確認、及び半導体メモリ制御Ｉ／Ｆ３
２への使用権の設定を行なう処理を説明するためのフロ
ーチャート。
号線３８の使用権確認、及び半導体メモリ制御Ｉ／Ｆ３
２への使用権の設定を行なう処理を説明するためのフロ
ーチャート。
【図６】従来の情報処理装置において半導体メモリ制御
Ｉ／Ｆを接続した構成の一例を示す図。
Ｉ／Ｆを接続した構成の一例を示す図。
２０…情報処理装置 ２２…記憶媒体用Ｉ／Ｆ装置 ２４…ホストインタフェース（ＨＯＳＴＩ／Ｆ） ２６…フロッピーディスクコントローラ（ＦＤＣ） ２８…制御回路 ３０…フロッピーディスクドライブインタフェース（Ｆ
ＤＤＩ／Ｆ） ３２…半導体メモリ制御Ｉ／Ｆ ３４…フロッピーディスク ３６…半導体メモリ ４０…ＦＤＤＩ／Ｆ入出力制御部 ４２…半導体メモリ制御Ｉ／Ｆ入出力制御部 ４４…ステータスレジスタ ４６…コマンドレジスタ
ＤＤＩ／Ｆ） ３２…半導体メモリ制御Ｉ／Ｆ ３４…フロッピーディスク ３６…半導体メモリ ４０…ＦＤＤＩ／Ｆ入出力制御部 ４２…半導体メモリ制御Ｉ／Ｆ入出力制御部 ４４…ステータスレジスタ ４６…コマンドレジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 勝瀬 喜英 東京都青梅市新町３丁目３番地の１ 東芝 コンピュ―タエンジニアリング株式会社内 (72)発明者 奥畑 恵司 東京都青梅市新町３丁目３番地の１ 東芝 コンピュ―タエンジニアリング株式会社内 Ｆターム(参考） 5B014 EB03 5B065 BA02 BA09 CA02
Claims (6)
- 【請求項１】 半導体メモリ制御インタフェースとその
他の記憶媒体制御インタフェースとを使用する情報処理
装置において、 前記半導体メモリ制御インタフェースと前記記憶媒体制
御インタフェースとが共用する信号線と、 前記記憶媒体制御インタフェースと前記半導体メモリ制
御インタフェースの何れが前記信号線の使用権を保持し
ているかを示す状態を記憶する状態記憶手段と、 前記状態記憶手段によって記憶された状態に応じて、前
記信号線を介して接続される前記記憶媒体制御インタフ
ェースと前記半導体メモリ制御インタフェースとを排他
的に切り離す制御手段とを具備したことを特徴とする情
報処理装置。 - 【請求項２】 前記信号線の使用権を前記記憶媒体制御
インタフェースと前記半導体メモリ制御インタフェース
の何れかに設定するコマンドが書き込まれるコマンド記
憶手段を具備し、 前記コマンド記憶手段へのコマンド書き込みにより前記
信号線の使用権を設定することを特徴とする請求項１記
載の情報処理装置。 - 【請求項３】 前記記憶媒体制御インタフェースと前記
半導体メモリ制御インタフェースのそれぞれで使用され
る選択信号を、前記信号線上の互いに使用しない経路に
割り当てることを特徴とする請求項１記載の情報処理装
置。 - 【請求項４】 前記半導体メモリ制御インタフェースに
対するアクセスの前に前記状態記憶手段に記憶された状
態を参照して、前記記憶媒体制御インタフェースが前記
信号線を使用しているかを確認し、前記記憶媒体制御イ
ンタフェースが前記信号線を使用している場合には、前
記信号線が解放されるまで待機させるアクセス制御手段
を具備したことを特徴とする請求項１記載の情報処理装
置。 - 【請求項５】 前記アクセス制御手段は、前記記憶媒体
制御インタフェースが前記信号線を使用していることが
確認された場合に、定期的に前記信号線の使用状態を確
認することを特徴とする請求項４記載の情報処理装置。 - 【請求項６】 半導体メモリ制御インタフェースとその
他の記憶媒体制御インタフェースとを使用する情報処理
装置における記憶媒体制御方法であって、 前記半導体メモリ制御インタフェースと前記記憶媒体制
御インタフェースとが共用する信号線について、前記記
憶媒体制御インタフェースと前記半導体メモリ制御イン
タフェースの何れが前記信号線の使用権を保持している
かを示す状態を記憶し、 この記憶された状態に応じて、前記信号線を介して接続
される前記記憶媒体制御インタフェースと前記半導体メ
モリ制御インタフェースとを排他的に切り離すことを特
徴とする記憶媒体制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24358099A JP2001067302A (ja) | 1999-08-30 | 1999-08-30 | 情報処理装置、及び記憶媒体制御方法 |
| DE2000636765 DE60036765T2 (de) | 1999-08-30 | 2000-03-24 | Informationsverarbeitungsgerät und Steuerungsverfahren für Speichermedium |
| EP20000106455 EP1081584B1 (en) | 1999-08-30 | 2000-03-24 | Information processing apparatus and storage medium control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24358099A JP2001067302A (ja) | 1999-08-30 | 1999-08-30 | 情報処理装置、及び記憶媒体制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001067302A true JP2001067302A (ja) | 2001-03-16 |
Family
ID=17105948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24358099A Pending JP2001067302A (ja) | 1999-08-30 | 1999-08-30 | 情報処理装置、及び記憶媒体制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1081584B1 (ja) |
| JP (1) | JP2001067302A (ja) |
| DE (1) | DE60036765T2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132256A (en) * | 1981-02-09 | 1982-08-16 | Sony Corp | Memory device |
| DE4303620A1 (de) * | 1993-02-02 | 1994-08-04 | Esd Elect Syst Design | Schreib-Lese-Einheit für elektronische Geräte |
-
1999
- 1999-08-30 JP JP24358099A patent/JP2001067302A/ja active Pending
-
2000
- 2000-03-24 DE DE2000636765 patent/DE60036765T2/de not_active Expired - Fee Related
- 2000-03-24 EP EP20000106455 patent/EP1081584B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1081584B1 (en) | 2007-10-17 |
| EP1081584A2 (en) | 2001-03-07 |
| EP1081584A3 (en) | 2004-04-21 |
| DE60036765D1 (de) | 2007-11-29 |
| DE60036765T2 (de) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW468113B (en) | PCI slot control apparatus with dynamic configuration for partitioned systems | |
| JP4799417B2 (ja) | ホストコントローラ | |
| JPS5837585B2 (ja) | ケイサンキソウチ | |
| JPH09508227A (ja) | Ｐｃｉバス・コンピュータのための使用可／使用不可拡張ｒｏｍを有する追加ボード | |
| JP4100256B2 (ja) | 通信方法および情報処理装置 | |
| TW200907804A (en) | Method for updating BIOS and computer and system using the same | |
| TW434491B (en) | Increasing I/O performance through storage of packetized operational information in local memory | |
| JP2001067302A (ja) | 情報処理装置、及び記憶媒体制御方法 | |
| JP2001356885A (ja) | 制御方法及び電子装置 | |
| JP3377797B2 (ja) | 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第１のエージェントがサービスの必要を第２のエージェントへ知らせる方法 | |
| EP1895427B1 (en) | Data processing system, data processing apparatus, and data processing method | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JP2002149623A (ja) | マイクロコンピュータ | |
| JPS61166647A (ja) | マイクロプロセツサ装置およびアドレス可能なメモリから情報を読出すためのアクセス方法 | |
| JP3161319B2 (ja) | マルチプロセッサシステム | |
| US5832277A (en) | System for arbitrating demand on memory during configuration of a computer add-on card | |
| JPH10283302A (ja) | 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム | |
| JPH1185529A (ja) | データ記憶システム及びコンピュータシステムの起動方法 | |
| JP2001022688A (ja) | バス・ブリッジのアビトレーション方法 | |
| JPH1145209A (ja) | プログラム転送システム | |
| JPH0340124A (ja) | インターフエース装置 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JP2000099391A (ja) | プリンタ装置およびプリンタ制御方法、並びに記録媒体 | |
| JP3661609B2 (ja) | Ｓｃｓｉインタフェース制御装置およびそのセレクション監視方法 | |
| TW527539B (en) | Fine-grained PCI slot control apparatus for partitioned systems |