JPH04506425A

JPH04506425A - 計算機システムにおける情報管理方法及び装置

Info

Publication number: JPH04506425A
Application number: JP50966190A
Authority: JP
Inventors: カリモア，イアン　エイチ．エス．
Original assignee: ポケット　コンピューター　コーポレイション
Priority date: 1989-06-30
Filing date: 1990-06-28
Publication date: 1992-11-05
Also published as: AU5941890A; WO1991001024A3; WO1991001024A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】計算機システムにおける情報管理方法及び装置又里坐宜景又里生立！本発明は一般的にはコンピュータシステム、より特定的には、ディスクドライブとして構成された多重のメモリカードを有するコンピュータシステムであって、該システムにおいてメモリカードがディスクまたは拡張メモリとして機能するもの、に関する。

ｌ米肢歪多くの種々のコンピュータシステムが今日利用可能であるが、これらのシステムは、たいてい、図」に示されるような基本的な構成要素の回りに構築されている０代表的には、コンピュータ２０の基本的な構成要素には、人力バス（入力母線）１１を介して入力モジュール１２に接続され、出力バス（出力母線）を介して出力モジュール１４に接続されている中央処理ユニッ）１０（ＣＰＵ）が包含される。ＣＰＵｌ０は同様に、データバス（データ母線）１５．１６を介してメモリユニット１７にも接続されている。

ＣＰＵＩ　Ｏは制御及び計算の機能を提供する。コンピュータのユーザとＣＰＵｌ０の間で通信するために、入力及び出力モジュール１２．１４が使用される。

入力モジュール１２はＣＰＵｌ０に対して情報を供給する０代表的な入力デバイスはキーボードとマウスである。出力モジュール１４は中央処理ユニット１０からの情報を表示する。代表的な出力モジュールとしてはビデオ表示モニター、プリンタ、及びプロッタ等のその他の視覚表示手段が含まれる。入カニニット及び出カニニット１４はしばしば入出力（Ｉｌｏ）ユニットと呼ばれる。

メモリユニット１７は、代表的には、２つの一般的なタイプの情報、すなわちコンピュータプログラムとデータを収容している。コンピュータプログラムは、特定の一機能を実施するためコンピュータにより実行される一連の命令である。

メモリユニット１７内のデータは、ＣＰＵｌ０内で実行中のコンピュータプログラムからの命令に応じてＣＰＵｌ０により処理される。

メモリユニット１７は、代表的には、場合により２次メモリと呼ばれる大容量メモリ１７Ａと主メモリ１７Ｂを含んでいる。主メモリ１７Ｂは比較的高速のメモリであり、すなわち、代表的なアクセス時間は２０ナノセカンドから約４００ナノセカンドの範囲内にある。アクセス時間は、ＣＰＵｌ０がメモリ１７からデータを要求した時点とメモリ１７が要求されたデータをＣＰＵｌ０が利用できる状態にする時点の間の時間間隔である。

主メモリ１７Ｂは通常、現在ＣＰＵＩ　Ｏにより実行されているプログラムの少くとも一部分及びこのプログラムによって要求されたデータを記憶するのに用いられる。ディスク及びテープといった大容量メモリ１７Ａは、ＣＰＵｌ０が即座に必要としていないか又は主メモリ１７Ｂのサイズの制限のため主メモリ１７Ｂ内に収納できないプログラム、データ又はプログラムかデータの一部分を記憶するのに用いられる。

プログラム及び／又はデータはＣＰＵｌ０の指示下で大容量メモリ１７Ａ内へ及びこのメモリから外へ転送されるため、大容量メモリユニットは代表的にはｒＩ１０ユニット」という包括的用語に包含される。大容量メモリ１７Ａは主メモリ１７Ｂに比べ著しく低速である。大容量メモリのアクセス時間は代表的には数１０ミリセカンドはどである。

ＣＰＵｌ０（図１）、主メモリ１７Ｂ及びＩ１０モジュール１２，１４．１７Ａのオペレーションを制御するためには、代表的には、コンピュータオペレーティングシステムが用いられる。さらに、このオペレーティングシステムはコンピュータのユーザアプリケーシゴンとハードウェアの間のインタフェイスを提供する。本書で使用されているハードウェアというのは、コンピュータシステムの物理コンポーネントのことである。コンピュータのオペレーティングシステムは代表的には、（ｉ）以下に記すようにユーザプロセスを作り出し、（ｉｉ）ユーザプロセスの実行を計画し、（ｉｉ）ユーザプロセスにシステムサービスを与え、（ｉｖ）ハードウェアの割込み及び例外のサービス提供をする１つの中枢部（カーネル）を包含する。コンピュータオペレーティングシステムは通常コンピュータがブートされた時点で主メモリ１７Ｂにロードされる。ここで使用する「ブートされる」というのは、コンピュータに最初に電力が適用された時点又はコンピュータがリセットされた時点で実行される一連の操作を意味する。

「ユーザプロセス」を定義づけするには、ユーザソースコードすなわちコンピュータプログラムをＣＰＵｌ０のための一連の命令の形に変換する一連の段階を理解する必要がある。

特定のオペレーティングシステムを用いてコンピュータ上で実行されるべき１つのアプリケーションプログラムのためのユーザソースコードが標準的に実行可能画像として知られる２進フアイルの中にコンパイルされ連係される。「ユーザプロセス」は、オペレーティングシステムのカーネルによる、実行可能な画像の実行である。

Ｍｉｃｒｏｓｏｆｔ社のＭＳ−ＤＯＳオペレーティングシステム（ＭＳ−ＤＯ３）のようなシステム下で作動するコンピュータにおいて、キーボード、表示スクリーン及びディスクといったハードウェアとオペレーティングシステムの間のインクフェイスは、通常コンピュータ２０内の読み取り専用メモリ（ＲＯＭ）の中に収納されている基本的入出カシステム（Ｂ１０Ｓ）に包含されている。（ＭＳ −ＤＯ３は、Ｍｉｃｒｏｓｏｆｔ社の登録商標である）。ＢＩＯＳは、オペレーティングシステムからの指示（インストラクション）であって、場合によりコマンドと称されるものに基づき特定のハードウェアを駆動するように設計されている。

より特定的には、ＢＩＯＳは、前込みと呼ばれる一連の命令（コマンド）を介してオペレーティングシステムとインタフェイスする０割込みは通常、ＣＰＵｌ０内で実行中のソフトウェアによって開始される。１つの割込みに応えて、ＣＰＵｌ０は主メモリ１７Ｂ内に記憶された割込みベクトルテーブルから割込みサービスルーチンのアドレスを得る０代表的には、１つの割込みサービスルーチンのアドレスは、その割込みサービスルーチンが記憶されているオペレーティングシステムとＲＯＭ　ＢＩＯＳを収納している主メモリ１７Ｂの領域を指している。従って主メモリ１７Ｂは、代表的には、オペレーティングシステムをＣＰＵｌ０に連結されたハードウェアとインタフェイスさせるための情報、オペレーティングシステム及びユーザプロセスを収納している。

−例として、場合によりアドレス空間と称される、ＩＢＭのマイクロコンピュータ又は１８Ｍ互換性マイクロコンピュータ内の主メモリ１７Ｂは、代表的には、１Ｍバイトで構成され、オペレーティングシステムはメモリ１７Ｂの下部領域内にロードされる０図２Ａ及び２ＢはＭＳ−ＤＯＳオペレーティングシステムの下での主メモリ１７Ｂのための標準的メモリマツプを示している＊　Ｉ　Ｍ　ｂｙ　ｔｅは１６の６４Ｋｂｙｔｅのセグメント１７Ｂ−１〜１７Ｂ−１６に細分される。

図２Ａ及び図２Ｂに示されているように、下部メモリセグメント１７Ｂ−１〜１７Ｂ−１０はユーザ領域２５である。

コンピュータ２０により実行されるプログラムは、最大６４０　Ｋｂｙｔｅのユーザ領域２５内にぴったりはまらなくてはならず、或いは又プログラムの一部はユーザ領域２５と大容量メモリ１７Ａの間でスワツピングされねばならぬ。

図２Ｂは、ユーザメモリ領域２５の代表的な構成を、より詳細に示している。限定的に言うと、割込みベクトルテーブルは、メモリ領域２５の最下部分、それに続＜ＢＩＯＳデータ領域それに続＜ＤＯＳバッファとＤＯＳデバイスドライバを含むＤＯＳオペレーティングシステムのカーネル及びファイルコマンドＣ０Ｍ内にロードされる。これらの領域の各々は当業者にとっては既知のものであり、Ｐ、Ｎｏｒｔｏｎ及びＲＪｉｌｔｏｎ著のＩＢＭ　ＰＣ＆ＰＳ１２に・　る　しいピー　−・ノートンプログーマのｉ、Ｍｉｃｒｏｓｏｆｔ　Ｐｒｅｓｓ　（１９８８年）の中にさらに完全に説明されている０重要な点は、ＢＩＯＳデータ領域がオペレーティングシステムと同様に下部メモリの特定のり−ジョンを占有するということである。ＢＩＯＳデータ領域は、コンピュータシステム２０の状態を確認するため間合せされうる特定の情報ビットを含んでいる。

アドレスがＡＯＯＯＯからＦＦＦＦＦまで延びているメモリセグメント１７Ｂ− １１から１７Ｂ−１６（図２Ａ）がコンピュータシステム２０によって使用され、通常システム領域２６と呼ばれる。限定的に言って、ＡＯＯ００からＢＦＦＦＦまでのアドレスをもつメモリセグメントは図形ビデオ表示専用であり、ＦＯＯＯＯからＦＦＦＦＦまでのアドレスをもつセグメントはシステムＲＯＭ　ＢＩＯＳのためのものであり、これについては以下にさらに完全に記述する。アドレスｃｏｏｏｏからＥＦＦＦＦまで延びる１　９２　Ｋｂｙｔｅの領域は、この領域を特定の何らかの用途に結びつける充分定義づけされた標準をもっていない。しかしＩＢＭ　ＡＴコンピュータアーキテクチャにおいて、システムＲＯＭは標準的にＥＯＯＯＯからアドレスＦＦＦＦＦまで延びている。

主メモリ１７Ｂに加えて、コンピュータ２０は図３に示されているような拡張メモリ２７を含んでいてよい、拡張メモリ２７は、ＣＰＵｌ０のアドレス空間の外側にある。オペレーティングシステム内のデバイスドライバが、場合によりページと称されるメモリ２７のセグメントを、代表的には、メモリ１７Ｂのセグメントへとマツピングする。

ＬＩＭ　ＥＭＳ４．０は、拡張メモリの使用のための１つの標準である。ＬＩＭ　ＥＭＳ４．０拡張メモリ仕様書のコピーは、カリフォルニア州すンタクララのＩｎｔｅ１社から入手可能である。ＬＩＭ　ＥＭＳ仕様の下では、メモリ２７内の個々のセグメントすなわちページのサイズは１６にｂｙｔｅである。ＬＩＭＥＭＳ仕様書は、拡張メモリ２７と主メモリ１７Ｂの間で実行されるべきオペレーションを規定する機能を伴う標準の割込みを規定している。ＬＩＭＥＭＳデバイスドライバは、拡張メモリ２７から主メモリ１７Ｂのシステム領域２６内のセグメント１７Ｂ−１３〜１７Ｂ−１５内、及びそれに続いて過渡ユーザ領域２５Ａ内にページをコピーする。セグメント１７Ｂ−１３及び１７Ｂ−１５は、拡張メモリ２７のためのページ枠と呼ばれる。

幾つかのアプリケーションにおいては、ユーザ領域２５から実行中のプログラムのためのデータ記憶のためにページ枠内のページが用いられ、これらのページは、実行中のプログラムにより拡張メモリの内外にスワツピングされる。ユーザプログラムの実行可能な画像が拡張メモリ２７内に記憶された場合、実行可能画像は標準的にページ枠から実行のためユーザ領域２５まで移動させられる。

拡張メモリボードが通常コンピュータ２０内の拡張スロット内にプラグ挿入され、これは実際にコンピュータ２０に対する常設アタッチメントである。このボードは一般に、フロッピディスク又はテープドライブ内のテープと同じ要領でコンピュータ２０内に出し入れされるようには設計されていない、従ってフロッピディスク及びハードディスクが、代表的には、コンピュータ２０にユーザアプリケージジンの実行可能画像及びデータを提供するか或いは又コンピュータ２０のためにデータを記憶するために用いられる。

従って、たいていのオペレーティングシステム、特にＭＳ−ＤＯＳオペレーティングシステムはＩ１０マツピングされた大容量メモリ１７Ａすなわちディスクなどの幾何学的形態をもつ構造に構成されている０代表的なディスクドライブは、単数又は複数のブラタで構成されている。各ブラタの表面は、磁気材料でコーティングされ、コーティングされた表面は各々、読取り及び書込みヘッドを有する。ブラタの各表面は、一連の同心トラックの形に組織され、各トラックはさらに１群のセクタに細分される。

ディスクドライブは、１本のシリンダ全体の上に読み取り／書き込みヘッドを位置づけるように設計されており、ここでシリンダは各ブラタ上の同じトラックを通過する仮想構造である。かくして、ヘッドが第２のシリンダまで移動させられると、各表面のためのヘッドはその表面上の第２のトラックの上に位置づけされる０選択されたトラック上の特定のセクタを読みとるか又は書込むために、特定の１つのヘッドが選択される。従って、ディスクのためのつまりＩ１０マツピングされた構造のための割込みは、読み取り又は書込みされるべきセクタ、ディスクドライブ、ヘッド及びトラックについての情報を提供する。ここで用いられている「■１０マツピングされた構造」というのは、ヘッド、トラック、及びセクタを特定することにより正常にアドレスされるディスクといった構造を指し、一方、「メモリマツピングされた構造」というのは、ランダムアクセスメモリのために用いられるようなメモリアドレスにより正常にアドレスされるメモリ構造を指す。

不幸なことに、フロッピディスクドライブとハードディスクドライブの両方は、場合によって約１０ワツトから１５ワツトもの大量の電力を消費する。このようなデバイスは、電池のみによって駆動されるポータプルコンピュータの中に容易に統合することができない、その上、ディスクドライブの物理的サイズすなわち代表的には３！４インチ又は５４インチというサイズはポータプル型コンピュータ内で著しくスペースをとる。大きいサイズと合いまってドライブの熱生成は、ポータプルコンピュータのサイズ及び電力の両面の制約条件を導き出す。

ポータプルコンピュータに関するフロッピドライブ及びハードディスクドライブの制限を認識して、業界は現在、低い電力必要条件をもつさらに小さなドライブを開発中である。

しかしながら、たとえより小さく低電力のディスクドライブが広く利用可能になったとしても、コンピュータの性能はディスク容量及びディスクのアクセス時間によって制限されることだろう。ディスクドライブは、メモリのアクセス時間に比べて緩慢なアクセス時間を有し、従ってディスクがプログラムによってひんばんにアクセスされた場合コンピュータの性能を低下させる。

時として、例えばアドレスｃｏｏｏｏからアドレスＦＯＯＯＯまでのシステムメモリ２６の一部分を用いて仮想ＲＡＭディスクが形成される０代替的には、仮想ＲＡＭディスクとしても拡張メモリが構成されてきた。仮想ＲＡＭディスクは揮発性で、コンピュータへの電力が中断された場合その状態を喪失する可能性がある。逆にコンピュータのオペレーティングシステム内でドライバとインタフェイスするいくつかのディスク制御装置のための不揮発性ＲＡＭディスクが開発されてきた。従ってこのようなデバイスは、コンピュータのオペレーティングシステム内に直接組み込むのに適していない。

その上、不揮発性ＲＡＭディスクはディスク制御装置を通してアドレスされるため、不揮発性ＲＡＭは例えば拡張メモリとして直接使用することができない。

主更生ｉヱに本発明の原理によれば、コンビエータオペレーティングシステムからのＩ１０マツピングされたコマンドとメモリマツピングされたコマンドの両方に応答して周辺記憶デバイスが使用されるような新規のコンピュータアーキテクチヤカ提供される。すなわち、オペレーティングシステムが例えばヘッド、シリンダ及びトラックの位置を規定するＩ１０マツピングされたコマンドを発するか或いは又ランダムアクセスメモリ又は読取り専用メモリのいずれかをアドレスするのに標準的に用いられるものと類似したメモリアドレスを規定するメモリマツピングされたコマンドを発するかとは無関係に、同じ周辺記憶デバイスが用いられる。

本発明による新規のコンピュータアーキテクチャには、コンピュータシステムにとりつけられた周辺記憶デバイスとコンピュータオペレーティングシステムの間のインタフェイスとして機能する情報管理エグゼクティブが含まれている。この情報管理エグゼクティブは、１つの実施態様において、■１０エグゼクティブ、メモリマッピングエグゼクティブ及びメモリマツピング装置を含んでいる０周辺記憶デバイスは、ランダムアクセスメモリ及び読取り専用メモリを含んでいる。

従って、情報管理エグゼクティブを含むコンピュータシステムは、周辺記憶デバイスとして、持久ランダムアクセスメモリカード、読取り専用メモリカード又は読取り専用メモリカードと不揮発性ランダムアクセスメモリカードの組合せを用いる。

周辺記憶デバイスに対するオペレーティングシステムからのすべてのコマンドは、情報管理エグゼクティブにより処理され、Ｉ１０エグゼクティブ又はメモリマッピングエグゼクティブのいずれかに供給される。Ｉ１０エグゼクティブは、コンピュータオペレーティングシステムが発するＩ１０マツピングされたコマンドを受理し、該コマンドをメモリマツピングされたコマンドに変換する。Ｉ１０マツピングされたコマンドをメモリマツピングされたコマンドに変換した後、Ｉ１０エグゼクティプは周辺記憶デバイスの１つを用いてメモリマツピングされたコマンドを遂行する。

例えば、オペレーティングシステムからのＩ１０マツピングされたコマンドが、情報の１つのブロックを特定のヘッド、トラック、及びセクタの位置で開始される周辺記憶装置に記憶させることであるときは、Ｉ１０エグゼクティブは、そのヘッド、トラック、及びセクタの位置をメモリアドレスへ変換させる。■１０エグゼクティブは同様に、要求された周辺記憶デバイスがコンピュータに連結されているか、及び記憶デバイスがオペレーティングシステムの発したコマンドを支援できるかをも決定する。Ｉ１０エグゼクティブがこれらの条件が真であると決定すると、Ｉ１０エグゼクティブは適切な周辺記憶デバイスを用いてメモリマツピングされたコマンドを遂行する。

本発明のＩ１０エグゼクティブは、従来形のディスクサービスのすべてを支援する。従って、従来形のユーザアプリケーション及び手順は、本発明のアーキテクチャを有するコンピュータシステム内で変更無しで用いられる。新規の情報管理エグゼクティプは、ポータプルコンピュータにおける全く新しい能力を開くものである０周辺記憶デバイスとして機能するＲＡＭカード及びＲＯＭカードは、サイズが小さく耐用ムはｍｍにＩ１０マツピングされた容量においてのみ２次メ性があり、又容易に持ち運ぶことができる。メモリカードは、電力消費量の大きいディスクドライブの必要性を無くする。

ＲＡＭ又はＲＯＭカードのアクセス時間は、フロッピディスク又はハードディスクのアクセス時間に比べ数桁速い、この特徴は、大容量メモリをひんばんにアクセスするユーザアプリケージジンのためのコンピュータの性能を著しく高める。

本発明の情報管理工グゼクティブはオペレーティングシステムからのＩ１０マツピングされたコマンドでメモリに基づく構造をアドレスすることを可能にするだけでなく、この情報管理エグゼクティブ内に含まれたメモリマッピングエグゼクティプは、拡張メモリとしてメモリに基づく周辺デバイスを使用するための手段を提供する。ここで用いられている「メモリに基づくデバイス」には、ランダムアクセスメモリ又は読取り専用メモリのいずれかを有する装置（デバイス）のみが含まれ、ディスクドライブは含まれない。

オペレーティングシステムのメモリマツピングされたコマンドに応答して、メモリマンピングエグゼクティブは要求された情報を位置決めし、主メモリからの情報を特定の周辺記憶デバイスにマツピングするか又は特定の周辺記憶デバイスからの情報を主メモリにマツピングする。従って情報管理工グゼクティブはＩ１０エグゼクティブ及びメモリマッピングエグゼクティブと共に、コンピュータオペレーティングシステムがＩ１０マツピングされたデバイス又はメモリマツピングされたデバイスのいずれかとして２次メモリデバイスを使用することを可能にしている。従来形のコンピュータシステ艙堵柄會閤Ｊヱ！１神　イーＬηＬ二、、イ島ｈ々　η雫イルマモリを利用している。

さらに、コンピュータオペレーティングシステムは、Ｉ１０マツピングされたコマンド及びメモリマツピングされたコマンドのいずれのシーケンスを用いてでも、本発明の原理に従って、２次メモリデバイスをアドレスすることができる。

限定的に言うと、周辺記憶デバイス内のメモリは、オペレーティングシステムによって、Ｉ１０マツピングされたコマンド又はメモリマツピングされたコマンドのいずれかに対し予約されておらず、むしろ情報管理工グゼクティプは、即刻のコマンドが有効であるかぎり先行する又は次に続くコマンドとは無関係に両方のタイプのコマンドのためにメモリを用いる。

本発明のメモリにもとづく周辺記憶デバイスは、デバイス内に記憶された情報の検索を容易にする論理構造と共に書式化（フォーマット化）されている、特定的には、１つの実施態様においてこの論理構造はブートセクタ、ファイルアクセステーブル、ルートディレクトリ及び、正規ディスク上のトランク及びセクタに相応するデータ領域を含む、この論理構造は、先行技術のディスク上の記憶領域のサイズとメモリ内の各領域のサイズの間に直接的対応性があるように組織されている。もう１つの実施１１様においては、読取り専用メモリ構造は、読みとり専用メモリ内に記憶されている実行可能な画像の数及びメモリ内の各実行可能画像の位置を識別するような論理構造をもつ。さらにもう１つの実施態様においては、クセステープル、ルートディレクトリ構造と実行可能画像構造の両方を有する論理構造を含んでいる。

本発明のコンピュータアーキテクチャは、コンピュータの性能を高め従来形のコンピュータシステムと比較してコンビ図９は、本発明のＩ１０エグゼクティブにより遂行されるディスクオペレーションを示している。

図１０は、本発明のメモリマッピングエグゼクティブを用いた拡張されたメモリオペレーションを示す流れ図である。

図１１は、本発明のメモリマッピングエグゼクティブにより遂行されるメモリスワップオペレーションを示す。

図１２は、本発明のＩ１０エグゼクティブにおける選択された機能についての流れ図である。

図１３は、図１２のセグメント選択オペレージ町ンの流れ図である。

図１４は、本発明のメモリマツピング装置内の割込み６６ｈに関する流れ図である。

図１５は、本発明のメモリマッピングエグゼクティブの機能５の流れ図である。

図１６は、本発明のメモリマッピングエグゼクティブの機能４の流れ図である。

図１７は、本発明のメモリマッピングエグゼクティブの機能６の流れ図である。

寵豊星凰皿本発明の原理に従うと、（ｉ）ユーザ領域及びシステム領域として構成される主メモリ、及び（ｉｉ）Ｉ１０マツピングされた２次メモリと共に使用するためのオペレーティングシステムを有するコンピュータに対し、新しい情報管理エグゼクティブが付加される。この情報管理エグゼクティプは、より完全に以下に記述されるように、２次メモリのためにオペレーティングシステムが発するＩ１０マツピングされたコマンドをメモリマツピングされたコマンドにほんやくして周辺記憶デバイス内のＲＡＭ又はＲＯＭのいずれかを２次メモリとして使用できるようにするようなＩ１０エグゼクティブを含んでいる。従って、ユーザは、２次メモリがＲＯＭ又は不揮発性ＲＡＭのみからなりディスクを含まなくても、従来形のコンピュータシステムと同じプログラム及びコマンドを用いて２次メモリをアクセスすることができる。

本発明の情報管理エグゼクティプは、不揮発性ランダムアクセスメモリ又は読取り専用メモリのいずれかから成る周辺記憶デバイスからユーザアプリケーションの実行可能な画像を検索しこの実行可能な画像を主メモリのシステム領域内にロードするための手段をも含んでいる。情報管理エグゼクティブは、読取り専用メモリからコンピュータシステムのアドレス可能なメモリ空間内へユーザアプリケーションの実行可能な画像をロードすることができるという能力を有するため、従来形の書込み保護されたフロッピディスクに代わるＲＯＭカードを使用することが可能である。実際、本発明の情報管理エグゼクティブは、ディスクの代りにメモリが使用されるものの先行技術のコンピュータのすべてのディスクサービスを、明白に提供する。

拡張メモリからシステム領域内に実行可能な画像をマツピングし次にシステム領域からユーザ領域内へ画像を転送していた従来形のコンピュータシステムとは対照的に、本発明の原理によれば、実行可能な画像をシステム領域又はユーザ領域のいずれからでも実行することができる。このことは、従来形の構成に比べ多くの利点を提供する０例えば、システム領域内でスプレッドシートプログラムが実行される場合、データ領域としてユーザ領域を利用することができる。この構成により、従来形のアプリケーションに比べはるかに大きいスプレッドシートが可能となる。

本発明の情報管理エグゼクティブはＩ１０マツピングされたコマンドでメモリにもとづく構造をアドレスできるようにするばかりでなく、このエグゼクティブには、拡張メモリとして２次メモリを用いるための手段すなわち、以下に記されているメモリマッピングエグゼクティブが含まれている。

（ここで使用されるように、「メモリにもとづく構造」又はそれに類似する語句は、例えば、ランダムアクセスメモリ又は読取り専用メモリを有する構造を指し、ディスクを有する構造を指さない）、従って拡張メモリはもはや従来形のコンピュータシステム内のような拡張スロット内にとりつけられたボード上のメモリに制限されない。Ｉ１０エグゼクティブとメモリマッピングエグゼクティブを伴うこの情報管理エグゼクティプは、Ｉ１０マツピングされたデバイス又はメモリマツピングされたデバイスのいずれかとして２次メモリデバイスを使用することを可能にする。従来形のコンピュータシステムは一般にＩ１０マツピングされた容量のみにおいて２次メモリを使用していた。

本発明にもとづく新しい情報管理工グゼクテイプは、ボータプルコンピュータにおいて完全に新しい能力を発揮させる。

本発明の原理によれば、不揮発性ＲＡＭ又はＲＯＭのいずれかがコンピュータシステム内のフロッピディスク及びハードディスクに置き換わるから、コンピュータシステムの電力要求は著しく低減され、コンピュータシステムの性能は著しく改善される。小さなりレジットカードサイズの不揮発性ＲＡＭメモリが利用できる。本発明の新規の情報管理エグゼクティブを含むコンピュータシステムにおいては、これらのメモリがディスクドライブに置き換わっている。本発明の１つの実施態様においては、ここに参考として引用される、同時係属の、Ｊｏｈｎ　Ｐ、Ｆａｉｒｂａｎｋｓ他の、共通的に譲渡され共通的に出願された「ポータプル低出力コンピュータ」という題の米国特許出願明細書第０７／３７５．７２１号に記述されているような低出力ポータプルコンピュータと共に、独自の情報管理エグゼクティブ及びクレジットカードサイズの不揮発性ＲＡＭが利用されている。

本発明の新規な情報管理エグゼクティブをもつコンピュータシステムには、その他にい（つかの顕著な利点がある。まず第１に、ＲＡＭカード及びＲＯＭカードは、サイズが小さく、耐久性がありかつ容易に持ち運びできる。これらのメモリカードは、電力消費量の多いディスクドライブに対する必要性を無くする。第２にＲＡＭ及び／又はＲＯＭカードのアクセス時間は、フロッピディスク又はハードディスクのアクセス時間よりも数桁だけ高速度である。大容量メモリに対する改善されたアクセス時間は、ひんばんに大容量メモリをアクセスする用途についてコンピュータの性能を著しく高める。

拡張メモリボード上の拡張メモリからユーザ謂域内に選択されたページをマツピングしていた従来形の拡張メモリとは異なり、以下に説明するような本発明の原理による場合、任意の２次メモリＲＡＭデバイス、任意の２次メモリＲＯＭデバイス又は拡張メモリボードからの情報が、主メモリのシステム領域、ユーザ領域のいずれへもマツピングされることが可能である。

本発明の１つの実施態様においては、図４に示されるように、コンピュータシステム１００には、（１）主メモリ１０１、（１１）読取り専用メモリ（ＲＯＭ）１０２、（泪）ランダムアクセスメモリ（ＲＡＭ）１０３、（１ｖ）第１のメモリカード１０４及び（Ｖ）第２のメモリカード１０５に母線１０６によって連結されているＣＰＵＩ　Ｏ７が含まれている。

母線１０６は、ＣＰＵをメモリとインタフェイスするためにマイクロコンピュータにおいて用いられる従来のデータ及びアドレス母線を表わす。コンピュータシステム１００は同様にキーボード及び表示デバイスをも含んでおり、プリンタに連結可能であるが、これらの周辺Ｉ１０ユニットおよびコンピュータ１００のその他のコンポーネントは、説明を明瞭にするため、図３には図示されていない。

コンピュータシステム１００に必要とされるその他の周辺Ｉ１０ユニット及びコンポーネントは、当業者に知られている。

ＲＯＭ１０２．ＲＡＭ１０３及びメモリカード１０４，１０５は、コンピュータ１００の２次メモリを含み、時として「周辺記憶デバイス」と呼ばれる０通常２次メモリとして複数のディスクドライブを用いていた従来形のコンピュータ２０（図１）とは対照的に、コンピュータ１００の２次メモリすなわちメモリ１０２ −１０５は、主メモリ１０１のアクセス時間とほぼ同じ程度のアクセス時間を有する。従ってコンピュータ１００のＩ１０オペレーションは従来形のマイクロコンピュータに比べはるかに強化されている。さらに２次メモリの電力消費量は、従来形の電力消費量よりもはるかに少なくそのためコンピュータ１００の２次メモリは、電池式コンピュータにおける使用に適している。

１つの実施態様においては、本発明の情報管理エグゼクティブ１１１は、メモリマッピングエグゼクティブ１０Ｂ、Ｉ１０エグゼクティブ１０９及びメモリマツピング装置１１０を含む、コンピュータシステム１００は同様に、表示スクリーン、キーボード及びプリンタといったＣＰＵ１００に連結された周辺デバイスのためのＲＯＭ　ＢＩＯＳをも含んでいる。１つの実施態様においては、ＲＯＭ　ＢＩＯＳは、代表的には、ＩＢＭ　ＸＴコンピュータのアーキテクチャ内で使用されているＲＯＭ　ＢＩＯＳと機能的に等価であり、オペレーティングシステムはＭＳ−ＤＯＳオペレーティングシステムであ６．ＲＯＭ　ＢＩＯＳの１実施ｍ様は、参考として引用される、同時係属の、Ｊｏｈｎ　Ｐ、Ｆａｉｒｂａｎｋｓ他の、共通的に譲渡され共通的に出願された「ボータプル低出力コンピュータ」という題の米国特許出願明細書第０７／３７５．７２１号に開示されている。

この実施１１＄ｌにおいてＣＰＵ１０７は、フロリダ州Ｍｅｌｂｏｕｒｎｅの）Ｉａｒｒｔｓ　Ｃｏｒｐ、から入手可能なＨａｒｒｉｓ　８０Ｇ８８マイクロプロセツサである。コンピュータシステム１００がブートされた（ｂｏｏｔｅｄ）時点で、コンピュータシステム１００内のＲＯＭから主メモリ１０１のＲＯＭ　ＢＩＯ３領域内へとＲＯＭＢＩＯ３と共に、本発明にもとづく新しい情報管理エグゼクティブ１１１がロードされる。他の１つの実施態様においては、メモリ管理エグゼクティブ１０８は、終止及び停留常駐プログラム（ｔｅｒｍｉｎａｔｅ　ａｎｄ　５ｔａｙ　ｒｅｓｉｄｅｎｔ　ｐｒｏｇｒａａ＋）としてロードされ、情報管理エグゼクティブ１１１の残余の部分はＲＯＭから主メモリ１０１のＲＯＭ　ＢＩＯ３Ｉ域ヘロードされる。ＲＯＭ　ＢＩＯＳ及びＲＯＭにもとづく情報管理エグゼクティブのローディングは、ＩＢＭ　ＸＴコンピュータシステムの通常のローディング操作と機能的に等価であり、当業者に知られている。しかし、コンピュータシステム１００において、オペレーティングシステムは、コンピュータ１００がメモリカード１０４，１０５又はＲＯＭ１０２からプートされることができるように変更されている。より完全に以下に説明されるように、メモリカード１０４，１０５は、マイクロコンピュータ内のフロッピディスクドライブＡ及びＢに対応し、ＲＯＭ１０２は書込み保護ハードディスクドライブＣに対応する。

２次メモリのためにメモリ１０２−１０５を使用することにより多くの利点が提供されるものの、たいていのオペレーティングシステム、特にＭＳ−ＤＯＳオペレーティングシステムは、大容量メモリとしてランダムアクセスメモリ又は読取り専用メモリのいずれかとインタフェイスするようには設計されてはおらず、むしろ前述のようにＩ１０マツピングされた構造と対話するように構成されている。それにもかかわらず、コンピュータ１００は、ＭＳ−ＤＯＳオペレーティングシステム及びＭＳ−ＤＯ３下で実行するソフトウェアと互換性がある。

特定的には、より完全に以下に記述されるように、Ｉ１０エグゼクティブ１０９は、主メモリ１０１内にロードされているオペレーティングシステムからのＩ１０マツピングされたコマンドを受入れ、２次メモリデバイス１０２−１０５の１つから適切なデータを読みとるか又は２次メモリデバイス１０２−１０５の１つに適切なデータを書込む。同様に、メモリマッピングエグゼクティブ１０８及びメモリマツピング装置１１０はユーザアプリケーションからのメモリマツピングコマンドを処理し、以下に記すように、適切な２次メモリデバイス１０２−１０５を用いて請求された操作を遂行する。

幾つかの従来形においては、仮想ディスクとして拡張メモリが構成されたとき、メモリはディスクオペレーションのために予約され、従ってメモリマツピングオペレーションのために利用できなかった。ディスクオペレーション以外のために予約されたメモリを使用するためには、ユーザは、そのメモリリージョンがもはや予約されないよう、オペレーティングシステムの再定義づけを行った。これに対し、本発明の原理によれば、任意のメモリ基礎の記憶ユニットについて、メモリマツピングのための第１のオペレーティングシステムコマンドのすぐ後に、他の１つのメモリマツピングコマンド、ディスク読取りコマンド又はディスク書込みコマンド等のいずれかが、ユーザによるオペレーティングシステムのいかなる変更も無く、続くことができる。従って、従来形とは異なり、本発明のコンピュータアーキテクチャは、Ｉ１０マツピングされたコマンドのために周辺記憶デバイス内のメモリの第１の領域を、又この第１の領域とは相異なるメモリの第２の傾城をメモリマツピングされたコマンドのために、予約することを必要としない。

メモリマッピングエグゼクティブ１０８は同様に、主メモリ１０１のユーザプログラム領域１２５にユーザアプリケーションを制限していた従来形における制約を除去する。特定的には、ユーザは６４０　Ｋｂｙｔｅのユーザ領域１２５のみならず、以下に詳細に説明されるように１９２Ｋｂｙｔｅのシステム領域１２６をもアクセスすることができる。従ってオペレーティングシステムとコンピュータ１００ハードウエアの間のメモリマッピングエグゼクティブ１０日とメモリマツピング装置１１０により与えられる新規のコンピュータアーキテクチャは、オペレーティングシステムによりメモリマツピングに対してアクセスされうるデバイスの範囲を改善するのみならず、少くとも約８３２　Ｋｂｙｔｅｓのアドレス可能な主メモリ１０１をユーザアプリケーションのために利用可能な状態にすることによって、コンピュータの運用能力をも高める。

コンピュータシステム１００の１つの実施態様のための主メモリ１０１マツプが、図５に与えられている。主メモリ内の種々の領域のためのアドレスは、メモリマツプの左側に与えられている。ユーザ領域１２５は、アドレス００００：００００からアドレス９００００：ＦＦＦＦまで広がり、一方、システムＮ域１２６はアドレスＡＯＯＯ：００００からアドレスＦＯＯＯ：ＦＦＦＦまで広がっている。システム領域１２６内には幾つかの機能領域が定義づけられている。特定的には、アドレスＡ０００：００００とＡＯＯＯ：ＦＦＦＦの間の領域はＥＧＡ図形（グラフィック）のためのものであり、アドレスＢＯＯＯ：００００とＢＯＯＯ：　０ＦＦＦの間の領域は単色図形のためのもの、アドレスＢ８００：００００とＢＢＯＯ：　０ＦＦＦの間の領域はＣＧＡ図形；アドレスＢＣ００：００００とＢＯＯＯ：ＦＦＦＦの間の領域は、ＬＣＤ図形；Ｆｏｏｏ：Ｃ００ＯとＦＦＦＦ：００００の間の領域はＲＯＭ　ＢｒＯ３のためのものであり、アドレスＦＦＦＦ　：００００は電源オンリセットのベクトルである。

アドレスｃｏｏｏ　：　ｏｏｏｏとＣ００Ｏ：ＦＦＦＦ、ＤＯｏｏ：ｏｏｏｏとＤＯＯＯ：ＦＦＦＦ、ＥＯＯＯ：００００とＥＯＯＯ：　ＦＦＦＦ及びＦＯＯＯ：　００００とＦＯＯＯ：ＦＦＦＦの間のセグメントは、以下に記述されるように、メモリマツピングのために利用可能である。

コンピュータ１００のオペレーションは、フロッピディスクドライブＡ及びＢ及びドライブＣ及びＤとして区分されているハードディスクを有する標準のマイクロコンピュータに実質的に類似している。コンピュータ１００において、メモリカード１０４．１０５はフロッピディスクドライブとして機能する。１つの実施態様において、メモリカード１０４及び１０５は読取り専用カード又は不揮発性ランダムアクセスメモリカードのいずれかであることが可能である。読取り専用メモリカードは書込み保護フロッピディスクドライブとして機能し、−力率揮発性ランダムアクセスメモリカードはフロッピディスクドライブと同じ要領で機能する。

特定的には、ユーザはデータをメモリカード１０４，１０５に書込み、メモリカード１０４．１０５からコンピュータ１００内にデータをロードし、又はおそらくはユーザアプリケーションの実行において記憶空間としてメモリカード１０４．１０５のメモリ容量を使用することができる。さらに、拡張スロットにプラグ挿入されマイクロコンピュータに常時付随するようになっていた従来形のコンピュータの拡張メモリカードとは異なり、メモリカード１０４，１０５は、フロッピディスクが通常用いられるのと同じ要領で、取り外され容易に交換されるように設計されている。この実施態様にお用メモリ１０２及び従来形の機械におけるＤドライブと同等の不揮発性ランダムアクセスメモリ１０３がコンピュータ１００内に取り付けられている。

メモリカード１０４，１０５は、不揮発性ＲＡＭカードであり、これはコンピュータ１００のアドレス及びデータ母線と互換性のあるアドレス及びデータ母線を有している。１つの実施態様において、本発明において使用するのに遺した５　１２ＫｂｙｔｅのスタティックＲＡＭカード１０４，１０５は９０９０−３０　８９０４　ＰＯＯＥＳという部品番号で日本の富士通により販売されている。このメモリカードは、８ビツトのデータ母線及び２０ビツトのアドレス母線をもつコンピュータアーキテクチャ又は１６ビツトのデータ母線及び２０又は２４ビツトのアドレス母線をもつコンピュータアーキテクチャのいずれかと互換性がある。１つの実施態様においてはコンピュータシステム１００は８ビツトのデータ母線と２０ビツトのアドレス母線を有することから、１６ビ、ノドのデータ母線上で交互に８ビツトを選択するため製造業者の仕様に従ってメモリカードに対しコンピュータ１００から１つの信号が印加される。すなわち、第１の８ビツトのワードとしてビットライン０−７上の情報が用いられ、次に第２の８ビツトワードとしてビットライン８−１５上の情報が用いられる。１６ビツトのデータ母線を８ビツトのデータ母線に構成することは、８ビツトのデータ母線をもつＩＢＭ　ＸＴコンピュータアーキテクチャ及び１６ビツトのデータ母線をもつＩＢＭ　ＡＴコンピュータアーキテクチャのための交換可能なボードが作られているため、当業者により知られている。

読取り専用メモリ１０２はコンビエータ１００のためのオペレーティングシステムならびにアブリケーシッンプログラムの実行可能画像を含んでいる。例えば、ＲＯＭ　１０２の中にスプレッドシート実行可能画像又はワードプロセッシング実行可能画像をロードすることができる。１つの実施態様においては、ＲＯＭ１０２は、部品番号１５−０２１８−００でカリフォルニア州５ｕｎｎｙ　ｖａｌｅのＰｏｇｅｔ　Ｃｏｍｐｕｔｅｒ　Ｃｏｒｐ、により供給されているマスクプログラミングされたＲＯＭである。

オペレーティングシステム及びＲＯＭ１０２上に望まれるその他の何らかの実行可能画像は、当業者にとっては既知の技術を用いてＲＯＭ１０２内にロードされる。しかしながら以下にさらに詳しく記述するように、これらのプログラム及び／又はアプリケージジンの画像を入力するにあたり、ＲＯＭは特定の論理構造を伴って構成される。

１つの実施態様においては、コンピュータ１００内でＤドライブとして機能するランダムアクセスメモリ１０３は、各ＲＡＭが２５６にビットの容量をもつ１６の不揮発性スタティックＲＡＭである。本発明で使用するのに適した不揮発性ＲＡＭは、部品番号ＭＢ８４２５６−１０ＬＬ−ＰＦとして日本の富士通により供給されている。

ＭＳ−ＤＯＳオペレーティングシステムの下で作動するコンピュータ２０（図１）のような従来のマイクロコンピュータにおいては、オペレーティングシステムは、ファイルＣ０ＮＦＩＣ０ＳＹＳ及びＣＯＭＭＡＮＤ、ＣＯＭと共に標準的にはＣドライブであるハードディスクドライブ上に収納されている。ファイルＣ０ＮＦＩＧ、ＳＹＳ及びＣＯＭＭＡＮＤ。

ＣＯＭは、当業者にとっては既知のものである（例えば、ＭＳ−ＤＯＳオペレーティングシステムの購入にともないＭｉｃｒｏｓｏｆｔ　Ｃｏｒｐ、から供給される、旧ｃｒｏｓｏｆｔ　ＭＳ−００Ｓユーザ用ガイド及びユーザ用リファランス、参照）。コンピュータシス１０４Ｄ−１、ディスクファイル割当てテーブル（ＦＡＴ）テム１００においては、従来形のシステムの場合のようなＣ０ＮＦＩＣ，ＳＹＳファイルはユーザによって供給され、オペレーティングシステムを構成するために用いられる。

しかし、コンピュータ１００においてオペレーティングシステムを収容するＣドライブはＲＯＭ１０２である。Ｃ０ＮＦＩＧ、ＳＹＳファイルは、ＲＯＭ１０２がＣ０ＮＦＩＣ。

ＳＹＳファイルのユーザによる変更の能力を提供しないことから、ＲＯＭ１０２上には含まれていない、従って、このファイルは、Ｄドライブすなわち不揮発性ランダムアクセスメモリ１０３上に維持されている。この実施態様においては、ＭＳ−ＤＯＳオペレーティングシステムは変更され、オペレーティングシステムがＣドライブ上にあるのに対しＣ０ＮＦＩＧ、ＳＹＳファイルはＤドライブ上にあってもよいようになッテイル、特定的ニハ、ＭＳ−ＤＯ３（７）１０．５ＹＳ７ｙイルは、Ｃ０ＮＦＩＧ、ＳＹＳファイルについてＣドライブに期待する代りにＩＯ，ＳＹＳファイルがコンピュータのプートストラップ時点で該ファイルについてＤドライブに期待するような形で変更される。オペレーティングシステムに対するこの変更と共に、コンビエータ１００は従来形のコンピュータの場合と同様の要領でブートされリセットされる。

１つの実施態様においては、従来形のディスクドライブと機能的には同等の要領で使用されうるように、メモリデバイス１０２−１０５に対して論理構造が適用される。特定的には、この実施態様において、図６に示されているような各不揮発性メモリデバイス１０４Ｄは、ディスクＢＯＯＴセクタ和を演ｉ１７たのである− １０４Ｄ−２、ディスクルートディレクトリ１０４　Ｄ−３及びディスクデータセクタ１０４Ｄ−４に対応する領域を有している。メモリデバイスの特定の構成は、エミュレートされｃ表１〕カードサイズ（バイト）旦Ｋ　１２ＢＫ　５１２Ｋ　ＩＭ（図６）又は実行可能ＲＯＭコード（図７Ａ）又はフォーマット化されたディスク及び実行可能ＲＯＭコード（図７Ｂ）のいずれかとして構成される。本発明の原理によるＲＯＭ実行可能ファイルのための１つの論理構造が下記の表２及び表３に与えられており、図７Ａに図示されている。この実施態様においては、特に直接実行可能なコードでの、あらゆる性質の２進画像ファイルがＲＯＭカード上に含まれている場合、このＲＯＭカードは（１）主見出し１０４Ｅ−１（図７Ａ）、見出＠はＲＯＭカード内の実行可能画像数、特定のカード及びＲＯＭカードを特徴づけするその他の情報を識別するのに用いられる。このファイル見出しは、ＲＯＭ内の実行可能な画像ファイル及び実行可能な画像ファイルをロードし実行するのに必要なその他の情報を識別する。

〔表２〕ＲＯＭカード署名　２　４ｃｈ、　５９ｈ６４にブロック内のカードの長さ　２　？署名Ｉ　Ｄ　８　’ＲＯＭＸＸＸＸ０’ファイルヘッダブロックの数　２　？予約すｔＬ７　イル１５　１５ＤＵＰ（０）ＲＯＭチェック総和　１　？全長　３２ｂｙｔｅｓ表２において、第１の欄は主見出し内に記憶されている情報をリストアツブしている。第２の欄は、各情報片に割当てられた長さを示し、第３の欄は定義づけされている特定の情報を与えている。「予約済み」の下の用語ｒ　１５ＤＵＰ　（０）　Ｊはゼロを１５回複写することを意味する。表２において、６４Ｋｂｙｔｅブロツク内のカードの長さ、ファイル見出しブロック数及びＲＯＭ検査合計が疑問符として列挙されていることに留意されたい。これらの項目は、カード上のメモリのサイズ及びＲＯＭ上の実行可能画像ファイル数に応じて変化する。

〔表３〕ファイルヘッダブロック（ＦＲＢ）１［ｉ上ε　テータバイト名前　８　例ｒ　ＰＯＱＥＴＲＯＭ　Ｊ名前拡張　３　例ｒ　ＥＸＥ　Ｊ −八ＩＮ　（主）入力点オフセット　４　例「ｘｘｘｘ：ｙｙｙｙ予約済み　１７　１７ＤＵＰ（０）全長　３２バイト表３において、ファイル見出しブロック（ＦＨＢ）名は、実行可能プログラムの名前である０名前拡張部分は、ファイルのタイプである。従って例えば、Ｌｏｔｕｓ１２３アプリケーションの実行可能画像は、ファイルがＬｏｔｕｓ１２３の実行可能画像であることを表明するため名前ｒＬＯＴＵｓ１２３」及び名前拡張部分子ＥＸＥ」を有することになる。

Ｌｏｔｕｓ１２３は、マサチューセッツ州のＬｏｔｕｓ　Ｄｅｖｅｌｏｐ＋＊ｅｎｔ　Ｃｏｒｐから入手可能なスプレッドシートユーザアプリケーシッンである。

表３内の主入力点オフセットは、関連するファイルブロック見出しの開始からＯＢｈのオフセットでのダブルワードである。主入力点オフセットは、自由カード空間の開始からすなわち主見出し及びＦＨＢの後の主コードの入力点のオフセットを指している。

ＲＯＭメモリカードが混合モードカード１０４Ｍ（図７Ｂ）である場合すなわちカードが実行可能画像ファイル１０４Ｍ−８と書式化ファイル１０４Ｍ−４の両方を含んでいる場合、いずれかの論理構造の開始点はセグメン）（６４Ｋ）の境界になくてはならない、１つの実施態様において、ディスク構造すなわち書式化されたファイル１０４Ｍ−４はＲＯＭカードの開始点からオフセット０にあり、実行可能な画像のファイル１０４Ｍ−８のための主見出し１０４Ｍ−６がＲＯＭディスク構造１０４Ｍ−１乃至１０４Ｍ−４に追従し、６４Ｋｂｙｔｅのセグメント境界１０４Ｍ−５上で開始する。

メモリ１０２−１０５　（図４）の利用により、代表的にはフロッピディスク及びハードディスクから成る先行技術の２次メモリに比べ出力、サイズ及び速度面の利点を提供するものの、上述の論理構造がメモリ上に課せられている場合でさえ、メモリ１０２−１０５はＩ１０マツピングされない、従ってメモリ１０２− １０５は、Ｉ１０マツピングされた２次メモリのために設計されているＭＳ−ＤＯ３といったオペレーティングシステムと共に直接使用することはできない。

しかしながら本発明の原理によれば、Ｉ１０エグゼクティブ１０９（図４１はオペレーティングシステムからのＩ１０マツピングされたコマンドを受理し、メモリに基づくマツピングへとＩ１０マツピングを変更し、メモリ１０２−１０５の１つを用いて適切なオペレーションを実行する。従って、Ｉ１０マツピングされた２次メモリを用いるオペレーティングシステムのための大きなアプリケーションプログラムベースを、コンピュータ１００と共に使用することができる。

実際、Ｉ１０エグゼクティブ１０９は、従来形のコンピュータにおいて代表的に見い出されるすべての通常のディスクと同等の機能を提供する。Ｉ１０マツピングされたコマンドのメモリマツピングされたコマンドへのほんやくに加えて、本発明のコンピュータは同様に、コンピュータ１００のための拡張されたメモリとしてもメモリ１０２−１０５を使用できるようにメモリマッピングエグゼクティブ１０８をも含んでいる。従って本発明の原理によれば、各々の２次メモリデバイスは２重の目的デバイスとして役立つ、従来形においては、この機能性を提供するために２つの相異なるデバイスが用いられていた。

本発明の原理によりディスクオペレーションのためのユーザコマンドを処理するための流れ図が図８に示されている。

例えばディスクオペレーションのためのユーザコマンドには、ディスクからの読みとりデータ及びディスクへの書込みデータが含まれる。図８においては、ディスクコマンド３００、分解コマンド３０１及びディスクサービス３０２がオペレーティングシステム３５０の中に含まれる。ディスクコマンド３００は、ディスクのフォーマット化、ディスクからのファイルの読みとり又はディスクへのファイルの書込みといったディスクオペレーションのためのユーザコマンドを受けとる。

ここでユーザはコンピュータ１００のユーザ（図４）であってもよいし、またはディスクオペレーションを実行するコンピュータ１００のメモリ１０１内で動作中のプログラムであってもよい。ディスクコマンド３００からのユーザコマンド３００（図８）は分解コマンド３０１へと移行させられる（渡される）。

分解コマンド３０１は、ユーザコマンドを、オペレーティングシステムにより支持されている基本のオペレーションセットに縮小する０例えば、１つのファイルが１つのディスクからもう１つのディスクまでコピーされている場合、分解はコマンドを第１のディスク上のファイルに対するオープン要求、第１のディスクからユーザメモリへのコピーコマンド、第１のファイルの閉鎖、第２のファイルの開放、主メモリから第２のディスクへの書込み及び続いての第２のファイルの閉鎖に分解する。このオペレージ四ンシーケンスはディスクサービス３０２に提供される。ディスクコマンド３００、分解コマンド３０１及びディスクサービス３０２のオペレーションは、オペレーティングシステム３５０により行なわれ、当業者には知られている。

ディスクサービス３０２は代表的には、個々のコマンドを受けとりＩ１０エグゼクティブ１０９に送られる割込みコマンドを提供するようなデバイスドライバである。Ｉ１０エグゼクティブ１０９はディスクサービス割込みを受理し、７％　 −ドウエア３０３から要求された情報を検索するか又は要求された情報をハードウェア３０３にコピーするのに充分なものであるデータへと割込み内のＩ１０マツピングされた情報を変換する０図８において、ハードウェア３０３は主メモ１月０１及びメモリベースの周辺記憶ユニット３０３−１を含む。

ディスクサービス３０２すなわちディスクサービス割込み及びＩ１０エグゼクティブ１０９についてここでさらに詳しく述べる。

図９は、周辺記憶ユニット３０３−１としてクレジットカードメモリ１０４　（図３）又はクレジットカードメモリ１０５のいずれかを用いてＩ１０エグゼクティブ１０９が実行するディスクオペレーションの一例を示している。この例において、クレジットカードメモリ１０４上のファイルのための読取りコマンドは、ディスクコマンド３００内で発せられたものである（図８）。オペレーティングシステムは、そのファイルが単一セクタ１０４−３（図９）内にあること及びそのファイルがユーザメモリ領域１２５内のアドレスｘｘｘｘＸに置かれるべきものであることを決定する。分解コマンド３０１及びディスクサービス３０２は、ディスクセクタを読み取るためのヘッド、トラック、セクタ及びデータバッファを生成しくすなわちＩ１０マツピング）、Ｉ１０エグゼクティブ１０９に対して割込みの形でこの情報を提示する。これらのオペレーションは、従来形のコンピュータにおいて実行されるものと同等である。

Ｉ１０エグゼクティブ１０９は、Ｉ１０マツピングされた要求を、ハードウェアへ伝達される記憶位置へ変換し、周辺デバイスメモリの適当なセグメント内のデータは周辺デバイスのメモリからＩ１０エグゼクティブ１０９により主メモリ１０１へとマツピングされる。他の１つの実施態様においては、Ｉ１０エグゼクティブ１０９によって生成された記憶位置はメモリマツピング装置１１０へ渡され、このマツピング装置の方は周辺デバイスのメモリから主メモリ１０１へのマツピングを実行する。マツピングの完了後、メモリマツピング装置１１０は制御をＩ１０エグゼクティブ１０９へと戻す。

ディスク制御装置を通してオペレーティングシステムに連結されていた従来形の不揮発性ＲＡＭディスクとは対照的に、Ｉ１０エグゼクティブ１０９は、１つの実施態様において、コンピュータ１００の主メモリ１０１に記憶されているＲＯＭ　ＢｉＯ２の一部（図５）である。

図９においては、フロンピディスクのためのヘッド、トラック及びセクタ情報は、Ｉ１０エグゼクティブ１０９によりほんやくされ、望まれるセクタ１０４−３は、メモリカード１０４内のアドレス２００００ｈで始まる６４にｂｙｔｅのセグメン）１０４−３ＥＧ内にあるものとして識別されている。

さらに、ディスクサービス３０２（図８１により要求された５１２バイトのセクタを特定的に識別するためのアドレス２ｏｏｏｏｈからのオフセット１０４−ＯＦが計算された。

アドレス２００００ｈで始まる６　４　Ｋｂｙｔ、のセグメント（図９）はＩ１０エグゼクティブ１０９により、主メモリ１０１のシステムメモリ１２６内のアドレスｃｏｏｏｈで始まる６　４　Ｋｂｙｔｅのセグメントにマツピングされる。メモリカード１０４から主メモリ１０１のシステム領域１２６へのマツピングの後、Ｉ１０エグゼクティブ１０９はシステム領域１２６からのセクタ１０４− ３をユーザ領域１２５内の適当な位置内にコピーする。以下でさらに詳しく説明するように、メモリカード１０４及びシステムｔｓｌｌ域１２６の保全性を維持するために実行される付加的なオペレーションがいくつかあるが、基本的なオペレーションは、図９に示されているとおりである。

図１０は、メモリに基づく周辺記憶ユニッ）　１０２−１０５（図４）内のメモリを用いた本発明の原理によるメモリマツピングのプロセスを示している０代表的にはオペレーティングシステム３５０内のデバイスドライバであるＥＭＳメモリハンドラ３１０（図１０）は、ＣＰＵ１０７内で実行中のユーザアプリケーションから、４つのメモリユニット１０２−１０５　（図４）のうちの１つすなわちメモリにもとづく周辺記憶ユニット３０３−１　（図１０）の上のいくつかのメモリセグメント内の情報に対する要求を受理する。

コノ要求は、ＬＩＭ　ＥＭＳ４．０仕様に従い、メモリサービス３１１により、拡張メモリ割込みへ還元される。この割込みは、より完全に以下に説明されるように、メモリマツピング装置１１０を用いてメモリマッピングエグゼクティブ１０８により処理される。

メモリマッピングエグゼクティブ１０８は、ユニット３０３−１内の適当なメモリラージ５ンをシステムメモリ領域１２６にマツピングする０周辺記憶ユニットからのメモリマツピングは図１１に図形的に示されている。周辺記憶ユニットのアドレスｘｏｏｏｏｈからアドレスＸ０ＯＯＯｈ＋６４Ｋまで延びるメモリセグメント内のデータは、アドレスＤＯＯＯＯｈで開始スるシステム領域１２６のセグメントにマツピングされる。このマツピングプロセスは入力コマンドとして従来形のＥＭＳ　ＬＩＭ４．０仕様を受容するものの、拡張されたメモリは従来形におけるように拡張ボード上のメモリ諸表平４−５０６４２５　（１４）ではなく、むしろコンピュータのディスクドライブの場所の１つの中にあるメモリであることから、このマツピングプロセスは独自のものである。従来形のシステムは、拡張スロットのうちの１つの中のメモリをアドレスした。従って周辺記憶デバイスから主メモリへ情報をマツピングすることはこのようなデバイスのための新しい能力を達成する。

１つの実施Ｕ様において、図８のディスクサービス３０２はＭＳ−ＤＯ３割込み１３ｈ：ディスクサービスである。割込み１３ｈ：ディスクサービスは、ディスク獲得、ディスクセクタ読み取り、ディスクセクタ書き込み、ディスクセクタ確認、ディスクトラック書式化及び現ドライブ獲得のパラメータのためのコマンドを提供する。割込み１３ｈは、多くのその他のコマンドを有するが、これらのコマンドは、本発明のこの実施態様においては支援されていない。

表４は、Ｉ１０エグゼクティブ１０９により支援されている割込み１３ｈ：ディスクサービスの定義づけを行っている。

この開示を考慮すれば、当業者であればＩ１０エグゼクティブ１０９に対して付加的な割込み１３ｈ：ディスクサービスのための支援を付加することができる０表４中の呼び出しは、本発明のＩ１０エグゼクティブ１０９に提供される情報であり、復帰には、Ｉ１０エグゼクティブ１０９によりオペレーティングシステムに戻される情報が含まれている。

Ｃ表４〕 ”　１３ｈニー”　スフサービス機能００Ｈ：ディスクシステムのリセット呼出し：　復帰：ＡＨ−００ｈ　ＣＦ＝ＯｘラーなしＡＬ＝ドライブ番号　１エラー０Ｏ−７Ｆｈフロツピデイスク　ＡＨ−エラーコード８Ｏ−ＦＦｈ固定ディスク　（割込み１３ｈ機能ｏｔｈを参照）機能０１ｈ：　ディスク状態獲得呼出し：　復帰：ＡＨ−０１ｈ　ＡＨ−ディスク状Ｊｕｌ。

００ｈ　エラー無し０１ｈ　無効なコマンド０２ｈ　アドレスマーク発見せず０３ｈ　書込み保護ディスク上への書込みの試行（Ｆ）０４ｈ　セクター発見せず０５ｈ　リセット障害０６ｈ　フロッピディスク取ζ 出しくＦ）０７ｈ　パラメータテーブル不良（Ｈ）０８ｈ　ＤＭＡオーバーフロー（Ｆ）０９ｈ　ＤＭＡが横断する６４ＫＢの境界ＯＡｈ　セクタフラグ不良（Ｈ）１０ｈ　データエラー１１ｈ　ＥＣＣデータエラー（Ｈ）２０ｈ　制御装置障害４０ｈ　シーク障害ＡＡｈ　ドライブ準備未完了（Ｈ）ＢＢｈ　エラー不定（Ｈ）ｃｃｈ　書込み故障（Ｈ）ＥＯｈ　ａ’態エラー（Ｈ）注：Ｈ＝固定ディスクのみ、Ｆ−フロッピディスクのみ機能０２ｈ：ディスクセクタ読み取り機能０３ｈ：ディスクセクタ書き込み機能０４ｈ：ディスクセクタ確認機能０５ｈ：ディスクトラックフォーマノト化呼出し：ＡＨ＝０２　ｈ　ディスクセクタ読み取り＝０３ｈ　ディスクセクタ書込み＝０４ｈ　ディスクセクタ確認＝０５ｈ　ディスクトラックフォーマット化ＡＬ−セクターの数ＣＨモジリンダ数ＣＬ＝セクタ数（ＡＨ＝０５Ｈのときは不使用）ＤＨ−ヘッド数ＤＬ＝ドライブ数ＥＳ　：　ＢＸ−バッファアドレス（ＡＨ−０４Ｈのときは不使用）復帰：ＣＦ−０エラー無し１　エラーＡＨ”＝工７−コ−）”　（割込み１３ｈ機能０１ｈを参照）ＡＨが呼び出し中の０５であった場合：　ＥＳ　：　ＢＸ−４バイトのアドレスフィールド入力、セクタあたり１：バイト０　シリンダ数バイトｌ　ヘッド数バイト２　セクタ数バイト３　セクタサイズコード：００ｈ　１セクタにつき１２８バイト０１ｈ　１セクタにつき２５６バイト０２ｈ　１セクタにつき５１２バイト（標準）０３ｈ　１セクタにつき１０２４バイト本書で使用されているレジスタ塩、例えばＡＸ（場合により、ＡＨ及びＡＬと呼ばれる２つのレジスタとして用いられる）、ＢＸ（場合により、ＢＨ及びＢＬと呼ばれる２つのレジスタとして用いられる）、ＣＸ（場合により、ＣＨ及びＣＬと呼ばれる２つのレジスタとして用いられる）、ＤＸ（場合により、ＤＨ及びＤＬと呼ばれる２つのレジスタとして用いられる）、ＳＰ、ＢＰ、ＳＩ、ＤＩ、Ｃ３，ＤＳ、ＳＳ及びＥＳは、Ｉｎｔｅｌ　Ｃｏｒｐｏｒａｔｉｏｎ　ｏｆ　５ａｎｔａ　Ｃ１ａｒａ、　Ｃ＾の１ＡＰＸ８６．８Ｂ及び１ＡＰＸ１８６．１８８，２８６，３８６及び４８６グループのマイクロプロセッサシステムと結びつけられたものであり、割込みは、ＩＢＭ　ＰＣＲＯＭ　Ｂ１０５定義と結びつけられたものである。しかしながら、これらの例は本発明の原理を例示するものにすぎず、記述された特定の実施態様に本発明の範囲を制限する目的をもつものではない、この開示を考慮に入れて、当業者は、その他のマイクロプロセッサ及びその他のオペレーティングシステムと共に本発明の情報管理エグゼクティブを使用することができる。

本発明のＩ１０エグゼクティブ１０９により支援される割込み１３ｈコマンドには、システムリセット、システム状態獲得、セクタ読み取り、セクタ書込み、セクタ確認及びトラック書式化が含まれる。ＡＨレジスタ内に割込み１３ｈ：ディスクサービス内で与えられたデータはＡＨレジスタ内でＩ１０エグゼクティブ１０９により要求されるデータに対応する。この−敗は必要ではないものの、Ｉ１０エグゼクティブ１０９を呼出しする前の割込み１３ｈレジスタのシャフリングを無くする。

ディスクとしてオペレーティングシステムに応答するためには、■／○エグゼクティブ１０９は、エミュレートされつつある単数又は複数のディスクの成る特徴についての情報を有さねばならぬ。該特徴はディスクベーステーブル内に含まれている。このディスクベーステーブルの１つの実施態様は表５に示されている。

〔表５〕一゛　スクベースーープルｊＬＪＬ　数ステップ微分時間及びヘッドアンロード時間　０ＣＦｈヘツドロ一ド時間　２モーターターンオフに対する待機時間　２５ｈ１セクタコード当りのバイト：２ ±５１２　２最後のセクタの番号　８セクタ間のギャップ長　２Ａｈデータ転送長　０ＦＦｈトラツクフオーマツト化のためのセクタ間のギャップ　５０ｈフオーマツトデータの値　０Ｆ６ｈヘツドセツトルの時間　１９ｈモータのスタートアップの時間　４デイスクベーステーブルにおいて、本発明により、関心のある情報は、セクタコード毎のバイト数、最後のセクタの番号及びフォーマットデータの値である。しかし、Ｉ　ＢＭＸＴコンピュータアーキテクチャとの互換性を確実なものにするため、その他の情報も包含される。

Ｉ１０エグゼクティブ１０９の読取り及び書込みオペレーションは、これらの機能が大部分のディスクサービスを遂行するから、最も重要な機能である。それにもかかわらず、Ｉ１０エグゼクティブ１０９により遂行される機能の各個が論ぜられる。

本発明のＩ１０エグゼクティブ１０９がサービス提供する第１の割込み１３ｈ機能は、システムリセットであり、ここでＡＨレジスタが００ｈにセットされ、割込み１３ｈが呼出される。この機能は、代表的には、システム１００（図４）が再度ブートされたとき、Ｉ１０エグゼクティブ１０９へ伝達される。ディスクドライブといったＩ１０マツピングされた周辺大容量記憶ユニットにおいて、リセットは、代表的には、ヘッドをディスクのトラックゼロ位置に移動させてシステムがいつでもさらなるオペレーティングシステムコマンドに応答できる状態になるようにする。しかし、本発明の周辺記憶デバイス１０２−１０５　（図４）はメモリユニットであるため、これらのデバイスは、オペレーティングシステムがリセットコマンドを送るとき実際にいかなるオペレーションも必要とされないよう、オペレーティングシステムからのさらなるコマンドに対しいつでも直ちに応答できる状態にある。

従って、Ｉ１０エグゼクティブ１０９は、リセットコマンドに応答してディスク状態ビットを下部メモリにセットし、制御をオペレーティングシステムに戻す。

下部メモリ内の場所及びディスク状態ビットの値は、当業者にとって既知のものである。（例えばＰ、Ｎｏｒｔｏｎ及びＲ，Ｗｉ　Ｉ　ｔｏｎ著、「夏ＢＭＰＣ＆ＰＳ／２に関するＰｅｔｅｒ　Ｎｏｒｔｏｎ　Ｐｒｏｇｒａｍｓ＋ｅｒ’　ｓの新しい指針」Ｍｉｃｒｏｓｏｆｔ　Ｐｒｅｓｓ、（１９８８年）。）。

諸表千４−５０６４２５　（１ｅ）同様に、オペレーティングシステムが割込み１３ｈでＡＨレジスタを０．１ｈにセットすることによりディスクシステム状態を要求すると、Ｉ１０エグゼクティブ１０９は、下部メモリから、以前に他の１つの機能がセットしたディスク状態ビットを検索し、その状態ビットをＡＨレジスタ内に置（。

次いで、制御はオペレーティングシステムに復帰する。

割込み１３ｈが、前述のようにセクタを読み取るための０２ｈ又はセクタを書込むための０３ｈのいずれかにＡＨレジスタをセットさせた場合、Ｉ１０エグゼクティブ１０９は、割込み１３ｈ内に提供された幾何学的情報をメモリマツピングされたアドレスへと変換し、次に要求されたオペレーションを実行する。読取り要求又は書込み要求のいずれかに応えてＩ１０エグゼクティブ１０９によって実行される段階が図１２にブロックダイヤグラムとして示されている。全体的な段階は、両方の要求について同じであるが、１つの段階内で実行されるオペレーションは、要求に応じて相違する可能性がある。

割込み１３ｈのために、オペレーティングシステムはＡＩ（レジスタ及びその他のレジスタを、表４に与えられる値にセットする。Ｉ１０エグゼクティブ１０９の割込み受理１０９−１はこれらのレジスタを受けとり、この例では読取り又は書込みのいずれかである実行すべき機能を決定する０次に、処理は、ＣＰＵレジスタ構成をセーブする構成をセーブ１０９−２へと移る。その後、セグメント選択１０９−３は、以下にさらに詳しく説明されているように、読取り／書込みオペレーションで使用するための主メモリ１０１のシステム領域１２６内のメモリ領域を決定し、次に、周辺記憶デバイスから主メモリ１０１のシステム領域１２６内の特定のセグメントへと割込み１３ｈにて識別されたセクタを含む６４　Ｋｂｙｔｅのセグメントをマツピングする。

それに続いて、ディスク分析１０９−４は、セグメント選択１０９−３でエラーが発見されたか否か、例えば特定のデバイスが発見されなかったかを確認するためチェックする。

セグメント選択１０９−３によりエラーが検出されなかった場合、ディスク分析１０９−４は適切なエラーコードをセットし、処理は、以下に詳述する復元１０９−８へと移る。セグメント選択１０９−３でいかなるエラーも発見されなかった場合、ディスク分析１０９−４は、有効なリクエスト（要求）か１０９−５に対してディスクベーステーブルのアドレス（表５）を提供する。

有効なリクエストか１０９−５は、ディスクベーステーブル内の情報（表５参照）を割込み１３ｈで渡された情報と比較して、読取り／書込み要求が有効か否かを決定する。以下に説明するように有効なリクエストか１０９−５で実行される特定のオペレージランは、割込み１３ｈが読みとり又は書込みを規定したか否かによって異なる。読み取り／書込み要求が有効である場合、処理は、セクタ位置決め１０９−６へと移る。逆に、読取り／書込み要求が無効である場合、処理は、以下に説明する復元１０９−８へと移る。

セクタ位置決め１０９−６は、以下に説明するような下部セグメント境界からのセクタのオフセット及び読み取り／書込みされるべきデータの合計量を計算する。従って、以下にさらに詳述するように、データ転送１０９−７は割込み１３ｈで規定されたデータを読み取りについてはシステム領域１２６からユーザ領域１２５へ、又書込みについてはユーザ領域１２５からシステム領域１２６ヘコピーする。

データ転送１０９−７が処理を完了した後、復元１０９−８はシステム領域１２６から適切な周辺記憶ユニットへと６４　Ｋｂｙｔｅのセグメントをマツピングし、下部メモリ内のディスク状態ビットをセットし、構成をセーブ１０９−２内でセーブされたＣＰＵ構成を復元する。上述のように、エラーが検出された時点で、エラーフラグがセットされ、処理は、直ちに復元１０９−８へと移る。この場合、エラーフラグは復元１０９−８のその他のオペレーションに加えてエラーコードに変換される。復帰１０９−９は、Ｉ１０エグゼクティブ１０９により実行されたオペレーションを記述するのに必要とされる割込み１３ｈへレジスタ値を戻す。

セグメント選択１０９−３でのオペレーションは、図１３にさらに詳細に示されている。セグメント選択１０９−３は、読取り機能及び書込み機能において使用されるのみならず、以下に説明する書式機能及びセクタ確認機能においても使用される。セグメント選択１０９−３においては、構成をセーブ１０９−３０によりＡＸ及びＤＸレジスタがスタック上に押された後、次のオペレーションはドライブ位置決め１０９−３１である。ドライブ位置決め１０９−３１は、内部ドライブＣすなわちＲＯＭ１０２（図４）が要求されたか或いは又内部ドライブＤが要求されたかを確認し、いずれかのドライブが要求された場合、処理はセグメント選択１０９−３４に移る。逆に、ドライブ位置決め１０９−３１が、外部Ａ又はＢドライブが読みとり又はその他の要求において規定されたことを確認した場合、処理は、デバイスは存在するか１０９−３２へと移る。

デバイスは存在するか１０９−３２は、メモリカードがドライブ内に挿入されているか否かを決定するため特定の外部ドライブの位置決めをチェックする。一実施態様においては、メモリカードピンの１つはライン上の電圧レベルの変化をひき起こし、この変化が今度はＩ１０ポート内のビットの変化という結果をもたらす、デバイスは存在するか１０９−３２は、ドライブ内にデバイスがロードされているか否かを確認するためこのビットをチェックする。特定のドライブにメモリカードが含まれている場合、処理はセグメント選択１０９−３４へと移り、そうでなければエラー復帰１０９−３３にりエラーフラグがセットされ、処理はセグメント選択１０９−３を呼び出した機能まで戻る。

セグメント選択１０９−３４は、アドレスｃｏｏｏｏで開始するシステムメモリの６４　Ｋｂｙｔｅのセグメント又はアドレスＤＯＯＯＯで始まるシステムメモリ１２６の６４Ｋｂｙｔｅセグメント（図４）のいずれかを初期設定する。処理は、セグメント選択１０９−３４から、オペレーティングシステムからの割込み呼出し内で規定されていたセクタを含む特定のメモリデバイス内６４Ｋｂｙｔｅセグメントを識別するセグメント計算１０９−３５へと移る０図６及び図７Ｂに示されているように、本発明のメモリカードは、割込み１３ｈ内に与えられているヘッド数、トラック数及びセクタ数が選択されたメモリカード上に適切な６４　Ｋｂｙｔｅのメモリセグメントを位置決めするのに充分なものであるように書式化されているということに留意されたい、従って、選択されたメモリデバイス上の論理セグメント数は、ヘッド、トラック及びセクタ数を用いて計算される。

例えば、片面あたり４０トラツク、１トラツクあたり８セクタを有する両面フロッピディスクをエミユレートするメモリを考えてみよう、メモリはディスクの第１面上のデータがメモリ内の連結する位置内に含まれその後にディスクの第２面のデータが続くように構成されていると仮定しよう、セグメント選択１０９−３に対する要求がヘッド２つまりディスクの第２面、トラック６、セクタ４を規定した場合、メモリアドレスはまず最初に、１トラツクにつき８セクタで４０トラツクつまり３２０セクタであるディスクの面１によって用いられるメモリ空間だけオフセットされなくてはならない。

第２に、第２面上の最初の５本のトラックに相応するメモリ内の距離は５トラツク×８セクタつまり４０セクタである。

ディスクの第１面上のセクタとディスクの第２面上の最初の５本のトラック内のセクタの合計に、トラック６内゛のセクタ数つまり４を加えると論理セクタ数つまり３２４である。

論理セグメント数つまり論理セクタ数３２４を含む６４Ｋｂｙｔｅのセクタをめるには、論理セクタ数に１セクタあたりのバイト数つまり標準的には５１２バイトを乗じ、論理セグメントあたりのバイト数つまり６４　Ｋｂｙｔｅｓで除してセグメントロケータを生成する。セグメントロケータのモジューロは、オペレーティングシステムから割込みにより要求されたセクタを含む論理セグメント数である。この実施態様における論理セグメント数のための一般式は、等式１に示される。

セグメント計算１０９−３５が論理セグメント数を決定した後、論理セグメントをマツプ１０９−３６が、表示されたメモリカードからセグメント選択１０９− ３４により識別されたシステム領域１２６内のセグメント／（、識別された６４にｂｙｔｅのセグメントをコピーする。これに続いて、構成を復元１０９−３７は、スタックからＡＸ及びＤＸレジスタの値をポツプアップし、復帰１０９−３８が処理を、セグメント選択１０９−３を呼出したＩ１０エグゼクティブ機能まで戻す。

図１２は本発明のＩ１０エグゼクティブ１０９による読取り又は書込みオペレーションのための一般的段階を示してしする。しかしながら、以下に詳述するように、これらの段階のいくつかは、−ｉ的段階内で異なるオペレーションを有している０表４に示されているように読取りオペレーションにおいて、オペレーティングシステムからの割込みは、読みとるべきセクタの数、トラック数、トラック上の開始セクタ、ヘッド数、ドライブ数及びメモリバッファのアドレスを提供する。

読取リオペレーションにおいては、割込み受理１０９−１、構成をセーブ１０９ −２、セグメント選択１０９−３及びディスク分析１０９−４が上述のように機能する。有効な＋７クエストか１０９−５は、要求されたセクタがディスク上に含まれているか例えば１トラツクにつき８つのセクタし力１もたないディスクについてセクタ１０が要求された力１を確認するため、ディスクベーステーブル（表５）を使用する。セクタ要求が有効である場合、処理は、セクタ位置決め１０９−６へと移る。逆にセクタ要求が有効でない場合、処理番よ、上述のように復元１０９−８へと移る。

セクタ位置検出１０９−６は、現在主メモリ１０１のシステム領域１２６内にある６　４　Ｋｂｙｔｅのセグメント内にセクタ１０４−３のオフセット１０４− ＯＦ（図９）を生成するためセグメントロケータから論理セグメント数を減じる（等式１）。このとき、割込み１３ｈにより与えられたデータカ）ら、読みとるべきセクタ数が得られ、システム領域１２６カ）らユーザ領域１２５まで転送されな（てはならなし）合計ノ〈イト数すなわち読み取られるべきセクタ数Ｘ５１２ノｆイト、力く８十算される。従って、オフセ・ノド及びコピーすべき合計ノくイト数がわかり、処理は、データ転送１０９−７（図１２）へと移る。データ転送１０９−７は、システム領域１２６（図９）からの要求されたデータを、割込みコマンド内で与えられたバッファ内のアドレスによって規定されたユーザ領域１２５内にコピーする。セクター数が６４にバイトよりも大きい場合、オペレーティングシステムは一定数の逐次Ｉ１０コマンドを発する。

書込みオペレーションのため割込み１３ｈによって本発明のＩ１０エグゼクティブ１０９に渡された情報は、ＡＨレジスタが３にセットされている点を除いて読みとりオペレーションのために渡された情報とほぼ同一である。（表４参照）。

従って、割込み受理１０９−１　（図１２）、構成をセーブ１０９−２、セグメント選択１０９−３、及びディスク分析１０９−４も前述のとおり機能する。ただし、有効なリクエストか１０９−５は、読取りオペレーションについて上で説明したものに加えいくつかの他オペレーションも実行する。

有効なリクエストか１０９−５はまず第１に、割込み１３ｈ内で規定されたセクタ数を書き込むのに充分な空間が規定されたメモリデバイスの中にあるか否かを決定すべくチェックする。メモリデバイス内の利用可能なセクタは要求されたセクタと比較され、充分な空間が利用可能か否かｆ！認される。

１セクタあたりのバイト数は、次に続く処理のためディスクベーステーブルから得られる。これに続いて有効なリクエストか１０９−５が規定されたメモリデバイスをチェックし、そのデバイスが書込み保護されているか否かを確認する。

１つの実施態様においては、メモリデバイスが書込み保護されているか否かを確かめるため読みとり、書込み、読みと諸表平４−５０６４２５　（１８）す、比較のシーケンスが用いられる。規定されたメモリアドレスから第１のバイトが読みとられ、新しいバイトがメモリから読みとられたバイトと異なるように、バイトを増分する。

新しいバイトは規定されたメモリアドレスに書込まれ、規定されたメモリアドレスにおいて２回目の読みとりが行なわれる。２回目の読み取りから得られたバイトは、メモリに書込まれた増分されたバイトと比較される。これらのバイトが同じである場合、メモリは書込み保護されていないがこれらのバイトが異なる場合メモリは書込み保護されている。他の１つの実施態様においては、メモリカードは、このカードが書込み保護されている場合第１の状態すなわち電圧レベルを有し、カードが書込み保護されていない場合第１の状態とは異なる第２の状態を有するような圧力ピンを有することができた。このカードについては、有効なリクエストか１０９−５はメモリカードのための規定された出力の状態をチェックすることになる。規定されたメモリデバイスが書込み保護されている場合、処理は、復元１０９−８へと移る。

規定されたメモリデバイスが書込み保護されていない場合、処理は、セクタ位置決め１０９−６へと進む、セクタあたりのバイト数及びセクタ数は、転送すべきバイトの合計数を計算するためセクタ位置決め１０９−６において用いられる。

システム領域内の６４　Ｋｂｙｔｅセグメント内のセクタのオフセットは、上述のように計算される０割込み１３ｈは主メモリ内のデータのアドレスを提供しているため、主メモリからシステム領域メモリ内に移動させるべきバイト数及びシステム領域１２６内のセクタのオフセットはわかっている。処理は、主メモリ１０１のユーザ領域１２５からシステム領域１２６内へデータをコピーするデータ転送１０９−７へと移る。残りのオペレーションは、図１２に関して前述したものと同等である。

１つの実施態様においては、要求の確認すなわち割込み１３ｈ機能４に応えてＩ１０エグゼクティブ１０９は単に、成功を表示すべく適当なレジスタをセットし、制御をオペレーティングシステムに戻す。

本発明のＩ１０エグゼクティブ１０９により支持される最後の操作は、メモリカードのフォーマット化（書式化）である、１つの実施１１様においては、上述のようにプートストラップセクタ、ＦＡＴ及びルートディレクトリを構築することにより、コンピュータプログラムがメモリデバイスをフォーマット化する。特定的には、標準プートセクタのために必要とされるデータはプログラムからプートセクションの場所１０４Ｄ−１（図６）内へとロードされる。同様にしてプログラムはＦＡＴ１０４Ｄ−２及びディレクトリ１０４Ｄ−３内の場所をＭＳ−ＤＯＳオペレーティングシステムにより規定された値に初期設定する。初期設定されたデータ及びデータのフォーマットは、当業者に知られている。

次いで、フォーマットプログラムは、フォーマット機能を呼出す割込み１３ｈを開始させる。■１０エグゼクティブｌＯ９内のフォーマット機能は上述のとおり、割込み受理１０９−１（図１２）、構成をセーブ１０９−２、セグメント選択１０９−３及びディスク分析１０９−４を実行する。有効なディスク１０９−５において、フォーマット機能はヘッド数、トラックあたりのバイト数及び要求されるフォーマットのための充分な空間があるか否かを点検する。ディスクベーステーブルは、フォーマットデータ値であるトラックあたりのバイト数を得るために用いられ、次に、デバイスが書込み保護されているか否かを決定するため、上述の読取り、書込み、読取り、比較シーケンスを用いて規定されたメモリデバイスが点検される。

このデバイスが書込み保護されている場合下部メモリ内のディスク状態ビットはセットされ、処理は呼出しプログラムに復帰する。デバイスが書込み保護されていない場合、ディスクベーステーブルからのフォーマットデータ値は、規定のセクタ内に書き込まれ、次に処理は、復元１０９−８へと移行しく図１２）、これが次に制御をフォーマットプログラムへと戻す。

図１３に示されている実施態様においては、Ｉ１０エグゼクティブ１０９のセグメント選択１０９−３は、主メモリー１０１のシステム領域１２６とメモリカードの間での必要なヘーシスワッピング操作を遂行した。しかし、Ｉ１０エグゼクティブ１０９と結合されたハードウェアが変化すると、割込み１３ｈに応答するＩ１０エグゼクティブ１０９のページスワツピング機能は変化されねばならぬ、従って、他の１つの実施態様においては、ページスワツピングはＩ１０エグゼクティブ１０７によって遂行されず、むしろメモリマッピング装置１１０内の割込み６６ｈがセグメント選択１０９−３においてＩ１０エグゼクティブ１０９により呼び出される。

割込み５６ｈはメモリスワツピングを遂行し、次いで、制御をＩ１０エグゼクティブ１０９に復帰させる。このアプローチは、ハードウェアが変わった場合Ｉ１０エグゼクティブ１０９に必要とされる変化は、メモリマツピング装置１１０の割込み６６ｈで必要な変化がなされているから、最小化される。

割込み６６ｈを呼び出すには、セグメント選択１０９−３においてＩ１０エグゼクティブ１０９は表６に示されているようにレジスタを初期設定し、割込み６６ｈを発する。

〔表６〕サービス　ＯＯｈ　ベージスワ・ンピング制御通過するパラメータ：ＡＨ機能番号（０２ｈ）ＡＬ　サービス番号（ＯＯｈ）ＣＸ　ページ番号（１６ｋｂページ）ＰＬ　デバイス〇−外部メモリカード１　（ドライブ゛Ａ）１−外部メモリカード２（ドライブＢ）２−内部ＲＯＭ　（ドライブＣ）３−内部ＲＡＭ／ＲＯＭ　（ドライブＤ）−１−ページセグメントをスワ・ノピング解除ＤＨＣ００ＯＯｈで開始される１６ｋｂブロツクにおしするページセグメントアドレスをスワ・ノビング０Ｏ−ＣＯＯＯ０８−ＥＯＯＯｏｌ−Ｃ４０００９−Ｅ４０００２−Ｃ８０００Ａ−Ｅ８０００３−ＣＣＯＯ０Ｂ−ＥＣＯＯ０４−００００ＱＣ−ＦＯＯＯ０５−Ｄ４００　０Ｄ−Ｆ４０００６−Ｄ８００　０Ｅ−Ｆｅ５Ｏ１２−ＤＣＯＯ０Ｆ−ＦＣＯＯ復帰するパラメータニー５　無効デバイス −６ページが境界外 −７違法のスワツピングセグメント −８１６にブロックが支持されない −９外部メモリカードが存在しない１つの実施態様においては、割込み６６ｈは、各々一定数のサービスを含む一定数の機能を含んでいる。従って、割込み６６ｈは機能２で規定され、これはこの実施態様においては、サービスゼロとしてページスワツピング制御を支援するハードウェア制御機能である。ハードウェア制御機能２には同様にその他のサービス例えば、サービス１として、音調の発生、サービス２として、現在のビデオ制御装置の獲得、サービス３として、現在のビデオ制御装置のセット、及びサービス４として、ページスワツピング状態、をも含んでいる。

しかし、ここに記述される実施ｎ様については、サービスＯ、ページスワツピング制御が最も重要であり、サービス４、ページスワツピング状態は状態情報が必要な場合これを提供するために利用可能である。その他のサービスは周辺デバイスの情報管理には無関係であり、従ってこれ以上説明しない。

割込み６６ｈの１つの実施態様の完全な説明については、本書に参考として引用される、同時係属の、共通的に譲渡され、共通的に出願された「ポータプル低電力コンピュータ」という題の、Ｊｏｈｎ　Ｐ、Ｆａｉｒｂａｎｋｓの米国特許出願明細書第０７７３７５゜７２１号を参照されたい。

メモリマツピング装置１１０が呼出し機能、例えばセグメント選択１０９−３により呼び出された場合、割込み６６ｈはまずＣＰＵレジスタ構成をセーブし、次いで、要求される機能を決定するために点検する。次に、制御は要求された機能へ伝達され、この機能は規定されたサービスを確認する。

従ってこの実施態様においては、割込み６６ｈは機能２に制御を移行させ、機能２は、割込みコマンド内で規定されたサービスを決定するためにチェックサービス要求を遂行する。

サービス要求チェックが、サービスＯすなわちページスワツピング制御が要求されていることを決定すると、処理は、図１４の流れ図に示されるように進行する。

ページ数チェック１１０−１は、まず、要求されているメモリスワツピングが６４Ｋｂｙｔｅセグメントのスワツピングか或いは又その他の何らかのサイズセグメントのスワツピングであるかを見極めるため試験を行なう。６４　Ｋｂｙｔｅが特定されると、処理は最大サイズチェック１１０−２へ転送され、そうでないときは、処理はエラー復帰１１０−３へ転送される。エラー復帰１１０−３はエラーコードをセットし、セーブされた構成を復元し、制御を、割込み６６ｈを送った機能へ復帰させる。

最大サイズチェック１１０−２は、要求された６５Ｋｂｙｔｅのセグメントがメモリカードの最大サイズ内にあるか否かを決定する０例えば、最大サイズメモリカードが１６メガバイトのカードでありセグメント要求が４００ｈに対するものであると、４００ｈは１６メガバイトよりも大きい２５７番目の６４Ｋｂｙｔｅセグメントに相当する。従って、この例においては、最大サイズチェック１１０ −２は処理を終止させ、制御をエラー復帰１１０−３へ転送させる可能性がある。最大サイズチェック１１０−２は、以下に詳述されるようにＬＩＭＥＭＳ４．０仕様を維持するための割込み６６ｈに包含される。

要求されたセグメントが最大メモリカードサイズの物理的境界内にあると、チェックデバイス１１０−４は、ページスワップのために必要とされるデバイスが有効なデバイスであるかすなわちメモリスワツピングが許されている割込み６６ｈ内に規定されたデバイスであるか否かを確認する。チェックデバイス１１０−４によりエラーが検出されなかった場合、処理は、メモリセグメントチェック１１０−５へ転送される。

以上に述べたように、６４Ｋｂｙｔｅのセグメントが周辺記憶デバイスと主メモリの間でスワツピングされる。さらにこの実施態様においては、６４　Ｋｂｙｔｅのセグメントは６４　Ｋｂｙｔｅのセグメント境界で開始せねばならぬ。従って、メモリセグメントチェック１１０−５は、メモリスワップのために規定された第１のページが６４　Ｋｂｙｔｅセグメント境界で始まっているか否かを決定する。第１のページが１つのセグメント境界において開始する場合は、メモリセグメントチェック１１０−５は成功であるが、このページが６４　Ｋｂｙｔｅセグメント内で開始する場合は、処理は、エラー復帰１１０−３へ転送される。

メモリセグメントチェ７り１１０−５が成功的に完了した後、スワップ解除ページチェック１１０−６は、ページがメモリデバイスからシステムメモリ内にマツピングされている、すなわちスワツピングか、又は情報がシステムメモリからメモリデバイスヘマッピングされている、すなわちスワツピング解除、か、を確認する０割込み６６ｈにより規定された処理がスワツピングであると、規定されたメモリデバイスからのデータを受理するための初期システムメモリアドレスが決定される。それにつづき、処理はデバイス発見１１０−７へ転送される。これは、割込み６６ｈで規定されたデバイスが内部デバイス、すなわち、デバイスＣ及びＤであるか又は外部デバイス、すなわち、ドライブＡ及びＢであるかを確認する。外部デバイスが規定されている場合、デバイス発見１１０−７は、メモリカードが適切なドライブにプラグ挿入されたか否かを決定する。

デバイス発見１１０−７は、その後マツプ１１０−８へ転送され、このマツプ１１０−８は、特定のメモリデバイスからシステムメモリ領域１２６内の６４　Ｋｂｙｔｅセグメントへと特定された６　４　Ｋｂｙｔｅセグメントをスワツピングする。スワップが完了した後、処理は復元１１０−９へと移行し、この復元１１０−９は下部メモリＢＩＯＳポインタを更新し、ＣＰＵレジスタを原の値まで復帰させ、呼出し機能へ復帰させる。

割込み６６ｈ呼出しがスワップ解除を特定すると、スワップ解除ページチェック１１０−６は、スワップ解除すべきシステムメモリ１２６内の６４　Ｋｂｙｔｅセグメントを決定する。

それに続いて、スワツピング解除１１０−１１は、マツピング解除のための入出力ポートを規定する０割込み６６ｈと共に用いるのに適したＩ１０ボートの１つの実施態様は、本書に参考として引用される、同時係属の、共通に譲渡され共通に出願された、「ポータプル低電力コンピュータ」という題のＪｏｈｎ　Ｐ、Ｆａｉｒｂａｎｋｓの米国特許出願明細書第０７／３７５．７２１号に開示されている。次に、スワップ解除１１０−１１は、主メモリ１０１から適当なデバイスへ情報をマツピングするマツプ１１０−８へと制御を転送し、次に復元１１０− ９へと転送する。この復元１１０−９は、前記のとおりに機能する。

前記のコンピュータシステム１００の実施態様において、コンピュータシステム１００は、アプリケーションの一時的な停止を可能にし他の一つのユーザアプリケーションの開始を可能にするようなユーザアプリケーションを実行する。従って、ページスワツピング状態に関する情報を獲得する割込み６６ｈ、機能２、サービス４が提供され、それにより、情報管理エグゼクティブ１１１がこのような停止および開始、または多重任務（マルチタスキング）の環境のいずれかにおいて利用されることができる。このサービスの目的は、他の１つのアプリケーションが主メモリ１０１のシステム領域１２６内のセグメントを用いるか、またはスワツピングのためにセグメントを利用できるかを決定することである。

割込み６６ｈ、機能２、サービス４に応答して、メモリマツピング装置１１０はまず第１に、割込みにて渡されたパラメータが有効であるか否かを決定する０例えば、メモリ内の有効なリージョンが規定されたか否かを確認するため、ページが点検される。次に要求された主メモリ内のセグメントが識別される。最後に、要求されたセグメントが使用されているか否かを確認するため、メモリマツピング装置１１０のためのデータ領域が問い合せされる。要求されたセグメントの状態は呼出しプログラムに復帰させられる。

本発明の原理によれば、Ｉ１０エグゼクティブ１０９は、従来形のＩ１０マツピングされたディスクと同じ要領でメモリマツピングされたデバイスが使用される計算機アーキテクチャを提供する。従って、Ｉ１０エグゼクティブ１０９は、従来形のマイクロコンピュータにはみられない新しい能力を提供する。特に、２次メモリに対するアクセス時間は、コンピュータの主メモリとほぼ同じアクセス時間を有する大容量記憶デバイスがアクセスされうることがら、著しく改善される。大容量記憶デバイスは、ポータプルの電池式コンピュータにおいて使用するのに適している。最後に、Ｉ１０エグゼクティブ１０９は、ユーザアプリケーションを変更無しに用いることができるように、利用可能なオペレーティングシステムを支援する。

本発明の情報管理エグゼクティブ１１１　（図４）内に含まれる他の１つの新規な特徴は、メモリマッピングエグゼクティブ１０８である。前記のように、メモリカード１０４，１０５、ＲＯＭカード１０２及びＲＡＭカード１０３を、前記のようにＩ１０マツピングされたデバイス又はメモリマツピングされたデバイスのいずれとしてもアクセスすることができる。

メモリマッピングエグゼクティブ１０８は、システム及びアプリケーションの開発者に、システム領域１２６内へ及びシステム領域からのデータのベージングを行う手段を提供する。メモリマッピングエグゼクティブ１０８は、ＬＩＭ　ＥＭＳ４．０仕様において規定されているように、割込み６７ｈに応答する。ＬＩＭ　ＥＭＳ　４．０割込み６７ｈは、開発者が常用する技術であり、統一的な標準を提供するから、メモリマッピングエグゼクティブ１０８とのインタフェイスのために用いられた。

１つの実施態様においては、メモリマッピングエグゼクティブ１０８は、ＩＩＭ　ＥＭＳ　４．０割込み６７ｈ内で機能１，２，３，４，５，６，７．１２及び１３を支援する。

メモリマッピングエグゼクティブ１０８により支援されることになる割込み６７ｈのためのさまざまな機能呼出し及びその機能の完了時点でメモリマッピングエグゼクティブ１０８により復帰される情報は、表７に示されている。この実施態様において、メモリマッピングエグゼクティブ１０８により生成されるエラーコードは、表８に与えられる。これらの定義づけは、ＬｒＭ　ＥＭＳ　４．０割込み６７ｈ内の機能にｒ事７　）関するものと同等である。

Ｗｌｍｃ：　、　、、＋７　Ｌ−＋Ｌ＋”　、’ｊ？−ｙ、、、に’”ＩＮ／− ｙ、、、ｋ”％／Ｎｕｈ（衣Ｃ）割込み６７ｈの機能１皿上上式凰土１１通過：ＡＨ４０ｈ　復帰：ＡＨエラーコードｍ鰭９二ベージフレーＡ７Ｆ’扛五ｌ獲得＝０であれば＝Ｏの場合であれば、ＢＨ割当てられないページ数ＤＸ　ページ合計数ＤＸ　ＲＭＭハンドルただし１〜ＦＦｈの範囲において通過：ＡＨ４４ｈ　復帰：ＡＨエラーコードＡＬ　物理的ページ番号ＢＸ　論理ページ番号ＤＸ　ＲＭＭハ’Ｊド）ＬｔただしＢＳ：Ｄｌｂ＜デバイスＩＤ　’　ＲＭＭＤＥＶＸＸ　′を指示すれば、ＣＸ　デバイス識別：２　内部ＲＯＭそうでなければ拡張メモリが仮定される６：ページ　当て” 通過：ＡＨ４５ｈ　復帰：ＡＨエラーコードＤＸ　ＲＭＭハンドル７：ヴ　−ジョン　′ 通過：ＡＨ４６ｈ　復帰：ＡＨエラーコードＡＬ　ヴアージョン番号ヴアージジン番号として復帰、例えばＶｌ、０につき１２：ハン゛ルカウン　′ 通過：ＡＨ４Ｂｈ　復帰：ＡＨエラーコードＢＸ　オーブンハンドルの総数１３＝ハンドルページ　′ 通過：ＡＨ４Ｃｈ　復帰：ＡＨエラーコードＤＸ　ＲＭＭハンドル　ＢＸ　取扱うよう割当てられたページの数〔表８〕００　成功８０ｈ　マッピングエグゼクティブソフトウエアの誤動作８１ｈ　マッピングエグゼクティブハードウエアの誤動作８３ｈ　無効のハンドル８４ｈ　無効の機能要求８５ｈ　すべでのハンドルが使用される８６ｈ　ページマツピングのコンチクストのエラー８７ｈ　システムにおける不充分なメモリ空間８８ｈ　不充分な割当てられないページ８９ｈ　ゼロページを割当てる試み８ＡｈＳＩ域外の論理ページ８Ｂｈ　領域外の物理的ページ８Ｆｈ　無効のパラメータメモリマッピングエグゼクティブ１０８は、２つの全く別のオペレーションを実行する。第１のオペレーションは、周辺メモリデバイス１０２−１０５　（図４）と主メモリ１０１の間の情報マツピングである。第２のオペレーションは、拡張メモリボード上の拡張メモリと主メモリ１０１の間の情報マツピングである。

図４に示される実施ｍ様におけるコンピュータシステム１００には、拡張メモリボードをシステム内に接続するための手段が含まれていない。それでも、コンピュータシステム１００内のメモリマッピングエグゼクティブ１０Ｂは、拡張メモリマツピング能力を含むことができ、このようにして他の実施態様における拡張メモリボードを包含させるようコンピュータシステム１００の拡張を可能にすることができる。

第１の一連の段階は、周辺メモリデバイス１０２−１０５と主メモリ１０１の間のメモリマツピングのために使用され、第２の一連の段階は、拡張メモリボードと主メモリ１０１の間のメモリマツピングのために使用される。拡張メモリボードと主メモリ１０１の間のマツピングでさらに多くの段階が必要とされることを除いてこれら２つの一連の段階は類似のものである。

周辺デバイス１０２−１０５と主メモリ１０１の間の情報マツピングのために用いられる、一連の段階が表９に示されており、−力士メモリ１０１と拡張メモリボードの間のマツピングのために眉いられる段階は下表１０に示されている。

〔表９〕段ｌ　勤−立１、　メモリマッピングエグゼクティブが設置されているか否かを点検２、ページフレームアドレスを獲得３、　１つの装置からページをマツプイン４、　主メモリにおいて読取り／書込み／実行５、　主メモリからのページをマツピング解除表９内の第１の段階は、このシステムのメモリマッピングエグゼクティブ１０８がコンピュータシステムに設置されているか否かを決定することである。メモリマッピングエグゼクティブ１０８はＥＭＳメモリハンドラ３１０及びハードウェア３０３を連結するため（図１０）、メモリマッピングエグゼクティブ１０８がコンピュータ内に設置されていないときは、メモリにもとづく周辺記憶ユニット３０３−１と主メモリ１０１の間のメモリマツピング能力は利用できない。

第２の段階は、主メモリ１０１のシステム領域１２６内でページフレームアドレスを得ることである。このページフレームアドレスは、スワップされた情報が当初ロードされるべき主メモリ１０１のアドレスである。ページフレームアドレスがわかると、周辺メモリデバイスから主メモリ１０１へと情報をマツピングするのに充分な情報が利用できる（すなわち表９の段階３）。周辺デバイスから主メモリ１０１へ情報がマツピングされた後、例えば主メモリ内での読みとり、書き込み又は実行といった望まれるオペレーション、すなわち表９の段階４が実行される。

情報の利用が完了すると、最後の段階である段階５でページは主メモリ１０１からマツピング解除される。マツピング解除は主メモリ１０１からの情報を適当なメモリに基づく周辺記憶ユニット３０３−１へとマツピングし戻す。

この一連の段階を実行するのに用いられる割込み６７ｈの正確な機能について、より詳細に以下に記述される。

拡張メモリをアクセスし使用するために用いられる一連の段階は、表９のものと類似しているが、メモリマッピングエグゼクティブ１０８とＬＩＭ　ＥＭＳ　４．０仕様の間の適合性を保つためにはさらに多くの段階が必要とされる。このシーケンス中の段階は表１０に示されている。

〔表１０〕ｌｌ　勤−作１、　メモリマッピングエグゼクティブが設置されているか否かを点検２、　充分なページが存在するか否かを決定３、　論理ページを割当て４、ページフレームアドレスを獲得５、　拡張メモリボードからのページをマツプイン６、　メモリを読取り／書込み／実行７、　主メモリからのページをマツピング解除８、ページを割当て解除表１０の第１の段階は同様に、本発明のメモリマッピングエグゼクティブ１０８がコンピュータシステム内に設置されているかどうかを見極めるためのものである。メモリマッピングエグゼクティブ１０８がシステム内にあることが決定された後、次の段階は、拡張メモリと主メモリ１０１の間でのメモリスワツピングのための充分な論理ページが拡張メモリ内に存在するか否かを決定することにある。

充分な論理ページが利用可能である場合、以下に記述するようにメモリスワツピングのために論理ページが割当てられ（表１０．段階３）、ページフレームアドレスが得られる（表１Ｏ１段階４）。ページフレームアドレスがわかると、拡張メモリボードから主メモリ１０１へと情報をマツピングし、次に主メモリ１０１の選択されたセグメント内で読みとり、書き込み及び実行するのに充分な情報が利用可能となる。

望まれるオペレーションが完了すると、ページはスワップ解除及び割当て解除され、これが拡張メモリのオペレーションを完了させる。

メモリマッピングエグゼクティブ１０８の１つの実施態様は、表９内の段階を実行するための機能を含んでいる。、１つの変形の実施態様においては、表９及び表１０の両方の中の段階を実行するのに必要な機能をメモリマッピングエグゼクティブ１０８内に包含させることができる。

１つの実施態様においては、システムメモリ１２６内又はシステムメモリ１２６からスワップされうる最小の情報ブロックは、完全６４ＫｂｙｔｅセグメントすなわちＬＩＭ　ＥＭＳ４．０規格の下で４つの１６Ｋｂｙｔｅページである。メモリマッピングエグゼクティブ１０８はＬＩＭ　ＥＭＳ　４．０規準を遵守しているから、ページ割当ては、常に４個の１６Ｋｂｙｔｅページ、すなわち６４にｂｙ　ｔｅのメモリセグメントの倍数であらねばならぬ。主メモリの利用可能な最大隣接ブロックは一般にｌ　９２　Ｋｂｙｔｅｓ又は１２の１６Ｋｂｙｔｅページである。

たいていのアプリケーションにおいて、僅か１２ページのみ利用可能であるものの、ＦＯＯＯＯｈからＦＦＦＦＦｈまでのアドレスを伴う主メモリセグメントが用いられる場合、最高約１６ページが利用可能である。しかしながら、図５に示されているようにこのメモリセグメントはＲＯＭ　ＢｉＯ２を含んでいる。従ってこのセグメントがメモリスワップで用いられる場合、ＲＯＭ　ＢｉＯ２の重ね書きがコンピュータ１００のオペレーションに影響を及ぼさないよう注意を払わなくてはならない。

コンピュータ内でのメモリマッピングエグゼクティブ１０８の存在についてテストするためには、割込み６７ｈベクトルの場所の中味すなわち下部メモリ内のアドレス００００　：０１９Ｃにある情報を得る。このベクトルは、メモリマッピングエグゼクティブ入力コードの始点を指している。ＲＯＭ入力コードの始点へのオフセットＯＡｈにおけるデバイス名フィールドＡＳＣＩＩストリングは’　ＲＭＭＸＸＸＸＯ’と比較され、比較が真である場合、コンピュータ内でメモリマッピングエグゼクティブ１０日が利用できる。

メモリマッピングエグゼクティブ１０８が利用可能でない場合、コンピュータシステム内にエグゼクティブ１０８を設置しなくてはならない、メモリマッピングエグゼクティブ１０８は１実施ＩＩ！様において、終止及び停留常駐プログラムとして設置されている。

表７の機能全てを支援するような他の１つの実施態様において、メモリマッピングエグゼクティブ１０８の設置は２つのカウンタ及び１つのテーブルを作り出すことになる。第１のカウンタであるハンドルカウンタは、メモリマッピングエグゼクティブ１０８により用いられるハンドル数を監視するのに用いられる。メモリ内の情報が拡張メモリから主メモリ１０１のシステム領域１２６へとマツピングされた時点で、メモリマッピングエグゼクティブは、マツピングにおいて用いられた拡張メモリの各ページに同じ数を割当てる６割当てられる数は１から２５４の間である。この番号、ハンドルはメモリマッピングエグゼクティブ１０８により、次に続（オペレーションにおいてそのマツピングを識別するのに用いられることになる。第２のカウンタであるページカウントは、使用されている論理ページの数を監視するのに用いられる。

メモリマッピングエグゼクティブ１０８の設置時点で作成されるテーブルは、論理１６Ｋｂｙｔｅページ各々について１バイトずつのバイトアレイであるハンドルページテーブルである。ここで使用されている論理ページというのは、周辺メモリデバイスの１つ又は拡張メモリ内の１メモリ部分のことを言う、ハンドルページテーブルアレイは各々の論理ページを適切なハンドルにマツピングする。

従って、メモリマッピングエグゼクティブ１０８が設置され上述のとおりにチェックが行なわれた後、割込み６７ｈの使用は、図１０に示されているアプリケーションプログラムによって制御される０割込み６７ｈ呼出しの順序は、周辺メモリデバイス１０２−１０５のうちの１つの中の拡張メモリボード又はメモリ上の拡張メモリがシステムメモリ内にマツピングされているか否かによって異なる。

１つの実施態様においては、メモリマッピングオペレーション内で周辺デバイス１０２，１０４．１０５のみが利用されている。これらのデバイスの１つからシステム領域１２６までメモリをマツピングする上で、ユーザアプリケーションプログラム３５５は、まず第１にオペレーティングシステム３５０がページ枠アドレスを得るべく割込み６７ｈ機能２を発するようにする（表９、段階２）。この実施態様におけるページ枠セグメントアドレスはアドレスＣ００ＯＯｈ、ＤＯｏｏｏｈ又はＥＯＯＯＯｈのいずれかであらねばならぬ０代表的には、メモリマッピングエグゼクティブ１０８の機能２はＢＸレジスタをｃｏｏｏｏｈにセットし処理を呼出しプログラムに復帰させる。

次に、オペレーティングシステムは、規定された周辺のメモリにもとづくデバイス内の情報をコンピュータシステム１００のシステム領域１２６内にマツピングするため割込み６７ｈ機能５を発する（図４）０割込み６７ｈ機能５は物理的ページ数、論理ページ数及びマツピングのために用いるべきメモリデバイスをメモリ管理エグゼクティブ１０８に供給する。周辺記憶デバイスを規定するためには、アドレスＥｓ：Ｄ　１はｒＲＭＭＤＥＶＸＸ、をあらゎし、ＣＸＬ、ジスタはそのデバイスを識別する数を包含する。特定的には、ｃＸは、メモリカード１０４　（ドライブＡ）については０に、メモリカード１０５（ドライブＢ）についてはｌに、又メモリカード１０２（ドライブＣ）については２にセットされる。

アドレスＥＳ：Ｄ■が「ＲＭＭＤＥｖＸＸ」を指していない場合、メモリマッピングエグゼクティブ１０Ｂは拡張メモリを使用する。

割込み６７機能５に応えてのメモリマッピングエグゼクティブ１０８内の第１のオペレーションは、図１５に示されているようにＣＰＵレジスタ構成をセーブすることである。構成をセーブ１０Ｂ−１０（図１５）はレジスタをスタック上に押しデータセグメントレジスタをセットする。構成をセー、　プ１０Ｂ−１０は、処理をデバイスチェック１０Ｂ−１１に移行させる。デバイスチェック１０８ −１１はアドレスＥｓ：ＤｒのストリングをｒＲＭＭＤＥＶＸＸ、と比較して、拡張メモリ又はメモリに基づく周辺ユニットが規定されたが否かを確かめる。拡張メモリが規定され、拡張メモリボードがコンピュータシステムに連結されている場合、処理はハンドルチェック１０８−１２へと移行する。拡張メモリが規定されたもののいかなる拡張メモリボードもコンピュータシステム１００に連結されていない場合、処理はエラー復帰１０８−２０へと移る。

逆に、アドレスＥＳ−ＤＩがｒＲＭＭＤＥＶＸＸＪを指している場合、デバイスチェック１０Ｂ−１１は、許容された周辺デバイスの１つすなわちドライブＡ１　ドライブＢ又は内部ＲＯＭカードが規定されたか否かを確かめる。さらに、ドライブＡ又はドライブＢのいずれかが規定された場合、デバイスチェック１０８ −１１は、メモリカードが適当なドライブに差込まれているか否かを決定する。

これらのテストのいずれかが１つのエラーを検出した場合、デバイスチェック１０８−１１は適切なエラーフラグをセットし、処理をエラー復帰１０Ｂ−２０まで移行させる。規定された周辺記憶ユニットが利用可能である場合、処理はハンドルをチェック１０８−１２及び論理ページチェック１０８〜１３に分岐してマツピングチェック１０８−１４に至る。ハンドルをチェック１０Ｂ−１２及ヒ論理ページチエツク１０Ｂ−１３については、以下に記述される。

マツピングチェック１０Ｂ−１４は、割込み６７ｈ機能５が周辺デバイスから主メモリのシステム領域１２６への論理ページのマツピングを要求したか又はシステム領域１２６から周辺メモリデバイスへのマツピング解除を要求したかを決定する。マツピング解除が要求された場合、処理はレジスタをセット１０　Ｂ−１５まで移り、このレジスタをセット１０日−１５は、次に、以下に記す割込み６６ｈに対する呼び出しがマツピング解除という結果をもたらすようにＤＬレジスタを−１にセットする。レジスタをセット１０８−１５は、ひきつづき処理を物理的ページをチェック１０８−１６へ転送される０割込み６７ｈ機能５でマツピングが規定された場合、処理は直接マツピングチェック１０８−１４から物理的ページチェック１０８−１６へ転送される。

物理的ページをチェック１０８−１６は、物理的ページが許可された最大数以内にあるか否かを確かめるため、物理的ページ数を許可された最大物理的ページ数と比較する。ここでも、物理的ページ数が規定された境界内にない場合、エラーフラグがセットされ、処理はエラー復帰１０Ｂ−２０へと移る。逆の場合、処理はレジスタをセットアツプ１０８−１７へ転送される。

レジスタをセットアツプ１０８−１７はページ数を６４Ｋｂｙｔｅに変換し、レジスタＣＸ内にデバイス数を、レジスタＣＸ内にページ数を、又レジスタＤ）Ｉ内にスワップページセグメントを置＜、ＡＸレジスタは２０００ｈにセットされる。

レジスタをセットアツプ１０８−１７の後、メモリマッピングエグゼクティブ１０８はメモリマツピング装置１１０に割込み６６ｈを送る。

メモリマツピング装置１１０内の割込み６６ｈについては前記に記述されており、該記述はここに参考として引用される。割込み６６ｈは周辺メモリから主メモリ１０１のシステム領域１２６内の規定された領域へと、規定された単数又は複数のメモリセグメントをスワップ又はスワップ解除する。

割込み６６ｈが処理を終えた後、制御は、メモリマッピングエグゼクティブ１０８のエラーチェック１０８−１９に戻る。

次いで、エラーチェック１０８−１９は、エラーが割込み６６ｈ内で生成されたか否かを決定するため割込み６６ｈにより復帰させられた値を検査する。エラーが検出されると、ハードウェア機能不良エラーフラグがセットされ、処理はエラー復帰１０Ｂ−２０へ転送される。エラーが検出されないと、処理は復元１０Ｂ −２１へ転送され、該復元１０８−２１は、割込み６７ｈ機能５に復帰させられたレジスタをセットアツプし、スタック上にセーブされた形態を適切なＣＰＵレジスタ内へポツプバックさせる。

１２５内のプログラムによりアドレスされるデータであってもよ（、逆に以下に詳述するように実行されるファイルの実行可能画像であってもよい。システム領域１２６内にスワツピングされた情報の使用が完了した後、ページがシステム領域１２６からスワツピング解除されるべきであることを規定する割込み６７ｈ機能５がメモリマッピングエグゼクティブ１０８へ送られる。メモリマッピングエグゼクティブ１０日のスワップ解除オペレーションは、前記のように機能するレジスタをセット１０８−１５へとマンピングチェック１０８−１４が制御を転送することを除き、前記のマツピングオペレーションにｌ１４ｇ、する、同様に、レジスタをセットアツプ１０Ｂ−１７は、割込み６６ｈ　１０Ｂ−１８がメモリ領域１２６から周辺記憶デバイス内の適切な場所へ情報をマツピングするよう、スワツピング解除のためにレジスタを構成する。

情報管理エグゼクティブ１１１のメモリマッピングエグゼクティブ１０８は、従来形の計算機に比べ相当に向上させられた性能をもつ新しい計算機アーキテクチャを提供する。以前には、メモリマツピングは拡張メモリボードにｗＩ限されていたが、メモリマ・７ピングエグゼクテイブ１０Ｂは、Ｉ１０マツピングされたコマンドのために使用されるものと同じデバイスの間で情報をスワツピングする。従って本発明の原理によれば、２つの相異なるオペレーションモード、すなわちＩ１０マツピングされたものとメモリマツピングされたものにおいて同じデバイスを使用するための１つの手段が提供される。

他の１つの実施態様においては、メモリマッピングエグゼクティブ１０８は、拡張メモリと主メモリ１０１の間でのマツピングのための表１０の一連の段階をも支援している。メモリマッピングエグゼクティブ１０８が設置されているか否かをチェックする第１の段階は前記において説明しており、これは、参考として引用される。ＥＭＳメモリハンドラ３１０を通してのアプリケーションプログラムは割込み６７ｈ、機能３を用いることにより、表１０の段階２を遂行する。

メモリマッピングエグゼクティブ１０８の割込み６７ｈ、機能３は、割込みコマンドに応えて、上述の論理ページカウンタの値を得、拡張メモリ内の論理ページの最大数からこの値を減算し、割当てされていないページカウントとして差を復帰させる。割当てされていないページカウントを決定した後、機能３はデータセグメントレジスタを復元し、ＡＨ，ＢＸ及びＤＸレジスタ内に適切な値を設定する。

ＥＭＳメモリーハンドラ３１０（図１０）を通してアプリケーションプログラムは次に、論理ページの割当てのためメモリマッピングエグゼクティブに割込み６７　ｈ　ａｎ　４を送る。

割込み６７Ｈ機能４に応えて、メモリマッピングエグゼクティブ１０８は、図１６に示されるように、まず構成をセーブ１０Ｂ−１でＢＸ及びＤＳレジスタの中味をセーブし、次に、処理をハンドルをチェック１０８−２へ転送する。ハンドルをチェック１０８−２は、最大ハンドル数をハンドルカウンタの現在値と比較する。ハンドルカウンタの値が最大ハンドル数より小であると、制御はページチェック１０８−３へ転送される。ハンドルカウントが最大ハンドル数より大であると、エラーフラグがセットされ、処理は復元１０Ｂ−８へ転送される。

ページチェック１０８−３は、割込み６７ｈ機能４により渡された情報において、ゼロでない数のページが要求されたか否かを決定する。ページ数がゼロであると、エラー割当てフラグがセットされ処理は復元１０８−８に分岐する。ゼロでない数のページが要求されると、ページチェック１０日−３は利用可能なページを要求されたページと比較して、拡張メモリの中に割当てのために充分な空間があるか否かを決定する。充分な空間が無いと、ページエラーフラグがセットされ、処理は復元１０８−８へ転送される。

逆に、充分なページが利用可能であると、ページチェック１０８−３　（図１６）は、次に、４つの１６Ｋｂｙｔｅページが要求されたか否かを決定する。前記のように、この実施ａ様において、要求されたページ数は６４Ｋｂｙｔｅの整数倍数であらねばならぬ、従って、ページ要求が６４　Ｋｂｙｔｅブロックでないと、ソフトウェアエラーフラグがセットされ、処理は復元１０　Ｂ−８へ転送される。

しかし、ゼロでない数のページが要求され、この要求のために充分なページが利用可能であり、６４　Ｋｂｙｔｅブロックのページが要求されると、処理はハンドルカウントを増分１０日−４へ転送される。ハンドルカンウドを増分１０８− ４は、ハンドルカウンタを増分する０次位のハンドルを獲得１０Ｂ−５は、次の利用可能なハンドルの値を確認し、処理をハンドルページを更新１０８−６へ転送させる。

ハンドルページテーブルを更新１０８−６は、ハンドルページテーブルに新しいハンドル数を加算し、拡張メモリの各論理ページと共にハンドルを記憶する。最後に、処理は、ページカウンタに割当てられた論理ページの数を加算しＡＨレジスタを成功にセントするページカウントを更新１０８−７へ転送される。その後、処理は復元１０８−８へ転送される。

復元１０Ｂ−８は、形態をセーブ１０Ｂ−１へブツシュされたレジスタをリセットし、該当する場合にはエラーフラグをセットする。復帰１０８−９は、制御をＥＭＳハンドラ３１Ｏへ復帰させる。

論理ページの割当ての後、アプリケーションプログラムは割込み６７ｈ機能２をメモリマッピングエグゼクティブ１０８へ送り、ページ枠セグメントアドレスを獲得する０割込み６７ｈ機能２に応答してのメモリマッピングエグゼクティブのオペレーションについては前記において記述されている。

ＥＭＳメモリ管理ハンドラ３１０は、次に、メモリマッピングエグゼクティブ１０８に対して割込み６７ｈ機能５を送る。前記のように、割込み６７ｈ機能５は物理的ページ数、論理ページ数、及びマツピングと結合されたハンドルを供給する。この実施態様においては、拡張メモリが使用されているため、７１’レスＥＳ　：　Ｄ　ＩはｒＲＭＭＤＥＶＸＸＪを指していない。

割込み６７ｈ機能５に応えてのメモリマッピングエグゼクティブ１０８の操作については、前記において記述されている、この実施態様における操作は、周辺メモリデバイスが規定されていないから、デバイスチェック１０８−１１（図１５）が処理をハンドルをチェック１０Ｂ−１２へ転送する点を除いて、前記の説明と同じである。

ハンドルをチェック１０Ｂ−１２は、割込み６７ｈ機能５で供給されたハンドル数をハンドルページテーブル内のハンドルと比較する。ハンドルが有効であると、そのハンドルについてのハンドルページテーブル内の入力は、マツピングのための物理的ページ数及び論理ページ数が利用可能となるように獲得される。逆にハンドルが無効であると、処理はエラー復帰１０Ｂ−２０へ転送され、これは構成をセーブにおいてセーブされた構成を復元し、処理を上述のようにＥＭＳメモリ管理ハンドラ３１０に復帰させる。

論理ページチェック１０８−１３は、論理ページ数を許可された最大論理ページ数と比較し、論理ページが許可された最大数以内にあるか否か確認する。再び、論理ページ数が規定された境界内に無いと、エラーフラグがセットされ、処理はエラー復帰１０８−２０へ転送される。その逆であると、処理はマツピングチェック１０Ｂ−１４へ転送される。

論理ページチェック１０Ｂ−１３の後、処理は図５に示されるように継続し、拡張メモリからの情報は主メモリ１０１のシステム領域１２６内にスワツピングされるが、このことは場合により「マツピングされる」と称される。システム領域内にスワツピングされる情報はユーザ領域においてプログラムによりアドレスされるデータであってもよいしまたは逆に、以下に詳述されるように実行されるファイルの実行可能画像であってもよい。

システム領域１２６内にスワツピングされた情報の使用が完了した後、第２の割込み６７　ｈ機能５はメモリマッピングエグゼクティブ１０Ｂに送られるが、このコマンドは、ページをシステム領域１２６から拡張メモリヘマッピングすべきであることを示す、この操作については前記において説明されてあり、図１５に示されている。

ページがスワツピング解除された後、シーケンス内の最終コマンドである割込み６７ｈ機能６がメモリマッピングエグゼクティブ１０８に送られる０図１７に示されるように、機能６におけるメモリマッピングエグゼクティブ１０Ｂは、まずデータセグメントをスタックに対してブツシュし、第１の構成をセーブ１０８− ３０内でデータセグメントレジスタをセットする。ハンドルを有効化１０８−３１は、割込み６７ｈ機能６呼び出しにより伝達されたハンドルが有効なハンドルであるか否かを決定する。ハンドルが有効であれば、第２のセーブコンフィギュアレーシゴン１０８−３２がＣＰＵレジスタをスタック上において記憶させ、次いで、処理をハンドルサーチ１０Ｂ−３３へ転送する。ハンドルサーチ１０８− ３３は、特定されたハンドルの出現を位置検出するためハンドルページテーブルを処理し、ハンドルの出現が発見されたとき、各々をゼロに再初期化する。ハンドルが発見される毎に、ページカウントは１だけ減分され、エントリはクリアされる。ハンドル入力の全てが位置検出されエントリがクリアされた後で、処理は復元１０８−３４へ転送され、復元１０８−３４はまずハンドルカウンタを減分し、次いで、スタック上のレジスタについての値をＣＰＵヘポップバックし、成功した割当て解除を表示するようＡＨレジスタを初期化し、復帰１０８−３５を経由してプロセッサへ復帰する。

メモリマッピングエグゼクティブ１０Ｂにより支援されたその他の機能、すなわち、状態獲得、ハンドルカウント獲得、ハンドルページ獲得は、これらのタイトルが示す機能を遂行する。特定的には、ハンドル状態は単に成功した操作を割込み６７ｈへ復帰させる。ハンドルカウント獲得という機能は、ハンドルカウンタを２５６により補完し、ハンドル０について１を減算し、そして復帰する。最後に、機能１３、すなわちハンドルページ獲得は、ハンドル割当て解除と同様の機能を遂行するが、該機能においては、ハンドルが有効化された後、ページハンドルテーブルは、機能６におけるような割当て解除よりはむしろ、単に計数されるのみである。

本発明のメモリマッピングエグゼクティブは、従来形の計算機のように拡張メモリをマツピングするのみでなく、計算機におけるドライブＡ、Ｂ又はＣのいずれかからのメモリをもマツピングする。従って、ユーザは、メモリ割当ての管理について新しい能力を有することになる。

ユーザプログラムの実行可能な画像は上述のようにシステム領域内にロードされるが、システム領域１２６内の実行可能な画像の実行にはユーザ領域１２５内の小規模のプログラムの使用が必要である。このプログラムには例えば、実行可能な画像からのユーザプロセスの作成を要求するコマンドが包含される。すなわち、このコマンドに応答し、前記のようにコンピュータオペレーティングプログラムはコマンドを情報管理エグゼクティブ１１１に送り、該情報管理エグゼクティブは、デバイス１０２−１０５の１つからシステム領域１２６実行可能な画像をマツピングする。該プログラムにおける次位のコマンドは実行可能な画像の入力点を指示することにより実行を開始させる。特定的には、Ｃ３：ＩＰは、Ｃ３が、表２及び３に示されるように、任意のヘッダ又はＦＨＢについての調整の後、ページ枠内の実行可能な画像の位置を指示するように、セットされる。ＩＰは、実行可能な画像のための、主要エントリ点オフセットである。

前記のような本発明の具体化例は、ＩＢＭのＸＴの計算機アーキテクチャと機能的に等価の計算機アーキテクチャ包含され、従って、Ｉｕｔｅｌ　８０８８マイクロプロセツサ用のアセンブリ言語で書かれている。しかし、この具体化例は単に本発明の詳細な説明のためのものであり、本発明の範囲を前記の特定の具体化に限定することを意図するものではない。この開示を考慮すれば、当業者は、本発明の新規なメモリ管理エグゼクティブを他の計算機アーキテクチャ及び他の計算機プログラミング言語により実施することができる。

ＦＩＧＵＲＥ２Ａアドレス　メエリ用途ＦＩＧＵＲＥ２ＢＦＴＧＵＲＥ９ＦＩＧＵＲＥ１１補正書の翻訳文提出書（特許法第１８４条の８）平成生年１　月　本日

Claims

【特許請求の範囲】

１．入出力マッピングされた命令を発出する手段、及び、該命令発出手段に作動的に結合され、該入出力マッピングされた命令をメモリマッピングされた命令に変換する情報管理手段、を具備するシステム。
２．前記情報管理手段が、該メモリマッピングされた命令により特定された操作を遂行する手段をさらに具備する、請求の範囲第１項に記載のシステム。
３．前記情報管理手段がメモリマッピングされた周辺記憶手段をさらに具備し、該メモリマッピングされた周辺記憶手段においては、入出力命令に応答してこの入出力命令をメモリマッピングされた命令に変換しメモリマッピングされた周辺記憶手段を用いて該メモリマッピングされた命令に相応する操作を遂行する、請求の範囲第２項に記載のシステム。
４．前記情報管理手段が、前記周辺記憶手段ともう１つのメモリの間でメモリ内の情報をスワップする手段をさらに具備する、請求の範囲第３項に記載のシステム。
５．メモリ手段；このメモリ手段に作動的に連結されたメモリマッピングされた周辺記憶手段；及び、各々のメモリマッピングされた命令が（ｉ）前記周辺記憶手段に転送されるべき前記メモリ手段内の情報、及び、（ｉｉ）前記メモリ手段へ転送されるべき前記周辺記憶手段内の情報の１つを特定する、メモリマッピング命令を発出する手段；をさらに具備する、請求の範囲第３項に記載のシステム。
６．前記情報管理手段はメモリマッピング命令内で規定された操作を遂行するため前記メモリマッピング命令を発出する手段に作動的に連結されたメモリマッピング手段をさらに具備する、請求の範囲第５項に記載のシステム。
７．前記メモリマッピング手段は、前記メモリ手段と前記周辺記憶手段の間で情報をスワッピングするための、前記メモリ手段と前記メモリマッピングされた周辺記憶手段に作動的に結合された手段をさらに具備する、請求の範囲第６項に記載のシステム。
８．メモリ手段；メモリマッピングされた周辺記憶手段；各入出力命令は入出力マッピングされた周辺記憶装置のための操作を特定する、入出力マッピングされた命令を発出するため、前記メモリ手段及び前記周辺記憶手段に作動的に結合された手段；各々のメモリマッピングされた命令が（ｉ）前記周辺記憶手段に転送されるべき前記メモリ手段内の情報、及び、（ｉｉ）前記メモリ手段へ転送されるべき前記周辺記憶手段内の情報の１つを特定する、メモリマッピング命令を発出するための、前記メモリ手段及び前記周辺記憶手段に作動的に結合された手段；及び、前記入出力マッピングされた命令をメモリマッピングされた命令に変換し、前記メモリマッピングされた周辺記憶手段のためのメモリマッピングされた命令を実行するための、前記入出力コマンド発生手段と前記メモリマッピング命令発生手段に作動的に結合された情報管理手段、を具備するシステム。
９．前記情報管理手段は、前記メモリ手段と前記周辺記憶手段の間で情報をスワッピングするための手段をさらに具備する請求の範囲第８項に記載のシステム。
１０．前記メモリマッピングされた周辺記憶手段は読取り専用メモリ手段を具備する、請求の範囲第３項、第５項又は第８項に記載のシステム。
１１．前記読取り専用メモリ手段は、論理構造を伴うメモリ構造を包含する、請求の範囲第１０項に記載のシステム。
１２．前記論理構造が、前記メモリ構造に記憶されている実行可能な画像の数を識別する手段を具備する請求の範囲第１１項に記載のシステム。
１３．前記論理構造が、前記読み取り専用メモリに記憶された各々の実行可能な画像を識別する手段をさらに包含する、請求の範囲第１２項に記載のシステム。
１４．前記論理構造が、前記読み取り専用メモリに記憶された情報を位置検出するための手段を包含する、請求の範囲第１１項に記載のシステム。
１５．前記情報位置決め手段が、ブートセクタを包含する、請求の範囲第１４項に記載のシステム。
１６．前記情報位置検出手段が、ファイルアクセステーブルをさらに包含する、請求の範囲第１５項に記載のシステム。
１７．前記メモリ手段が、（ｉ）読取り専用メモリ手段に記憶された実行可能画像の数を識別する手段を包含する第１の論理構造、及び、（ｉｉ）ブートセクタを包含する第２の情報位置検出用論理構造を伴う読取り専用メモリ構造を包含する、請求の範囲第３項、第５項又は第８項に記載のシステム。
１８．前記メモリマッピングされた周辺記憶手段がランダムアクセスメモリ手段を具備する、請求の範囲第３項、第５項又は第８項に記載のシステム。
１９．前記ランダムアクセスメモリ手段が、メモリ構造内の情報を位置検出するための論理構造を伴うメモリ構造を包含する、請求の範囲第１８項に記載のシステム。
２０．前記情報位置検出手段がブートセクタを包含する、請求の範囲第１９項に記載のシステム。
２１．情報位置検出手段が、ファイルアクセステーブルをさらに包含する、請求の範囲第２０項に記載のシステム。
２２．前記ランダムアクセスメモリが、第１のランダムアクセスメモリ手段と第２のランダムアクセスメモリ手段を少くとも具備する、請求の範囲第１８項に記載のシステム。
２３．前記第１と第２のランダムアクセスメモリ手段の両者が、該メモリ手段内に記憶された情報を位置検出する論理構造を伴うメモリ構造を包含する、請求の範囲第２２項に記載のシステム。
２４．前記情報位置検出手段がブートセクタを包含する、請求の範囲第２３項に記載のシステム。
２５．情報位置検出手段が、ファイルアクセステーブルをさらに包含する、請求の範囲第２４項に記載のシステム。
２６．前記メモリマッピングされた周辺記憶手段が、ランダムアクセスメモリ手段及び読取り専用メモリ手段を包含する、請求の範囲第３項、第５項又は第８項に記載のシステム。
２７．周辺記憶ユニットをアドレスするための入出力マッピングされた命令を使用するコンピュータシステムにおいて、メモリマッピングされた周辺記憶手段をアドレスする方法であって、各々の入出力マッピングされた命令をメモリマッピングされた命令に変換する段階、及び、前記メモリマッピングされた周辺記憶手段を用いて前記メモリマッピングされた命令を実行する段階、を具備する方法。
２８．周辺記憶手段をアドレスするため入出力マッピングされた命令を用いるコンピュータシステムにおいて、コンピュータシステムの操作性能を向上させかつコンピュータシステムの電力消費を低減させる方法であって、少なくとも１つのメモリマッピングされた記憶手段を該コンピュータシステムに作動的に結合する段階；各々の入出力マッピングされた命令をメモリマッピングされた命令へ変換する段階；および、前記メモリマッピングされた周辺記憶手段を用いて前記メモリマッピングされた命令を実行する段階、を具備する方法。
２９．前記周辺記憶手段とコンピュータシステム内の他の１つのメモリの間のメモリマッピング操作のために前記メモリマッピングされた周辺記憶手段を用いる段階をさらに具備する、請求の範囲第２８項に記載の方法。
３０．前記周辺記憶手段が読み取り専用メモリ手段を包含する、請求の範囲第２８項に記載の方法。
３１．論理構造と共に前記読み取り専用メモリ手段を構成する段階をさらに具備する、請求項の範囲第３０項に記載の方法。
３２．前記周辺記憶手段が、ランダムアクセスメモリ手段を具備する、請求の範囲第２８項に記載の方法。
３３．論理構造と共に前記ランダムアクセスメモリ手段を構成する段階をさらに具備する、請求の範囲第３２項に記載の方法。
３４．前記周辺記憶手段がランダムアクセスメモリ手段と読取り専用メモリ手段を具備する、請求の範囲第２８項に記載の方法。
３５．論理構造と共に前記メモリ手段の各々を構成する段階をさらに具備する、請求の範囲第３４項に記載の方法。
３６．前記論理構造が、前記読み取り専用メモリに記憶された実行可能な画像の数を識別する手段を包含する、請求の範囲第３１項又は第３５項に記載の方法。
３７．前記論理構造が、前記読取り専用メモリに記憶された各々の実行可能な画像を識別する手段を包含する、請求の範囲第３６項に記載の方法。
３８．前記論理構造が、前記メモリ手段に記憶された情報を位置検出する手段を包含する、請求の範囲第３１項、３３項又は３５項に記載の方法。
３９．前記情報位置検出手段はブートセクタを包含する、請求の範囲第３８項に記載の方法。
４０．情報位置検出手段がファイルアクセステーブルを包含する、請求の範囲第３９項に記載の方法。
４１．読み取り専用メモリ手段の論理構造が、該読取り専用メモリ手段に記憶された実行可能な画像の数を識別する手段を包含する第１の論理構造及びブートセクタを包含する情報位置検出用の第２の論理構造を包含する、請求の範囲第３１項又は第３５項に記載の方法。
４２．メモリ手段、該メモリ手段に作動的に結合されたメモリマッピングされた周辺記憶手段；各々のメモリマッピングされた命令が（ｉ）前記周辺記憶手段に転送されるべき前記メモリ手段内の情報及び（ｉｉ）前記メモリ手段へ転送されるべき前記周辺記憶手段内の情報の１つを特定する、メモリマッピング命令を発出する手段、及び、メモリマッピング命令により特定された操作を遂行する、前記メモリマッピング命令発生手段、前記メモリ手段及び前記周辺記憶手段に作動的に結合されたメモリマッピング手段を具備するコンピュータシステム。
４３．前記メモリマッピング手段は、前記メモリ手段と前記周辺記憶手段の間で情報をスワッピングする手段をさらに具備する、請求の範囲第４２項に記載のコンピュータシステム。
４４．前記メモリマッピングされた周辺記憶手段が複数の周辺記憶手段を具備し、該周辺記憶手段の少くとも１つが不揮発性ランダムアクセスメモリを包含する、請求の範囲第４３項に記載のコンピュータシステム。
４５．前記メモリマッピングされた周辺記憶手段が複数の周辺記憶手段を具備し、該周辺記憶手段の少くとも１つが読み取り専用メモリを包含する、請求の範囲第４３項に記載のコンピュータシステム。
４６．前記メモリマッピングされた周辺記憶手段が複数の周辺記憶手段を具備し、前記複数の周辺記憶手段が不揮発性ランダムアクセスメモリを包含し、周辺記憶手段の少くとも１つが読み取り専用メモリを包含する、請求の範囲第４３項に記載のコンピュータシステム。
４７．メモリマッピングされた周辺記憶手段を有し、該メモリマッピングされた周辺記憶手段が論理構造を伴うメモリ構造を包含する、請求の範囲第４３項に記載のコンピュータシステム。
４８．前記メモリ構造が不揮発性ランダムアクセスメモリ構造を具備する、請求の範囲第４７項に記載のコンピュータシステム。
４９．前記メモリ構造が読み取り専用メモリ構造を具備する、請求の範囲第４７項に記載のコンピュータシステム。
５０．前記論理構造が、前記メモリ構造に記憶された実行可能な画像の数を識別する手段を具備する、請求の範囲第４８項又は第４９項に記載のコンピュータシステム。
５１．前記論理構造が、前記読み取り専用メモリ内に記憶された各々の実行可能な画像を識別する手段をさらに包含する、請求の範囲第５０項に記載のコンピュータシステム。
５２．前記論理構造が、前記メモリ構造に記憶されている情報を位置検出する手段を包含する、請求の範囲第４８項又は第４９項に記載のコンピュータシステム。
５３．前記情報位置検出手段がブートセクタを包含する、請求の範囲第５２項に記載のコンピュータシステム。
５４．前記情報位置検出手段がファイルアクセステーブルをさらに包含する、請求の範囲第５３項に記載のコンピュータシステム。
５５．前記論理構造が、（ｉ）前記読み取り専用メモリ手段に記憶された実行可能な画像の数を識別する手段を包含する第１の論理構造、及び（ｉｉ）ブートセクタを包含する情報を位置検出を行うための第２の論理構造を具備する、請求の範囲第４９項に記載のコンピュータシステム。
５６．論理構造を有するメモリマッピングされた周辺記憶手段を具備する、コンピュータシステム用の、周辺情報記憶装置。
５７．前記メモリマッピングされた周辺記憶手段が読み取り専用メモリ手段を具備する、請求の範囲第５６項に記載の装置。
５８．前記メモリマッピングされた周辺記憶手段がランダムアクセスメモリ手段を具備する、請求の範囲第５６項に記載のデバイス。
５９．前記メモリマッピングされた周辺記憶手段がランダムアクセスメモリ手段と読みとり専用メモリ手段を具備する、請求の範囲第５６項に記載の装置。
６０．前記論理構造が、前記読み取り専用メモリに記憶された実行可能な画像の数を識別する手段を包含する、請求の範囲第５７項又は第５９項に記載の装置。
６１．前記論理構造が、前記読取り専用メモリに記憶された実行可能な画像の各々を識別する手段をさらに包含する、請求の範囲第６０項に記載の装置。
６２．前記論理構造が、前記メモリ手段に記憶された情報を位置検出するための手段をさらに包含する、請求の範囲第５７項、第５８項又は第５９項に記載の装置。
６３．前記情報を位置検出する手段がブートセクタを包含する、請求の範囲第６２項に記載の装置。
６４．前記情報を位置検出する手段がファイルアクセステーブルを包含する、請求の範囲第６２項に記載のデバイス。
６５．前記読み取り専用メモリ手段の論理構造が、該読み取り専用メモリ手段に記憶された実行可能な画像の数を識別する手段を包含する第１の論理構造及びブートセクタを包含する情報位置検出用の第２の論理構造を包含する、請求の範囲第５７項又は第５９項に記載の装置。
６６．１つの論理構造をもつメモリマッピングされた周辺記憶装置をフォーマット化する段階を具備する、メモリマッピングされた周辺記憶装置を構成する方法。
６７．前記フォーマット化段階は、前記メモリマップ周辺記憶デバイスに記憶された実行可能な画像の数を識別する手段を提供する過程を包含する、請求の範囲第６６項に記載の方法。
６８．前記フォーマット化段階は、前記メモリマップ周辺記憶装置に記憶された実行可能な画像の各々を識別するための手段を提供する過程をさらに具備する、請求の範囲第６７項に記載の方法。
６９．前記フォーマット化段階は、前記メモリマップ周辺記憶デバイス内に記憶された情報を位置検出する手段を提供する過程をさらに具備する、請求の範囲第６６項に記載の方法。
７０．前記情報位置検出用手段を提供する過程は、ブートセクタをさらに具備する、請求の範囲第６９項に記載の方法。
７１．前記情報位置検出用手段を提供する過程は、ファイルアクセステーブルを提供することを具備する、請求の範囲第７０項に記載の方法。