DE3029033A1

DE3029033A1 - Schaltungsanordnung

Info

Publication number: DE3029033A1
Application number: DE19803029033
Authority: DE
Inventors: Werner Dipl Ing Albrecht; Klaus Ing Grad Fischer; Gerhard Gruen
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1980-07-31
Filing date: 1980-07-31
Publication date: 1982-02-18
Also published as: ATA316781A; FI72000C; FI72000B; HU182365B; DE3029033C2; GR74279B; FI812233L; FR2488004B3; AT380618B; FR2488004A1

Description

EBHZ-80/16 28.07.1980

Bt/vl

Licentia
Patent-Verwal tungs-GrnbH Frankfurt/Main

Schaltungsanordnung

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem ersten Patentanspruch.

Bei einer bekannten Schaltungsanordnung dieser Art (DE-AS 27 23 777) sind mehrere Datenschalter zu einem Tastenfeld zusammengefaßt und dienen zur Eingabe von jeweils einem binSrcodierten Signal in einen Speicher. Um jedoch dieses Signal an die gewünschte Stelle im Speicher zu bringen, sind weitere Tastschalter vorgesehen, welchen Speicheradressen zugeordnet sind. Nur durch Betätigen der Datenschalter und der Tastschalter läßt sich somit ein Signal im Speicher ablegen. Dabei ist die Anzahl der eingebbaren Signale durch die Anzahl der Datenschalter bestimmt.

130067/0345

EBHZ-80/16 28.07.1980

Bt/vl

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung gemäß dem Oberbegriff des ersten Patentanspruches zu schaffen, bei der eine Mehrzahl von Datenschaltern automatisch auf ihre Einstellung abgefragt wird, wobei jeder Datenschalter eine Vielzahl von
Dateneinstellungen aufweisen kann und bei der die Anzahl der Eingänge für die Eingabe der von den Datenschaltern abgebbaren Datenworte auf ein Minimum reduziert ist.

Die Lösung dieser Aufgabe erfolgt gemäß der Erfinduncs durch die kennzeichnenden Merkmale des ersten Patentanspruches.

Bei der erfindunsgqemäßen Ausgestaltung braucht der
Speicher demnach nur so^iele Eingänge aufzuweisen,
wie es die höchste Wertigkeit eines Codierschalters
erfordert. Bei binärer Codierung kann somit leder Codierschalter von 0 bis 15 einstellbar sein, wenn für
den Speicherzugang vier Eingänge zur Verfügung stehen. Aufgrund des Multiplexbetriebes kann jedoch eine η
mal der höchsten Wertigkeit entsprechende Anzahl von
Werten in den Speicher eingegeben werden.

Vorteilhafte Ausgestaltungen der Erfindung sind in den weiteren Ansprüchen angegeben.

Die Erfindung ist nachfolgend anhand der Schaltskizzen von Ausführungsbeispielen näher erläutert.

130067/0345

BAD ORIGINAL

EBHZ-80/16 28.07.1980

Bt/vl

Es zeigen:

Figur 1 eine Schaltungsanordnung mit direkter Eingabe in einen Speicher,

Figur 2 eine Schaltungsanordnung mit einem

den Speichereingängen vorgeschalteten Addierer und

Figur 3 eine Schaltungsanordnung mit einem

den SpeichereingMngen vorgeschalteten Addierer mit nachfolgendem Adressenspeicher.

An die Ausgänge 1, 2 .... η eines Multiplex - Generators 19 sind die Eingangsleitungen einer entsprechenden Anzahl von binär codierten Codierschaltern 20/1, 20/2 ... 20/n angeschlossen. Jeder Codierschalter 20 weist Schaltstellungen von 0 bis 9 auf und gibt in jeder Schaltstellung ein der Schaltstellung entsprechendes binärcodiertes Datenwort ab, also z.B. in der Schaltstellung das Datenwort 0000, in der Schaltstellunq 5 das Datenwort 0101, in der Schaltstellung 9 das Datenwort 1001. Hierfür sind somit an den Codierschaltern 20 je vier Codeausgänge 21 erforderlich, die über gleichsinnig gepolte Entkopplungs - Dioden 22 an eine vieradrige Bus - Leitung 23 angeschlossen sind. Gleichwertige Codeausgänge 21 der einzelnen Codierschalter 20 sind dabei auf jeweils die gleiche Ader der Bus - Leitung gelegt. An die einzelnen Adern der Bus - Leitung 23 ist je ein Eingang 24 eines^mit η Speicherplätzen Speichers 25/ geschaltet, wobei der Clock - Eingang 26 jedes Speicherplatzes 25/1, 25/2, .... 25/n des Speicners 25 an einen

130067/0345

3Q29033

EBHZ-80/16 28.07.1980

Bt/vl

der Ausgänge 1, 2 ..... η des Multiplex - Generators 19 angeschlossen ist.

Der Multiplex - Generator 19 gibt an seinen Ausgängen 1, 2 η nacheinander und wiederholt ein

Taktsignal gleicher Größe und Dauer ab. Bei einem Taktsignal am Ausgang 1 geben somit nur die Codeausgänge 21 des daran angeschlossenen Codierschalters 20/1 ein der Schaltstellung entsprechendes Datenwort an die Bus - Leitung 23 ab, im vorliegenden Fall also bei der Schaltstellung 1 das Datenwort 0001. Nachdem das Taktsignal vom Ausgang 1 gleichzeitig auch am Clock - Eingang 26 des ersten Speicherplatzes 25/1 des Speichers 25 ansteht, wird das binär codierte, einen Parameterwert beinhaltende Datenwort des zugehörigen Codierschalters 20/1 im ersten Speicherplatz 25/1 des Speichers 25 abgelegt. In entsprechender Weise werden die an den übrigen Codierschaltern (20/2 20/n eingestellten Parameterwerte nacheinander dem Takt des Multiplex - Generators 19 entsprechend in die weiteren Speicherplätze 25/2-25/n des Speichers 25 eingegeben. Ein erneutes Abfragen und Einspeichern der an den Codierschaltern 20 eingestellten Werte erfolgt danach fortlaufend bei jeder Wiederholung der Taktfolge des Multiplex - Generators 19. Die in den einzelnen

Speicherplätzen 25/1, 25/2 25/n des Speichers

25 jeweils abgelegten Daten können dann z.B. von einem nicht dargestellten Mikroprozessor abgefragt und weiterverarbeitet werden, wobei der Speicher-Bestandteil des Mikrocomputers sein kann.

130067/0345

ΕΒΗΖ-80/1β 28.07.1980

Bt/vl

Gemäß Figur 2 ist bei sonst gleichem Schaltungsaufbau zwischen die Bus - Leitung 23 und den Speicher 25 ein ebenfalls η - stufiger Addierer 27 eingeschaltet, der wiederum nur vier mit den vier Adern der Bus - Leitung 23 verbundene Eingänge 28 aufweist.

Jeder Stufe 27/1, 27/2 27/n des Addierers

ist ein eigener Clock - Eingang 29 zugeordnet, wobei die Clock- Eingänge 26 und 29 entsprechender Speicherplätze bzw. Stufen des Speichers 25 und des Addierers 27 gemeinsam mit dem zugehörigen Codierschalter 20 jeweils an.einen Ausgang des Multiplex - Generators angeschaltet sind. In jeder Stufe des Addierers 27 wird dem Eingangswert ein konstanter binärer Wert hinzuaddiert, wobei dieser Wert in den einzelnen Stufen unterschiedlich ist. So wird beim ersten Takt des Multiplex - Generators 19 in der ersten Stufe 27/1 des Addierers 27 zu dem vom ersten Codierschalter 20/1 abgegebenen Wert der Wert Null addiert, so daß an den mit den Eingängen 24 des Speichers 25 verbundenen Ausgängen des Addierers 27 der vom ersten Codierschalter 20/1 abgegebene Wert, also ein Wert zwischen 0 und 9, bei vorliegender Einstellung der Wert 1 entsprechend dem Datenwort 0001 ansteht. Beim zweiten Takt dagegen wird dem vom zweiten Codierschalter 20/2 abgegebenen Wert in der zweiten Stufe 27/2 des Addierers 27 der Wert 10 hinzuaddiert, so iaß an die zweite Stufe 25/? des Speichers 25 Werte zwischen 10 und 19, bei vorliegender Einstellung des Codierschalters 20/2 auf den Wert 5 also der Wert 15, qliefert werden. Wegen der möglichen Schaltstellungen von 0 bis 9 der Codierschalter 20 wird somit in jeder weiteren Stufe des Addierers 27 ein um 10 erhöhter konstanter Wert zum

130067/0345

BAD ORIGINAL

-R-

EBHZ-80/16 28.07.1980

Bt/vl

Eingangswert hinzuaddiert. Im Speicher werden damit in den einzelnen Stufen 25/1 bis 25/n voneinander wertmäßig abweichende Datenworte abgelegt, so daß z.B. ein Mikroprozessor unmittelbar voneinander abweichende Daten dem ihm eigenen Speicher 25 entnehmen kann.

Im Schaltungsaufbau nach Figur 3 ist bei wiederum unveränderter Zusammenschaltung des Multiplex - Generators 19 und der Codierschalter 20 an die Bus - Leitung 23 ebenfalls ein Addierer 27 angeschlossen, dessen Clock - Eingänge 26 der einzelnen Stufen 27/1, 27/2 bis · 27/n auch an die Ausgänge 1, 2 bis η angeschlossen sind. Die Funktion des Addierers 27 ist dabei gleich der zu Figur 2 beschriebenen, iedoch sind die vom Addierer 27 abgegebenen Datensignale an den Adresseingängen eines als Festwertspeicher ausgebildeten Parameter — Decoder angelegt. Die Speicherstellen des Parameter — Decoders 30 beinhalten dabei die "realen" Parameter zur Verarbeituna von Daten, die im Speicher 25 statisch zwischengespeichert werden können. Multiplex - Generator, Addierwerk, Parameter-Dekoden und statische Zwischenspeicher können hierbei auch Bestandteile eines Mikrocomputers sein.

Schaltungsanordnungen dieser Art sind .insbesondere für elektronische Wärrnespeichersteuerungen qeeignet, um die dort durch Vorschriften bestimmte Vielzahl von Parameterwerten über eine minimale Anzahl von Eingängen in den Steuervorgang einbeziehen zu können. Dabei können mit den Codierschaltern 20/1 und 20/2 z.B. die obere bzw.

130067/0345

COPY

EBHZ-aO/16 28.07.1980

Bt/vl

die untere Grenztemperatur des zu berücksichtigenden Außentemperaturbereiches gewählt werden, während weitere Codierschalter 20 für die Einstellung des Anfangs und des Endes der möglichen Aufladezeiträume dienen können.

130067/0345

ORIGINAL ENSPECTED COPY

AO

Leerseite

Claims

EBHZ-80/16 28.07.1980

Bt/vl

Ansprüche

Schaltungsanordnung mit Datenschaltern und einem Speicher zur Speicherung von durch die Datenschalter vorgebbaren Parametern, dadurch gekennzeichnet, daß die Datenschalter mehrstellige Codierschalter (20) sind, daß die Codierschalter (20) mit Eingangsleitungen an einen von η Ausgängen eines taktweise weiterschaltenden Multiplex - Generators (19) angeschlossen sind, daß gleichwertige Codeausqänge (21) der einzelnen Codierschalter (20) auf eine gemeinsame Bus - Leitung (23) geschaltet sind und daß das bei iedem Takt auf der Bus - Leitung (23) anstehende Datensignal einer dem jeweiligen Takt zugeordneten Speicherstelle in dem Speicher zugeführt ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß η Codierschalter (20/1,

20/2 20/n) vorgesehen sind, daß der Speicher (25)

η Speicherplätze (25/1, 25/2, 25/n) aufweist und

daß jede Ader der Bus - Leitung (23) an einen Dateneingang (24) des Speichers (25) angeschlossen ist, dessen den einzelnen Speicherplätzen zugeordnete Clock - Eingänge (26) jeweils mit dem entsprechenden Ausgang (1, 2, n) des Multiplex - Generators (19) verbunden sind.

1 3 0 0 6 7 / 0 3 A B

EBHZ-80/16 28.07.1980

Bt/vl
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Bus - Leitung (23) an einen Dateneingang (28) eines η - stufigen Addierers (27) angeschlossen ist, daß in jeder Stufe (27/1,

27/2, 27/n) des Addierers (27) ein konstanter,

von jeder anderen Stufe um wenigstens die Anzahl der Codestellungen eines Codierschalters (20) unterschiedlicher Datenwert vorgegeben ist, daß die Datenausgänge des Addierers (27) an die Dateneingänge (24) des Speichers (25) angeschlossen sind, der η Speicherplätze

(25/1, 25/2, 25/n) aufweist und daß die Clock -

Eingänge (29, 26) der einander entsprechenden Stufen bzw. Speicherplätze des Addierers (27) und des Speichers (25) gemeinsam an den zugehörigen Ausgang des Multiplex - Generators (19) gelegt sind.
4. Schaltungsanordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß die Codeausgänge (21) der Codierschalter (20) über gleichsinnig gepolte Gleichrichter (22) an die Bus Leitung (23) angeschaltet sind.
5. Schaltungsanordnung nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß jede Ader der Bus - Leitung (23) an einen Dateneingang (28) eines η - stufigen Addierers (27) angeschlossen ist, daß in jeder Stufe (27/1, 27/2, 27/n) des Addierers (27) ein konstanter, von jeder anderen Stufe um wenigstens die Anzahl der Codestellungen eines Codierschalters (20) unterschiedlicher Datenwert vorgegeben ist und daß die Datenausgänge des Addierers (27) an die Adressen - Eingänge eines Festwertspeichers (29) gelegt sind.

130067/0345