DE2907835C2 - Adressen-Multiplexer für einen Arbeitsspeicher - Google Patents

Description

Die Erfindung betrifft ein von einem Mikroprozessor gesteuertes digitales Zeitmultiplex-Nachrichtenübertragungssystem mit mehreren Ubertragungskanälen und einem über ein Programm adressicrbaren Arbeitsspeicher.

Bei Zeitmultiplex-Systemen steht für die Bearbeitung eines einzelnen Kanals durch den zentralen Prozessor innerhalb der Zykluszeit jeweils nur ein begrenztes Zeitintervall zur Verfügung. Deshalb reicht häufig dieser Zeitabschnitt nicht aus. um eine Aufgabe zu Ende zu führen. Um im nächsten, diesem Kanal wieder zugeordneten Zeitschlitz das Verarbeitungsprogramm an der richtigen Stelle starten und fortführen zu können, müssen die Zwischenergebnisse, Statusinformationen und eventuelle weitere allgemeine Daten vor Beendigung des vorhergehenden Zeitschlitzes sichergestellt und in einem Arbeitsspeicher abgespeichert werden. Bei der Adressierung der diesen Größen zugeordneten Speicherplätze des Arbeitsspeichers ist stets als Zusatzinformation die laufende Nummer des gerade bearbeiteten Kanals erforderlich, damit gewährleistet ist, daß jeder Kanal nicht anderen Kanälen zugeordnete Daten überschreiben und nur auf seine eigenen Daten zugreifen kann. Erfolgt bei einem mikroprozessorgesteuerten System die Zuordnung der im einfachsten Fall durch die Kanalnummer gegebenen Zusatzinformation zu den zugehörigen Arbeitsspeicheradressen per Software, so kann dies in unerwünschter Weise einen erheblichen Teil der Gesamtbearbeitungszeit und des Prögra.Timspeicherbedarfs beanspruchen,

Aufgabe der Erfindung ist es deshalb₍ diesen Nachteil zu vermeiden Und eine LösUngsmöglichkeit anzugeben, durch die eine sichere Und den Prozessor in zeitlicher Hinsicht nur geringfügig belastende zeitliche Zuordnung der Kanalnummer zu den zugehörigen Arbeitsspeichefadressen gewährleistet ist.

Ausgehend von einer Anordnung der einleitend angegebenen Art, wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß der Arbeitsspeicher in einzelne Speicherbereiche unterteilt ist, daß jeder Speicherbereich jeweils einem Kanal eindeutig zugeordnet ist und die für diesen Kanal vorgesehenen Speicherplätze enthält, daß die einzelnen Speicherbereiche für sich über einen ersten Adreß-Eingang getrennt adressierbar sind, daß ein mit dem ersten Ad<-eß-Eingang verbundener Adreß-Multiplexer vorgesehen ist,

ίο durch den entsprechend der Kanalfolge die den jeweils eingeschalteten Kanälen zugeordneten Speicherbereiche selbsttätig adressiert sind, und daß ein zweiter Adreß-Eingang zur kanalunabhängigen programmgesteuerten Adressierung der innerhalb der einzelnen Speicherbereiche enthaltenen Speicherplätze vorgesehen ist

Von besonderem Vorteil ist, daß gemäß der Erfindung die Zuordnung der kanalindividuellen Adressen durch eine Hardware-Schaltung gewährleistet ist, und daß die zu speichernden Größen vom Programm her für alle Kanäle unter den gleichen Adressen anzusprechen sind.

Für die zentrale Prozessoreinheit ist dann eine

beliebige Größe X für jeden Kanal unter ein und derselben Adresse ansprechbar. Der Hardware-Multiplexer sorgt indessen dafür, daß ein Wert X an den Speicherplatz X₁ gelangt, wenn gerade der Kanal ;' bearbeitet wird. Auf diese Weise können mit η Adreß-Bits von der zentralen Prozessoreinheit k χ 2" Speicherplätze adressiert werden, wobei k die Anzahl der Kanäle bedeutet. Mit dieser Methode kann in vorteilhafter Weise auch der Adreß-Dekodier-Aufwand gegenüber einer reinen Software-Adressierung verringert werden.

Vorteilhaft ist es, den Adreß-Multiplexer als Binärzähler auszubilden.

Nachstehend ^rwird die Erfindung anhand eines Ausführungsbeispiels noch näher erläutert.
Es zeigt in der Zeichnung
F i g. 1 eine Prinzipdarstellv.ng füi Hie Zuordnung der

•w Software-Adressen zu den Kanal-Adressen durch einen Hardware-Multiplexer,

Fig. 2 ein Beispiel für die Aufteilung eines Arbeitsspeicherbereichs in für die Hardware und für die Software getrennt adressierbare Bereiche,

Fig. 3 ein Au·.' ihrungsbeispiel mit einem als Kanalzähler ausgebildeten Adreß-Multiplexer.

Fig. 1 zeigt eine Prinzipdarstellung eines Mikroprozessors CPU. der über einen mehrstufigen Schalter S mit einem Arbeitsspeicher AS verbunden ist. Der Arbeitsspeicher ist hierbei in eine mit der Kanalzahl übereinstimmende Anzahl von beliebig über den Arbeitsspeicher verteilten Speicherbereichen unterteilt, die in der schematischen Darstellung des Arbeitsspeichers als jeweils horizontal angeordnete Zeilen angegeben sind. Jeder dieser Speicherbereiche enthält die jeweils einem Kanal f zugeordneten Speicherplätze x„ y_h r, .... die als reine Software-Adressen durch den Mikroprozessor abrufbar sind.

Der mehrstufige Schalter Sist durch einen Hardware-Multiplexer M gesteuert, der entsprechend der Kanalfolge die Schalterstellung jeweils derart wählt, daß immer derjenige Speicherbereich adressierbar ist, der dern gerade aufgerufenen Kanal zugeordnet ist. Hierdurch ergibt sich die Möglichkeit, die zu speichern» den Größen vom Programm her für alle Kanäle unter gleichen Adressen anzusprechen.

In Fig,2 ist anhand eines Beispiels die Aufteilung eines Arbeitsspeicherbereichs in für die Hardware und

für die Software getrennt adressierbare Bereiche noch näher erläutert

Im oberen Teil der F i g. 2 ist der Arbeitsspeicher AS schematisch mit zwei Adreßeingängen AD 1 und AD 2 angegeben, wobei der erste Adreßeingang ADX die durch den Adreß-Multiplexer ansteuerbaren Eingänge Ao, A\ und A₂ enthält, während der zweite Adreßeingang AD 2 die durch die Software ansteuerbaren Eingänge A3 und A4 aufweist Durch die Eingänge Aa bis A₂ des ersten Adreß-Eingangs AD 1 sind die jeweils einem der Kanäle zugeordneten Speicherbereiche adressierbar, während die innerhalb eier Speicherbereiche gelegenen einzelnen Speicherplätze durch die Eingänge A3 und A₄ des zweiten Adreßeingangs AD 1 durch reine Software-Adressen abrufbar sind.

Im unteren Teil der Fig.2 ist ein gemäß der Erfindung unterteilter Bereich des Arbeitsspeichers schematisch durch nach Art einer Matrix nebeneinander liegende Zeilen und Spalten dargestellt. Die so gebildete Matrix enthält acht Spalten, die hierbei den Kanalnummem O bis 7 entsprechen und jeweils vier Speicherplätze, die durch die Software-Adressen O bis 3 ansprechbar sind. Die zur Adressierung der einzelnen Kanalnummern an den Eingängen A₀ bis A₂ erforderlichen Bit-Kombinationen sind in der F i g. 2 jeweils unterhalb der zugehörigen Kanalnummer eingetragen. In gleicher Weise sind die zur Adressierung der einzelnen Speicherplätze erforderlichen Bit-Kombinationen für die Eingänge Ai und Ai neben den zugehörigen Software-Adressen O bis 3 der einzelnen Zeilen der Matrix angegeben.

Als Beispiel für eine Adressierung ist in der Darstellung nach Fig.2 der beispielsweise dem Kanal Nr. 2 zugeordnete Speicherbereich als gestrichelte Spalte der Matrix kenntlich gemacht. Dieser Speicherbereich enthält die Software-Adressen O bis 3, so daß zur Adressierung eines einzelnen Speicherplatzes innerhalb

dieses Bereichs die diesem Speicherplatz zugeordnete Software-Adresse dem zweiten Adreßeingang A D 2 zur Verfugung stehen muß. Die beispielsweise durch die Software-Adresse 1 erreichbaren Speicherplätze sind durch die in der F i g. 2 gestrichelt dargestellte Zeile der Matrix kenntlich gemacht. Der im Schnittpunkt der gestrichelten Zeile und Spalte gelegene Speicherplatz ist also dann adressiert, wenn bei der Bearbeitung des Kanals 2 die Software-Adresse 1 durch den Mikroprozessor angesprochen wird.

Fig.3 zeigt ein Ausführungsbeispiel für eine mögliche Realisierung des Adreß-Multiplexers. Eine besonders einfache Realisierung ergibt sich, wenn gemäß der Erfindung die Adressiereingänge des Arbeitsspeichers aufgeteilt sind in jene, die von der Software und solche, die von der Hardware angesteuert werden. Bei der Anordnung nach Fig.3 ist der Adreß-Multiplexer als einfacher Zähler für die Kanalnummern ausgeführt. Dieser Zähler für die Kanalnummern steuert den Adreßeingang AD 1 des ArbeitsspH rhers AS an und wird vor dem ersten oder nach dem letzten Zugriff eines Kanals auf den Arbeitsspeicher weitergeschaltet. Dies kann durch einen entsprechenden Software-Befehl oder durch ein geeignetes Signal der Einheit KS erfolgen, das pro Karal-Bearbeitungszyklus genau einmal aktiv ist

Eine vorteilhafte Anwendung der Erfindung ergibt sich beispielsweise bei der Mikroprozessorsteuerung im Kennzeichenumsetzergerät von digitalen Zeitmultiplex-Nachrichtenübertragungssystemen. Für beispielsweise 2⁵ = 32 Kanäle, von denen dreißig als Kennzeichen- und zwei als Sonderkanäle verwendet sind, wird ein 5-Bit-Binärzähler zur Kanaladressierung benutzt, der durch das Signal »Empfangs-Daten einlesen« zum nächsten Kanal weitergeschaltet wird. Nach dieser Methode werden Statusinformationen, Zwischenergebnisse und die Speicherplätze für die Ausgabedaten im System adressiert.

Hierzu 2 Blatt Zeichnungen

Claims (2)

/-ν rv /λ <π ζ» υ/ Patentansprüche:

1. Von einem Mikroprozessor gesteuertes digitales Zeitmultiplex-Nachrichtenübertragungssystem mit mehreren Obertragungskanälen und einem über ein Programm adressierbaren Arbeitsspeicher, dadurch gekennzeichnet, daß der Arbeitsspeicher in einzelne Speicherbereiche (x„ yi, Zi...) unterteilt ist, daß jeder Speicherbereich jeweils einem Kanal eindeutig zugeordnet ist und die für diesen Kanal vorgesehenen Speicherplätze enthält, daß die einzelnen Speicherbereiche für sich über einen ersten Adreß-Eingang (AD 1) getrennt adressierbar sind, daß ein mit dem ersten Adreß-Eingang (AD 1) verbundener Adreß-Multiplexer (M) vorgesehen ist, durch den entsprechend der Kanalfolge die den jeweils eingeschalteten Kanälen zugeordneten Speicherbereiche selbsttätig adressiert sind, und daß ein zweiter Adreß-Eingang (AD 2) zur kanalunabhängigen programmgesteuerten Adressierung der innerhalb der einzelnen Speicherbereiche enthaltenen Speicherplätze vorgesehen ist

2. Von einem Mikroprozessor gesteuertes digitales Zeitmultiplex-Nachrichtenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Adreß-Multiplexer (M) als Binärzähler ausgebildet ist.