DE2907835B1 - Adressen-Multiplexer fuer einen Arbeitsspeicher - Google Patents
Adressen-Multiplexer fuer einen ArbeitsspeicherInfo
- Publication number
- DE2907835B1 DE2907835B1 DE2907835A DE2907835A DE2907835B1 DE 2907835 B1 DE2907835 B1 DE 2907835B1 DE 2907835 A DE2907835 A DE 2907835A DE 2907835 A DE2907835 A DE 2907835A DE 2907835 B1 DE2907835 B1 DE 2907835B1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- memory
- address
- channels
- addressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003936 working memory Effects 0.000 title claims description 5
- 230000015654 memory Effects 0.000 claims description 43
- 238000004891 communication Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 claims 31
- 230000005540 biological transmission Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 claims 2
- 230000002123 temporal effect Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 5
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
Description
- In Fig.2 ist anhand eines Beispiels die Aufteilung eines Arbeitsspeicherbereichs in für die Hardware und für die Software getrennt adressierbare Bereiche noch näher erläutert.
- Im oberen Teil der F i g. 2 ist der Arbeitsspeicher AS schematisch mit zwei Adreßeingängen AD 1 und AD 2 angegeben, wobei der erste Adreßeingang AD 1 die durch den Adreß-Multiplexer ansteuerbaren Eingänge Ao, Al und A2 enthält, während der zweite Adreßeingang AD2 die durch die Software ansteuerbaren Eingänge A3 und A4 aufweist Durch die Eingänge Ao bis A2 des ersten Adreß-Eingangs AD 1 sind die jeweils einem der Kanäle zugeordneten Speicherbereiche adressierbar, während die innerhalb der Speicherbereiche gelegenen einzelnen Speicherplätze durch die Eingänge A3 und A4 des zweiten Adreßeingangs AD2 durch reine Software-Adressen abrufbar sind.
- Im unteren Teil der F i g. 2 ist ein gemäß der Erfindung unterteilter Bereich des Arbeitsspeichers schematisch durch nach Art einer Matrix nebeneinander liegende Zeilen und Spalten dargestellt Die so gebildete Matrix enthält acht Spalten, die hierbei den Kanalnummern 0 bis 7 entsprechen und jeweils vier Speicherplätze, die durch die Software-Adressen 0 bis 3 ansprechbar sind. Die zur Adressierung der einzelnen Kanalnummern an den Eingängen Ao bis A2 erforderlichen Bit-Kombinationen sind in der F i g. 2 jeweils unterhalb der zugehörigen Kanalnummer eingetragen. In gleicher Weise sind die zur Adressierung der einzelnen Speicherplätze erforderlichen Bit-Kombinationen für die Eingänge A3 und A4 neben den zugehörigen Software-Adressen 0 bis 3 der einzelnen Zeilen der Matrix angegeben.
- Als Beispiel für eine Adressierung ist in der Darstellung nach F i g. 2 der beispielsweise dem Kanal Nur. 2 zugeordnete Speicherbereich als gestrichelte Spalte der Matrix kenntlich gemacht. Dieser Speicherbereich enthält die Software-Adressen 0 bis 3, so daß zur Adressierung eines einzelnen Speicherplatzes innerhalb dieses Bereichs die diesem Speicherplatz zugeordnete Software-Adresse dem zweiten Adreßeingang AD 2 zur Verfügung stehen muß. Die beispielsweise durch die Software-Adresse 1 erreichbaren Speicherplätze sind durch die in der F i g. 2 gestrichelt dargestellte Zeile der Matrix kenntlich gemacht. Der im Schnittpunkt der gestrichelten Zeile und Spalte gelegene Speicherplatz ist also dann adressiert, wenn bei der Bearbeitung des Kanals 2 die Software-Adresse 1 durch den Mikroprozessor angesprochen wird.
- F i g. 3 zeigt ein Ausführungsbeispiel für eine mögliche Realisierung des Adreß-Multiplexers. Eine besonders einfache Realisierung ergibt sich, wenn gemäß der Erfindung die Adressiereingänge des Arbeitsspeichers aufgeteilt sind in jene, die von der Software und solche, die von der Hardware angesteuert werden. Bei der Anordnung nach Fig.3 ist der Adreß-Multiplexer als einfacher Zähler für die Kanalnummern ausgeführt Dieser Zähler für die Kanalnummern steuert den Adreßeingang AD 1 des Arbeitsspeichers AS an und wird vor dem ersten oder nach dem letzten Zugriff eines Kanals auf den Arbeitsspeicher weitergeschaltet Dies kann durch einen entsprechenden Software-Befehl oder durch ein geeignetes Signal der Einheit KS erfolgen, das pro Kanal-Bearbeitungszyklus genau einmal aktiv ist Eine vorteilhafte Anwendung der Erfindung ergibt sich beispielsweise bei der Mikroprozessorsteuerung im Kennzeichenumsetzergerät von digitalen Zeitmultiplex-Nachrichtenübertragungssystemen. Für beispielsweise 25 = 32 Kanäle, von denen dreißig als Kennzeichen-und zwei als Sonderkanäle verwendet sind, wird ein 5-Bit-Binärzähler zur Kanaladressierung benutzt, der durch das Signal »Empfangs-Daten einlesen« zum nächsten Kanal weitergeschaltet wird. Nach dieser Methode werden Statusinformationen, Zwischenergebnisse und die Speicherplätze für die Ausgabedaten im System adressiert.
Claims (2)
- Patentansprüche: 1. Von einem Mikroprozessor gesteuertes digitales Zeitmultiplex-Nachrichtenübertragungssystem mit mehreren Ubertragungskanälen und einem über ein Programm adressierbaren Arbeitsspeicher, da durch gekennzeichnet, daß der Arbeitsspeicher in einzelne Speicherbereiche (xh Yi, zi unterteilt ist, daß jeder Speicherbereich jeweils einem Kanal eindeutig zugeordnet ist und die für diesen Kanal vorgesehenen Speicherplätze enthält, daß die einzelnen Speicherbereiche für sich über einen ersten Adreß-Eingang (AD 1) getrennt adressierbar sind, daß ein mit dem ersten Adreß-Eingang (AD1) verbundener Adreß-Multiplexer (M) vorge sehen ist, durch den entsprechend der Kanalfolge die den jeweils eingeschalteten Kanälen zugeordneten Speicherbereiche selbsttätig adressiert sind, und daß ein zweiter Adreß-Eingang (AD2) zur kanalunabhängigen programmgesteuerten Adressierung der innerhalb der einzelnen Speicherbereiche enthaltenen Speicherplätze vorgesehen ist.
- 2. Von einem Mikroprozessor gesteuertes digitales Zeitmultiplex-Nachrichtenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Adreß-Multiplexer (M) als Binärzähler ausgebildet ist.Die Erfindung betrifft ein von einem Mikroprozessor gesteuertes digitales Zeitmultiplex-Nachrichtenübertragungssystem mit mehreren Übertragungskanälen und einem über ein Programm adressierbaren Arbeitsspeicher.Bei Zeitmultiplex-Systemen steht für die Bearbeitung eines einzelnen Kanals durch den zentralen Prozessor innerhalb der Zykluszeit jeweils nur ein begrenztes Zeitintervall zur Verfügung. Deshalb reicht häufig dieser Zeitabschnitt nicht aus, um eine Aufgabe zu Ende zu führen. Um im nächsten, diesem Kanal wieder zugeordneten Zeitschlitz das Verarbeitungsprogramm an der richtigen Stelle starten und fortführen zu können, müssen die Zwischenergebnisse, Statusinformationen und eventuelle weitere allgemeine Daten vor Beendigung des vorhergehenden Zeitschlitzes sichergestellt und in einem Arbeitsspeicher abgespeichert werden. Bei der Adressierung der diesen Größen zugeordneten Speicherplätze des Arbeitsspeichers ist stets als Zusatzinformation die laufende Nummer des gerade bearbeiteten Kanals erforderlich, damit gewährleistet ist, daß jeder Kanal nicht anderen Kanälen zugeordnete Daten überschreiben und nur auf seine eigenen Daten zugreifen kann. Erfolgt bei einem mikroprozessorgesteuerten System die Zuordnung der im einfachsten Fall durch die Kanalnummer gegebenen Zusatzinformation zu den zugehörigen Arbeitsspeicheradressen per Software, so kann dies in unerwünschter Weise einen erheblichen Teil der Gesamtbearbeitungszeit und des Programmspeicherbedarfs beanspruchen.Aufgabe der Erfindung ist es deshalb, diesen Nachteil zu vermeiden und eine Lösungsmöglichkeit anzugeben, durch die eine sichere und den Prozessor in zeitlicher Hinsicht nur geringfügig belastende zeitliche Zuordnung der Kanalnummer zu den zugehörigen Arbeitsspeicheradressen gewährleistet ist Ausgehend von einer Anordnung der einleitend angegebenen Art, wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß der Arbeitsspeicher in einzelne Speicherbereiche unterteilt ist, daß jeder Speicherbereich jeweils einem Kanal eindeutig zugeordnet ist und die für diesen Kanal vorgesehenen Speicherplätze enthält, daß die einzelnen Speicherbereiche für sich über einen ersten Adreß-Eingang getrennt adressierbar sind, daß ein mit dem ersten Adreß-Eingang verbundener Adreß-Multiplexer vorgesehen ist, durch den entsprechend der Kanalfolge die den jeweils eingeschalteten Kanälen zugeordneten Speicherbereiche selbsttätig adressiert sind, und daß ein zweiter Adreß-Eingang zur kanalunabhängigen programmgesteuerten Adressierung der innerhalb der einzelnen Speicherbereiche enthaltenen Speicherplätze vorgesehen ist.Von besonderem Vorteil ist, daß gemäß der Erfindung die Zuordnung der kanalindividuellen Adressen durch eine Hardware-Schaltung gewährleistet ist, und daß die zu speichernden Größen vom Programm her für alle Kanäle unter den gleichen Adressen anzusprechen sind.Für die zentrale Prozessoreinheit ist dann eine beliebige Größe X für jeden Kanal unter ein und derselben Adresse ansprechbar. Der Hardware-Multiplexer sorgt indessen dafür, daß ein Wert X an den Speicherplatz X; gelängt, wenn gerade der Kanal i bearbeitet wird. Auf diese Weise können mit II Adreß-Bits von der zentralen Prozessoreinheit k x 2n Speicherplätze adressiert werden, wobei k die Anzahl der Kanäle bedeutet. Mit dieser Methode kann in vorteilhafter Weise auch der Adreß-Dekodier-Aufwand gegenüber einer reinen Software-Adressierung verringert werden.Vorteilhaft ist es, den Adreß-Muftiplexer als Binärzähler auszubilden.Nachstehend wird die Erfindung anhand eines Ausführungsbeispiels noch näher erläutert.Es zeigt in der Zeichnung F i g. 1 eine Prinzipdarstellung für die Zuordnung der Software-Adressen zu den Kanal-Adressen durch einen Hardware-Multiplexer, F i g. 2 ein Beispiel für die Aufteilung eines Arbeitsspeicherbereichs in für die Hardware und für die Software getrennt adressierbare Bereiche, F i g. 3 ein Ausführungsbeispiel mit einem als Kanalzähler ausgebildeten Adreß-Multiplexer.F i g. 1 zeigt eine Prinzipdarstellung eines Mikroprozessors CPU, der über einen mehrstufigen Schalter 5 mit einem Arbeitsspeicher AS verbunden ist Der Arbeitsspeicher ist hierbei in eine mit der Kanalzahl übereinstimmende Anzahl von beliebig über den Arbeitsspeicher verteilten Speicherbereichen unterteilt, die in der schematischen Darstellung des Arbeitsspeichers als jeweils horizontal angeordnete Zeilen angegeben sind. Jeder dieser Speicherbereiche enthält die jeweils einem Kanal i zugeordneten Speicherplätze x, zi..., die als reine Software-Adressen durch den Mikroprozessor abrufbar sind.Der mehrstufige Schalter Sist durch einen Hardware-Multiplexer Mgesteuert, der entsprechend der Kanalfolge die Schalterstellung jeweils derart wählt, daß immer derjenige Speicherbereich adressierbar ist, der dem gerade aufgerufenen Kanal zugeordnet ist.Hierdurch ergibt sich die Möglichkeit, die zu speichernden Größen vom Programm her für alle Kanäle unter gleichen Adressen anzusprechen.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2907835A DE2907835C2 (de) | 1979-02-28 | 1979-02-28 | Adressen-Multiplexer für einen Arbeitsspeicher |
IT20060/80A IT1140667B (it) | 1979-02-28 | 1980-02-21 | Multiplatore di indirizzo per una memoria di lavoro |
AT0101980A AT379041B (de) | 1979-02-28 | 1980-02-25 | Von einem mikroprozessor gesteuertes digitales zeitmultiplex-nachrichtenuebertragungssystem |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2907835A DE2907835C2 (de) | 1979-02-28 | 1979-02-28 | Adressen-Multiplexer für einen Arbeitsspeicher |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2907835B1 true DE2907835B1 (de) | 1980-04-30 |
DE2907835C2 DE2907835C2 (de) | 1981-01-08 |
Family
ID=6064118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2907835A Expired DE2907835C2 (de) | 1979-02-28 | 1979-02-28 | Adressen-Multiplexer für einen Arbeitsspeicher |
Country Status (3)
Country | Link |
---|---|
AT (1) | AT379041B (de) |
DE (1) | DE2907835C2 (de) |
IT (1) | IT1140667B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114207721A (zh) * | 2019-08-05 | 2022-03-18 | 赛普拉斯半导体公司 | 用于由不同主机对非易失性存储器的非干扰访问的存储器控制器以及相关系统和方法 |
-
1979
- 1979-02-28 DE DE2907835A patent/DE2907835C2/de not_active Expired
-
1980
- 1980-02-21 IT IT20060/80A patent/IT1140667B/it active
- 1980-02-25 AT AT0101980A patent/AT379041B/de not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114207721A (zh) * | 2019-08-05 | 2022-03-18 | 赛普拉斯半导体公司 | 用于由不同主机对非易失性存储器的非干扰访问的存储器控制器以及相关系统和方法 |
CN114207721B (zh) * | 2019-08-05 | 2023-09-05 | 赛普拉斯半导体公司 | 用于由不同主机对非易失性存储器的非干扰访问的存储器控制器以及相关系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
IT8020060A0 (it) | 1980-02-21 |
DE2907835C2 (de) | 1981-01-08 |
AT379041B (de) | 1985-11-11 |
IT1140667B (it) | 1986-10-01 |
ATA101980A (de) | 1985-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2322674C3 (de) | Mikroprogramm-Steuereinrichtung | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2645535C2 (de) | ||
DE2261694A1 (de) | Speichersystem | |
DE3036711C2 (de) | Verfahren zum Verkleinern von grafischen Mustern | |
DE2302074A1 (de) | Speicherschutzanordnung in einem multiprozessorsystem | |
DE3137627C1 (de) | Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern | |
DE1774052B1 (de) | Rechner | |
DE2310631B2 (de) | Speicherhierarchie fur ein Datenverarbeitungssystem | |
DE2758829A1 (de) | Multiprozessor-datenverarbeitungssystem | |
DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
DE3013070C2 (de) | Schaltungsanordnung zur Bearbeitung von aus mehreren peripheren Geräten herangeführten Anforderungssignalen innerhalb einer datenverarbeitenden Einrichtung | |
EP0010570A2 (de) | Verfahren und Einrichtung zur selbstadaptiven Zuordnung der Arbeitslast einer Datenverarbeitungsanlage | |
DE2718551B2 (de) | ||
DE3013064C2 (de) | Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher | |
DE2142374C2 (de) | Schaltungsanordnung zur Auswahl und ggfs. erfolgenden Modifizierung von Datenzeichen | |
DE2907835C2 (de) | Adressen-Multiplexer für einen Arbeitsspeicher | |
DE2605066C2 (de) | Kanalzuordnungsschaltung zur Herstellung einer Zeitvielfach-Breitbandverbindung | |
DE2601379C3 (de) | Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen | |
DE10107102B4 (de) | Verfahren und Anordnung zur Instruktionswortgenerierung bei der Ansteuerung von Funktionseinheiten in einem Prozessor | |
DE2017879B2 (de) | Speicheranordnung mit freiem Zugriff | |
DE1172453B (de) | Codewandler zur Umsetzung von Informationszeichen binaer-dezimaler Darstellung in Informationszeichen binaerer Darstellung | |
DE1474090B2 (de) | Datenverarbeitungsanlage | |
EP0480331A2 (de) | Datenverarbeitungssystem mit Bildschirmeinheiten | |
DE2508373C3 (de) | Adressenumsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |