FI72000B - Kopplingsanordning - Google Patents
Kopplingsanordning Download PDFInfo
- Publication number
- FI72000B FI72000B FI812233A FI812233A FI72000B FI 72000 B FI72000 B FI 72000B FI 812233 A FI812233 A FI 812233A FI 812233 A FI812233 A FI 812233A FI 72000 B FI72000 B FI 72000B
- Authority
- FI
- Finland
- Prior art keywords
- data
- memory
- coding
- adder
- outputs
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
- G06F3/0232—Manual direct entries, e.g. key to main memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dram (AREA)
Description
1 72000
Kytkentäjärjestely
Keksintö liittyy kytkentäjärjestelyyn, johon kuuluu datakytkin ja muisti datakytkimen aikaisemmin antamien pa-5 rametrien taltiointia varten ja jossa datakytkimet ovat moninumeroisia koodauskytkimiä, joiden samanarvoiset koodi-ulostulot on kytketty yhteiseen väylälinjaan ja joissa kussakin on tulojohdin ja joilla kulloinenkin, väylälinjalla oleva datasignaali johdetaan tahtigeneraattorilla tahdistet-10 tuna muistissa olevaan taltiointipaikkaan.
Tällaisessa tunnetussa kytkentäjärjestelyssä (DE-AS 27 23 777) on useita datakytkimiä koottu yhteen näppäimistöön ja niiden tehtävänä on kirjoittaa binäärikoodista signaalia muistiin. Jotta kuitenkin tämä signaali tulisi oi-15 keaan kohtaan muistissa, on käytettävissä lisäksi muita näp-päinkytkimiä, joihin on järjestetty muistiosoitteita. Vain käyttämällä datakytkintä sekä näppäinkytkintä voidaan siis signaali siirtää muistiin. Tällöin määrää datakytkimien lukumäärä antamiskelpoisten signaalien lukumäärän.
20 Keksinnön tehtävänä on saada aikaan ensimmäisen pa tenttivaatimuksen mukainen kytkentäjärjestely, jossa automaattisesti kysytään usealta datakytkimeltä niiden asetusta, jolloin kussakin datakytkimessä voi olla useita data-asetuksia ja jolloin datakytkimestä annettavien datasanojen 25 tulojen lukumäärä vähenee mahdollisimman pieneksi.
Tämä tehtävä voidaan keksinnön mukaan ratkaista kytkentäjärjestelyllä, jolle on tunnusomaista, että tahtigene-raattori on tahdittavasti edelleenkytkevä monikanavainen generaattori, jossa on n-ulostuloa, jotka antavat peräkkäin 30 ja toistuvasti tahtipulsseja, ja että koodauskytkimen sisääntulot on kukin kytketty monikanavaisen generaattorin yhteen ulostuloon.
Keksinnön mukaisella muodolla pitää muistissa olla sen mukaisesti vain niin monta tuloa kuin koodauskytkimen 35 suurin arvo edellyttää. Binäärikoodauksessa voi siten ku- 2 72000 kin koodauskytkin olla säädettävissä nollasta viiteentoista, jossa muistiliitännässä on neljä tuloa. Johtuen monikäytöstä voidaan muistiin kuitenkin antaa n kertaa suurinta arvoa vastaava luku signaaleja.
5 Keksinnön edulliset muodot ilmoitetaan muissa pa tenttivaatimuksissa.
Keksintöä selitetään seuraavassa lähemmin suoritus-esimerkkien kytkentäkaavioiden avulla.
Kuvio 1 on kytkentäjärjestely, jossa on suora kir-10 joitus muistiin.
Kuvio 2 on kytkentäjärjestely, jossa on muistin tuloihin asetettu summain.
Kuvio 3 on kytkentäjärjestely, jossa on muistin tuloihin asetettu summain, jota seuraa osoitemuisti.
1 5 Monikanavaisen generaattorin 19 ulostuloihin 1, 2 ... n on liitetty vastaava lukumäärä binäärikoodattuja koo-dauskytkimiä 20/1, 20/2 ... 20/n. Kussakin koodauskytkimes-sä on 0...9 kytkentäasentoa ja ne antavat kussakin kytken-täasennossa kytkentäasentoa vastaavan binäärikoodatun data-20 sanan, siis esimerkiksi kytkentäasennossa 0 datasanan 0000, kytkentäasennossa 5 datasanan 0101 ja kytkentäasennossa 9 datasanan 1001. Tätä varten tarvitaan siten koodauskytki-missä 20 neljä koodausulostuloa 21 kussakin, jotka on liitetty samanvaiheisten erotusdiodien 22 kautta nelijohtimi-25 seen yhteislinjaan 23. Yksittäisten koodauskytkimien 20 samanarvoiset koodausulostulot 21 on yhdistetty yhteisiinjän 23 samaan johtimeen. Yhteislinjan 23 kuhunkin johtimeen on kytketty rekisterin 25 n:n rekisteripaikan tulo 24, jolloin rekisterin 25 kunkin rekisteripaikan 25/1, 25/2 ... 25/n 30 ajastinsisääntulo on kytketty monikanavaisen generaattorin 19 ulostuloihin 1, 2...n.
Monikanavainen generaattori 19 antaa ulostuloissaan 1, 2...n peräkkäin ja toistuvasti tahtisignaalin, jonka suuruus ja kesto ovat vakioita. Ulostulossa 1 esiintyvän tah-35 tisignaalin aikana antavat siten vain siihen liitetyn koo-dauskytkimen 21/1 koodausulostulot yhteislinjaan 23 kytken- 3 72000 taasentoa vastaavan datasanan, siis kyseisessä tapauksessa kytkentäasennossa 1 datasanan 0001. Sen jälkeen, kun ulostulon 1 tahtisignaali on myös ensimmäisen muistin 25 ensimmäisen taltiointipaikan 25/1 ajastintulossa, siirretään bi-5 näärikoodattu, siihen kuuluvan koodauskytkimen 20/1 para-metriarvon sisältävä datasana muistin 25 ensimmäiseen tal-tiointipaikkaan 25/1 . Vastaavalla tavalla syötetään muille koodauskytkimille 20/2 ... 20/n säädetyt parametriarvot peräkkäin monikanavaisen generaattorin 19 tahtia vastaavasti 10 muistiin 25 seuraaviin taltiointipaikkoihin 25/2 ... 25/n. Koodauskytkimiin 20 säädetyt arvot noudattavat sen jälkeen jatkuvasti jokaisessa uudistetussa käytössä tai taltioinnissa jatkuvasti monikanavaisen generaattorin 19 tahtia. Muistin 25 yksittäisiin taltiointipaikkoihin 25/1, 25/2 ... 15 25/n siiretty data voidaan silloin esimerkiksi edelleenkä- sitellä ei-esitetyllä mikroprosessorilla, jolloin osa mikrotietokoneesta voi olla muistiosa.
Kuvion 2 mukaisesti on muutoin samanlaisen, yhteis-linja 23-muistin 25 kytkennän väliin kytketty samoin n-vai-20 heinen summaaja 27, jossa puolestaan on vain neljä yhteis-linjaan 23 liitettyä tuloa 28. Summaajan 27 kukin vaihe 27/1, 27/2 ... 27/n on liitetty omaan ajastintuloonsa 29, jolloin muistin 25 ja summaimen 27 vastaavien taltiointi-paikkojen tai vaiheiden ajastintulot 26 ja 29 on yhdessä 25 niihin kuuluvan koodauskytkimen 20 kanssa kytketty monikanavaisen generaattorin 19 johonkin ulostuloon. Summaimen 27 kunkin vaiheen tuloarvoon lisätään vakiosuuruinen binää-riarvo, jolloin tämä arvo on eri vaiheille erilainen. Siten lisätään monikanavaisten generaattorin 19 ensimmäises-30 sä tahdissa summaimen 27 ensimmäiseen vaiheeseen 27/1 ensimmäisen koodauskytkimen 20/1 antamaan arvoon nolla, niin että summaimen 27, muistin 25 tuloihin 24 liitetyissä ulostuloissa, joissa on ensimmäisen koodauskytkimen 20/1 antama arvo, on myös arvo 0...9, jolloin ko. säädöllä arvo 1 35 vastaa datasanaa 0001 . Sitä vastoin lisätään toisessa tah- 4 72000 dissa koodauskytkimen 20/2 summaimen 27 toisessa vaiheessa 27/2 antamaan arvoon arvo 10, niin että muistin 25 toisessa vaiheessa 25/2 saadaan arvot välillä 10...19, siis koodaus-kytkimen 20/2 ko. säädöllä arvolle 5 arvo 15. Johtuen koo-5 dauskytkimen 20 mahdollisista kytkentäasennoista 0...9 kasvaa summaimen 27 kussakin lisävaiheessa sisäänmenoarvo vakiolla 10. Muistissa siirtyy siten yksittäisiin vaiheisiin 25/1 ... 25/n arvoiltaan toisistaan poikkeavat datasanat, niin että esimerkiksi mikroprosessori voi välittömästi ot-10 taa toisistaan poikkeavia tietoja siihen kuuluvasta muistista 25.
Kuvion 3 mukaisessa kytkentärakenteessa on samoin kytketty, muuttamattomassa monikanavaisen generaattorin 19 ja koodauskytkimen 20 kytkennässä yhteislinjaan 23, summaa-15 ja 27, jonka yksittäisten vaiheitten 27/1, 27/2 ... 27/n ajastintulot on myös liitetty ulostuloihin 1, 2 ... n. Summaa jän 27 toiminta on siten kuviossa 2 esitetyn kaltainen, kuitenkin niin, että summaimesta 27 annetut datasignaalit annetaan osoitetuloihin vakioarvomuistiksi muodostettuun 20 parametridekooderiin 30. Taltiointipaikat parametride- kooderissa 30 sisältävät lisäksi "todelliset" parametrit niiden tietojen käsittelyä varten, jotka voidaan välikäsi-teliä staattisesti muistissa 25. Monikanavainen generaattori, summain ja staattinen välimuisti voivat tällöin myös ol-25 la mikrotietokoneen komponentteja.
Tällaiset kytkentäjärjestelyt sopivat erityisen hyvin elektronisiin lämmönkeräysohjauksiin, jotta niissä mää-räystenmukaisten parametriarvojen sisääntulojen lukumäärä jäisi mahdollisimman pieneksi. Siten voidaan koodikytkimil-30 lä 20/1 ja 20/2 valita huomioon otettavan ulkolämpötilan edellyttämät ylä- ja alarajalämpötilat, kun taas muut koo-dikytkimet 20 voivat toimia mahdollista varausaikojen alkujen ja päättymisten säätöä varten.
Claims (7)
1. Kytkentäjärjestely, johon kuuluu datakytkin ja muisti datakytkimen aikaisemmin antamien parametrien tal- 5 tiointia varten ja jossa datakytkimet ovat moninumeroisia koodauskytkimiä (20), joiden samanarvoiset koodi ulostulot on kytketty yhteiseen väylälinjaan ja joissa kussakin on tulojohdin ja joilla kulloinenkin, väylälinjalla oleva da-tasignaali johdetaan tahtigeneraattorilla tahdistettuna 10 muistissa olevaan taltiointipaikkaan, tunnettu siitä, että tahtigeneraattori on tahdittavasti edelleenkytke-vä monikanavainen generaattori (19), jossa on n ulostuloa, jotka antavat peräkkäin ja toistuvasti tahtipulsseja, ja että koodauskytkimen (20) sisääntulot on kukin kytketty mo-15 nikanavaisen generaattorin (1 9) yhteen ulostuloon.
2. Patenttivaatimuksen 1 mukainen kytkentäjärjestely, tunnettu siitä, että se käsittää n koodauskyt-kintä (20/1, 20/2 ... 20/n), että muistissa (25) on n tal-tiointipaikkaa (25/1, 25/2 ... 25/n), ja että jokaisen tah- 20 din aikana väylälinjalla (23) oleva datasignaali johdetaan kulloisenkin tahdin osoittamaan taltiointipaikkaan muistissa .
3. Patenttivaatimuksen 1 tai 2 mukainen kytkentäjärjestely, tunnettu siitä, että väylälinjan (23) ku- 25 kin johto on liitetty datatuloon (24) muistissa (25), jonka yksittäisiin taltiointipaikkoihin sijoitetut ajastintu-lot (26) on kulloinkin liitetty monikanavaisen generaattorin (19) vastaavaan ulostuloon (1, 2, ... n).
4. Patenttivaatimuksen 1 mukainen kytkentäjärjeste-30 ly, tunnettu siitä, että kukin väylälinja (23) on liitetty n-vaiheisen summaimen (27) johonkin datatuloon (28), että summaimen (27) kussakin vaiheessa (27/1, 27/2 ... 27/n) on vakiosuuruinen, vähintään koodauskytkimen (20) koodausasentojen lukumäärällä toisistaan eroava data-arvo, 35 että summaimen (27) dataulostulot on liitetty datasisään- 6 72000 menoihin (24) muistissa (25), jossa on n taltiointipaikkaa (25/1, 25/2 ... 25/n) ja että ajastinsisäänmenot (29, 26) toisiaan vastaavissa summaimen (27) vaiheissa tai taltioin-tipaikoissa ja muistin (25) vaiheissa tai taltiointipaikois-5 sa on sijoitettu yhdessä monikanavaisen generaattorin (19) niihin kuuluvaan ulostuloon.
5. Patenttivaatimuksen 1 tai jonkin sitä seuraavan patenttivaatimuksen mukainen kytkentäjärjestely, tunnettu siitä, että koodauskytkimen (20) koodausulostu- 10 lot (21) on kytketty väylälinjaan (23) samanapaisen tasasuuntaajaan (22) kautta.
5 72000
6. Patenttivaatimuksen 1 tai 5 mukainen kytkentäjärjestely, tunnettu siitä, että väylälinjan (23) kukin johto on liitetty n-vaiheisen summaimen (27) johonkin 15 datasisäänmenoon (28), että summaimen (27) kussakin vaiheessa (27/1, 27/2 ... 27/n) on vakiosuuruinen, vähintään koodauskytkimen (20) koodausasentojen lukumäärällä toisistaan eroava data-arvo ja että summaimen (27) dataulostulot on sijoitettu osoitesisäänmenoihin vakioarvorekisterissä 20 (30).
7 72000
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3029033 | 1980-07-31 | ||
DE19803029033 DE3029033C2 (de) | 1980-07-31 | 1980-07-31 | Schaltungsanordnung |
Publications (3)
Publication Number | Publication Date |
---|---|
FI812233L FI812233L (fi) | 1982-02-01 |
FI72000B true FI72000B (fi) | 1986-11-28 |
FI72000C FI72000C (fi) | 1987-03-09 |
Family
ID=6108555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI812233A FI72000C (fi) | 1980-07-31 | 1981-07-15 | Kopplingsanordning. |
Country Status (6)
Country | Link |
---|---|
AT (1) | AT380618B (fi) |
DE (1) | DE3029033C2 (fi) |
FI (1) | FI72000C (fi) |
FR (1) | FR2488004A1 (fi) |
GR (1) | GR74279B (fi) |
HU (1) | HU182365B (fi) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD136194A1 (de) * | 1978-04-28 | 1979-06-20 | Christian Dippmann | Anordnung zur eingabe von direkt codierten daten mittels mehrfachschaltelement |
-
1980
- 1980-07-31 DE DE19803029033 patent/DE3029033C2/de not_active Expired
-
1981
- 1981-07-15 FI FI812233A patent/FI72000C/fi not_active IP Right Cessation
- 1981-07-17 AT AT316781A patent/AT380618B/de not_active IP Right Cessation
- 1981-07-24 FR FR8114409A patent/FR2488004A1/fr active Granted
- 1981-07-30 GR GR65672A patent/GR74279B/el unknown
- 1981-07-30 HU HU812227A patent/HU182365B/hu not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2488004B3 (fi) | 1984-04-27 |
DE3029033C2 (de) | 1984-05-24 |
HU182365B (en) | 1983-12-28 |
FI72000C (fi) | 1987-03-09 |
FI812233L (fi) | 1982-02-01 |
FR2488004A1 (fr) | 1982-02-05 |
AT380618B (de) | 1986-06-25 |
ATA316781A (de) | 1985-10-15 |
GR74279B (fi) | 1984-06-21 |
DE3029033A1 (de) | 1982-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4521648A (en) | Automatic dialer for telephone numbers | |
JPS56168223A (en) | Numerical value control system | |
US4591829A (en) | Run length code decoder | |
US4251862A (en) | Control store organization in a microprogrammed data processing system | |
FI72000B (fi) | Kopplingsanordning | |
EP0286260A3 (en) | Group-relative addressing system | |
KR970068633A (ko) | 가변길이 코드 디코더 | |
TW346598B (en) | Division device | |
JPS55102034A (en) | Set unit for unit address | |
DE3462367D1 (en) | Tone source for telephone systems | |
US3987437A (en) | Key switch signal multiplexer circuit | |
KR0135503B1 (ko) | 키 인식방법 및 회로 | |
JPS5614353A (en) | Control clock switching system | |
JPH0646376B2 (ja) | 入力制御方式 | |
JPS56156072A (en) | Adaptation predictive coding device | |
SU1136296A1 (ru) | Устройство дл управлени шаговым двигателем | |
JPS578855A (en) | Interruption processing system | |
JPS5684055A (en) | Setting method for conversion code of code converter | |
FR2361689A1 (fr) | Automate programmable pour la commande du deroulement d'un cycle de fonctionnement d'installation | |
JPS5679354A (en) | Memory access control system | |
KR900002625A (ko) | 순회형 잡음저감회로 | |
JPS6231087A (ja) | アドレスデコ−ド回路 | |
JPS6459402A (en) | Circuit for controlling/detecting physical output value of apparatus to be controlled | |
JPS55140942A (en) | Code converting device | |
JPS5651067A (en) | Access circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed |
Owner name: LICENTIA PATENT- VERWALTUNGS-G.M.B.H. |