FR2488004A1 - Dispositif de couplage comportant des commutateurs de donnees et une memoire pour emmagasiner des parametres - Google Patents
Dispositif de couplage comportant des commutateurs de donnees et une memoire pour emmagasiner des parametres Download PDFInfo
- Publication number
- FR2488004A1 FR2488004A1 FR8114409A FR8114409A FR2488004A1 FR 2488004 A1 FR2488004 A1 FR 2488004A1 FR 8114409 A FR8114409 A FR 8114409A FR 8114409 A FR8114409 A FR 8114409A FR 2488004 A1 FR2488004 A1 FR 2488004A1
- Authority
- FR
- France
- Prior art keywords
- data
- switches
- memory
- adder
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
- G06F3/0232—Manual direct entries, e.g. key to main memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dram (AREA)
Abstract
LES COMMUTATEURS DE DONNEES SONT DES COMMUTATEURS CODEURS A PLUSIEURS CHIFFRES 20 QUI SONT RELIES PAR DES CONDUCTEURS D'ENTREE A L'UNE DES N SORTIES D'UN GENERATEUR MULTIPLEX 19 A AVANCEMENT CADENCE. LES SORTIES CODEES 21 DE VALEURS IDENTIQUES DES DIFFERENTS COMMUTATEURS CODEURS 20 SONT RACCORDEES A UNE BARRE OMNIBUS 23 ET LE SIGNAL DE DONNEES, PRESENT DANS LA BARRE OMNIBUS 23 A CHAQUE IMPULSION D'HORLOGE, EST CONDUIT A L'EMPLACEMENT DE LA MEMOIRE 25 ASSOCIE A CETTE IMPULSION D'HORLOGE.
Description
La présente invention se rapporte à un dispositif de couplage comportant des commutateurs de données et une mémoire pour emmagasiner des paramètres pouvant être sélectionnés d'avance au moyen des commutateurs de données.
Dans un dispositif de couplage de ce type, connu par la demande de brevet DE 2 723 777, plusieurs commutateurs de données sont groupés pour former un clavier à touches et servent à l'introduction d'un signal binaire codé dans une mémoire. Afin de pouvoir emmagasiner ce signal à l'emplacement désiré de la mémoire, on prévoit des commutateurs supplémentaires à touches auxquels sont associées les adresses de la mémoire . De ce fait un signal ne peut être emmagasiné dans la mémoire qu'après actionnement des commutateurs de données et des commutateurs à touches. Le nombre des signaux pouvant être introduits dépend alors du nombre des commutateurs de données.
La présente invention a pour objet de créer un dispositif de couplage du type défini ci-dessus et dans lequel un grand nombre de commutateurs de données est interrogé automatiquement en ce qui concerne leur position1 chacun des commutateurs de données pouvant comporter un grand nombre de positions de données. Dans ce montage, le nombre des entrées destinées à l'intrôduction des mots de données à délivrer par les commutateurs de données doit pouvoir être réduit à un minimum.
Les problèmes ci-dessus sont résolus conformément à l'invention par un dispositif de couplage qui est caractérisé en ce que les commutateurs de données sont des commutateurs codeurs à plusieurs chiffres, en ce que les commutateurs codeurs sont reliés par des conducteurs d'entrée à l'une de n sorties d'un générateur multiplex à avancement cadencé, en ce que les sorties codées de valeurs identiques des différents commutateurs codeurs sont raccordées à une barre omnibus commune et en ce que le signal de données présent dans la barre omnibus, à chaque impulsion d'horloge, est conduit à l'emplacement de la mémoire qui est associé à cette impulsion d'horloge.
Dans la forme de réalisation suivant l'invention le nombre des sorties de la mémoire est en conséquence réduit à celui qui nécessite la valence la plus élevée de l'un des commutateurs de données. De ce fait, chaque commutateur de données peut être réglé de O à 15 lors d'un codage binaire et lorsque la mémoire présente quatre entrées. Cependant , en raison du fonctionnement en multiplex, il est possible d'introduire dans la mémoire un nombre de valeurs correspondant à n-fois la valence la plus élevée.
Diverses autres caractéristiques de l'invention ressortent d'ailleurs de la description détaillée qui suit.
Des formes de réalisations de l'objet de liin vention sont représentées, à titre d'exemples non limistatifs, aux dessins annexés.
La fig. 1 représente un dispositif de couplage à introduction directe dans la mémoire.
La fig. 2 montre un dispositif de couplage dans lequel un additionneur est prévu en amont des entrées de la mémoire.
La fig. 3 représente un dispositif de couplage dans lequel un additionneur et une mémoire d'adresse, montée à la suite, sont prévus en amont de la mémoire.
Aux sorties 1,2...n d'un générateur multiplex.
19 sont raccordés les conducteurs d'entrée d'un nombre correspondant de commutateurs codeurs à codage binaire 20/1, 20/2...20/n. Chaque commutateur codeur comporte de 0 à 9 positions de commutation et délivre, dans chaque position, un mot de données à codage binaire et correspondant à la position de commutation,c'est-à-dire le mot de données 0000 dans la position 0, le mot de données 0101 dans la position 5 et le mot de données 1001 dans la position 9. En conséquence chacun des commutateurs codeurs 20 doit comporter quatre sorties de codage 21 qui sont raccordées à quatre barres omnibus 23 par l'intermédiaire de diodes de découplage 22 polarisées dans le meme sens. Les sorties de codage équivalentes 21 des différents commutateurs codeurs 20 sont alors reliées à la même barre omnibus 23.A chaque barre omnibus 23 est raccordée l'une des entrées 24 d'une mémoire 25 qui comporte n emplacements d'emmagasinage, l'entrée d'horloge 26 de chaque emplacement d'emmagasinage 25/1, 25/2,... 25/n de la mémoire 25 étant reliée aux sorties 1,2... n du générateur multiplex 'in.19.
Le générateur multiplex 19 délivre , à ses sorties 1,2... n, su#ccessivement et de façon répétitiven un signal d'horloge de durée et de grandeur identiques.
Lors de la présence d'un signal d'horloge à la sortie 1, seules les sorties 21 du commutateur codeur 20/1 raccordé à cette sortie 1 délivrent aux barres omnibus 23 un mot de données qui correspond à la position de commutation, c'est-à-dire dans le cas présent le mot de données 0001 pour la position de commutation 1.
Etant donné que le signal d'horloge venant de la sortie 1 est également présent à l'entrée d'horloge 26 du premier emplacement d'emmagasinage 25/1 de la mémoire 25, le mot de données, à codage binaire et contenant la valeur d'un paramètre, du commutateur codeur associé 20/1, est emmagasiné dans le premier emplacement 25/1 de la mémoire 25. Les valeurs de paramètres réglées sur les autres commutateurs codeurs 20/2... 20/n sont introduitessuccessivement de façon correspondante, et en fonction des impulsions d'horloge délivrées par le générateur multiplex, dans les autres emplacements d'emmagasinage 25/2... 25/n de la mémoire 25. A chaque répétition du train.d'impulsions délivré par le générateur multiplex 19 il se produit une nouvelle interrogation et un nouvel emmagasinage des valeurs réglées par les commutateurs codeurs 20.Les données déposées aux différents emplacements 25/1, 25/2... 25i/nde la mémoire 25 peuvent ensuite être appelées et traitées, par exemple, au moyen d'un microprocesseur non représenté, la mémoire pouvant être une partie intégrante d'un micro-ordinateur.
Le dispositif de couplage représenté à la fig.2 est conçu de façon analogue à celui de la fig. 1 à l'exception d'un additionneur 27 à n étages qui est inséré entre la mémoire 25 et les barres omnibus 23 auxquelles sont reliées ses quatre entrées 28.
A chacun des étages 27/1, 27/2... 27/n de l'additionneur 27 est associée une entrée d'horloge propre 29, les entrées d'horloge 26 et 29 des emplacements d'emmagasinage ou des étages correspondants de la mémoire 25 et de l'additionneur 27 étant raccordées chacune et ensemble. avec le commutateur codeur associé 20. à l'une des sorties du générateur multiplex 19. Dans chaque étage de l'additionneur 27 une valeur binaire constante, mais différente dans chaque étage, est additionnée à la valeur d'entrée.Dans le premier étage 27/1 de l'additionneur 27 une valeur zéro est alors additionnée à la valeur délivrée par le premier commutateur codeur 20/1 lors de la première impulsion d'horloge produite par le générateur multiplex 19 de sorte que la valeur délivrée par le premier commutateur codeur 20/1, c'està-dire une valeur comprise entre 0 et 9, dans le présent réglage la valeur 1 correspondant au mot de données 0001, est présente aux sorties de l'additionneur 27 reliées aux entrées 24 de la mémoire 25. Lors de la deuxième impulsion d'horloge, par contre, la valeur 10 est additionnée dans le deuxième étage 27/2 de l'additionneur 27 à la valeur délivrée par le deuxième commutateur codeur 20/2, de sorte que le deuxième étage 25/2 de la mémoire 25 reçoit des valeurs comprises entre 10 et 19, c'est-à-dire la valeur 15 lorsque le commutateur codeur 20/2 est réglé, comme dans le cas présent, sur la valeur 5.En raison des positions de commutation possibles de 0 à 9 des commutateurs codeurs 20, une valeur constante et. augmentée de 10 est addi tionnéesdans chacun des autres étages de l'additionneur 27, à la valeur d'entrée. De ce fait des mots de données de valeurs différentes sont emmagasinés dans les différents étages 25/1 à 25/n de la mémoire 25 de façon que, par exemple,un microprocesseur puisse prélever directement de sa mémoire associée 25 des valeurs différentes entre elles.
Dans le dispositif de couplage suivant la fig.3 les connexions entre le générateur multiplex 19, les commutateurs codeurs 20 et les barres omnibus 23 sont les mêmes que dans l'exemple précédent. Aux barres omnibus 23 est également raccordé un additionneur 27 dont les entrées d'horloge 26 des différents étages 27/1, 27/2 à 27/n sont également reliées aux sorties 1,2 à n. La fonction de l'additionneur 27 est identique à celle du dispositif suivant la fig.2 mais les signaux de données délivrés par l'additionneur 27 sont appliqués aux entrées d'adresses d'un décodeur de paramètres 30 réalisé en tant que mémoire à valeur constante. Les emplacements d'emmagasinage du décodeur de paramètres 30 contiennent alors les paramètres "réels" pour le traitement de données qui peuvent être emmagasinées temporairement et statiquement dans la mémoire 25. Dans cette forme de réalisation, le générateur multiplex, l'additionneur, le décodeur de paramètres et la mémoire intermédiaire statique peuvent également être des composants d'un micro-ordinateur.
Les dispositifs de couplage de ce type conviennent particulièrement bien à des commandes éléctroniques d'accumulateurs de chaleur afin de pouvoir tenir compte, lors du processus de commande, du grand nombre de paramètres prescrits par les règlements tout en utilisant un nombre minimum d'entrées. Les commutateurs codeurs 20/1 et 20/2 permettent alors de choisir, par exemple, les températures limites supérieure et inférieure de la plage des températures extérieures dont on doit tenir compte, tandis que les autre commutateurs codeurs 20 peuvent être utilisés pour régler le début et la fin de la durée des temps de charge de l'accumulateur de chaleur.
Claims (5)
1 - Dispositif de couplage comportant des commutateurs de données et une mémoire pour emmagasiner des paramètres pouvant être sélectionnes d'avance au moyen des commutateurs de données,caractérisé en ce que les commutateurs de données sont des commutateurs codeurs à plusieurs chiffres (20), en ce que les commutateurs codeurs (20) sont reliés par des conducteurs d'entrée à l'une de n sorties d'un générateur multiplex (19) à avancement cadencé, en ce que les sorties codées (21) de valeurs identiques des différents commutateurs codeurs (20) sont raccordées à une barre omnibus commune (23) et en ce que le signal de données présent dans la barre omnibus (23) à chaque impulsion d'horloge est conduit à l'emplacement de la mémoire qui est associé à cette impulsion d'horloge.
2 - Dispositif de couplage suivant la revendication 1, caractérisé en ce qu'il comporte un nombre n de commutateurs codeurs (20/1, 20/2 à 20/n) # en ce que la mémoire (25) présente un nombre n d'emplacements d'emmagasinage (25/1, 25/2 à 25/n')et en ce que chacune des barres omnibus (23) est reliée à une entrée de données (24) de la mémoire (25) dont les entrées d'horloge (26),associées aux différents emplacements d'emmagasinage, sont reliées chacune à la sortie correspondante (1, 2 à n ) du générateur multiplex (19).
3 - Dispositif de couplage suivant la revendication 1, caractérisé en ce que chacune des barres omnibus (23) est reliée à une entrée de données (28) dun additionneur (27) à n étages, en ce que dans chaque étage (27/1, 27/2 à 27/n) de l'additionneur est présente une valeur de données constante et prédéterminée qui diffère de la valeur de données, présente dans chacun des autres étages, d'une valeur qui est au moins égale au nombre des positions de codage de l'un des commutateurs codeurs (20), en ce que les sorties de donnéesde l'additionneur (27) sont raccordées aux entrées de données (24) de la mémoire (25) présentant n emplacements d'emmagasinage (25/1, 25/2 à 25n) et en ce que les entrées d'horloge (29t26) des étages correspondants et les emplacements d'emmagasinage de l'additionneur (27) et de la mémoire (25) sont reliés ensemble à la sortie associée du générateur multiplex (19).
4 - Dispositif de couplage suivant l'une des revendications 1 à 3, caractérisé en ce que les sorties de codage (21) desscommutateurs codeurs (20) sont reliées aux barres omnibus (23) par l'intermédiaire d'éléments redresseurs (22) polarisés dans le meme sens.
5 - Dispositif de couplage suivant l'une des revendications 1 ou 4, caractérisé en ce que chacune des barres omnibus (23) est reliée à une entrée de données (28) de l'additionneur (27) à n étages, en ce que dans chaque étage (27/1, 27/2 à 27/n) de l'additionneur (27) est présente une valeur de données constante et prédéterminée mais qui diffère de la valeur de données, présente dans chacun des autres étages, d'une valeur qui est au moins égale au nombré des positions de codage de l'un des commutateurs codeurs (20) et en ce que les sorties de données de l'additionneur (27) sont reliées aux entrées d'adresses d'une mémoire (29) à valeurs constantes.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803029033 DE3029033C2 (de) | 1980-07-31 | 1980-07-31 | Schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2488004A1 true FR2488004A1 (fr) | 1982-02-05 |
FR2488004B3 FR2488004B3 (fr) | 1984-04-27 |
Family
ID=6108555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8114409A Granted FR2488004A1 (fr) | 1980-07-31 | 1981-07-24 | Dispositif de couplage comportant des commutateurs de donnees et une memoire pour emmagasiner des parametres |
Country Status (6)
Country | Link |
---|---|
AT (1) | AT380618B (fr) |
DE (1) | DE3029033C2 (fr) |
FI (1) | FI72000C (fr) |
FR (1) | FR2488004A1 (fr) |
GR (1) | GR74279B (fr) |
HU (1) | HU182365B (fr) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD136194A1 (de) * | 1978-04-28 | 1979-06-20 | Christian Dippmann | Anordnung zur eingabe von direkt codierten daten mittels mehrfachschaltelement |
-
1980
- 1980-07-31 DE DE19803029033 patent/DE3029033C2/de not_active Expired
-
1981
- 1981-07-15 FI FI812233A patent/FI72000C/fi not_active IP Right Cessation
- 1981-07-17 AT AT316781A patent/AT380618B/de not_active IP Right Cessation
- 1981-07-24 FR FR8114409A patent/FR2488004A1/fr active Granted
- 1981-07-30 HU HU812227A patent/HU182365B/hu not_active IP Right Cessation
- 1981-07-30 GR GR65672A patent/GR74279B/el unknown
Also Published As
Publication number | Publication date |
---|---|
ATA316781A (de) | 1985-10-15 |
HU182365B (en) | 1983-12-28 |
FI72000B (fi) | 1986-11-28 |
FI72000C (fi) | 1987-03-09 |
GR74279B (fr) | 1984-06-21 |
FR2488004B3 (fr) | 1984-04-27 |
DE3029033C2 (de) | 1984-05-24 |
DE3029033A1 (de) | 1982-02-18 |
FI812233L (fi) | 1982-02-01 |
AT380618B (de) | 1986-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2588980A1 (fr) | Processeur de traitement de signal numerique comportant plusieurs multiplicateurs | |
FR2498848A1 (fr) | Procede pour affaiblir un signal numerique et dispositif pour l'execution de ce procede | |
FR2608299A1 (fr) | Dispositif d'emission de telecommande | |
FR2488004A1 (fr) | Dispositif de couplage comportant des commutateurs de donnees et une memoire pour emmagasiner des parametres | |
FR2483144A1 (fr) | Generateur de forme d'onde | |
EP0476592A2 (fr) | Générateur d'adresses pour la mémoire de données d'un processeur | |
FR2631470A1 (fr) | Unite de controle d'un circuit integre de traitement de donnees | |
FR2551202A1 (fr) | Totalisateur kilometrique a memoire non volatile | |
FR2674386A1 (fr) | Systeme de commande d'un onduleur par modulation de largeur d'impulsion. | |
FR2600794A1 (fr) | Systeme de commande d'operations arithmetiques sur des vecteurs polynomiaux | |
EP1972061A2 (fr) | Dispositif et procede d'encodage de type cabac | |
FR2530854A1 (fr) | Procede d'execution d'un traitement mathematique a l'aide d'une memoire permanente et dispositif d'adressage pour sa mise en oeuvre | |
FR2656964A1 (fr) | Doubleur/diviseur d'un flux de bits serie. | |
FR2601163A1 (fr) | Systeme de commande arithmetique de donnees scalaires pour un processeur arithmetique vectoriel. | |
EP0849739A1 (fr) | Dispositif et procédé de lecture incrémentale d'une mémoire | |
SU788363A1 (ru) | Цифровой умножитель частоты | |
EP0842465B1 (fr) | Systeme d'organisation et procede de sequencement des circuits d'un microprocesseur | |
EP0849740B1 (fr) | Procédé et dispositif de lecture avec prédiction d'une mémoire | |
FR2484672A1 (fr) | Module de calcul et dispositif de calcul l'utilisant pour la determination de la transformee de fourier discrete d'une suite d'echantillons | |
EP0269167B1 (fr) | Circuit intégré et procédé de traitement numérique à module auto-cadencé | |
EP0238528A1 (fr) | Sequenceur d'instructions pour microprocesseur a architecture en reseau. | |
FR2487545A1 (fr) | Appareil de conversion de nombres decimaux codes binaires en nombres binaires | |
SU943701A1 (ru) | Устройство дл формировани дополнительного кода | |
SU144641A1 (ru) | Двухтактный одноразр дный сумматор комбинационного типа | |
FR2673301A1 (fr) | Circuit et procede de selection des k plus grandes donnees d'une suite de donnees. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |