DE2913729A1

DE2913729A1 - Binaeraddierschaltung

Info

Publication number: DE2913729A1
Application number: DE19792913729
Authority: DE
Inventors: David John Hunt
Original assignee: Fujitsu Services Ltd
Current assignee: Fujitsu Services Ltd
Priority date: 1978-04-25
Filing date: 1979-04-05
Publication date: 1979-11-08
Also published as: JPS54141535A; DE2913729C2; FR2424586A1; US4254471A; FR2424586B1; JPS5814691B2

Description

PATENTANWÄLTE

Dipf.-lng. A. Wasmeier

Dipl.-lng. H. Graf

Patentanwälte Postfach 382 8400 Regensburg

An das Deutsche Patentamt

Β München D-8400 REGENSBURG GREFLINGER STRASSE 7 Telefon (0941)5 4753 Telegramm Begpatent Rgb. Telex 6 5709 repat d

Ihr Zeichen Your Rot.

Ihre Nachricht Your Letter

Unser Zeichen Our Ref.

I/p 9790 5^a _a?_a 2. April 1979 U/He

Anmelder: INTERNATIONAL COMPUTERS LIMITED, ICL Hause, Putney, London, SÜ115 ISUI, England

Titel: "Binäraddierschaltung"

Priorität: Braßbritannien IMr. 16181/78 vom 25. April 1978

909845/0703

Konten: Bayerische Vereinsbank (BLZ 750 200 73) 5 839 Postscheck München 893 69-801 Gerichtsstand Regensburg

2.4.1979 Id/He - ^- I/p 9790

"Binäraddierschaltung"

BinäraddiErschaltungen sind an sich bekannt. Solchs SchaltungEn weisen drei Ei-ngänge zur Aufnahme drsier Binärziffern auf, dis miteinander addiert werden sollen, ferner Summier- und Übertragsausgänge, an denen die Resultate der Addition erscheinen.

AufgabE vorliegender Erfindung ist es, eine BinäraddiErschaltung zu schaffsn, die sowohl die Grundfunktion als konventionaller Addie-γεγ ausführt als auch in dar Lage ist, als Verbinder zu arbeiten, der die Eingangs direkt mit den Ausgängen koppelt.

Gemäß der Erfindung wird είπε BinäraddiErschaltung vorgeschlagen, die drei Eingänge sowie Summsn- und Übertragsausgängs und eine Vorrichtung besitzt, die selektiv in Abhängigkeit von einem BetriEbsartauswählsignal bstätigbar ist, damit der AddiErsr sich so verhält, als ob der erste und der zweite Eingang das Eingangssignal aufnehmsn, damit dsr Summenausgang gleich dem dritten Eingang und der Übertragsausgang gleich dem ersten oder zwsiten Eingang wird.

Daraus ergibt sich, daß die Schaltung in zwei BetriebsartEn je nach dsm Zustand dES BetriEbsartschaltsignales arbeiten kann. In der ersten Betriebsart arbeitet die Schaltung als normaler Addierer, indem sie die Summen- und Übertragsausgänge in herkömmlicher Weise bildet. In der zweiten Betriebsart wirkt die Schaltung effsktiv als Verbinder und koppelt zwei der Eingangspfade mit den Summen- und Übertragsausgangen.

Die Erfindung bsnutzt eine Eigenschaft einer Binäraddierschaltung, nach der dann, wenn zwei der Eingangs gleich sind, der Übertragsausgang gleich diesen beiden Eingängen ist, während der Summenausgang glsich dem anderen Eingang ist. Dies ergibt sich durch Betrachtung folgender üJertetabellE:

909845/0703

Ζ.ίι.1979 UI/He - / - Ι/ρ 9790

Eingang	B.	e	C
	0	0
Q	0	1
0	1	D
0	1	1
D	0	0
1	D	1
1	1	D
1	1	1
1

Ausgänge	Übertrag
Summe	D
0	D
1	D
1	1
D	0
1	1
0	1
D	1
1

Bei einer bevorzugten Ausführungsfarm der Erfindung ist die Addierschaltung so ausgelegt,daß die ersten und£weiten Eingänge in einer Äquivalenzschaltung kombiniert werden, um ein Steuersignal zu erzeugen, das die Ausgänge in solcher Weise steuert, daß

a) dann, ujenn das Steuersignal Gleichheit bezeichnet, der Summenausgang gleich dem dritten Ausgang und der Übertragsausgang gleich dem ersten oder zweiten Eingang ist und

b) dann, wenn das Steuersignal Ungleichheit bezeichnet, der Summenausgang gleich dem inversen Wert des dritten Eingangs und der Übertragsausgang gleich dem dritten Eingang gemacht wird, und die Vorrichtung, die bewirkt, daß der Addierer sich so benimmt, als ob die ersten und zweiten Eingänge das gleiche Eingangssignal aufnehmen, Vorkehrungen besitzt, die das Steuersignal zwingen, Gleichheit zu bezeichnen und zwar unabhängig von den Werten der ersten und zweiten Eingänge.

Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigt:

Fig. 1 eine Schaltung des Addierers, und

Fig. 2 dsn Addierer eingeschaltet in eine kombinierte Addier-Schiebe-Schaltung.

909845/0703

2.4.1979 üJ/He - l/~ i/p 9790

.ζ.

Mach FIg. 1 besitzt der Addierer drei Dateneingänge A, B und C sowie SUMMEIM- und ÜBERTRAGS-Ausgänge. Die Eingänge A und B werden in einem Äquivalenzglied ID kombiniert, dessen Ausgang einem Eingang eines IMDR-GIiedes 11 aufgegeben wird, während der andere Eingang ein Betriebs artsteuersignal X aufnimmt. Der Ausgang des NDR-Gliedes 11 stellt ein Steuersignal Y dar, das, wie noch erläutert wird, die Art und Weise festlegt, in der die SUMMEN- und ÜBERTRAGS-Eingänge gebildet werden.

Die Eingänge A und B werden einem anderen NOR-Glied 12 aufgegeben, dessen Ausgang mit einem Eingang eines weiteren NOR-Gliedes 13 verbunden ist. Der andere Eingang dieses NDR-Gliedes 13 ist mit dem Ausgang eines UND-Gliedes 14 verbunden, während der Ausgang des NOR-Gliedes 13 mit dem ÜBERTRAGS-Ausgang verbunden ist. Ein Eingang des UND-ßliedes 14 nimmt den inversen Wert des dritten Einganges C auf, während der andere das Steuersignal Y aufnimmt.

Das Steuersignal Y ist ferner mit einem Eingang eines anderen Äquivalenzgliedes 15 verbunden, dessen anderer Eingang den dritten Eingang C aufnimmt. Der Ausgang des Gliedes 15 wird Invertiert und dem SUMMEN-Ausgang aufgegeben.

Der Addierer hat zwei Betriebsarten, die durch das Betriebsartsteuersignal X bestimmt sind. Wenn X = 0,arbeitet die Schaltung als normaler Addierer, wenn X = 1, arbeitet sie in Form von zwei getrennten Signalpfaden, deren einer den C-Eingang mit dem SUMMEN-Ausgang, und deren anderer das ODER-Glied der A- und B-Eingänge mit dem ÜBERTRAGS-Ausgang verbindet.

Addierbetriebsart (X = O)

Bei dieser Betriebsart ist, wenn A=B, das Steuersignal Y gleich "G".

Somit ist der SUMMEN-Ausgang gleich dem C-Eingang, und der ÜBERTRAGS-Ausgang gleich dem ODER von A und B (da das UND-Glied 14 durch Y = D unwirksam uilrd). Wenn andererseits A und B ungleich sind, wird das Steuersignal Y gleich "1". Somit wird das SUMMEN-Ausgang

909845/0703

2.it.1979 ii)/He - S^- I/p 9790

♦ ©·

gleich dem inversen Wert des C-EInganges, während der ÜBERTRAGS-Ausgang dem C-Eingang gleich wird (der Ausgang des NOR-Gliedes 12 ist Null, da entweder A ader B "1" sein muß).

In dieser Betriebsart folgen die Eingänge und Ausgänge des Addierers der ülertetabelle (Baale¹ sehen V/erknüpf ungstaFel) Für einen herkömmlichen Addierer.

Uerschiebebetriebsart (X = 1)

Bei dieser Betriebsart wird das Steuersignal Y unabhängig won den Werten der Eingänge auf "0" gebracht. Somit uiird der SUMMEN-Ausgang gleich dem C-Eingang und der ÜBERTRAGS-Ausgang gleich dem ODER- der A-und B-Eingänge.

Fig. 2 zeigt einen möglichen Anuiendungsfall für den vorbeschriebenen Addierer in einer Mehrfachbit-Addier/Schiebe-Schaltung.

Bei dieser Schaltung uiird ein erster Mehrfachbit-Operand in einer Reihe won Einfachbit-Registern P, sowie ein zweiter Mehrfachbit-Operand in einer Reihe won Einfachbit-Registern Q gehalten. «Dedes Paar von Registern Pund Q ist mit den B- und Α-Eingängen eines Addierers ADD der in Fig. 1 gezeigten Art verbunden. Der SLJMMEN-Ausgang eines jeden Addierers ist mit dem Eingang des zugeordneten Q-Registers verbunden und kann in das Register dadurch eingegattert werden, daß ihm ein Q-Taktsignal aufgegeben wird. Der ÜBERTRAES-Ausgang eines jeden Addierers ist mit dem C-Eingang des rechten IMachbaraddierers verbundTi.

Diese Schaltung hat zwei Betriebsarten.

(a) In der ersten Betriebsart besizt jeder Addierer sein Betriebsartsteuersignal X=O und arbeitet damit als normaler Addierer. Somit bilden die Addierer die Summe der beiden Mehrfachbit-Dperahden mit einem Schnellübertrag zwischen den benachbarten Bits von dem Ende geringster Wertigkeit (links) zum Ende höchster Wertigkeit (rechts). Nach einer Uerzögerung, die hinreichend groß ist, damit der Schnellübertrag die gesamte Länge der Schaltung durchlaufen kann, wird ein !!-Taktsignal allen Q-Registern aufgegeben,

909 84 5-/07 0 3
COPY

2.4.1979 D/He - tf - I/p 979D

■7·

so daß das Resultat in diesE RegistEr eingegattert lüird.

(b) In dar zweiten BEtriebsart hat jEder Addierer X=I und arbEitEt dsshalb in der oben beschriEbenEn VErschiebebetriebsart. Fsrner sind allE P-REgistEr unwirksam, wodurch die B-Eingänge alle Null werden. Somit wird der ÜBERTRAGB-Ausgang eines jeden Addierers gleich dem Α-Eingang, und der SUMMEN-Ausgang gleich dsm C-Eingang,

Daraus ergibt sich, daß dar Inhalt eines Q-Registers durch den zugeordneten Addierer zum ÜBERTRAGS-Ausgang, und uon dort zum C-Eingang des nachstbEnachbartEn Addierers geführt uird. Das Signal gelangt dann durch diesen Addierer zum SUMMEIM-Ausgang und von dort zum Eingang dES zugeordneten Q-Registers. Mit dem nächsten [!-Taktsignal wird damit der Inhalt εϊπεξ JEdsn Q-RsgistErs nach rschts in das nächst benachbarte Q-Register in der Reihe verschoben.

909845/0703

COPY

Leerseite

Claims

2-4.1979 U/He - / - I/p 979D Patentansprüche:

1... Binäraddierschaltung mit drei Eingängen sowie Summen- und Übertragsausgängen, gekennzeichnet durch eine logische Schaltung (11), die selektiv in Abhängigkeit vnn einem Betriebsartauswählsignal (x) betätigbar ist, das bewirkt_ä daß der Addierer sich so verhält, als ob der erste und der zweite der Eingänge (A, B) das gleiche Eingangssignal aufnehmen, damit der Summenausgang gleich dem dritten Eingang (C) wird, und der Übertr
Eingang (A oder B) wird.

(C) wird, und der Ubertragsaugang gleich dem ersten oder zweiten

2. Binäraddierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Eingänge (A, B) in einer Äquivalenzschaltung (ID) kombiniert sind, um ein Steuersignal (Y) zu erzeugen, das die Ausgänge so steuert, daß

a) dann, wenn das Steuersignal (Y) Gleichheit bezeichnet, der Summenausgang gleich dem dritten Ausgang (C) und der Übertragsausgang gleich einem der ersten und zweiten Eingänge (A, B) wird, und

b) dann, wenn das Steuersignal (Y) Ungleichheit bezeichnet, der Surnmenausgang gleich dem inversen Uert des dritten Einganges (C) und der Übertragsausgang gleich dem dritten Eingang (C) wird, wobei die logische Schaltung, die bewirkt, daß der Addierer sich so verhält, als ob die ersten und zweiten Eingänge das gleiche Signal aufnehmen, ein Glied (11) aufweist, das das Steuersignal (Y) zwingt, Gleichheit zu bezeichnen, unabhängig van den Uerten der ersten und zweiten Eingänge (A, B).

3. Informationsverarbeitungseinrichtung mit einer Reihe von Binäraddierschaltungen nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede Addierschaltung erste und zweite Einbit-Register (Q, P) aufweist, die mit ihren ersten und zweiten Eingängen (A, B) verbunden sind, eine Vorrichtung zum l/erbinden des Summenausganges einer jeden Addierschaltung mit dem Eingang des ersten Registers (Ll), das ihm zugeordnet ist, und eine Uorrichtung zum In-Reihe-Schalten des Übertragsausganges einer jeden Addierschaltung mit dem dritten Eingang (C) der nächsten Addierschaltung.

90984S/0703