DE2916066A1 - Gruppenprozessoren - Google Patents

Description

PATENTANWÄLTE

Dipl.-lng. A. Wasmeler

Dipl.-lng. H. Graf

Patentanwälte Postfach 382 8400 Regensburg

	Unser Zeichen	D-8400 REGENSBURG 1
An das	Our Ref.	GREFLINGER STRASSE 7
Deutsche Patentamt	I/p 9782	Telefon (09 41) 5 47 53
		Telegramm Begpatent Rgb.
8000 MUnchen 2	Telex 6 5709 repat d
Ihr Zeichen Ihre Nachricht	Tag
Your Ref. Your Letter	Date
	20. April 1979
	W/Ja

Anmelder:

INTERNATIONAL COMPUTERS LIMITED

ICL House, Putney, London, S.W.15, England

Titel:
Erfinder:

Gruppenprozessoren Stewart Fiddian Reddaway

Ingenieur

3, Woodford Close, Ashwell Baidock, Herts., England

Priorität:

Großbritannien Nr. 17403/78 vom 3. Mai 1978

0 9 sj -'.ß / 0 5 9 ·

Konten: Bayerische Vereinsbank (BLZ 750 200 73) 5 839 Postscheck München 893 69-801

Gerichtsstand Regensburg

Gruppenprozessoren

Ein Gruppenprozessor wird als eine Datenverarbeitungseinrichtung definiert, die eine Vielzahl von Verarbeitungselementen enthält, welche parallel auf getrennten OatenflUssen unter Steuerung eines gemeinamen Flusses von Steuersignalen arbeiten. Alle Elemente fuhren somit grundsätzlich die gleiche Folge von Operationen aus (abhängig von möglichen Modifikationen durch Aktivitätsbits innerhalb der individuellen Elemente oder von Steuersignalen, die für bestimmte Gruppen von Elementen spezifisch sind), jedoch an unterschiedlichen Daten. Mit einem solchen Prozessor können soviele Arbeitsvorgänge gleichzeitig durchgeführt werden, wie Elemente vorhanden sind, und somit kann der Datendurchsatz sehr hoch sein.

Bei einem derartigen Prozessor können die Verarbeitungselemente miteinander durch Datenpfade verbunden sein, die ermöglichen, daß Nachbarelemente Daten übertragen. Beispielsweise wird in einer zweidimensionalen rechteckförmigen Gruppierung jedes Element mit den vier nächsten Nachbarn in der Nord-, Ost-, Süd- und Westrichtung verbunden.

Wegen der sich wiederholenden Struktur ist ein Gruppenprozessor insbesondere zur Anwendung für die integrierte Schaltungstechnik geeignet. Insbesondere kann jedes Verarbeitungselement als getrennter integrierter Schaltchip (LSI) für Serienfertigung ausgebildet werden, oder es kann vorzugsweise eine Untergruppe von Bearbeitungselementen als einzelner LSI-Chip gebildet werden.

Bei der integrierten Schaltungstechnik sind zwar die Kosten pro Tor sehr gering, die Kosten pro Stift jedoch verhältnismäßig hoch. Es ist deshalb erwünscht, die Anzahl von Verbindungen an jedem Chip so gering wie möglich zu halten.

9098 46/0 59«

Aufgabe vorliegender Erfindung ist es, die Anzahl von jeden 6hip erforderlichen Stiften so gering wie möglich zu halten, um Oaten zwischen benachbarten Verarbeitungselementen zu fuhren.

Gemäß der Erfindung weist ein Gruppenprozessor eine Vielzahl von integrierten Schaltchips auf, deren jeder wenigstens ein Verarbeitungselement enthält; jedes Element ist durch Oatenpfade mit einer Vielzahl von Nachbarelementen verbunden, wobei wenigstens ein Teil dieser Pfade durch Zweigpfade erzielt wird, die wenigstens drei Stifte auf unterschiedlichen Chips miteinander verbinden, wobei für jeden solchen Zweigpfad zu jedem bestimmten Zeitpunkt nur eines der mit diesem Pfad verbundenen Elemente Daten an diesen Pfad senden und nur ein Element Oaten von diesem Pfad aufnehmen kann, und zwar in Abhängigkeit von dem Wert eines Routinecodes, der die Richtung angibt, in der Oaten zwischen Nachbarelementen Übertragen werden sollen.

Wenigstens einer der Stifte, der jeweils mit einem Zweigpfad verbunden ist, wird somit zwischen zwei oder mehr unterschiedlichen Oatenpfaden geteilt. Auf diese Weise wird die Anzahl von erforderlichen Stiften verringert.

Nachstehend wird ein Gruppenprozessor gemäß der Erfindung anhand eines Ausfuhrungsbeispieles erläutert. Es zeigen:

Fig. 1 einen LSI-Chip, der eine Untergruppe von Verarbeitungselementen

darstellt,
Fig. 2 die Art und Weise, in der die LSI-Chips zur Ausbildung des Gruppen-

preozeseors geschaltet sind,
Fig. 3 eine Oecodierschaltung auf jedem Chip,
Fig. 4 bis 7 verschiedene Gatterschaltungen auf dem Chip, und Fig. 8 die Art und Weise, in der die Reihensprechsignale aus der Gruppe abgeleitet sind.

909846/0591

Fig. 1 zeigt einen LSI-Chip, der vier VerarbeitungselementePElI, PE12, P£21 und PE22 enthält, die in einer Untergruppe zu 2 χ 2 angeordnet sind. Bei dem vollständigen Gruppenprozessor ist jedes Element mit den vier am nächsten benachbarten in den Nord-, Ost-, Süd- und Westrichtungen verbunden. Verbindungen zwischen Elementen auf dem gleichen Chip (z.B. zwischen PEII und PE12) werden natürlich mit Hilfe von internen Verbindungen im Chip selbst gebildet. Verbindungen zu Elementen auf anderen Chips müssen jedoch über äußere Stifte auf dem Chip hergestellt werden.

Es scheint auf den ersten Blick, daß acht Stifte für diesen Zweck erforderlich sind, nämlich zwei von jedem der Elemente auf dem Chip. Bei der hier beschriebenen Ausführungsform sind jedoch nur sechs Stifte (die als N, E, SE, S, W und NW bezeichnet sind) für diesen Zweck auf jedem Chip vorgesehen. Es ergibt sich somit eine Verringerung von zwei Stiften auf jedem Chip, was eine erhebliche Einsparung darstellt.

Es ist jedoch zu berücksichtigen, daß jeder Chip mehrere andere Stifte zusätzlich zu den in Fig. 1 gezeigten aufweist, und zwar für den Energieeingang, Steuercodes usw.

In Fig. 2 sind eine große Anzahl von Chips entsprechend dem z.B. in Fig. gezeigten, miteinander zu einer zweidimensionalen rechteckförmigen Gruppe zusammengeschaltet. Alle Chips sind im Aufbau identisch. Wie dargestellt, sind die Chips in abwechselnden Spalten jedoch um 180 gedreht, so daß für die Chips in den geradzahligen Spalten der N-Stift tatsächlich nach "Süden" zeigt. Der Grund hierfür wird später erläutert. Jeder "Diagonal- " Stift (NW oder SE) ist mit dem nächsten nichtdiagonalen Stift auf jedem der beiden benachbarten Chips, die diesem Diagonal-Stift am nächsten liegen, verbunden. Somit ergibt sich, daß die Verbindungen zu diesen Diagonal-Stiften drei Verzweigungen haben.

909 8 46/0 591

Fig. 2 zeigt auch die Art und Weise, in der ein Kenncode an alle Chips Übertragen wird. Dieser Code besteht aus zwei Bits Rl, R2, deren Bedeutung wie folgt isti

Rl,	R 2	Richtung
0	0	Nord
0	1	Ost
1	0	SUd
1	1	West

Wie in Fig. 2 gezeigt, ist das Bit Ri für die geradzahligen Spalten invertiert. Dies berücksichtigt die Tatsache, daß die Chips in diesen Spalten um 180 gedreht sind.

In Fig. 3 ist eine Decodierschaltung gezeigt, die auf jedem Chip vorhanden ist. Diese Schaltung decodiert den Kenncode Ri, R2 (RI, R2 im Falle der geradzahligen Spalten), damit eine binäre "1" auf dem entsprechenden von vier Steuerleitern NORD, OST, SÜD, und WEST erzeugt wird. Der Decodierer nimmt auch ein Steuersignal ROUTE auf. Wenn ROUTE = 1, wird der Decodierer wirksam gemacht, wenn ROUTE = 0 wird er unwirksam gemacht und alle vier Steuerleitungen werden auf "0" gehalten.

Die Figuren 4 bis 7 zeigen die vier Verarbeitungselemente PEII - PE22 auf dem Chip und die Gatterung, die die Verbindung zwischen diesen Elementen und den Stiften N, E, SE, S, W und NW steuert (der innere Aufbau eines jeden Verarbeitungselementes ist nicht Gegenstand vorliegender Erfindung und wird hier nicht weiter erläutert. Er kann jedoch ähnlich der in der GB-PS 1 445 714 beschrieben sein). Jedes Verarbeitungselement weist zwei Ausgänge A und B auf. Der Ausgang A erzeugt Daten, die zu benachbarten Elementen geführt werden, während der Ausgang B Daten zur Ausbildung von Reihenansprechsignalen erzeugt, was weiter unten erläutert

909846/0 591

wird. Bei bestimmten Ausführungsformen der Erfindung kann ein einziger Ausgang diesen beiden Funktionen dienen.

Nach Fig. 4 wird der Eingang in das Verarbeitungselement PEi1 aus einer der drei Quellen ausgewählt.

(a) Wenn NORO = 1, wird der Ausgang A21 aus dem Verarbeitungselement PE21 ausgewählt.

(b) Wenn WEST =1, wird der Ausgang A12 aus dem Element PEI2 ausgewählt

(c) Wenn SÜD = 1 oder OST =1, wird der Eingang aus dem NW-Stift ausgewählt.

Zusätzlich wird, wenn WEST = 1 oder NORO = 1, der Ausgang Al 1 aus dem Element PEI1 dem Stift NW aufjegeben, um ihn zu den Elementen auf benachbarten Chips zu führen.

Die Gatterschaltungen für die anderen Elemente PE12, PE21 und PE22 sind in den Figuren 5 bis 7 gezeigt und sind sehr ähnlich den in Fig. 4 gezeigten. Es ist deshalb nicht erforderlich, diese Figuren im einzelnen zu beschreiben. Die in den Figuren 4 bis 7 gezeigten Schaltungen gewährleisten, daß Oaten in die richtige Richtung zwischen benachbarten Verarbeitungselementen entsprechend dem Wert des Richtungscodes geführt werden. Wenn beispielsweise der Richtungscode Rl, R2 gleich (0, 0) ist, wird der Ausgang eines jeden Elementes in den Eingang seines nördlichen Nachbarn geführt. Es ergibt sich, daß für jede Verbindung mit drei Zweigen zu jedem bestimmten Zeitpunkt nur ein Zweig Daten senden und nur einer Daten aufnehmen darf, während der dritte Zweig unwirksam gemacht wird und somit nicht in der Lage ist, zu senden oder zu empfangen.

Anstatt Oaten zwischen benachbarten Elementen zu führen, kam es erwünscht sein, einen Satz von Reihenansprechsignalen, und zwar ein Signal für jede Reihe, zu erzeugen. Jedes solche Ansprechsignal besteht aus der UND-Funktion

909846/0591

der Ausgänge B aus allen Verarbeitungselementen in der in Frage kommenden Reihe. Oiese Betriebsart wird dadurch ausgewählt, daß ROUTE = O eingestellt wird. Wenn nach Fig. 4 ROUTE = O, wird ein UND-Glied 41 wirksam gemacht, das ermöglicht, daß die UND-Funktion der Ausgänge Pll und P12 aus den Verarbeitungselementen PElI und PE12 über das ODER-Glied 42 zum NW-Stift gegeben wird. In ähnlicher Weise wird, wie in Fig. 6 gezeigt, wenn ROUTE = 0, ein UND-Glied 61 wirksam gemacht und ermöglicht, daß die UND-Funktionen der Ausgänge B21 und B22 über das ODER-Glied 62 dem W-Stift aufgegeben werden. Somit erscheint die UND-Funktion der Ausgänge der beiden Elemente PEIl und PE12 in der oberen Reihe der 2 χ 2 Untergruppe auf dem NW-Stift, während die UND-Funktion der Ausgänge der beiden Elemente PE21, PE22 in der unteren Reihe der Untergruppe am W-Stift erscheint·

Fig. 8 zeigt eine Reihe von Chips und die Art und Weise, in der ihre Reihenansprechsignale gebildet werden. Weil die Chips in abwechselnden Spalten um 180 gedreht sind, sind die Ansprechstifte NW und W der Elemente in benachbarten Reihen bereits miteinander über die Datenpfade verbunden, die zum Führen von Daten zwischen Elementen verwendet werden. Das Signal, das auf eine· jeden solchen Pfad auftritt, ist die verdrahtete UND-Funktion des Ausgangs der beiden Ansprechstifte, mit denen es verbunden ist, und ist somit die UND-Funktion der B-Ausgänge aus vier Verarbeitungselementen. Die Ausgänge aus den Schaltungen sind bei^ ielsweise vom Typ "offener Kollektor"/ so daß eine solche verdrahtete Logik möglich wird.

Wie in Figur 8 gezeigt, werden diese UND-Funktionen aus jeder Reihe alle miteinander in UND-Schaltungen 81 kombiniert, und zwar jeweils eine für jede Reihe, so daß die Reihenansprechsignale in der gewünschten Weise erzeugt werden.

Die Drehung der Chips um 180° in abwechselnd aufeinanderfolgenden Reihen ermöglicht, daß die UND-Kombination von vier Elementen in einer Reihe

§098 46/059«

* 9-

ohne gesonderte Verdrahtung außen am Chip gebildet wird und damit die Anzahl von Eingängen in die UND-Schaltungen 81 vermindert. Man hat festgestellt, daß die Verringerung der Komplexität in den UND-Schaltungen die zusätzlichen Inverter (Fig· 2), die für die Drehung um 180 erforderlich sind, mehr als kompensiert.

Das im vorausgehenden Absatz beschriebene Merkmal bildet den Gegenstand

der Patentanmeldung P _β(britische Patentanmeldung 17404/78;

Anwaltsakte i/p 9783) vom gleichen Tage.

909846/059

"to-

Leerseite

Claims (4)

1. Patentansprüche

   /K Gruppenprozessor mit einer Vielzahl von integrierten Schaltungschips, wobei jeder Chip wenigstens ein Verarbeitungselement enthält, das durch Datenpfade mit einer Vielzahl von Nachbarelementen verbunden ist, dadurch gekennzeichnet, daß wenigstens einige dieser Pfade durch Zweigpfade gebildet sind, die wenigstens drei Stifte auf unterschiedlichen Chips miteinander verbinden, und daß für jeden solchen Zweigpfad zu jedem beliebigen Zeitpunkt nur eines der mit diesem Pfad verbundenen Elemente Oaten in Abhängigkeit von dem Wert eines Routinecodes (Ri, R2), der die Richtung angibt, in der Oaten zwischen Nachbarelementen übertragen werden sollen in diesen Pfad senden und nur ein Element Oaten aus diesem Pfad aufnehmen kann.
2. 2. Gruppenprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die Verarbeitungselemente (PE) eine rechteckförmige Gruppierung bilden, und daß jedes Verarbeitungselement mit Hilfe der Datenpfade mit vier Nachbarelementen verbunden ist.
3. 3. Gruppenprozessor nach Anspruch 2, dadurch gekennzeichnet, daß jeder integrierte Schaltchip vier Verarbeitungselemente (PEIl, PE12, PE21, PE22) enthält, die als eine 2x2 Untergruppierung angeordnet sind.
4. 4. Gruppenprozessor nach Anspruch 3, dadurch gekennzeichnet, daß jeder integrierte Schaltchip sechs externe Anschlüsse (N, E, SE, S, W, NW) zur Verbindung mit entsprechenden Anschlüssen auf benachbarten Chips für die Ausbildung der Zweigpfade besitzt.

   908 :·. -6 ' Γ« 5 9 S