DE2638208C2 - - Google Patents

Info

Publication number
DE2638208C2
DE2638208C2 DE2638208A DE2638208A DE2638208C2 DE 2638208 C2 DE2638208 C2 DE 2638208C2 DE 2638208 A DE2638208 A DE 2638208A DE 2638208 A DE2638208 A DE 2638208A DE 2638208 C2 DE2638208 C2 DE 2638208C2
Authority
DE
Germany
Prior art keywords
input
gates
output
gate
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2638208A
Other languages
English (en)
Other versions
DE2638208A1 (de
Inventor
Kazuyuki Koganei Tokio/Tokyo Jp Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE2638208A1 publication Critical patent/DE2638208A1/de
Application granted granted Critical
Publication of DE2638208C2 publication Critical patent/DE2638208C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Multi Processors (AREA)

Description

Die Erfindung betrifft eine integrierte Bit-Slice-LSI- Schaltung nach den Oberbegriff des Patentanspruchs 1.
Derartige großintegrierte Bit-Slice-LSI-Schaltungen können bspw. Bestandteil von Mikroprozessoren sein. Sie umfassen arithmetische Logikschaltungen sowie Register.
In Fig. 1A ist ein konventioneller Mikroprozessor ver­ einfacht dargestellt. Er besteht aus n Einzelchips 3 die als integrierte Bit-Slice-LSI-Schaltungen ausge­ führt sind sowie aus einem Steuerwerk 2 und weiteren Schaltungen 1.
Fig. 1B zeigt eine bekannte LSI-Schaltung 4, zu der die Leitwerkseinheiten C 1, C 2, . . . Cn gehören. Jede dieser Leitwerkseinheiten ist in vier Teileinheiten C 11, C 12, C 13, C 14; C 21 . . . Cn 4 unterteilt. Die Schaltung 4 weist Eingangsleitungen und Ausgangsleitungen 5 auf. Die Anzahl der Leitungen und damit der Anschlüsse ist gleich (4 × n). Damit ist die integrierte LSI-Schaltung auf einem Einzelchip nicht realisierbar. Sie kann in kein Standardgehäuse untergebracht werden.
Durch die Zeitschrift Electronics vom 05. Februar 1975 Seiten 83 bis 90 ist ein Mikroprozessor in I2L-Technik bekanntgeworden, dessen arithmetische Logikschaltung (ALU), Steuerwerk und Register als Blockschaltbild dargestellt sind. Aus dieser Veröffentlichung läßt sich jedoch nicht der explicite Aufbau der Logikschaltung entnehmen. Auch über deren Ein- und Ausgangsbeschaltung ist nichts ausgeführt. Bit-Slice-Schaltungen in LSI-Technik sind der Veröffentlichung nicht zu entnehmen.
Der Zeitschrift Electronics vom 18 April 1974 Seite 95 sowie vom 19. September 1974 Seite 155 ist jeweils ein bidirektionaler Datenbus entnehmbar, der nur für eine einzige Steuerschaltung verwendet werden kann. Diese Entgegenhaltungen offenbaren ebenfalls nicht, daß eine Signalleitung für mehrere Bit-Slice-Eingangs- und Ausgangs­ schaltungen mit unterschiedlichen Funktionen verwendet werden kann.
Der Erfindung liegt die Aufgabe zugrunde, eine Bit-Slice- Schaltung so auszubilden, daß sie als großintegrierte Schaltung (LSI-Schaltung) in einem Halbleiterchip angeordnet werden kann und damit in bekannte Standardgehäuse einge­ baut werden kann.
Die Erfindung wird nachstehend anhand eines in der Zeich­ nung dargestellten Ausführungsbeispiel näher erläutert. Dabei zeigen
Fig. 1A und 1B Blockdiagramme von bekannten Ausführungen der "Bit- Slice"-Schaltungen,
Fig. 2 eine sich für Mehrfachbetrieb eignende integrierte "Bit-Slice"-LSI-Schaltung die­ ser Erfindung, und
Fig. 3 einen mehr Details aufweisenden Blockschalt­ plan betreffend die mit Fig. 2 wiedergegebe­ ne integrierte "Bit-Slice"-LSI-Schaltung.
Fig. 2 läßt erkennen, daß zu der integrierten "Bit- Slice"-Schaltung mehrere Schaltkreise C 1, C 2, . . . Cn gehören, die in Form einer "Bit-Slice"-Schaltung ausgeführt sind. Diesen Schaltkreisen sind verschie­ denartige Funktionen zugeordnet, beispielsweise als Steuerungslogik-Schaltkreise bzw. als Steuer­ kreise eines Rechenwerkes und eines Leitwerkes in einem Prozessor. Diese Steuerkreise sind jeweils auf die Gatterschaltungen G 1, G 2 . . . und Gn geführt.
Die Gatterschaltungen dekodieren die Ansteuerungssi­ gnale S 1 und S 2, die von den Ansteuerungsleitungen 121 und 122 aus aufgeschaltet werden, derart, daß der ange­ steuerte Steuerkreis mit den Signalleitun­ gen L 1, L 2, . . . und Ln verbunden wird. Die Anzahl x der Ansteuerungsleitungen wird wie folgt festgelegt: -
2 x m,
wobei m für die Anzahl der "bit-Slice"-Funktionen in jedem der Steuerkreise steht.
Bei der in Fig. 2 wiedergegebenen integrierten LSI- Schaltung sind jedem der Steuerkreise C 1, C 2, . . . und Cn vier Arten von "Bit-Slice"-Funktionen zugeordnet. Den Gatterschal­ tungen G 1, G 2, . . . und Gn werden jeweils zwei Ansteue­ rungssignale S 1 und S 2 über die Ansteuerungsleitungen 121, 122 aufgeschaltet. Die Steuerkreise C 1, C 2, . . . und Cn sowie die Gatterschaltungen G 1, G 2, . . . Gn sind in Fig. 3 noch detaillierter dargestellt. Zum Steuer­ kreis C 1 gehören eine erste Eingangssteuer-Schaltung C 11 und eine zweite Eingangssteuer-Schaltung C 12, die den Eingangssteuerkreis bilden, desgleichen eine dritte und vierte Ausgangssteuer-Schaltung C 13 und C 14, die den Ausgangssteuerkreis bilden.
Bei diesen Steuerschaltungen C 11, C 12, C 13 und C 14 handelt es sich um Schaltungen in "Bit-Slice"-Ausführungen, denen verschiedene Funktionen zugeordnet sind.
Die Gatterschaltung G 1 besteht aus den UND-Gliedern A 11 und A 21 für die Eingangssteuerschaltung C 11, aus den UND-Gliedern A 12 und A 22 für die Eingangssteuer­ schaltung C 12, aus den UND-Gliedern A 13 und A 23 für die Ausgangssteuerschaltung C 13 sowie aus den UND-Gliedern A 14 und A 24 für die Ausgangssteuer­ schaltung C 14.
Die Gatterschaltungen G 2, G 3 und Gn sind entsprechend der Gatterschaltung G 1 ausgeführt.
Die Steuerkreise C 2, C 3, . . . und Cn sind entsprechend ausgeführt wie der Steuerkreis C 1, ihnen sind jedoch andere Funktionen zugeordnet.
Von den UND-Gliedern A 11, A 12, A 13 und A 14 werden die Ansteuerungssignale S 1 und S 2 dekodiert. Die UND-Glieder A 21, A 22 arbeiten als Eingangs-Gatter während die UND-Glieder A 23, A 24 als Ausgangs-Gatter arbeiten.
Die Ansteuerungsleitungen 121 und 122 sind u. a. auf die Eingänge des UND-Gliedes A 11 geführt.
Die Ausgangsleitung des UND-Gliedes A 11 und die Signalleitung L 1 sind auf die Eingänge des UND-Gliedes A 21 geführt, dessen Ausgangsleitung wiederum auf die Ein­ gangssteuerschaltung C 11 geschaltet ist.
Die Ansteuerungsleitung 121 ist mit dem negierenden Eingang des UND-Gliedes A 12 verbun­ den, wohingegen die Ansteuerungsleitung 122 auf den zweiten Eingang des UND-Gliedes A 12 geführt ist. Die Ausgangsleitung dieses UND-Gliedes A 12 und die Signalleitung L 1 sind auf den Eingang des UND-Gliedes A 22 geschaltet. Die Ausgangsleitung dieses UND- Gliedes A 22 wiederum ist auf die Eingangs-Steuerschaltung C 12 geführt.
Die Ansteuerungsleitung 121 ist mit dem Eingang des UND-Gliedes A 13 verbunden, während die Ansteuerungsleitung 122 auf den negierenden Eingang des UND-Gliedes A 13 geführt ist. Der Ausgang dieses UND-Gliedes A 13 bildet zusammen mit dem Ausgang der Ausgangssteuerschaltung C 13 die Eingänge des UND- Gliedes A 23. Der negierende Ausgang des UND-Gliedes A 23 ist mit der Signalleitung L 1 verbunden.
Die Ansteuerungsleitungen 121 und 122 sind auf die negierenden Eingänge des UND-Gliedes A 14 geführt. Der Ausgang dieses UND- Gliedes A 14 und der Ausgang der Ausgangssteuer­ schaltung C 14 sind jeweils mit den Eingängen des UND-Gliedes A 24 verbunden, dessen negierender Ausgang auf die Signalleitung L 1 geführt ist.
Die Funktion und die Arbeitsweise dieser integrier­ ten LSI-Schaltung wird nachstehend beschrieben.
Im Ansprechen auf die Ansteuerungssignale S 1, S 2 werden den Gatterschaltungen G 1, G 2, . . . und Gn entweder die Eingangssignale der Signalleitun­ gen L 1, L 2, . . . und Ln auf die Eingangssteuerschaltungen C 11, C 12; C 21 . . . Cn 2 oder aber die Ausgangssignale der Ausgangssteuerschaltungen C 13, C 14, C 23 . . . Cn 4 auf die Signalleitungen L 1, L 2, . . . Ln geschaltet.
Haben beispielsweise die beiden Ansteuerungssignale S 1 und S 2 den Signalwert "1", dann befindet sich das UND-Glied A 11 im Durchlaßzu­ stand, wobei das UND-Glied 21 das Signal der Signalleitung L 1 aufgeschaltet erhält und dieses auf die erste (Eingangssteuerschaltung C 11, die zum Steuerkreis C 1 gehört schaltet.
Die Signalleitungen L 2, L 3, . . . und Ln stehen über die Gatterschal­ tungen G 2, G 3, . . . und Gn jeweils in gleicher Weise mit den Steuerkreisen C 2, C 3 . . . und Cn in Verbindung.
Die Funktion der erfindungsgemäßen Schaltung für den Fall, daß die Ansteuerungssignale die Signalwerte "0,1", "1,0" und "0,0" haben, ist leicht überschaubar, so daß sich deren Erläuterung erübrigt.
Die inte­ grierte LSI-Schaltung dieser Erfindung vereinigt mehrere Funktio­ nen in sich, ohne daß dafür die Anzahl der Anschlüsse an dem Einzelchip vergrößert werden muß, so daß dadurch die Vorrichtung in einem Standardgehäuse untergebracht werden kann.
Gegenüber der Anzahl der erforderlichen Anschlüsse bei der mit Fig. 1B dargestellten integrierten "Bit- Slice"-LSI-Schaltung, die mit dem Wert (4 × n) ange­ geben ist, hat die integrierte LSI-Schaltung dieser Erfindung (n + 2) Anschlüsse. Dadurch weisen die integrierten "Bit-Slice"-LSI-Schaltungen dieser Erfindung einen großen Vorteil auf, und zwar im Hinblick auf deren Verwendung und auch im Hinblick auf deren Fabrikation und deren Kosten.

Claims (5)

1. Integrierte Bit-Slice-LSI-Schaltung, die auf einer Einzelchip-Halbleitervorrichtung angeordnet ist und mehrere Eingangssteuerschaltungen (C 11, C 12) und mehrere Ausgangssteuerschaltungen (C 13, C 14) besitzt, die über Ansteuerungsleitungen (121, 122) ansteuerbar sind, dadurch gekennzeichnet,
daß eine Gatterschaltung (G 1) vorgesehen ist, die aus Dekodiergattern (A 11 bis A 14) und aus Eingangs- und Aus­ gangsgattern (A 21 bis A 24) besteht,
daß die Ausgänge der Dekodiergatter (A 11 bis A 14) mit den einen Eingängen der Eingangsgatter (A 21, A 22) und der Ausgangsgatter (A 23, A 24) verbunden sind,
daß die Ausgänge der Eingangsgatter (A 21, A 22) mit den Eingängen (C 11, C 12) und die anderen Eingänge der Aus­ gangsgatter (A 23, A 24) mit den Ausgängen (C 13, C 14) der integrierten Schaltung verbunden sind,
daß die anderen Eingänge der Eingangsgatter (A 12, A 22) und die Ausgänge der Ausgangsgatter (A 23, A 24) mit einer gemein­ samen Signalleitung (L 1) verbunden sind und
daß die Ansteuerungsleitungen (121, 122) mit den Eingängen der Dekodiergatter (A 11 bis A 14) verbunden sind.
2. Integrierte Bit-Slice-LSI-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangs- und Ausgangssteuerschaltungen (C 11 bis C 14) Steuerlogikschaltungen enthalten.
3. Integrierte Bit-Slice-LSI-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangs- und Ausgangssteuerschaltungen (C 11 bis C 14) arithmetische Logikeinheiten enthalten.
4. Integrierte Bit-Slice-LSI-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangs- und Ausgangssteuerschaltungen (C 11 bis C 14) Register enthalten.
5. Integrierte Bit-Slice-LSI-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Dekodiergatter (A 11 bis A 14) gemeinsam mit den Eingangsgattern (A 21, A 22) und Ausgangsgattern (A 23, A 24) verwendet werden.
DE19762638208 1975-08-28 1976-08-25 Integrierte bit-slice-lsi-schaltung Granted DE2638208A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50104239A JPS5228243A (en) 1975-08-28 1975-08-28 Bit slice-type lsi function multiplexing

Publications (2)

Publication Number Publication Date
DE2638208A1 DE2638208A1 (de) 1977-03-10
DE2638208C2 true DE2638208C2 (de) 1989-11-02

Family

ID=14375394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762638208 Granted DE2638208A1 (de) 1975-08-28 1976-08-25 Integrierte bit-slice-lsi-schaltung

Country Status (3)

Country Link
US (1) US4093993A (de)
JP (1) JPS5228243A (de)
DE (1) DE2638208A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224676A (en) * 1978-06-30 1980-09-23 Texas Instruments Incorporated Arithmetic logic unit bit-slice with internal distributed iterative control
US4349870A (en) * 1979-09-05 1982-09-14 Motorola, Inc. Microcomputer with programmable multi-function port
US4418383A (en) * 1980-06-30 1983-11-29 International Business Machines Corporation Data flow component for processor and microprocessor systems
US4670846A (en) * 1984-05-01 1987-06-02 Texas Instruments Incorporated Distributed bit integrated circuit design in a non-symmetrical data processing circuit
US6028795A (en) * 1985-09-24 2000-02-22 Hitachi, Ltd. One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation
US5923591A (en) * 1985-09-24 1999-07-13 Hitachi, Ltd. Memory circuit
US5448519A (en) * 1984-10-05 1995-09-05 Hitachi, Ltd. Memory device
US5450342A (en) * 1984-10-05 1995-09-12 Hitachi, Ltd. Memory device
DE3518827A1 (de) * 1985-05-24 1986-11-27 Wilhelm Ruf KG, 8000 München Verfahren zum selektiven ansteuern von elektrischen schaltkreisen sowie schaltungsanordnung zur durchfuehrung des verfahrens
US4789957A (en) * 1986-03-28 1988-12-06 Texas Instruments Incorporated Status output for a bit slice ALU
DE3623470A1 (de) * 1986-07-11 1988-01-21 Gerd Teepe Integrierte schaltung mit mehreren schaltungsmoduln gleicher funktion
JPH0594546A (ja) * 1991-02-05 1993-04-16 American Teleph & Telegr Co <Att> デジタルプロセツサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800129A (en) * 1970-12-28 1974-03-26 Electronic Arrays Mos desk calculator
US3737866A (en) * 1971-07-27 1973-06-05 Data General Corp Data storage and retrieval system
US3878514A (en) * 1972-11-20 1975-04-15 Burroughs Corp LSI programmable processor
US4010449A (en) * 1974-12-31 1977-03-01 Intel Corporation Mos computer employing a plurality of separate chips
US3984670A (en) * 1975-03-26 1976-10-05 Fairchild Camera And Instrument Corporation Expandable digital arithmetic logic register stack

Also Published As

Publication number Publication date
DE2638208A1 (de) 1977-03-10
JPS5228243A (en) 1977-03-03
US4093993A (en) 1978-06-06
JPS5243047B2 (de) 1977-10-28

Similar Documents

Publication Publication Date Title
DE68923541T2 (de) Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden.
DE2723821C2 (de) Programmierbare logische Anordnung
DE3884037T2 (de) Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.
EP0086904B1 (de) Digitale Parallel-Rechenschaltung für positive und negative Binärzahlen
DE2638208C2 (de)
DE3901995C2 (de)
DE3215671C2 (de) Programmierbare Logikanordnung
DE1277595B (de) Elektronisches Schaltungsbauelement und aus gleichen Bauelementen bestehende Baugruppe fuer elektronische Rechenmaschinen
DE3854212T2 (de) Signalgenerator für die Umlaufadressierung.
EP0178424B1 (de) Zellenstrukturierter digitaler Multiplizierer mit semisystolischem Aufbau
DE2038123C3 (de) Schaltungsanordnung zur logischen Verknüpfung
EP0257362A1 (de) Addierer
DE3342354A1 (de) Weich programmierbare logikanordnung
EP0052157A1 (de) Binärer MOS-Carry-Look-Ahead-Paralleladdierer
EP0090298A1 (de) In MOS-Technik integrierter schneller Multiplizierer
DE2640731A1 (de) Dynamische decoderstufe
DE3603975A1 (de) Software-programmierbare logikanordnung
DE2900587B2 (de) Decodierschaltung
DE1806172A1 (de) Prioritaetsschaltung
EP0218071B1 (de) Addierzelle für Carry-Ripple-Addierer in CMOS-Technik
DE3128816A1 (de) Arithmetische registereinrichtung
DE2003832A1 (de) Binaeres Universalregister,insbesondere Zaehl- und Komplementierregister
DE2739276C3 (de) Integrierter dynamischer Halbleiterspeicher
DE3715291C2 (de) Schaltungsanordnung zur Erweiterung der Anschlußmöglichkeiten für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
EP0110257B1 (de) Schaltungsanordnung zur Adressierung von Baugruppen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8125 Change of the main classification

Ipc: H03K 19/20

D2 Grant after examination
8364 No opposition during term of opposition