JPS6364178A - 画像処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ、従来技術 Ｃ０解決しようとする問題点 り０問題点を解決するための手段 Ｅ、実施例 Ｅｌ、実施例のハードウェア構成 Ｅ２．多形網構造 Ｅ３．制御アルゴリズム Ｅ４．アプリケーション Ｅ５．結論 Ａ、産業上の利用分野 本発明は、基本演算器（プロセッシング・エレメント：
ＰＥ）のネットワーク（アレイ）から成るアレイプロセ
ッサを備えた画像処理袋７１（並列計算機でもある。）
に係り、更に詳しくは、各１！本演算器が他の１山本演
算器とどのように連結するかを制御する連結制御機構を
備えることによりネットワークの構造がプログラムに従
って選択できるような画像処理装置に関する。

Ｂ、従来技術 以下に示す刊行文書及び米国特許が技術技術の代表的な
ものである。

（１）　Ｓｔｅｒｎｂｅｒｇの゛生物医学的画像処理（
Ｂｉｏｍｅｄｉｃａｌ　ｉｍａｇｅ　ｐｒｏｃｅｓｓｉ
ｎｇ）”Ｃｏｍｐｕｔｅｒ。

Ｊａｎ、　１９８３、には、近隣のディジタル画像デー
タをくり返し処理していくための、各セルが近接のセル
に連結されて成るセルアレイが示されている。

曲がりくねったシフトレジスタが３×３の近傍セルへの
入力を可能にしている。

（２）　Ｔｕｒｎｅｙ等の″部分的に重った個所の認識
（Ｒｅｃｏｇｍｊｉｎｇ　Ｐａｒｔｉａｌｌｙ　０ｃｃ
ｌｕｄｅｄ　Ｐａｒｔｓ”ＩＥＥＥ　　Ｔｒａｎｓａｃ
ｔｉｏｎｓ　　ｏｎ　　Ｐａｔｔｅｒｎ　　Ａｎａｌｙ
ｓｉｓ　　ａｎｄＭａｃｈｉｎｅ　Ｉｎｔｅｌｌｉｇｅ
ｎｃｅ、Ｊｕｌｙ、１９８５、Ｐｐ、　４１０−４２１
には、テンプレートの一致に重点を置きながら、ホフ変
換を行う種々の技法が示されている。

（３）　Ｍｕｄｇｅ等のパ画像データの並列処理におけ
る特徴依存アルゴリズムの効率（Ｅｆｆｉｃｉｅｎｃｙ
　ｏｆＦｅａｔｕｒｅ　Ｄｅｐｅｎｄｅｎｔ　Ａｌｇｏ
ｒｉｔｈｍｓ　ｆｏｒ　ｔｈｅＰａｒａｌｌｅｌ　Ｐｒ
ｏｃｅｓｓｉｎｇ　ｏｆ　Ｉｚａｇｅｓ）　”　ＩＩＥ
ＩＥＥ　０１９０−３９１８／８３１００００１０３６
９１９８３，３６９−３７３には、基本演算器が連絡ネ
ットワークを通じて連絡するような重要プロセッサの利
点について示されている。著作は特徴依存アルゴリズム
と特徴非依存アルゴリズムとの相違について研究してい
る。

（４）　Ｓｔｅｒｎｂｅｒｇ等の“工業的多形性（Ｉｎ
ｄｕｓｔｒｉａｌＭｏｒｐｈｏｌｏｇｙ）　”には、単
一システム内における画像処理とパターン認識の結合を
示している。

（５）　Ｄ、　Ｅ、　Ｓｈａｗの“Ｎ　Ｏ−Ｖ　ＯＮス
ーパーコンピュータ（Ｔｈｅ　Ｎ０Ｎ−ＶＯＮ　Ｓｕｐ
ｅｒｃｏｍｐｕｔｅｒ）”内部レポート、Ｃｏｌｕｍｂ
ｉａ　Ｕｎｉｖｅｒｓｉｔｙ、　Ａｕｇ、　１９８２に
は各基本演算器がＩ１０スイッチを備え、個々の基本演
算器を活動化、非活動化させるフラグレジスタを有する
ような大型並列処理システムが示されている。

（６）　Ｍ、　Ｊ、にｉ＋ｕ＋ｅ１．　Ｒ，Ｓ、　Ｊａ
ｆｆｅ、　Ｊ、　Ｒ。

Ｍａｎｃｌｅｖｉｌｌｅ、及びＭ、　Ａ、　Ｌａｖｉｎ
の“多形画像変換計算機、近傍プロセッサのパイプライ
ンの再構成アーキテクチャ　（ＭＩＴＥ　：　Ｍｏｒｐ
ｈｉｃ　Ｉｎ＋ａｇｅＴｒａｎｓｆｏｒｍ　Ｅｎｇｉｎ
ｅ、　Ａｎ　Ａｒｃｈｉｔｅｃｔｕｒｅ　ｆｏｒＲｅｃ
ｏｎｆｉｇｕｒａｂｌｅ　Ｐｉｐｅｌｉｎｅｓ　ｏｆ　
ＮｅｉｇｈｂｏｒｈｏｏｄＰｒｏｃｅｓｓｏｒｓ”　Ｉ
ＢＭ　ＲＣ１１４３ｇ、Ｏｃｔ、　１０．１９８５には
。

オペレータ制御下でバス接続を通じてＰＥとＰＥとが種
々の相互接続を行うようなＰＥの再構成可能なネットワ
ークが示されている。

（７）　Ａ、　Ｊ、　Ｋｅｓｓｌｅｒ及びＪ、　ｔｌ、
　Ｐａｔｅｌの“障害に対して冗長性を有する再構成可
能な並列パイプライン（Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ
　Ｐａｒａｌｌｅｌ　Ｐｉｐｅｌｊｎｅｓ　ｆｏｒＦａ
ｕｌｔ　Ｔｏ　１ｅｒａｎｃｅ）”、ＩＥＥＥ、Ｃ１１
１１１１１３−１５／８２１００００１０１１８．１９
８２には再構成可能なパイプライン接続が示されている
。

（８）　Ｓ、　Ｒ，Ｓｔｅｒｎｂｅｒｇの“画像処理用
並列アーキテクチャ　（Ｐａｒａｌｌｅｌ　Ａｒｃｈｉ
ｔｅｃｔｕｒｅ　ｆｏｒ　ＩｍａｇｅＰｒｏｃｅｓｓｉ
ｎｇ）”、　ＩＥＥＥ、ＣＨ１５１５−６／７９１００
００−０７１２．１９７９には完全接続されたＰＥネッ
トワークが示されている。

（９）　Ｔ、　Ｎ、　Ｍｕｄｇｅ、　Ｅ、　Ｊ、　Ｄｅ
ｌｐ、Ｌ、　Ｊ、　Ｓｉｅｇｅｌ、及びＨ，Ｊ、　Ｓｉ
ｅｇｅｌの“マルチマイクロプロセッサシステムを用い
た画像データのコード化（Ｉｎ＋ａｇｅＣｏｄｉｎｇ　
　Ｕｓｉｎｇ　　ｔｈｅ　　Ｍｕｌｔｉｍｉｃｒｏｐｒ
ｏｃｅｓｓｏｒ　　ＳｙｓｔｅｍＰＡＳＭ）　”　ＩＥ
ＥＥ、８２ＣＨ１７６１−６／８２１００００１０２０
０．１９８２）には相互接続ネットワークにより相互接
続されたＰＥが示されている。

（１０）　Ｓ、　Ｒ，Ｓｔｅｒｎｂｅｒｇの１′並列画
像処理用の言語及びアーキテクチャ（Ｌ　ａｎｇｕａｇ
ｅ　ａｎｄＡｒｃｈｉｔｅｃｔｕｒｅ　ｆｏｒ　Ｐａｒ
ａｌｌｅｌ　Ｉｍａｇｅ　Ｐｒｏｃｅｓｓｉｎｇ）”、
Ｒｅｃｏ　ｎ１ｔｉｏｎ　ｉｎ　Ｐｒａｃｔｉｃｅ、Ｎ
ｏｒｔｈ−）１ｏ１１ａｎｄＰｕｂｌｉｓｈｉｎｇ　Ｃ
ｏ、、　１９８０には複雑なＰＥネットワーク及び動作
説明が示されている。

（１１）米国特許第４１７４５１４号（１９７９年１１
月１３日）には、２つの隣接する画像スライスの重なり
合う領域の画像データへの中間アクセスのための互いに
相互接続された隣接するＰＥより成るアレイプロセッサ
が示されている。

（１２）米国特許第４２１５４０１号（１９８０年７月
２９日）ｒ細胞型デイジタルアレイプロセツサ」には、
直交２軸に沿って周りの４つのＰＥ（細胞）と連結する
ＰＥより成るアレイプロセッサが示されている。

（１３）米国特許第４３８００４Ｇ号（１９８３年４月
１２日）ｒ大型並列処理計算機」には、隣接するＰＥの
ＰレジスタからＰレジスタあるいは他のＧレジスタへと
縦方向あるいは横方向に沿ってデータビットを空間的に
シフト（スライド）させるような画像処理装置が示され
ている。各ＰＥは算術論理循環ユニット（ＡＬＲＵ）、
ｌ１０ｔニツト、及びローカルメモリユニット（ＬＭＵ
）を有している。ＡＬＲＵは、バイナリ−カウンタ／シ
フトレジスタサブユニット、ロジックスライダサブユニ
ット（Ｐレジスタ）、及びマスクサブユニット（Ｇレジ
スタ）という３つのサブユニットから構成されている。

（１４）米国特許第４３９８１７６号（１９８３年８月
９日）「データ／命令共通バスを有するデータ分析装置
」には、バス上の情報がデータとして用いられるべきか
命令として用いられるべきかを制御する外部共通制御ラ
インに各ＰＥが接続されている画像処理アレイが示され
ている。

（１５）米国特許第４６０１０５５号（１９８６年７月
１５日）「画像処理装置」には、像の１つ１つに対応し
た低レベルの画像処理装置をピクセル毎に正逆方向に１
つづつ変換する装置が示されている。

従来技術によれば、パイプライン型やその他の型内での
ＰＥの固定的な構成については示されている。従来技術
によれば、スイッチングネットワーク及びバスを通して
ＰＥのネットワークを再構成することについては示され
ている。しかしながら、従来技術には、多形（変形）網
のような非常に高速にスイッチングを行う技術について
は何らの示唆もない、多形網はプログラムにより再構成
させることができ、紐状、ツリー状、キューブ状、ピラ
ミッド状というように、処理内容に応じて適切な構成と
することができる。

セル構造オートマトンは画像処理、画像認識等に非常に
有用であることが認められている。しかしながら、現在
のオートマトン用のネットワーク構造は紐状なら紐状の
まま、メツシュならメツシュのまま、ツリーならツリー
のまま、キューブならキューブのまま、ピラミッドなら
ピラミッドのまま、というように固定された構成である
。各構成は特定の計算については適しているが、その構
成に適さない計算も存することになる。ネットワーク構
造が固定的に作り付けられているので、不適な計算であ
ることが判った場合にも、そのネットワーク構造は変え
られず、低効率のまま計算を行なわざるを得ないことに
なる。

例えば、ＮＸＮの網目構造が画像処理でのローカルオペ
レーション（特殊な操作）に適していても、グローバル
オペレーション（一般的な操作）には不適である。ＮＸ
Ｎの網目構造では最小値計算（Ｍ　Ｉ　Ｎ　Ｉ　Ｍ　Ｕ
　Ｍ　）にＮサイクルを要するが、ツリー構造であれば
ｌｏｇ　Ｎサイクルで済む、だが、ツリー構造の場合に
は、近傍の基本演算器との接続が不足しているため、画
像処理用のローカルオペレーションには不適なのである
。

基本演算器の相互接続構造がアルゴリズムに不適なとき
には計算効率も低いが、その上に、構造が固定的なとき
には、用るアルゴリズムの設計に制約が生じる。これは
、基本演算器の相互接続構造がデータの流れに対する制
約を決定するからである。例えば、紐状構造では、デー
タの流れは左から右というように一方向であり、このよ
うな構造では、紐状にデータが流れる場合に適したアル
ゴリズムに制限される。このように、固定したネットワ
ーク構造は、各々が特別の適用性を有してはいるが、適
用範囲自体は狭いものである。

固定的な相互接続パターンの欠点は、画像処理及び中間
レベルの処理（画像情報を記号情報に変換する処理）を
同時に効率良く実行することができないということであ
る。このような欠点は、セルオートマトンであるコンピ
ュータビジョンにとって特に重大であり、そこでは画像
処理と中間処理とが不可欠部分である。この欠点は入出
力問題にとって深刻である。というのは、画像処理後の
画像データを後続の更なる中間処理のために出力しなけ
ればならないからである。

Ｃ０解決しようとする問題点 本発明の目的は、プロセッサアレイ中の基本演算器（プ
ロセッサエレメント：ＰＥ）の各々をプログラム制御に
より高速に連結し、ＰＥを、全方向（多方向）連結の場
合に要求されるようなコスト高を招くことなく、効率良
く組み合せることである。

他の目的は、ＰＥの再組み合せを、時に応じて、再組み
合せの必要性を検知したコンピュータの制御下により、
及び、再組み合せの必要性を予見したオペレータの操作
により、実行することである。

更に他の目的は、外部メモリデータをＰＥに接続するこ
とにより、必要なハードウェアを軽減するとともに操作
の柔軟性を向上させることである。

Ｄ０問題点を解決するための手段 本発明の特徴は多形（変形）網目型の基本演算器（ＰＥ
）を用いることである。各ＰＥは、メモリを備えたＡＬ
Ｕにより処理能力を備え、地理的な接続即ち論理的な接
続関係をプログラム制御する能力を備えている。

他の特徴はＰＥがプログラム制御下で短絡能力を有する
ことである。この短絡能力により、送り元のＰＥと遠く
離れた送り先のＰＥとの間の一連の中間に存在するＰＥ
は単に導′Ｒ線としてのみの役割を果すだけとなり遅延
サイクルを生じさせることがない。

他の特徴は多形網目ネットワーク構造を有することであ
り、このネットワーク構造は各ＰＥの外部の通常の網目
と各ＰＥの内部の内部ネットワークとの組み合せネット
ワークであり、ソフトウェア制御を通じて通常のパター
ンと他の新しい有用なパターンとが計算処理に適したも
のとなるように調整されるようになっている。多形性と
いう特徴により、ネットワーク自体が再構成され、柔軟
性の有るアルゴリズムの設計と広範なアプリケーション
に用いることが可能となる。

画像処理に関連しては、多形網目構造により、中間レベ
ル処理（画像データの記号データへの変換処理）が効率
良く実行され、入出力問題に関する一連の問題を解決で
きる。

他の特徴はＰＥ内にフラグレジスタを有することであり
、フラグレジスタは再構成操作のような条件付操作のた
めに用いられる。

他の特徴は複数ビットパターンレジスタを所定数有する
ことであり、所定数のソフトウェアにアクセスすること
によりハードウェアパターンを選択でき、各パターンは
多形網目により実現され得る。これらのパターンにはバ
ス構造、幾つかのツリー、キューブ、ピラミッドが含ま
れ、各パターンは関連する計算のタイプに適しており、
複数のパターンレジスタのうちの選択された１つのパタ
ーンレジスタ内の１種のビットパターンに応答してクロ
スバ−スイッチにより選択され得る。

本発明の利点は比較的安価でありながらスループットス
ピードが高いということであり、これはＰＥ内のプログ
ラム制御される連結能力によるものであり、こうして、
物理的にも電気的にもプロセッサアレイの適正化がなさ
れる。

他の利点は中間レベル処理の結果がプログラムと結合し
て効率良く適正な再構成化に役立つことである。即ち、
中間データは適正な再組み合せ機能を呼び出すために用
いられる。

他の利点は構造が簡単で小さな面積上に構築でき、非常
に多数の相互連結されたＰＥを少ない数のチップで構成
できるという事である。

Ｅ、実施例 Ｅｌ、実施例のハードウェア構成 第１図はＭＸＭのアレイ１を有する画像処理システムを
示し、アレイ１を構成する多形網目基本演算器（ＰＥ）
２はホストコンピュータ３により制御されるようになっ
ている。各ＰＥ２は連結子を有し、この実施例では、４
つの連結子を有し、各連結子は隣りの連結子と直交して
いる。これら直交する連結子には方向識別子ＮＥＳＷ　
（北東南西）が付されている。これら連結子ＮＥＳＷの
役割は隣接するＰＥ　（４つ存在する。）に対して出力
を直接に与えることである。全般的なプログラミング制
御とハウスキーピング制御はホストコンピュータ３によ
り行う。

第１図にはＰＥ２の一層詳しい内部構成も示されている
。ＰＥ２は、ＡＬＵ６、メモリ（ＭＥＭ）７、連結子制
御機構（ＣＣＭ）８、及び４つの連結子Ｎ、Ｅ、Ｓ、Ｗ
を有し、これらの全体的なプログラミング制御とハウス
キーピング制御はバス９を介してホストコンピュータ３
が行うようになっている。

４つの連結子ＮＥＳＷを有するＰＥ２は直交座標上に配
されており、この簡単な網目構造は画像処理において有
利である。また、この簡単な網目構造はＶＬＳ　Ｉ上に
形成する上でも有利である。

直交座標上にないＰＥ２同士は直接的には配線で結ばれ
ていない。対角線上のＰＥ２同士の連結や遠く離れたＰ
Ｅ２同士の連結は配線上望ましくないものであり、製造
上の困難を伴う。多数配線の束は（静電）容量と（信号
経路）長さとを有し。

そのために固有の信号遅延をもたらす。

一実施例では、直交座標上にない関係のＰＥ２同士は、
それらの間に介在する直交座標上のＰＥ２を介して、各
々のＣＣＭ８の働きの下で、互いに接続される。ＣＣＭ
８が制御する連結子のパターンは、入力側（送り先側）
ＰＥと出力側（送り元側）ＰＥとを効率良く短絡させる
ようになっている。ＰＥの連結経路はチェスの載持（将
棋の飛車に相当する。）のように直交軸方向に沿った複
数個の長さ或いはチェスのナイトのように直交軸の両方
向に沿った複数個の長さに相当するものであり、チェス
のビショップ（将棋の角に相当する。）のように対角線
方向に延びるものではない。

複雑な経路も設定できるし、信号遅延を生ずることなく
多数のＰＥ２を経由する非直交座標上の関係のＰＥ間を
つなぐ経路が設定され得る。

簡単な直交座標に沿った連結状態に代えて、対角線上の
ＰＥ２相互を直接的に連結してもよいが、極めて遠く離
れたＰＥ２相互を直接的に連結することは、そのような
連結状態は簡単な直交座標上の或いは対角線上のＰＥ２
の組み合せをプログラム制御しても達成されることであ
り、好ましいものではない。

第２図は第１図中のＣＣＭ８の動作を説明するだめのも
のであり、実際の内部ハードウェアを示そうとするもの
ではない。ＣＣＭ８の重要な機能は、パターンレジスタ
内のビット値の制御下でＸ方向の横棒の連結子ＮＥＳＷ
のどれかをＹ方向の横棒の連結子Ｎ　Ｅ　Ｓ　Ｗのどれ
かに連結させるというスイッチングネットワークとして
の機能である。

図示の例では、２つのパターンレジスタ２１．２２が選
択的に用いられ、その選択はパターン選択レジスタ２３
の制御下で行なわれている。この例では、たとえ全てを
連結させることが実際には可能であっても、４×４のマ
トリックス内の全ての交点を連結させることが必要なわ
けではない、マトリックス１０はＹ軸方向に沿った複数
の入力線１１を有し、これらはＸ軸方向の導ＭＳ１２に
接続している０図示のように、Ｎ連結子１３は、連結用
電子部品１４．１５及び交線１６を介して、Ｅ連結子１
７に連結されるよう設定されている。

他のＳ連結子２７、Ｗ連結子２８、Ｎ連結子２９への連
結が交代的に或いは同時的に行なわれてもよい、制御は
１６ビツトのパターンレジスタ２１．２２により行なわ
れる。連結線２４．２５、及び２６への連結も可能であ
る。交線スイッチ１０はパターンレジスタ２１および２
２のうちの選択された方のレジスタ内のビット値により
制御されて１６個の交点の１つ又は複数を連結させる。

各ＰＥ２はパターンレジスタ２１．２２の一方のビット
パターンに指示さ九て隣接する１つ又は複数のＰＥ２と
連結する。パターンレジスタ２１．２２を切換えること
により連結関係の変更が直ちに行なわれる。説明上、パ
ターンレジスタ２１．２２は標準的若しくは変形的なパ
ターンレジスタであり、パターン選択レジスタ２３はＯ
か１かの２値レジスタであるとする。

第３図は第１図のＣＣＭ８の内部の機能ブロックを示し
、これらの機構ブロックが第２図に関連して説明したと
ころの動作を実行する。［、ＱＬな論理連結機構３０は
ＡＮＤ、ＯＲ，ＸＯＲ（ｅ他的ＯＲ）、及びＡＮＤＡＬ
ＬＢＩＴ機能を有する。

他の機構でもよいが、複雑なものであればコスト高を招
く、論理連結機構３０は、第１フラグ（Ｆ１）３１及び
第２フラグ（Ｆ２）３２内のフラグ入力を受信する。こ
れらフラグ入力は機構３０による制御を変更させる。シ
フトレジスタマスク（ＳＲＭ）３３は真出力（ＳＲＭ）
３４及び相補出力（ＳＲＭ）３５を出力し、これらの出
力信号は、機構３０を制御するＸレジスタ用シフトレジ
スタ（ＳＲＸ）３７及びＸレジスタ用シフトレジスタ（
ＳＲＹ）３９のビット値を選択するために用いられる。

Ｘレジスタ３６及びシフトレジスタＸ　（ＳＲＸ）３７
はＸ方向の隣接するＰＥ２への論理的、従って幾何的な
連結状態を制御する。Ｙレジスタ３８及びシフトレジス
タＹ　（ＳＲＹ）３９はＹ方向の論理的即ち幾何的な連
結状態を制御する０通常、Ｘレジスタ３６及びＹレジス
タ３８には、画像処理システム内でのＰＥ２の直交座標
の値が入っている。シフトレジスタＸ　（ＳＲＸ）３７
及びシフトレジスタＹ　（ＳＲＹ）３９は、シフトレジ
スタマスク（ＳＲＭ）３３と共働して、Ｘ及びＹ方向の
天々の一連のビットグループを誘導するために用いられ
る。第３図のＣＣＭ８の詳細な機能は多形網目により１
２の異なるパターンを形成する１２の例により説明され
る。

各ＰＥ２は、そのＰＥ２に対して示されたビット値に基
づいて算術論理演算操作あるいは論理変換操作を実行し
、あるいは、何らの操作も実行しない（ノー・オペレー
ション）。このような操作の実行あるいは不実行に加え
て、ＰＥ２は周りのＰＥ２のうちの選択されたものと連
結さ九る。ここで言うところの隣接するＰＥへの連結は
短絡と呼べるようなものである。短絡は瞬時に起こる。

この短絡による連結の速度は、通常の操作（ノー・オペ
レーションを含む、）のように１サイクルの遅延をもた
らすものではなく、電気的速さ、即ち、光の速さである
。したがって、遅延サイクルを生じさせることなく複数
のＰＥを経由して遠隔のＰＥと連結することが可能とな
る。また、ジグザグ経路により同一の列にも同一の行に
もない離れたＰＥ２と連結できる。こうして、対角線方
向の連結子がなくとも、対角線方向に隣接するＰＥ２へ
の、あるいは対角線方向に遠く離れたＰＥ２への更には
、対角線上から外れた遠いＰＥ２への連結が可能である
。

本発明による多形網目画像処理システムは、適正にプロ
グラム制御されることにより、ＰＥ間の複雑な相互連結
を可能にする。各ＰＥは自分に与えられた情報に準拠し
て適正な算術論理操作、変換操作、あるいはノー・オペ
レーションを実行するが、そうでないときには信号遅延
のない短絡的連結を行うことができる。

どれ程の数の複雑な連結ができるかは、パターンレジス
タ内のビット値の数に依り、パターンレジスタの数やＣ
ＣＭの構成にも依る。しかし、多数のＰＥを必要とする
ような複雑な連結はコスト高となる。そこで、好ましい
実施例では、適切な連結状態の範囲を限定した。これら
については、第４図ないし第２０図に示されている。

第４図は線形な配列の連結状態を示している。

西１’）から東（Ｅ）への線形的配列４１と北（Ｎ）か
ら南（Ｓ）への線形的配列４２が存在している。

第５図及び第６図は行方向のツリー配列についての２つ
の連結状態を示している。そのうち、第５図にはストリ
ング（紐）４５〜５１が示され、これらＸ方向に沿った
ストリング４５〜５１は種々の長さを有している。第６
図にはもっとツリー構造らし連結状態が示され、ここで
は、７つの入力が４つのステップを経て１つのＰＥ５２
へと導かれている。

第７図ないし第１０図（第７図が本発明を示し。

第８〜１０図は従来の例を示している。）は本発明の多
形網目型ＰＥを用いた結果、チップ上の面積及びＰＥ間
の接続に要する配線長さがいかに改良されたかを示して
いる。７図の多形網目６１のチップ面積は、第９図の直
角配線型ツリー構造のパターン６２と比較して極めて小
さい。第８図のパターン６３の３×３のウィンドの平均
的接続（配ａ）長さは第７図の場合の１．５倍であり、
第１０図のパターン６４の３Ｘ３のウィンドでは２．１
２５倍である。

第１１図は逆ツリー構造を示している。第１１図は第５
図と非常に似ているが、第５図のツリー構造ではＰＥか
ら情報を（１ケ所に）集めているのに対し、第１１図の
逆ツリー構造では情報を広めている。

第１２図ないし第２０図には各々、多形網目ＰＥ間のプ
ログラム可能な相互連結状態のいくつかの例が示されて
いる。これらの図において、四角で囲まれた丸印は何ら
かの中間処理を行うＰＥを示し、単なる丸印は単なる通
過用（短絡用）に用いられるＰＥを示している。ただし
、どちらの場合のＰＥもプログラムにより制御されてい
る。各パターン（ＰＥの相互連結状態）は１６ビツト値
で表わされ適当なパターンレジスタ内に収容される。

第２１図は本発明による多形網目ＰＥの好ましい一実施
例の内部構成を示している０図中、破線９３で囲まれた
部分は、種々の実施例を通じて比較的共通的な構造であ
る。ＡＬＵ９６は出力１及び出力２を有するとともに、
入力側にはマルチプレクサを備えている。入力は入力端
子９４及びレジスタＮＥＳＷ９５から与えられ、このレ
ジスタＮＥＳＷ９５には第１メモリ（Ｍｌ）及び第２メ
モリ（Ｍ２）、あるいはＡＬＵ９６の出力１及び出力２
からデータが与えられる。ローカルメモリ１０１はＡＬ
Ｕに適切な計算及びハウスキーピングを行なわせるため
に用いられる。外部メモリデータ線（ＥＭＤ）１０２か
らは外部メモリ（図示せず）からデータが供給され、マ
ルチプレクサ１０３を経て、ローカルメモリ１０１とと
もに、第１メモリ（Ｍｌ）及び第２メモリ（Ｍ２）に接
続されている。ＡＬＵ９６の出力１及び出力２は同じＰ
Ｅ９３に供給されるともに、ＣＣＭで選択された他のＰ
Ｅ９３にも供給され得る。

外部メモリデータ線（ＥＭＤ）及びＭｌ、Ｍ２につなが
る複数のバスにより、外部メモリデータと内部メモリ　
（ローカルメモリ１０１）が接続され、ＰＥ９３はロー
カルメモリ１０１及び外部メモリと協働することになる
。

外部メモリデータ線（ＥＭＤ）１０２により個々のＰＥ
はホストコンピュータ（Ｈ）３内のメモリ或いは独立型
のメモリに直接的に接続される。

このような接続は従来のアレイプロセッサには見られな
いものであり、このような接続により第３図に示した機
能が実現される。

第３図に示したような方向制御及び論理機能制御下にお
けるスイッチング機能は外部メモリ及びＥＭＤ　１０２
に関連して実行される。第３図に示したスイッチング機
能を実行するための手段については、その全ての部分を
各ＰＥ内に持たせてもよいし、あるいは、その全ての部
分をＰＥ外のものとしてもよい、ただし、後者の場合に
は、得られた条件についてはＥＭＤ１０２を通じてパタ
ーンレジスタ選択用レジスタＲｐ９９に送ることとする
。

２つのパターンレジスタＰＲＯ９７及びＲＲＩ９８によ
り命令サイクルの遅延なしで１つの連結パターンから他
の連結パターンへと瞬時にスイッチングすることができ
る。この瞬時のスイッチングは１ビツトレジスタのパタ
ーンレジスタ選択用レジスタ（ＲＰ９９）により制御さ
れる。２つのレジスタ９７及び９８のうちの一方のレジ
スタ内の値がもはや使用する必要のないものとなったと
きには、そのパターンレジスタには新しいパターンがロ
ード（転送）され得るようになっている。

このようなロードは自由に行なわれる。即ち、ＡＬＵ損
作が行なわれている時に同時に行なわれ得る。なお、画
像処理システムでは通常、ＰＥは１ビツト処理を行い、
多くの場合、比較的簡単な構造である。１６ビツトパタ
ーンをパターンレジスタ９７及び９８にロードすること
は比較して述べればやや面倒な作業である。パターン選
択用レジスタ９９にもある値をロードしなければならな
いが、この場合は１ビツトであるから簡単である。

パターンレジスタ９７及び９８を書換えるため理 に処理を中止しなければならないような場合がある。こ
の場合、２つのパターンレジスタ９７及び９８の書換え
に３２サイクルを要し、選択用レジスタ９９へのロード
に３３番目のサイクルを要する。しかしながら、多くの
場合、パターンレジスタへのロードのために特別の時間
が必要になることはない、適当な命令中に、オペレータ
がレジスタ９７あるいは９８、あるいはレジスタ９９内
に１ビツトだけロードすることができるからである。

ＡＬＵ９６がフル稼動しているときには、ＡＬＵ９６が
算術論理演算を行っている最中でも、ＣＣＭ内の１つあ
るいは全てのレジスタの書換えを行うことができる。こ
のような融通性のあるロード動作は、インストラクショ
ンゲート１００がロード機能を実行するように準備され
たときに、入力端子９４からＡＬＵ９６のマルチプレク
サを通って出力１及び出力２により行なわれる。

パターンレジスタ９７又は９８から選ばれた１６ビツト
値は４Ｘ４クロスバ−スイッチ１０４（詳細は第２図に
示しである。）を細かく制御するためのものである。

ＰＥの典型的操作は短絡操作と処理操作（活動操作）で
ある、短絡操作の場合には、例えばパターンレジスタ９
７が短絡操作用に設定されて短絡操作を実行させ、ＰＥ
を１つ又は複数の他のＰＥに短絡接続させる。ＰＥを処
理操作にするときには、パターンレジスタ選択用レジス
タ９９を処理操作用に設定して、短絡バイパス用に設定
されているパターンレジスタ９７から処理操作用に設定
されているパターンレジスタ９８へとスイッチ操作する
。

ＰＥの処理操作につき更に説明する。

第１図ないし第３図に示された多形網目はＣＣＭに制御
されて複数のパターンに変形することができる。これら
のパターンのレパートリ−は計算のレパートリ−に対応
する。

各パターンに対応する制御アルゴリズムについて述べる
。全ての制御アルゴリズムは簡単であり、制御アルゴリ
ズムを実行し易いような所望のパターンの配線状態とな
っているハードウェアを用いていることができる。

ハードウェア機構は全てのパターンの形成を実行し、Ｖ
ＬＳ　Ｉ上への実装に適している。

多形網目ハードウェアの大きな利点は、多くのアルゴリ
ズムの線形的な計算ｆｉｔ　［０（Ｎ）　］が対数的な
計算量［０（１ｏｇＮ）　］に減じることであり、好ま
しい、したがって、本発明による新規なアーキテクチャ
によりｌｏｇＮ／Ｎのスピードアップが図られ、例えば
、１０２４ｘ１０２４のネットワークにおいてはスピー
ドアップは１００である。

特に画像処理分野では、１つのパターンによる画像処理
の後に、得られた画像データが直ちにネットワーク外に
送出されるということはない６画像情報は更に別のパタ
ーン（例えばツリー構造）によって記号（符号）情報に
変換されなければならないし例えば１３３より大きな値
のピクセルが多数存在する）、多形網目の機能により、
データは出力されなくともよく、その結果、工／○操作
は十分に減小される。（例えば１０２４Ｘ１０２４の画
像の例では５桁の減小がある。）Ｉ１０１００減小によ
る処理速度の向上の効果は種々のスピードアップ効果の
中でも最も影響の大きいものである。

もう１つのパターンは対角線方向に拡がるツリーであり
、このパターンが多形網目で形成されることにより、Ａ
ｘ＋Ｂｙ＋Ｃの計算を前述の対数的時間内で実行するこ
とが容易となる。ただし、Ａ、Ｂ、Ｃは定数で、（ｘ、
ｙ）はピクセルの座標であるとする。コンピュータグラ
フィクス（計算機図形処理）では、凸状多角形を表示さ
せることは、影をつくり、切り抜き（クリッピング）を
行い、球を描き、ヒストグラム平坦化計算を行い、組織
マツピング等の処理を行なう上で有用である。

また、ラインマスク、バンドマスク、多角形マスクをつ
くる上で有用である。更に、第１ホツフ（Ｈｏｕｇｈ）
変換を計算したり、その逆にノイズ画像からラインを検
出したり、あるいはその他の応用において有用である。

有用な１２のセル構造オートマトンと１２のアルゴリズ
ムをつくり出すハードウェア機構を有している好ましい
実施例では、ソフトウェア制御下で多形網目を再構成す
る。以下では、多形ハードウェア及び制御アルゴリズム
について述べる。

多形網目の注目すべき特徴は処理条件により自らを再構
成する能力を有することである。既述のように、ＡＬＵ
の操作によりパターンレジスタ９７及び９８にはあるビ
ットパターンがロードされ、その結果、各ＰＥはＰパタ
ーン（ＰＬ、・・・Ｐｐ）を有する。

ＰＥの条件Ｃに適合する再構成により各ＰＥはパターン
Ｐｉを機能Ｃとして扱う、まず、全てのＰＥはＰｉとい
うパターンから始まり、処理は最初のパターンにもとづ
いて始まる。処理が進むにつれ、各ＰＥはそのローカル
条件を検知しく例えば、これは値が寄り集まることのテ
ストであり得る。）そのパターンを継続するか新しいパ
ターンに置換するかを決める。

条件はグローバル（全体に影響するもの）であってもよ
く、これはホストコンピュータが各ＰＥ条件を一括的に
検知し、パターン選択を行い、全てのＰＥにそれをフィ
ードバックするものでもよい０条件はローカル（一部に
のみ影響するもの）であってもよい、新しいパターンの
個々のＰＥに与えてもよいし、適当なＰＥのグループに
与えてもよい。

新しいパターンの選択は幾つかの方法で行なわれる。

（１）１つには、予め計画されている場合である。

一連のパターン（例えば、Ｐｌ、Ｆ２）・・・Ｐｐ）が
計画され、この優先順序で利用される。新しいパターン
の必要性が検出されると、（Ｐｌを用いているとして）
次のパターンＰｉｔｌが用いられる。

そしてＰｉｔ　２が使用していないレジスタに同時的に
ロードされる。（２）他には１機能Ｃに基づく場合であ
る。

再構成の例には次のようなものがある。

３×３ウインドがＰｉにより形成されてフィルタ操作が
行なわれ、指標がフィルタ操作の効率を測る条件Ｃを示
している。ここでの目的はＣが満足されないときウィン
ドサイズをを大きくすることである。これに関して、Ｆ
２を５×５ウインド、Ｆ３を７Ｘ７ウインド、Ｆ５を９
Ｘ９ウインド等とすることができる。

再構成の別の例はソフト誤りアプリケーションである。

各ＰＥ内に誤動作に関する条件Ｃを設計することは共通
的なことである。そのような条件は新しい適切な連結パ
ターンＰｉを決定するために利用される。

Ｆ２．多形網目構造 第１図に示されるように、多形網目はＭＸＭのＰＥ２の
アレイ１から成り、各ＰＥ２は４つの連結線（Ｎ、Ｅ、
Ｓ、Ｗ）を有し、各連結線は隣のＰＥ２に連結している
。また、各ＰＥ２は、ＡＬＵ６、ＭＥＭ？、ＣＣＭ８を
備え、ＡＬＵ６及びＭＥＭ８については画像処理分野で
も通常用いられているが、ＣＣＭ８は本発明に特有のも
のである。

連結制御機構（ＣＣＭ）８は４つの連結線の他にＡＬＵ
６及びメモリ（ＭＥＭ）７どの間の入出力線を備えてい
る。ここで、Ａ及びＢをＣＣＭ８への入力線及び出力線
であるとしたとき、どこかの入力線Ａをどこかの出力線
Ｂに短絡させる（“５ＨＯＲＴ　　ＣＩＲＣＵＩＴ”）
ことにより連結ａＮＥＳＷ間の経路指定が実施される。

このとき、入力線Ａ上の信号と出力ｉＢ上の信号とは等
しくなり、例えば、“５ＨＯＲＴ　　ＷＥ”　という命
令は連結線（Ｗ）２４の信号と連結ａ（Ｅ）２６の信号
とを等しいものにする。

第３図はＣＣＭ８の機能を示している。前出の“５ＨＯ
ＲＴ　　ＣＩＲＣＵＩＴ”の動作は条件付動作であり、
その条件はＣＣＭ８でつくられる。

各ＣＣＭ８は条件信号を発生するための２つの１ビツト
フラツグＦ１３１及びＦ２３２を有する。また、各ＣＣ
Ｍ８は１つのシフトレジスタ（ＳＲＭ）３３を有し、Ｓ
ＲＭ３３は両方向にシフト可能で、相補出力３４及び３
５を出力する。

各ＣＣＭは一対のレジスタＸ３６及びＹ３７を有し、レ
ジスタＸ３６はＰＥの行の位置（０≦Ｘ≦Ｍ−１）を保
持し、レジスタＹ３７はＰＥの列の位置（０≦Ｙ≦Ｍ−
１）を保持する。レジスタＸ３６及びレジスタＹ３７は
各々シフトレジスタ５ＲＸ３８及び５ＲＹ３９を備え、
これら５ＲＸ３８及び５ＲＹ３９には各々レジスタＸ３
６及びレジスタＹ３７からデータが転送されるとともに
５ＲＸ３８及び５ＲＹ３９は両方向にシスト操作できる
。５ＲＸ３８及び５ＲＹ３９でシフトされた出力はＢＳ
ＲＸ及びＢＳＲＹである。

“５ＨＯＲＴ　　ＣＩＲＣＵＩＴ”動作についての条件
を発生するために幾つかの機能が設けられている。

Ｌ　ＯＡ　Ｄ　ｒｅｇ　ｖａｌｕｅ　：この機能は命令
あるいは記憶内容を通じて“ある値”ＳＲＭ、Ｆｌ、あ
るいはＦ２に転送することである。

ＣＯＰＹＳＲｒｅｇ：この機能はレジスタｘ、Ｙの内容
をシストレジスタＳＲＸ、ＳＲＹに複写することである
。

ＡＮＤ１０Ｒ／ＸＯＲｒｅｇ：この機能は次のどれかを
行うことである。

１、ＸとＳＲＸ及びＸとＳＲＭ（あるいはＳＲＭ）につ
いてＡＮＤ１０Ｒ／Ｘ ＯＲを行う。

２）ＹとＳＲＹ及びＹとＳＲＭ（あるいはＳＲＭ）につ
いてＡＮＤ１０Ｒ／Ｘ ＯＲを行う。

３、上記１及び２の両方を行う。

ＡＮＤＡＬＬＢ　ＩＴ　ｒｅｇ：この機能はレジスタ内
の全てのビットを”　Ａ　Ｎ　Ｄ　”することである、
これにより、レジスタがＸで あれば条件ビットＸ　Ａ　Ｎ　Ｄ　Ａ　Ｌ　Ｌを、レジ
スタがＹであれば条件ビットＶＡ ＮＡＬＬを、あるいはこれらの両方の 条件ビットをつくり出す。

以上から“５ＨＯＲＴ　　ＣＩＲＣＵＩＴ”動作はＢＳ
ＲＸ、ＢＳＲＹ、ＸＡＮＤＡＬＬ、ＹＡＮＤＡＬＬ、Ｆ
ｌ、及びＦ２の組み合せに基礎を置いていることがわか
る。

多形網目の残りの２つのブロック（Ａ　Ｌ　Ｕ　６及び
ＭＥＭ７）は通常の構成と同様である。メモリ７は１マ
シンサイクル毎に１ビツトをＣＣＭに送ったりＣＣＭか
ら受は取ったりする。ＡＬＵ６も通常の構成と似てはい
るが、ＢＳＲＸ、ＢＳＲＹ、ＸＡＮＤＡＬＬ及びＹＡＮ
ＤＡＬＬの組み合に応答して“５ＥＮＤ”あるいは“Ｒ
ＥＣＥＩＶＥ”を選択する点に特徴を有する。

多形網目の１２種のパターンをその制御アルゴリズムと
ともに以下に述べる。

Ｆ３．制御アルゴリズム （ａ）パターン１（線形配列） 第４図に示されるように、ＰＥ　（Ｍ−１、ｉ）の連結
子ＳをＰＥ　（０，ｉ＋１）の連結子Ｎに連結し、ＰＥ
（ｉ、Ｍ−１）の連結子ＥをＰＥ　（ｉ＋１．０）の連
結子Ｗに連結することによって、Ｍ　Ｘ　Ｍの長さの行
（図中横方向）の線形配列及びＭ　Ｘ　Ｍの長さの列（
図中縦方向）の線形配列が形成される。ＰＥ　（０，０
）の連結子Ｅ及びＰＥ（Ｍ−１、Ｍ−１）の連結子Ｓは
各々、列方向の線形配列の開始端及び終末端であり、Ｐ
Ｅ　（０，０）の連結子Ｗ及びＰＥ（Ｍ−１、Ｍ−１）
の連結子Ｅは各々、行方向の線形配列の開始端及び終末
端である。

制御アルゴリズムは次のとおりである。

Ｌ　　Ｉ　　ＮＥＡＲＯ Ｍ　Ｅ　Ｍ　＝　Ｗ　；　　／事ａｃｔｉｏｎ　　１　
　虐／Ｅ＝ＭＥＭ；ハａｃｔｉｏｎ　２　＊／Ｍ　Ｅ　
Ｍ　＝　Ｎ；　　／＊ａｃｔｉｏｎ　　３　　串／Ｓ　
　＝　Ｍ　Ｅ　Ｍ　；　　／奉ａｃｔｉｏｎ　　４　　
＊／ａｃｔｉｏｎ　１　（動作１）は連結子Ｗ上のデー
タをサイクルの終りにメモリに置き、ａｃｔｉｏｎ　２
　（ｌｊＪ作２）はメモリのデータをデータサイクルの
初めに連結子Ｅに置く。ＰＥ　（０，０）の連結子Ｗに
注入されたデータは東（図中左）に向って行進し、Ｍサ
イクル後には第１行目の全てのＰＥがデータで満される
０次のＭサイクルでは、第２行目の全てのＰＥが前記デ
ータで満されるとともに、第１行目の全てのＰＥは新た
なデータで満たされる。

ａｃｔｉｏｎ　３　（動作３）及びａｃｔｉｏｎ　４　
（動作４）は同様の動作を列について行なわせる。

このような線形配列の形成には条件は付かない。

全ＰＥが同じ動作を行い、ＣＣＭは利用されない。

（ｂ）パターン２（行方行ツリー配列）この場合の制御
アルゴリズムは次のようである。

ＲＯＷ−ＴＲＥＥＯ ｉｎｔ　ｔ：ハｔ　ｉｓ　ｔｉｍｅ　５ｔｅｐ拳／ｉｎ
ｔ　ｐａｔｔｅｒｎ　１ｄｅｎｔｉｆｉｅｒ；　／寝ｃ
ｏｌｕｍｎ　ｐｏｓｉｔｉｏｎ　ｏｆａ　Ｐ　Ｅ、　Ｐ
ｒｏｃｅｓｓ　Ｉ　ＤＯ＊／ｉｎｔ　Ｍ、　ｌｏｇＭ；
　／＊Ｍ　ｉｓ　ｔｈｅ　５ｉｄｅ　５ｉｚｅ　ｏｆ　
ｔｈｅｙａｅｓｈ　　ａｎｄ　　ｌｏｇＭ＝ｌｏｇＭｅ
／ｉｎｔ　ｔｒｅｅｍａｓｋ　＝　１　；ハａ　ｆｌａ
ｇ　ｔｏ　ｃｏｎｓｔｒｕｃｔ　ｔｈｅｔｒｅｅ拳／ ｆｏｒ（ｔ＝ｏ：　　ｔ（１ｏｇＭ；　　ｔ＋÷）（ｉ
ｆ　（−Ｎ　ｔｒｅｅｍａｓｋ） （Ｓ）ＩＯＲＴ　　ＷＥ；ＤＩＳＡＢＬＥ；）ｉｆ（ｔ
ｒａｅｍａｓｋ　＆＆　　ｐａｔｔｅｒｎ　１ｄｅｎｔ
ｉｆｉｅｒ＜ｔ＞）Ｅ　：　Ｍ　Ｅ　Ｍ　； ｉｆ（ｔｒｅｅｍａｓｋ　　＆＆　　ｐｉｄｏ＜ｔ＞）
Ｍ　Ｅ　Ｍ　＝　Ｗ； ｔｒｅｅｍａｓｋ＝ｔｒｅｅｍａｓｋ　　＆　　ｐｉｄ
Ｏ＜ｔ）；第５図には１行が８個のＰＥであるときの例
が示されている。１＝０で、全ＰＥの″゛ツリーマスク
″′１であり、全ＰＥは使用可能となり、偶数番目のＰ
Ｅは奇数番目のＰＥにデータを送る。この様子が゛″偶
／奇”ＰＥのペア間の矢印により示されている。これが
ツリーの底部を形成する。

ｔ＝１では、ツリーマスクを調べることにより、ｐｉｄ
ｏ（０＞＝　１　（ｐｉｄｏ（７）最下位ビット）のＰ
Ｅだけが使用可能になる。なお、ｐｉｄ　ＯはＰＥの列
位置を表わすための識別子である。使用禁止（ディスエ
イプル）のＰＥは通常の丸印で示されており、これらは
ＰＥＩとＰＥ３とを、及び、ＰＥ５とＰＥ７とを連結す
る。これは“５ＨＯＲＴ　　ＷＥ”という動作（短絡操
作）による、こうして第２レベルのツリーが形成される
。

ツリーの最高位レベルはｔ＝２のときの制御により形成
される。この段階ではＰＥ３とＰＥ７のみが使用可能で
あり、残りのＰＥは“５ＨＯＲＴ”という動作により連
結を確立してＷ−Ｅ経路をつくるが何の操作もしない、
別言すれば、メモリ６内の値を変更させない。

この制御アルゴリズムを別の観点から示したのが第６図
である。第６図ではツリーの各レベルの節にはＰＥの識
別用番号が付されている。

ツリーパターンは画面を分割したり、全く別の画面にす
るような例では極めて便利である。このような例でのア
ルゴリズムの計算量（ステップ数）は、Ｎを入力データ
の大きさとしたときに、通常０＝ｌｏｇＮである。この
アルゴリズムは通常、○（＝　ｌｏｇ　Ｎ　）実行タイ
ムを要し、Ｎ＝１０２４であれば、１０２４　：　１０
で表わされるようなスピードアップがある。この種の重
要なアルゴリズ１１はＭＡＸ　（最大値を求める）　、
　Ｍ　Ｉ　Ｎ　（最小値を求める）、に番目の大きさの
検出、中間値の検出、等にも用いられる。

ＣＯＭを使うと、制御アルゴリズムはレジスタＸ３６を
ｐｉｄｏ（７）ために、また、レジスタ５ＲＸ３７及び
フラグレジスタ（Ｆｌ）３１をツリーマスクのために用
いる。レジスタＸ３６の内容は５ＲＸ３７に複写され、
ｐｉｄ＜　ｔ　＞ビットはｔ段階でＢＳＲＸに出力され
、ツリーマスクとＡＮＤ操作され、最終条件を誘導する
。

（Ｃ）パターン３（列ツリー） 行ツリーの場合と似ており、Ｍ列ツリーは、ＰＥの行位
置である。ｐｉｄｌを制御子として有し、また、Ｎ−３
経路を連結子として有している多形網目により形成され
る。制御アルゴリズムは次のようである。

ＣＯＬＵＭＮ−ＴＲＥＥＯ ｉｎｔ　　ｔ；　　／傘し　ｉｓ　　ｔｉｍｅ　　５ｔ
ｅｐｓ／ｉｎｔ　ｐｉｄｌ；　／１ｒｏｖｐｏｓｉｔｉ
ｏｎ　ｏｆ　ａ　Ｐ　Ｅ＊／ｉｎｔ　Ｍ、　ｌｏｇＭ；
　／Ｍ　ｉｓ　ｔｈｅ　５ｉｄｅ　５ｉｚｅ　ｏｆ　ｔ
ｈｅｍｅｓｈ　ａｎｄ　ｌｏｇＭ＝ｌｏｇＭ＊／ｉｎｔ
　ｔｒｅｅｍａｓｋ＝＝１；　／”ａ　ｆｌａｇ　ｔｏ
　ｃｏｎｓｔｒｕｃｔ　ｔｈｅｔｒｅｅ拳／ ｆｏｒ（ｔ＝ｏ；　　ｔ＜１ｏｇＭ；　　ｔ＋＋）（ｉ
ｆ（−＋ｔｒｅｅｍａｓｋ） （ＳＨＯＲＴ　　ＮＳ；　　ＤＩＳＡＢＬＥ；　　）ｉ
ｆ（ｔｒｅｅｍａｓｋ　　＆＆　　−＋ｐｉｄｌ＜ｔ＞
）Ｓ：ＭＥＭ； ｉｆ（ｔｒｅｅｍａｓｋ　　＆＆　　ｐｉｄｏ＜ｔ＞）
Ｍ　Ｅ　Ｍ　”　Ｎ　； ｔｒｅｅｍａｓｋ＝ｔｒｅｅｍａｓｋ　　＆　　ｐｉｄ
ｏ（ｔ）：列ツリーはデータを列方向に分配させるのに
有用であり、その際には、行ツリーの説明のところで述
べたように、従来の線形的な計算量［０（Ｎ）］のアル
ゴリズムから対数的な計算量［０（１ｏｇＮ）］のアル
ゴリズムへと変換される。

ＲＯＷ　　ＴＲＥＥと同様に、ＣＯＬＵＭＮ　　ＴＲＥ
Ｅ制御アルゴリズムではレジスタＹをｐｉｄ　１に、Ｓ
ＲＹをｃｏｐｙ　Ｙに、Ｆ２をツリーマスクの保持のた
めに用いている。５ＨＯＲＴ　　ＮＳの条件はｔｉｍｅ
　５ｔｅｐ　１でｐｉｄ（１＞を生じさせるＦ２及びＢ
ＳＲＹのＡＮＤ処理結果に準拠している。

（ｄ）パターン４（直角線ツリー） 直角線ツリーは分類処理、マトリックス操作、最小幅ツ
リー操作、ＦＦＴ、及びその他の図形処理アルゴリズム
にとって有用なネットワーク構造である。以下に示す０
ＲＴＨＴＲＥＥアルゴリズムにより行ツリーと列ツリー
とを結合することによってそのような多形メツシュが形
成され得る。

０ＲＴＨＴＲＥＥＯ ｉｎｔ　　ｊｌｌ、　　／＊ｔ　　ｉｓ　　ｔｉｍｅ　
　５ｔｅｐｓ／ｉｎｔ　　ｐｉｄｏ；　　／＊ｃｏｌｕ
ｍｎ　　ｐｏｓｉｔｉｏｎ　　ｏｆ　　ａ　　Ｐ　　Ｅ
　。

Ｐｒｏｃｅｓｓ　　　Ｉ　　Ｄｏｓ／ ｉｎｔ　ｐｉｄｌ；ハｒｏｗ　ｐｏｓｉｔｉｏｎ　ｏｆ
　ａ　Ｐ　Ｅ＊／ｉｎｔ　Ｍ、　１ｏｇＭ；　／５Ｍ１
ｓ　ｔｈｅ　５ｉｄｅ　５ｉｚｅ　ｏｆ　ｔｈｅｍｅｓ
ｈ　　ａｎｄ　　ｌｏｇＭ　＝ｌｏｇＭ＊／ｉｎｔ　　
ｈｍａｓｋ＝１．　　ｖｖａｓｋ＝１；　　／牟ｆｌａ
ｇｓ　　ｔｏ　　ｃｏｎｓｔｒｕｃｔｔｈｅ　　ｔｒｅ
ｅｓ／ ｆｏｒ（ｔ＝０；　　ｔ＜ｌｏｇＭ；　　ｔ＋＋）（／
拳ｃｙｃｌｅ　　ｌ　　傘／ １ｆ（−＋ｈｍａｓｋ） （ＳＨＯＲＴ　　ＷＥ；　　ＤＩＳＡＢＬＥ；　）ｉｆ
（ｈｍａｓｋ　＆＆　　−＋ｐｉｄＯ（ｔ））Ｅ＝ＭＥ
Ｍ： ｉｆ（ｈｍａｓｋ　ＨｐｉｄＯ（ｔ＞）ＭＥＭ＝Ｗ； ｈｍａｓｋ＝ｈｍａｓｋ　＆　ｐｉｄｏ＜ｔ＞；／傘ｃ
ｙｃｌｅ　　２　　拳／ ｉｆ（−１ｖｍａｓｋ） （ＳＨＯＲＴ　　ＮＳ；　　ＤＩＳＡＢＬＥ；　）ｉｆ
（ｖｍａｓｋ　　＆＆　　−＋ｐｉｄｌ＜ｔ＞）Ｓ＝Ｍ
ＥＭ； ｉｆ（ｖｍａｓｋ　　＆＆　　ｐｉｄｌ＜ｔ））ＭＥＭ
＝Ｎ； ｖｍａｓｋ＝ｖｍａｓｋ　　＆　　ｐｉｄｌ＜ｔ＞；多
形網目から直角線ツリーを形成することの大きな利点は
、（１）チップ面積の減小化と（２）隣接操作の効率化
と２点である。

（１）チップ面積の減少化：ｗ４目構造及び直角線ツリ
ー構造をレイアウトするために必要なチップ面積は夫々
、Ｏ［Ｎ”ｌ　及びｏ　［（Ｎ２）　ｘ（ｌｏｇＮ）”
］である、ここで、Ｎは網目構造の横幅であり、ツリー
のリーフの数である。これは、（ｌｏｇＮ）２の分だけ
節約がなされていることを示し、Ｎ＝１０２４であると
き、多形網目を用いると、そのチップ面は直角線ツリー
（第９図参照）の場合の１７１００になる。

（２）隣接操作の効率化：直角線ツリーのＰＥは幾可的
に最も近い他のＰＥに連結されていない。

これでは、直接通信経路が存在しないので、多くの重要
な操作を効率良く行うことができない、事実、３×３の
ウィンドウ内の半分を越えるデータはツリーのルベルか
らウィンドウの中央へと移動しなければならない。３×
３ウインドウのデータ間の平均的距離は２．１２５であ
るが、多形網目では１．５である。直角線ツリーの３Ｘ
３のウィンドウの例は第８図及び第１０図に示されてお
り、丸印に符された数字はデータとウィンドウの中心と
の距離を表わしている。

Ｎ＝４の場合の第７図の例について述べると、多形網目
と直角線ツリーとでは、チップ面積比は１６　：　４６
であり、３Ｘ３ウインドウの平均的距離の比は１．５：
２．１　（第８図及び第１０図）である。

制御アルゴリズム○ＲＴＨＴＲＥＥは、ＢＳＲＸ内でタ
イムステップしにおいて、レジスタＸをｐｉｄＯＬ、−
１５ＲＸをｐｉｄＯノ複写に、Ｆｌをｈｖマスク用いて
ｐｉｄ　Ｏ＜　ｔ　＞をつくり出す、同様に制御アルゴ
リズムは、ＢＳＲＹ内でｔｉｍｅ　５ｔｅｐ　ｔにおい
て、レジスタＹをｐｉｄ　ｌに、ＳＲＹをｐｉｄ　１の
複写に、Ｆ２をレマスクに用いてｐｉｄ　ｌ　＜　シ＞
をつくり出す０条件付Ｓ　ＨＯＲＴ　　Ｗ　Ｅ及び５Ｈ
ＯＲＮＳはＢＳＲＸ、ＢＳＲＹ、Ｆｌ、Ｆ２に基礎を置
いている。

（ｅ）パターン５（逆−行ツリー） ＲＲツリー（Ｒｅｖｅｓｃ−Ｒｏｗツリー）は頂部から
低部へとデータが流れるツリーである（行ツリーは底部
から頂部へと流れる。）。制御アルゴリズムは次のよう
である。

ＲＲ−Ｔ　ＲＥ　Ｅ　０ ｉｎｔ　　ｔ：　　／傘ｔ　　ｉｓ　　ｔｉ■ｅ　　５
ｔｅｐ傘／ｉｎｔ　　ｐｉｄＯ；　　ハｃｏｌｕｍｎ　
　ｐｏｓｉｔｉｏｎ　　ｏｆ　　ａ　　Ｐ　　Ｅ　傘／
ｉｎｔ　Ｍ、　ｌｏｇＭ；　／＊Ｍ　ｉｓ　ｔｈｅ　５
ｉｄｅ　５ｉｚｅ　ｏｆ　ｔｈｅｍｅｓｈ　ａｎｄ　ｌ
ｏｇＭ＝ｌｏｇＭｅ／ｉｎｔ　ｔｒｅｅ＠ａｓｋ　＝　
Ｍ％２；　／＊ａ　ｆｌａｇ　ｔｏ　ｃｏｎｓｔｒｕｃ
ｔｔｈｅ　ｔｒｅｅｓ／ ｉｎｔ　ａ＋ａｓｋ：　／ｍａｎ　ｉｎｔｅｒｍｅｄｉ
ａｔｅ　ｃｏｎｄｉｔｉｏｎｓ／ｆｏｒ（ｔ＝０：　　
ｔ＜ｌｏｇＭ：　　ｔ＋◆）（ｍａｓｋ＝ＡＮＤＡＬＬ
Ｂ　　ＩＴ （ｔｒｅｅｍａｓｋ　ｌ　ｐｉｄＯ）；ｉｆ（−Ｉｍａ
ｓｋ） （ＳＨＯＲＴ　　ＷＥ：　　ＤＩＳＡＢＬＥ；　　）ｉ
ｆ（ｍａｓｋ　　＆＆　　ｐｉｄｏ＜ｌｏｇＭ−ｔ−１
＞）Ｗ＝ＭＥＭ： ｉｆ（ｍａｓｋ　　＆＆　　＊ｐｉｄＯ＜ｌｏｇＭ−ｔ
−１＞）ＭＥＭ＝Ｅ； ｔｒｅｅ＋５ａｓｋ＝　Ａ　　Ｓ　　ＨＩ　　Ｆ　Ｔ　
（ｔｒｅｅｍａｓｋ、　　１）；第１１図の８−ＰＥの
例については制御アルゴリズムを次のように説明するこ
とができる。

フラグツリーマスクはＰＥの総数の半分について初期化
される（即ち、４＝１００）、ＩＮＶＥＲＴされたツリ
ーマスクはまずｐｉｄ　ＯとＯＲされてその結果はＡＮ
ＤＡＬＬＢＩＴに渡され、ＡＮＤＡＬＬＢＩＴはもしそ
の結果の全ビットが１であればｌをリターンし、その他
の場合では０をリターンする。マスク＝１のＰＥ（即ち
、ＰＥ３及びＰＥ７）はツリーの一部であり、ツリーの
節でない他のＰＥは自らを使用禁止にするかあるいはツ
リ一連結を確立するためにＷ−Ｅパスを５ＨＯＲＴさせ
る。ＰＥ３及びＰＥ７では、ｐｉｄ　Ｏ（７）ビット２
が更にチェックされ、それが１であればＰＥ７をしてデ
ータをＰＥ３に送らせる（それまではＰＥ３のビット２
はＯである。）。これはｔ＝０においてツリーのトップ
レベルを形成する。

１＝０の最後にツリーマスクは算術的に左へ１ビツトシ
フトされる。したがって、次のタイムステップ用１１０
となる。

ｔ＝１では、ＰＥ１．３．５．７がツリー節であり、Ｐ
Ｅ７がＰＥ５に、また、ＰＥ３がＰＥＩにデータを送る
。し＝１の最後にツリーマスクは１１１になる。

し＝２では全ＰＥがツリー節となり奇数ｐｉｄ　Ｑの各
ＰＥは偶隣接する低位の偶数ｐｉｄ　Ｑの各ＰＥにデー
タを各々送る。

ＣＣＭ中の機構を用いて、ツリーマスクはＳＲＭにロー
ドされ、ＸはＳＲＸに複写される。レジスタＸはＩＮＶ
ＥＲＴされたＳＲＭとＯＲされ、次に、その結果はマス
クをつくるためにＡＮＤＡＬＬＢＩＴされる。ＳＲＸは
タイムステップｔにおいてＢＳＲＸ内にて左へ論理的に
シフトされても ｐｉｄｏ　＜ｌｏｇＭ　−＊　−１＞をつくる、これは
ツリー節ノヘア用に５ＥＮＤ／ＲＥＣＥ　ＩＶＥを制御
するように用いられる。

ＲＲツリーはデータを全ツリー節に拡げるためのもので
あり、全ツリー節はツリー内の位置に応じて異なる操作
を施す。計算機図形処理では、このパターンは有用であ
る。というのは、Ａを定数Ｘをｐｉｄ　Ｏとして各ＰＥ
にＡＸＸを同時に行なわせるからである。ＡＸＸを並列
的に調べることによりラインの最初の生成を行うことが
できる。これについては、対角線波リッリー（パターン
１２）について述べるところで更に説明する。

一般に逆ツリーはパラメータ空間の記号表現を画像空間
の画像表現に変換するために有用であり、アルゴリズム
は多形網目による非常に大量の並列処理を行う。

制御アルゴリズムは最高位のｐｉｄ　Ｏを有するＰＥを
ツリーの根として用いるが、最低位のｐｉｄ　Ｑを有す
るＰＥもツリーの根として用いることもでき、制御アル
ゴリズムは同等の複雑さを有する。

（ｆ）パターン６（従列ツリー：ＲＣツリー）ＲＲツリ
ーと同様に、ＲＣツリーもｐｉｄｌを制御子とし、Ｎ−
３をツリー確立のための経路とすることにより形成され
る。制御アルゴリズムは次のとおりである。

ＲＣ−ＴＲＥＥＯ ｉｎｔ　ｊ；ハｔ　ｉｓ　ｔｉｍｅ　５ｔｅｐｓ／ｉｎ
ｔ　　ｐｉｄｌ；　　／拳ｒｏｖ　　ｐｏｓｉｔｉｏｎ
　　ｏｆ　　ａ　　Ｐ　　Ｅ＊／ｉｎｔ　Ｍ、　ｌｏｇ
Ｍ；　７８Ｍ　ｉｓ　ｔｈｅ　５ｉｄｅ　５ｉｚｅ　ｏ
ｆ　ｔｈｅ＋１ｅｓｈ　ａｎｄ　ｌｏｇＭ＝ｌｏｇＭ・
／ｉｎｔ　　ｔｒｅｅｍａｓｋ　＝　Ｍ％２：　　／阜
ａ　　ｆｌａｇ　　ｔｏ　　ｃｏｎｓｔｒｕｃｔｔｈｅ
　ｔｒｅｅｓ／ ｉｎｔ　　ｍａｓｋ：　　／ｍａｎ　　ｉｎｔｅｒｍｅ
ｄｉａｔｅ　ｃｏｎｄｉｔｉｏｎ拳／ｆｏｒ（ｔ＝ｏ：
　　ｔ（ｌｏｇＭ：　　ｔ÷＋）（ｍａｓｋ：ＡＮＤＡ
ＬＬＢ　ＩＴ （ｔｒｅｅｍａｓｋ　ｌ　ｐｉｄｌ）：ｉｆ（コ層ａｓ
ｋ） （ＳＨＯＲＴ　　ＮＳ：　　ＤＩＳＡＢＬＥ；　）ｉｆ
（ｍａｓｋ　　＆＆　　ｐｉｄｌ＜ｌｏｇＭ−ｔ−１＞
）Ｎ＝ＭＥＭ； ｉｆ（ｍａｓｋ　＆＆　　−＋ｐｉｄｌ＜ｌｏｇＭ−ｔ
−１＞）ＭＥＭ＝Ｓ； ｔｒｅｅｍａｓｋ＝Ａ　Ｓ　ＨＩ　Ｆ　Ｔ　（ｔｒｅｅ
ｍａｓｋ、　　ｌ）；ＲＣツリーの特性はＲＲツリーと
同様であり、ただ、ＲＣツリーでは網目の列（コラム）
中のデータに関連している点で異なるだけである。

（ｇ）パターン７（行バス） 回報通信目的では、バスは同報通信距離を最短にするの
で非常に有用である。１つのバスが以下の制御アルゴリ
ズムにより多形網目の全ての行について形成される。

ＲＯＷ　　ＢＵＳＯ ｉｎｔ　５ｅｎｄｅｒ：　／＊　Ｉ　Ｄ　ｆｏｒ　ｔｈ
ｅ　５ｅｎｄｅｒｓ／ｉｎｔ　ｐｉｄｏ； ５ＨＯＲＴ　　ＷＥ； ｉｆ　（ｐｉｄｏ　＝　＝　ｓｅｎｄｅｒ）Ｅ＝ＭＥＭ
； ｌｓｅ Ｍ　Ｅ　Ｍ　＝　Ｗ　： 行中の１のＰＥが送り元として働き、残りのＰＥは受は
手となる。全てのＰＥはＥ−Ｗを５ＨＯＲＴさせてバス
を確立し、送り元はデータをＥ（あるいはＷ）に送り、
受は手はデータをＷ（あるいはＥ）から受は取る。この
他に、データはＷあるいはＥに外部コントローラから注
入され、送り元としてのＰＥは存在せず、全てのＰＥが
受は手である場合もある。

ＣＣＭにより送り元はＳＲＭにロードされる。

ＩＮＶＥＲＴされたＳＲＭはｐｉｄ　Ｏを格納シティる
レジスタＸとＸＯＨされる。得られたビット値はＡＮＤ
ＡＬＬＢＩＴされる。ＸＡＮＤＡＬＬ中の１は送り元と
してのＰＥを特定し、Ｘ　Ａ　Ｎ　Ｄ　ＡＬＬ＝ＯのＰ
Ｅは受は手となる。

（ｈ）パターン８（列バス） 行バスと同様に、列バスも、ｐｉｄ　１を制御子とし、
Ｎ−３を経路とすることにより、多形網目の各列につい
て形成される。制御アルゴリズムは次のようである。

ＣＯＬＵＭＮ　　ＢＵＳＯ ｉｎｔ　　５ｅｎｄｅｒ：　　／拳　Ｉ　　Ｄ　　ｆｏ
ｒ　　ｔｈｅ　　５ｅｎｄｅｒｓ／ｉｎｔ　ｐｉｄｌ： ５ＨＯＲＴ　　　ＮＳ； ｉｆ　（ｐｉｄｌ　＝　＝　ｓｅｎｄｅｒ）Ｓ＝ＭＥＭ
： ｌｓｅ ＭＥＭ＝Ｎ； 列バスの特性は行バスと同様である。

行バスと列バスとが組み合わせられることにより２ステ
ツプで列データが全ＰＥに回報通信される。第１ステツ
プでは、列データが最上位の行の全ＰＥに同報通信され
、次に第２ステツプでは、最上位の行のＰＥは他の全Ｐ
Ｅに列方向に沿って列データを同報通信する。

（ｉ）パターン９　（ピラミッド） ピラミッド構造は、多重解像度画像を取扱う上で優れて
いる。ピラミッドパターンは次の制御アルゴリズムによ
り多網目から形成される。

ＰＹＲＡＭＩＤＯ ｉｎｔ　　ｔ；　　／＊ｔ　　ｉｓ　　ｔｉｍｅ　　５
ｔｅｐｓ／ｉｎｔ　ｐｉｄｏ：ハｃｏｌｕｍｎ　ｐｏｓ
ｉｔｉｏｎ　ｏｆ　ａ　Ｐ　Ｅ＊／ｉｎｔ　　ｐｉｄｌ
：　　／１１ｒｏｗ　　ｐｏｓｉｔｉｏｎｓ／ｉｎｔ　
　Ｍ、ｌｏ［ｃＭ：　　／＊Ｍ　　ｉｓ　　ｔｈｅ　　
５ｉｄｅ　　５ｉｚｅ　　ｏｆ　　ｔｈｅ＋ｍｅｓｈ　
ａｎｄ　　ｌｏｇＭ＝１ｏｇＭ＊／ｉｎｔ　　ｂ＋ａｓ
ｋ＝１．ｖｍａｓｋ＝１；　　／＊ｔＩＩｏ　　ｆｌａ
ｇｓ　　ｔ。

ｃｏｎｓｔｒｕｃｔ　　ｔｈｅ　ｐｙｒａａ＊ｉｄ＊／
ｆｏｒ（ｔ＝０；　　ｔ＜ｌｏ（Ｍ；　　ｔ÷＋）（／
＊ｃｙｃｌｅ　　１　　ａｃｔｉｏｎｓ／１ｆ（−＋ｈ
ｍａｓｋ　ｌ　−＋ｖｍａｓｋ）（ＳＨＯＲＴ　　ＷＥ
；　　５ＨＯＲＴ　　　ＮＳ；ＤＩＳＡＢＬＥ；　　） ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
−ＩｐｉｄＯ（ｔ＞　　＆＆＝ｐｉｄｌＧ＞） Ｅ＝ＭＥＭ； ｉｆ（ｈｍａｓｋ　＆＆　　ｖｍａｓｋ　＆＆　　−ｐ
ｉｄｏ＜ｔ＞　８＆ｉρｉｄｌ＜ｔ＞） （Ｎ＝ＭＥＭ：　　ＭＥＭ１＝Ｗ：　　）ｉｆ（ｈａ＋
ａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　−Ｉｐｉｄ
ｏ＜ｔ＞　　＆＆ρｉｄｌ＜ｔ＞） Ｅ＝ＭＥＭ； ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｖｓａｓｋ　　＆＆　
　ｐｉｄｏ＜ｔ＞　　＆＆　　ｐｉｄｌ＜ｔ＞）（ＭＥ
ＭＯ＝Ｎ；　　ＭＥＭ２＝Ｗ？　　）／＊ｃｙｃｌａ　
　２　　ａｃｔｉｏｎｓ／ｉｆ（−ｑｈｍａｓｋ　　ｌ
　　ｗｖ＋＊ａｓｋ）（ＳＨＯＲＴ　　ＷＥ；　　５Ｈ
ＯＲＴ　　ＮＳ：ＤＩＳＡＢＬＥ：　　） ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｅｅａｓｋ　　＆＆　
　−ＩｐｉｄＯ＜ｔ＞　　＆＆−ｐｉｄｌ＜ｔ＞） Ｎｏ　　　ＡＣＴ　Ｉ　ＯＮ； ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
ｐｉｄＯ＜ｔ＞　　＆＆−Ｉｐｉｄｌ＜ｔ＞） Ｓ＝ＭＥＭ１： ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
−ＩｐｉｄＯ（ｔ＞　　＆＆ｐｉｄｌ＜ｔ＞） Ｎｏ　　　ＡＣＴＩ○Ｎ； ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
ｐｉｄｏ＜ｔ＞　　＆＆　　ｐｉｄｌ＜ｔ＞）Ｍ　Ｅ　
Ｍ　１　＝　Ｎ　； ｈ＋＋＋ａｓｋ＝ｈｍａｓｋ　　＆　　ｐｉｄｏ（ｔ）
；ｖｍａｓｋ＝ｖ＋ａａｓｋ　　＆　　ｐｉｄｌ＜ｔ＞
；制御アルゴリズムはｌｏｇＭのステップを含み、各ス
テップには２つの制御サイクルが存在している。別言す
れば、ステップは２つのＰＥサイクルでピラミッドの１
つのレベルを形成する。

第１２図、第１３図、及び第１４図は８×８網目におけ
るピラミッド制御アルゴリズムを示している。

ｈマスク（行用）及び■マスク（列用）の２つのマスク
が１に初期化され網目中の全ＰＥが初めのステップにお
いて使用可能になる。ｔ＝ＯＺおいて、全ＰＥが処理操
作状態（アクティブ状態）となり、２×２のＰＥが１つ
のグループを形成する。これら４つの（２Ｘ２）ＰＥは
、ピラミッドのＮＷ、ＮＥ、ＳＷ、及びＳＥ息子であり
、親はＳＥ息子と同様である。４つの息子の処理操作は
ｐｉｄｏ＜ｔ＞及びｐｉｄ＜　ｔ　＞のビット値で区別
される。

ｐｉｄｏ＜Ｏ＞＝ｐｉｄｌ＜Ｏ＞＝１（７）ＳＥ息子（
あルイはＭＡ）　は、第１サイクルにおいて、ｐｉｄｏ
＜０）＝０且つｐｉｄｌ＜Ｏ＞＝ｌのＳＷ息子及びｐｉ
ｄｏ＜Ｏ＞＝＝１且つｐｉｄｌ＜０）＝ＯのＮＥ息子か
らデータを受は取る。このサイクル中で、ＮＷ息子はデ
ータをＮＥ息子からデータを受は取る。このサイクル中
で、ＮＷ息子はデータをＮＥ息子へと渡す、このデータ
は第２サイクルで親により受取られる。第２サイクルで
は、ＮＥ息子と親との間だけでデータの受渡しが行なわ
れ、他の２のＰＥは活動しない。

■マスクとｈマスクは次のタイムステップの連結を制御
するために更新される。

し＝１において、再び４つのＰＥがピラミッドの次のレ
ベルの４つの息子と親とを形成する。４×４網目中のこ
れら４つのＰＥの幅は第１３図に示されている。４つの
息子と親の処理操作はＬ＝０で等しいが、偶数行と偶数
列のＰＥは使用不可である。これらの使用不可の非ピラ
ミッドＰＥは自らのＷとＥライン及びＮとＳラインを５
ＨＯＲＴしてピラミッド連結を確立させる。

第１４図にはピラミッドの最終レベルを構成するＰＥが
示されている。

上述の直角線型ピラミッド構造では、ピラミッドパター
ンは各レベルに網目連結を有している。

これは同一レベルに４つの近傍（Ｎ、Ｓ、Ｅ、Ｗ）が存
在しているピラミッド中の各ノードであり、下のレベル
の４つ息子や上のレベルの１つの親のためのものではな
い、この関係は第１５図に示されている。

同一レベルの近傍ＰＥを得るための制御アルゴリズムは
上述の制御アルゴリズム中に組み込まれている０例えば
、第１５図で、１＝０では、同一レベルの近傍ＰＥは元
の網目に連結されている９ｔ＝１では、同一レベルの近
傍ＰＥは他の行及び列に拡がり網目連結が確立される。

ピラミッドの同一レベルでの近ｉＰＥの内容を得るため
には、下記の制御アルゴリズムＰＹＲＡＭＩＤの各ステ
ップに２つの制御サイクルが付加される。サイクル３は
ＮとＷの内容を得るため、サイクル４はＳとＥの内容を
得るためのものである。

ＰＹＲＡＭＩＤＯ ｉｎｔ　　ｔ：　　／＊ｔ　　ｉｓ　　ｔｉ＋ｉｅ　　
５ｔｅｐ拳／ｉｎｔ　　ｐｉｄＯ；　　／拳ｃｏｌｕｍ
ｎ　　ｐｏｓｉｔｉｏｎ　　ｏｆ　　ａ　　Ｐ　　Ｅ　
傘／ｉｎｔ　　ｐｉｄｌ；　　／事ｒｏｗ　　ｐｏｓｉ
ｔｉｏｎｓ／ｉｎｔ　Ｍ、　ｌｏｇＭ：　／＊Ｍ　ｉｓ
　ｔｈｅ　５ｉｄｅ　５ｉｚｅ　ｏｆ　ｔｈｅａ＋ｅｓ
ｈ　　ａｎｄ　　ｌｏ（Ｍ＝１ｏ（Ｍｅ／ｉｎｔ　ｈｍ
ａｓｋ＝１．　ｖｍａｓｋ＝ｌ：ハｔｗｏ　ｆｌａｇｓ
　ｔ。

ｃｏｎｓｔｒｕｃｔ　ｔｈｅ　ｐｙｒａｍｉｄｓ／ｆｏ
ｒ（ｔ＝ｏ；　　ｔ（ｌｏｇＭ；　　ｔ＋＋）（／＊ｃ
ｙｃｌｅ　ｌ　ａｃｔｉｏｎｓ／１ｆ（−＋ｈｍａｓｋ
　ｌ　１ｖＩＩｌａｓｋ）（ＳＨＯＲＴ　　ＷＥ；　５
ＨＯＲＴ　　ＮＳ：ＤＩＳＡＢＬＥ；　　） ｉｆ（ｈａ＋ａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　
　−＋ｐｉｄＯ＜ｔ＞　　＆＆門ｐｉｄｌ＜ｔ＞） Ｅ＝ＭＥＭ； ｉｆ（ｈｍａｓｋ　　＆＆　　ｖＩｌａｓｋ　　＆＆　
　ｐｉｄｏ＜ｔ＞　　＆＆−＋ｐｉｄｌ＜ｔ＞） （Ｎ＝ＭＥＭ；　　ＭＥＭ　１　＝Ｗ；　　）ｉｆ（ｈ
ｍａｓｋ　　＆＆　　ｖ＋ｍａｓｋ　　＆＆　　−＋ｐ
ｉｄＯ＜ｔ＞　　＆＆ｐｉｄｌ＜ｔ＞） Ｅ＝ＭＥＭ； ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
ｐｉｄｏ（ｔ）　　＆＆　　ｐｉｄｌ＜ｔ＞）（ＭＥＭ
Ｏ＝Ｎ：　　ＭＥＭ２＝Ｗ：　　）ハｃｙｃｌｅ　　２
　　ａｃｔｉｏｎ拳／１ｆ（−＋ｈｍａｓｋ　ｌ　−＋
ｖｍａｓｋ）（ＳＨＯＲＴ　　ＷＥ：　　５ＨＯＲＴ　
　ＮＳ；ＤＩＳＡＢＬＥ：　　） ｉｆ（ｈ＋＋ａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　
　−＋ｐｉｄＯ＜ｔ＞　　＆＆＝Ｐｉｄｌ＜ｔ＞） ＮＯ−ＡｃＴＩＯＮ； ｉｆ（ｈｍａｓｋ　＆＆　ｖｌｌＩａｓｋ　＆＆　ｐｉ
ｄｏ＜ｔ＞　＆＆−＋ｐｉｄｌ＜ｔ＞） Ｓ　”　Ｍ　Ｅ　Ｍ　１　： ｉｆ（ｈｍａｓｋ　＆＆　ｖｍａｓｋ　＆＆　−ｐｉｄ
ｏ＜ｔ）　＆＆ｐｉｄｌ（ｔ＞） Ｎｏ　　　ＡＣＴ　Ｉ　ＯＮ； ｉｆ（ｈｍａｓｋ　＆＆　ｖｍａｓｋ　＆＆　ｐｉｄＯ
＜ｔ＞　＆＆　ｐｉｄｌ（ｔ＞）ＭＥＭ１＝Ｎ； ハｃｙｃｌｅ　３　ａｃｔｉｏｎｓ／ ｉｆ（−ｑｈｍａｓｋ　ｌ　−ｑｖｓ＋ａｓｋ）（ＳＨ
ＯＲＴ　　ＷＥ；　　５ＨＯＲＴ　　　ＮＳ：ＤＩＳＡ
ＢＬＥ；） ｉｆ（ｈｍａｓｋ　＆＆　ｖｍａｓｋ）（Ｓ＝ＭＥＭ３
： Ｅ　＝Ｍ　Ｅ　Ｍ　４　； ＭＥＭ３＝Ｎ； Ｍ　Ｅ　Ｍ　４　＝Ｗ； ／拳ｃｙｃｌｅ　　４　　ａｃｔｉｏｎｓ／１ｆ（−＋
ｈｍａｓｋ　　ｌ　　−＋ｖｍａｓｋ）（ＳＨＯＲＴ　
　ＷＥ；　　５ＨＯＲＴ　　ＮＳ；ＤＩＳＡＢＬＥ；　
　） ｉｆ（ｈ＋ｍａｓｋ　　＆＆　　Ｖｍａｓｋ）（Ｎ＝Ｍ
ＥＭ５： Ｗ＝ＭＥＭ６； ＭＥＭ５＝Ｓ； ＭＥＭ６＝Ｅ： ｈｍａｓｋ＝ｈｍａｓｋ　　＆　　ｐｉｄＯ＜ｔ＞：ｖ
＋ｍａｓｋ＝ｖｍａｓｋ　　＆　　ｐｉｄｌ＜ｔ）；Ｃ
ＣＭの働きにより、ｈマスク及びＶマスクがＦｌ及びＦ
２に夫々ロードされる。レジスタＸ内のｐｉｄ　Ｏ及び
レジスタＹ内のｐｉｄ　１はＳＲＸ及びＳＲＹに夫々複
写される。右に論理的にシフトすることにより、ＢＳＲ
Ｘ及びＢＳＲＹはｐｉｄｏ＜ｔ）及びｐｉｄ　１　＜　
ｔ　＞を、タイムステップｔにおいて、その内容とする
。Ｆｌ及びＦ２とともにこれらの２つの条件は５ＨＯＲ
Ｔ処理操作処理待に用いられる。

上述のピラミッドはＭＸＭのベースを有し、縮退２であ
る。縮退２とはＭＸＭのベースの上部レベルが（Ｍ／２
）ｘ　（ＭＸ２）であり、以下これを繰り返すことを意
味する。ＰＹＲＡＭＩＤ制御アルゴリズムはＫを２の累
乗数として縮尺にの場合に拡張できる。そのためには、
以下のようにしてｈマスク及び■マスクを更新すればよ
い。

ｈマスク＝ｈマスク＆　ｐｉｄｏ（ｔ　＞　＆　ｐｉｄ
Ｏ＜ｔ＋ｉ＞ ■マスク＝Ｖ’７Ｘり＆　ｐｉｄｌ＜ｔ＞　＆　ｐｉｄ
ｌ＜ｔ＋ｉ） そして、ピラミッドノード処理操作を偶数ｔステップむ
にスキップすればよい。

（ｊ）パターン１０（逆ピラミッド） 画像データから記号（符号）データへの変換にはピラミ
ッドの底から頂部へと情報が流れる。しかし、記号デー
タから画像データへの変換には逆方向に情報を流す必要
がある。これは、以下の制御アルゴリズムにより多形１
！！目から形成される逆ピラミッド（Ｒピラミッド）に
より実行される。

Ｒ−ＰＹＲＡＭＩＤＯ ｉｎｔ　　ｔ；　　／＊ｔ　　ｉｓ　　ｔｉｍｅ　　５
ｔａｐ傘／ｉｎｔ　ｐｉｄｏ；　／＊ｒｏｗ　ｐｏｓｉ
ｔｉｏｎ　ｏｆ　ａ　Ｐ　Ｅ＊／ｉｎｔ　ｐｉｄｌ；ハ
ｃｏｌｕ＠ｎ　ｐｏｓｉｔｉｏｎ　ｏｆ　ａ　Ｐ　Ｅ傘
／ｉｎｔ　Ｍ、　ｌｏｇＭ；　／＊Ｍ　ｉｓ　ｔｈｅ　
５ｉｄｅ　５ｉｚｅ　ｏｆ　ｔｈｅｍｅｓｈ　　ａｎｄ
　　ｌｏｇＭ＝ｌｏｇＭ拳／ｉｎｔ　ｍａｓｋ　＝　Ｍ
％２；　／１１ａ　ｆｌａｇ　ｔｏ　ｃｏｎｓｔｒｕｃ
ｔ　ｔｈｅｐｙｒａ■ｉｄ・／ ｉｎｔ　ｈｍａｓｋ、　ｖａ＋ａｓｋ：ｆｏｒ（ｔ＝ｏ
：　　ｔ（ｌｏ（Ｍ：　　ｔ◆÷）（ｈｍａｓｋ＝ＡＮ
ＤＡＬＬＢ　Ｉ　Ｔ（−Ｉｍａｓｋ　ｌ　ｐｉｄｏ）；
ｖｍａｓｋ＝ＡＮＤＡＬＬＢ　ＩＴ（−Ｉｍａｓｋｌｐ
ｉｄｌ）；／＊ｃｙｃｌｅ　　１　　＊／ ｉｆ（ｗｈｍａｓｋ　ｌ　−＋ｖｍａｓｋ）（ＳＨＯＲ
Ｔ　　ＷＥ；　　５ＨＯＲＴ　　ＮＳ；ＤＩＳＡＢＬＥ
；　　） ｉｆ（ｈａ＋ａｓｋ　＆＆　ｖｍａｓｋ　＆＆　ｐｉｄ
Ｏ〈ｌｏｇＭ−ｔ−１＞　＆＆ｐｉｄｌ（ｌｏｇＭ−ｔ
−１＞） Ｎ＝ＭＥＭ２； ｉｆ（ｈｍａｓｋ　＆＆　ｖｏ＋ａｓｋ　＆＆　ｐｉｄ
Ｏ＜ｌｏｇＭ−ｔ−１＞　＆＆−＋ｐｉｄｌ＜ｌｏｇＭ
−ｔ−１＞） ＭＥＭ２＝Ｓ； ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
−＋ｐｉｄＯ＜ｌｏｇＭ−ｔ−１）＆＆　　ｐｉｄｌ（
ｌｏＨＭ−ｔ−１＞）ＮＯ−ＡＣＴＩＯＮ； ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
ｗｐｉｄＯ＜ｌｏｇＭ−ｔ−１）＆＆　　−Ｉｐｉｄｌ
＜ｌｏｇＭ−ｔ−１＞）Ｎｏ−ＡＣＴ　Ｉ　ＯＮ； ／・ｃｙｃｌｅ　　Ｚ　　拳／ ｉｆ（ｗｈｍａｓｋ　　ｌ　　−＋ｖｍａｓｋ）（ＳＨ
ＯＲＴ　　ＷＥ；　　５ＨＯＲＴ　　ＮＳ；ＤＩＳＡＢ
ＬＥ：　　） ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
ｐｉｄｏ＜ｌｏｇＭ−ｔ−４＞　　＆＆ｐｉｄｌ＜ｌｏ
ｇＭ−ｔ−１＞） （Ｎ＝ＭＥＭ１；　Ｗ＝ＭＥＭ３；　）ｉｆ（ｈｍａｓ
ｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　ｐｉｄｏ（ｌｏ
ｇＭ−ｔ−１＞　　＆＆−Ｉｐｉｄｌ＜ｌｏｇＭ−ｔ−
１＞） （ＭＥＭ１＝Ｓ；　Ｗ＝ＭＥＭ２：　）ｉｆ（ｈｍａｓ
ｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　−＋ｐｉｄＯ＜
ｌｏｌ（Ｍ−ｔ−１＞＆＆　ｐｉｄｌ＜ｌｏｇＭ−ｔ−
１＞）ＭＥＭ３＝Ｅ； ｉｆ（ｈｍａｓｋ　　＆＆　　ｖｍａｓｋ　　＆＆　　
−＋ｐｉｄＯ＜ｌｏｇＭ−ｔ−１）＆＆　　−Ｉｐｉｄ
ｌ（ｌｏ（Ｍ−ｔ−１＞）ＭＥＭ２＝Ｅ： ｍａｓｋ＝　Ａ　Ｓ　ＨＩ　Ｆ　Ｔ　（ｍａｓｋ、　　
１）；ＲＰＹＲＡＭＩＤ制御アルゴリズムはＰＹＲＡＭ
ＩＤアルゴリズムの逆方向処理であり、ＲＲＴＲＥＥ及
びＲＣＴＲＥＥの拡張である。第１９図に簡単な例が示
されている。この例では８Ｘ８Ｗ４目中の３つのレベル
が示されている。

第１９図に示されるように、逆ピラミッドの根はＰＥ　
（０，０）（図中左上端のＰＥ）である。

その左息子はＰＥ　（４，０）、右息子はＰＥ（０，４
）である。

第２レベルの息子は横方向及び縦方向の第ルベルの息子
の夫々に関して２つある。ＰＥ　（６、ｏ）及びＰＥ　
（２，４）がＰＥ　（０，４）の息子であり、ＰＥ　（
４，２）及びＰＥ（６，０）がＰＥ　（４，０）の息子
である。

同様にして第３レベルの、な、子も定まる。

−１ａ的ニ＝ツで、ＮＩＸＮｗ４目’？’はＰＥ　（０
、○）が根であり、Ｋ＝０からＮ−１であるとしてＰＥ
（ｋ、Ｎ−１−ｋ）がリーフである。ＰＥ　（ｓ、し）
の第１番目（ｉ＝１からｌｏｇＮとする）のレベル左息
子はＰＥ　（Ｓ＋２　（ｌｏｇＮ−ｉ）　、　　ｔ）で
あり、右息子はＰＥ　（ｓ、ｔ＋２　（１ｏｇＮ−ｊ）
）である。

制御アルゴリズムは次のようである。

ｔＪＬＤＳＴＯ ｉｎｔ　ｆｓ＝０．　ｆｒ＝ｏ；　／＠ｆｌａｇ−ｓｅ
ｎｄ　ｉｓ　ｕｓｅｄ　ｔ。

ｃｏｎｓｔｒｕｃｔ　ｔｈｅ　Ｄ　Ｓ　Ｔｌ／／拳ｆｌ
ａｇ−ｒｅｃｅｉｖｅ　　ｉｓ　　ａｎｉｎｔｅｒｍｅ
ｄｉａｔｅ　ｖａｒ　ｔ。

ｕｐｄａｔｅ　　ｆｓ本／ ｉｎｔ　ｐｉｄｏ、　ｐｉｄｌ； ｉｎｔ　ｔ；　／Ｑ　ｉｓ　ｔｉｍｅ　５ｔｅｐｓ／ｉ
ｎｔ　　Ｍ、　　ｌｏｇＭ；　　／拳Ｍ　　ｉｓ　　ｔ
ｈｅ　　５ｉｄｅ　　５ｉｚｅ　　ｏｆ　　ｔｈｅＩＩ
Ｉｅｓｈ　　ａｎｄ　　ｌｏｇ　Ｍ　：　ｌｏｇ　Ｍ　
傘／ｉｎｔ　ｔｒｅｅｍａｓｋ　＝　Ｍ％２：　／拳ａ
　ｆｌａｇ　ｔのｃｏｎｓｔｒｕｃｔｔｈｅ　ｔｒｅｅ
ｓ／ １ｆ（ｐｉｄＯ＝　＝Ｏ＆＆　ｐｉｄｌ＝　＝Ｏ）（ｆ
ｓ＝１；　ｆｒ＝ＩＨ） ｆｏｒ（ｔ＝０：　　ｔ＜ｌｏｇＭ；　　ｔ＋＋）（ｈ
ｍａｓｋ＝ＡＮＤＡＬＬＢ　　Ｉ　Ｔ（−＋ｔｒｅｅｍ
ａｓｋ　ｌ　ｐｉｄｏ）；ｖｍａｓｋ＝ＡＮＤＡＬＬＢ
　　Ｉ　Ｔ（−１ｔｒｅｅｓａｓｋ　ｌ　ｐｉｄｌ）；
１ｆ（−＋ｈｍａｓｋ　ｌ　−ｑｖ＋ｍａｓｋ）（ＳＨ
ＯＲＴ　　ＷＥ；　　５ＨＯＲＴ　　ＮＳ；ＤＩＳＡＢ
ＬＥ：　　） ｉｆ（ｈｍａｓｋ　ｌ　ｖｍａｓｋ　＆＆　ｆｒ）（Ｅ
＝ｆｓ；　　５＝ｆｓ；　ｆｒ＝ｏ；　）ｉｆ（ｈｍａ
ｓｋ　ｌ　ｖｍａｓｋ　＆＆　　ｗｆｒ）（ｆｓ＝Ｗ　
Ｉ　Ｎ；　ｆｒ＝Ｗ　Ｉ　Ｎ：　　）ｔｒｅｅｓａｓｋ
　＝　Ａ　Ｓ　ＨＩ　Ｆ　Ｔ　（ｔｒｅｅＩＩｌａｓｋ
、　　ｌ）；８×８の多形網目の例で上記アルゴリズム
を説明する。ＰＥ　（０００，０００）をＤＳＴ（Ｄｉ
ａｇｏｎａｌ−３ｐａｎ−Ｔｒｅｅ　：対角線パスツリ
ー構造）の根として選び、ｆｓ　（ｆｌａｇ　５ｅｎｄ
　：フラグ送り）及びＦｒ　（ｆｌａｇ　ｒｅｃｅｉｖ
ｅ　：フラグ受は取り）を１にセットする。ｔ＝０のタ
イムステップで、行ｏＯＯと１００、及び列０００と１
００がアクティブであり、残りはディスエイプル（不活
動）である。

不活動なＰＥはＷＥ及びＮＳを短絡してｆｓを更新する
ために新しいパスを確立する。ｆｒ＝１なるｆｒを有す
るアクティブなＰＥはそのｆｓ値をＥ及びＳ近傍へ送り
、次のタイムステップでは送り手とならないようにｆｒ
を０にリセットする。受は手（ｆｒ＝０である。）はそ
のｆｓをＮとＷのＯＲされた値として更新する。受は手
は又そのｆｒを同じＯＲされた値として更新し、それゆ
え、Ｎ又はＷから１を受は取ったＰＥは次のタイムステ
ップでは送り元となる。ステップ１＝０では、２つのＰ
Ｅ　（ＰＥ（０００，１００）　とＰＥ　（１００，０
００）のこと、）がＤＳＴのノードとして（ｆｓ＝１に
セットすることにより）選択され、更に、これらが新し
い送り元として（ｆｒ＝１とセットすることにより）準
備され、後続のステップにおいて更なるＤＳＴがセット
される。

次のステップでは、先の２つの新しい送り元の各々が２
つのＤＳＴノード及び２つの送り元を同様の方法で形成
する。新しいノード及び送り元はＰＥ　（０００，１１
０）、ＰＥ　（０１０，１００）、ＰＥ　（ｔｏｏ、ｏ
ｌｏ）、及びＰＥ（１１０，０００）である。

ステップｔ＝２では、対角線ＰＥが制御アルゴリズムに
より達成される。それらのｆｓが１にセットされて自ら
がＤＳＴの部分であることが示される。更に、それらの
ｆｒが１にセットされ、自らが対角線ノードであること
が示される。対角線の識別はＤＳＴアルゴリズムによる
付加効果である。

このことは、次のセクションで説明する種々の計算に役
立つ。

ＤＳＴを形成するため、フラグｆｓは条件フラグとして
用いられる。ｆｓ＝ＯのＰＥはＷＥ及びＮＳパスを短絡
させ、ｆｓ＝１のＰＥはメモリ内容をＥ及びＳに送ると
ともにＷ及びＮからデータを受は取る。

連結制御ブロックの機能を利用して、゛ツリ−マスクが
ＳＲＭへ、ｆｓがＦｌへ、ｆｒがＦ２へ、各々ロードさ
れる。ＩＮＶＥＲＴされたＳＲＭの内容は、レジスタＸ
内のｐｉｄ　Ｏ及びレジスタＹ内のｐｉｄ　１の各々と
ＯＲされる。このようにＯＲされた結果は“ＡＮＤＡＬ
ＬＢＩＴ”されてＸＡＮＤＡＬＬ内に“ｈマスク″を、
ＹＡＮＤＡＬＬ内に１１Ｖマスク″を生成させる。各ス
テップの最後において、ＳＲＭが右へ自動的にシフトさ
れる。５ＨＯＲＴ動作は、こうシテ、Ｆ２）ＸＡＮＤＡ
ＬＬ、及びＹＡＮＤＡＬＬに基づく。

異なる根を選択して同様の制御アルゴリズムを用いるこ
とにより、同じ多形網目中に異なるＤＳＴが形成され得
る。第２０図には下の右端に根を有するＤＳＴが示され
ている。これをｔＪ　ＲＤ　Ｓ　Ｔという。

以下において、ＵＬＤＳＴと■、ＲＤＳＴとを共存させ
てＡ−Ｘ＋Ｂ−Ｙ＋Ｃという計算を画像の各画素（ｘ、
ｙ）について並行処理により行え得ることを示す。この
ような能力は計算機図形（画像）処理に関して幅広く役
立つ。

Ｅ−４，アプリケーション 単純な網目の画像処理へのよく知られたアプリケーショ
ンの他に、多形網目の下記のアプリケーションは、単純
な網目では実行不可能であったり或いは単純な網目より
高速である。

これらのアプリケーションは６つの型に分類できる。

（１）分割統合処理 このタイプの計算には、Ｎデータの１つのセットをそれ
らの性質に応じて２つのグループに分ける計算が含まれ
る。次に同様にして各グループは２つのサブグループに
分けられる。このような処理がグループ内のデータが唯
１つになるまで繰り返される。

網目連結では、このタイプの計算はＯ（Ｎ）あるいはそ
れ以上の計算量になる。しかし、多形網目においてツリ
ーあるいはピラミッドに変形すれば、このタイプの計算
はＯ（ｌｏｇＮ）の計算量になる。Ｎ＝１０２４のデー
タセットであれば、１００：ｌの比の（つまり、２桁の
）スピードアップが図られる。

このタイプに属する計算は、分類、最大値発見、最小値
発見、Ｋ番目の大きさの値の発見、中間値の発見等の計
算である。これら全てのアルゴリズムの計算量（計算ス
テップ数）はＯ（ｌｏｇＮ）である。

（２）画像データと記号データ間の変換このタイプの計
算は計算機図形処理に特有のものであり、しばしば中間
レベル処理と呼ばれる。

ある画像が与えられたとき、次の事を検討しなければな
らない。

（ａ）どれ位の画素が特定の性質を満足するか。

（ｂ）どの画素が特定の性質を満足するか。

（ｃ）幾つかの画素あるいは全ての画素が特定の性質を
満足するのか、あるいは特定の性質を満足する画素は無
いのか。

ここで、上記特定の性質とは、ある値と等しいとか、あ
る値より大きいとか、ある値より小さいとか、あるいは
これらから算術的または自動的に合成される条件である
。

これらの全てのアルゴリズムは多形網目におけるツリー
やピラミッドパターンによりＯ（ｌｏｇ　Ｎ　）ステッ
プで計算される。より重要で従来の固定的パターンと比
較されるべき特徴は出力に関するものである。多形網目
では■／○速度が向上する。

多くの場合、１０２４Ｘ１０２４ビツト（全画像）に対
して唯の１ビツト（ハイ／イイエ）が出力されるだけで
ある。

Ｉｌｏに関連して、余分のＮ−ＳパスがＩｌｏ及び処理
の同時流れのために網目に付加されたことがある。この
ような機構及び利点は多形網目にも有効であるが、本発
明の必須とするところではない。

（３）統計 多形網目は以下の統計的計算をＯ（ｌｏｇＮ）ステップ
で行うことができる。

（ａ）平均、差異、標準偏差 （ｂ）面積、周辺長さ、図心 （Ｃ）第１モーメント、第２モーメント、クロスモーメ
ント 上記（、）はＮデータ一般に関するもので、（ｂ）及び
（ｃ）は画像に特有のものである。

統計的計算は他のアルゴリズムの基礎である。

計算機図形処理において統計的計算は領域解析やパター
ン認識の基礎である。

（４）Ａ−ｘ＋Ｂ−ｙ＋Ｃの計算 Ａ−ｘ＋Ｂ−ｙ＋Ｃを計算するためには、多形網目によ
る４つのパターンが必要となる。それらは上方左対角ス
パンツリー（Ｕ　Ｌ　Ｄ　Ｓ　Ｔ：　Ｕｐｐｅｒ−Ｌｅ
ｆｔ−Ｄｉａｇｏｎａｌ−３ｐａｎ−Ｔｒｅｅ）　、下
方右対角スパンツリー（Ｌ　ＲＤ　Ｓ　Ｔ　：　Ｌｏｖ
ｅｒ−Ｒｉｇｈｔ−ＤＳＴ）、行バス、及び列バスであ
る。ＵＬＤＳＴとＬＲＤＳＴとはＡ−ｘ＋Ｃ及びＢ−ｙ
を同時に計算するために共存する。行バスと列バスは合
算（例えばＡ−ｘ　＋Ｃ＋Ｂ　−ｙ）を行うために共存
する。

アルゴリズムはビット連続的に実行される。画素平面内
の２つの特殊なツリーが消去され得る。

定数Ａ及びＢが計算開始前に全ＰＥに同報通信され、ア
レイの開始部分に先取りされている。

（ｌｏｇＭ　−１）のＯとともにアレイＡ及び已にスト
アされる。ストアされたＡ及びＢはビット反転され、先
取りされたＯがアクセスされた後に、Ａ及びＢの下位桁
側のビットが先ずアクセスされ、るようになっている、
定数ＣはＵＬＤＳＴの根のＷを通じて最下位ビットから
スタートして１タイムステップ当り１ビツトずつ多形網
目に、主入される。

、Ａ−ｘ＋Ｃを計算するためにＵＬＤＳＴをツリーとし
て用いるとき、各ＰＥは３つの変数を有する（合算、キ
ャリー、及び遅延）、各タイムステップにおいて１合算
は、東境界へ渡され、遅延は南堺界側へ渡され、各ＰＥ
は、（ａ）ＮにアレイＡを加え、キャリービットをキャ
リーにストアし、（６）Ｎを遅延にストアするという２
つの処理を行う。

１ｏｇＭステップの後、網目の対角＃ｊＡＰＥ　（ある
いはＵＬＤＳＴのリーフ）が対応する行のためにＡ・Ｘ
をストアする。同様に、Ｂ−ｙの計算は、根のＥから０
が注入され且つＰＥが遅延を北堺界側に、合算を西境界
側に渡すようなＬＲＤＳＴにより実行される＊　ｌｏｇ
Ｍステップの後、各対角線ＰＥは対応する列のためにＢ
−ｙをストアする。

行中にＡ−ｘを７、列中にＢ−ｙを得た後、多形網目は
ＷＥパスの行バスとＮＳパスの列バスに変形する。各Ｐ
　Ｅ　ｌ、を行バス上の値と列バス上の値とを加えてＡ
−ｘ＋Ｂ−ｙ＋Ｃをビット連続形式で算出する。

ＤＳＴとバスとを同時に確立することができないため、
Ａ−ｘ＋Ｂ−ｙ＋Ｃの結果は他の毎回のタイムステップ
毎にビット連続的に伝えられる。

（５）第１ライン検出 多形網目の２つのタイムステップ毎にＡ−ｘ＋Ｂ−ｙ＋
Ｃを計算する能力により、ＭｘＭ画像中の画素（ｘ、ｙ
）がＡ、Ｂ、Ｃで定まる与えられたあるライン上にある
か否かを決定できる。Ａ、Ｂ、Ｃの全ての数かにビット
長であるとき、（ｌｏｇＭ＋２Ｋ）タイムステップで決
定が行なわれる。

第１ライン検出機能は計算機図形処理及び計算機視覚処
理に非常に有用である。計算機図形処理にとっては、凸
形多角形の表示、影の形成、クリッピング、球の描画、
ヒストグラムの同等化計算、テキスチャのマツピング、
及び非変名処理（ａｎｔｉ−ａｌｉａｓｉｎｇ）に役立
つ。計算機視覚処理では、ノイズ画面中にラインを見つ
けるための第１　Ｒｏｕｇｈ変換を計算する上で役立つ
。

（６）記号情報の画像情報への変換 多形網目による大規模な並列処理ハードウェアを用いる
と、記号処理（通常は網目では実行されない）から画像
処理への変換して処理を大規模な並列処理により実行し
てしまうことができる。上述の第１　Ｈｏｕｇｈ変換は
そのような一例である。マーク発生は本カテゴリー中の
他の例である。

（６，１）バンドマスク発生 バンドマスクは２平行ライン以内に制限され、その一方
は（Ａ、Ｂ、Ｃ１）により、他方は（Ａ、Ｂ、Ｃ２）に
より夫々決定される。バンドマスクを発生するため、各
ＰＥはＡ−ｘ＋Ｂ−ｙ＋Ｃ１及びＡ−ｘ＋Ｂ−ｙ＋Ｃ２
を上述のように計算する。計算結果はＳＬ　（Ａ−ｘ＋
Ｂ−ｙ＋Ｃ１の符号）及び５２（Ａ−ｘ十Ｂ−ｙ十０２
の符号）であり、これらは画素（ｘ、ｙ）がバンドの内
側に存るか否かを決定するために用いられる。

バンドマスクは、計算機視覚処理において、興味ある領
域内の処理だけを行うために役立つ。人間の視覚はマス
クを発生するには異なる方法を採っている。その方法と
は記号情報に関するが、その処理は実際には上述のよう
に画像的に行なわれる。

（６，２）多角マスク発生 多角マスクはバンドマスクを一般化したものである。そ
れはＰ部分平面から成り、Ｐ部分平面の各々はＡ−ｘ十
Ｂ−ｙ＋Ｃで特定されるラインにより決定される。ライ
ン検出機能を用いると、対応するラインについて符号Ｓ
ｌ、Ｓ２・・・・・・ＳＰを得ることができる。Ｓｌか
らＳＰのプール結合による画素（ｘ、ｙ）がその多角形
内側に存るかどうかが決定される。

Ｅ−５，結論 連結制御機構（ＣＣＭ）の制御により次の変換操作が可
能である。

物理的なＭＸＭ網目は、ＭＸＭの長さの１つの行及びＭ
ｘＭの長さの１つの列に連結できる。

物理的なＭ　ｘ　Ｍ網目は、各々がＭのリーフを有する
Ｍ行ツリーに連結できる。

物理的なＭ　Ｘ　Ｍ網目は、各々がＭのリーフを有する
Ｍ列ツリーに連結できる。

物理的なＭ　Ｘ　Ｍ網目は、ＭＸＭ直交ツリーに連結で
きる。

物理的なＭＸＭ、９３目は、各々がＭのリーフを有する
Ｍ逆行ツリーに連結できる。

物理的なＭ　Ｘ　Ｍ網目は、各々がＭのリーフを有する
Ｍ連列ツリーに連結できる。

物理的なＭ　Ｘ　Ｍ網目は、各々がＭのＰＥを有するＭ
行バスに連結できる。

物理的なＭＸＭ網目は、各々がＭのＰＥを有するＭ列バ
スに連結できる。

物理的なＭ　Ｘ　Ｍ　！ｉ４目は、Ｍ　Ｘ　Ｍのベース
を有し縮小率Ｋ　（Ｋは２の累乗数）のピラミッドに連
結できる。

物理的なＭＸＭ１！ｌ目は、ＭｘＭのベースを有し縮小
率Ｋ　（Ｋは２の累乗数）の逆ピラミッドに連結できる
。

物理的なＭＸＭの網目は、ＭＸＭＸＫ　（ＫはＰＥのロ
ーカルメモリで制限される整数）の立方体に連結できる
。

また、ＣＣＭの外部のプログラムの制御下で以下の変換
が行なわれる。

物理的なＭ　Ｘ　Ｍの網目はＤＳＴツリー構造に連結で
きる。ＤＳＴツリーの根は網目のどこの角にあってもよ
い。根が対角線の反対方向の角にあれば、２つのＤＳＴ
が共存できる。

物理的なＭＸＭの網目は、Ｏ（Ｍ”）のシリコン上の面
積内にＭＸＭの直交線ツリーに連結できる。本発明によ
れば、○［（ｌｏｇ　Ｍ　）２］の要因により、面積が
節約される。なお、Ｍは直交線ツリーの側辺の大きさで
ある。

分割統合アルゴリズムは、Ｏ（Ｍ）という線形の計算量
（計算ステップ数）の場合とＯ（１ｏｇＭ）という対数
形の計算量の場合とに分類される。Ｍ／ＩＯＥＭの節約
が本発明により得られる。これについても既に実施例の
説明で述べられている。

画像から記号への変換（中間レベル処理）操作は多形網
目内部で行なわれ、Ｉ１０量は非常に減小される。非常
に多くの場合、６桁程度の減小が図られる。

記号表現から画像表現への変換が上述のパターンにより
行なわれて画像に関する処理が大規模に並列的に行なわ
れ得ることになる。そのような構成を記号処理の範囲の
網目に拡張してもよい。

網目は次のような機能を有する。

（ａ）画像処理を行う。

（ｂ）画像データを記号データに変換する。

（ｃ）記号データを画像データに変換する。

（ｄ）記号データ処理をその画悔データ等価物において
行う。

本発明によれば、ＭＸＭ網目内で○（ｌｏｇＭ）ステッ
プにて、各画素（ｘ、ｙ）に対し並列に、Ａ−ｘ＋Ｂ−
ｙ＋Ｃの計算ができる（Ａ、Ｂ、Ｃは定数とする。） 本発明によれば、各画素（ｘ、ｙ）が（ａ）ライン上か
、（ｂ）ラインの右側か、（ｃ）ラインの左側かの検出
をＯ（１ｏｇＭ）計算ステップ数で行うことができる。

本発明によれば、各画素（ｘ、ｙ）が２つの平行線で形
成されるバンドの内側か外側かの検出を並列的に行うこ
とができる。

本発明によれば、各画素（ｘ、ｙ）が多角形の内側か外
側かの検出を並列的に行うことができる。

本発明は、レジスタ２）シフトレジスタＳＲＺ、及びフ
ラグレジスタＦ３をＣＣＭに付加することにより、３次
元網目（物理的立方体）に形成して、１２のパターンの
より高次元の拡張を果すことができる。

３次元（３Ｄ）画像素子はボクセル（νｏｘｅｌ）であ
る、ボクセルは面積のみを有するピクセル（画素）と類
似している０本発明は３次元に拡張して各ボクセル（ｘ
、ｙ、ｚ）が（ａ）２つの平行平面で形成される領域、
（ｂ）多角形体内に存るか否か、あるいは（ｃ）ボクセ
ルがある平面上か、左か右かについての検出を並列で行
うことができる。

本発明は多形という概念を物理的網目にＣａＸ２を通じ
て適用している。同様の概念及び機構を他の固定的な連
結構造に適用することもできる。

多形網目により形成されるパターンは、ＡＬＵの出力を
通じてＦｌ及び／またはＦ２にロードされる値の内容に
より、データの性質に適するようにされる。

任意のパターンが、命令又はメモリ内容を通じてＦｌ及
びＦ２レジスタをセットすることにより、多形網目りか
ら形成され得る。命令、メモリ内容、近傍ＰＥからの中
間処理値、及びＰＥ内部の診断情報は、典型的システム
操作パラメータであり、これらはよく知られた技術及び
簡単な手段によって、フラグレジスタのセットに用いら
れる。ＣＣＭはシステム操作パラメータによりセットさ
れ得るフラグレジスタ手段を有し、パターンレジスタの
少なくとも１つに新しいパターンをセットするために用
いられ得る制御情報を発生する。このような機能は、プ
ログラマによりアクセス可能であり、プログラマにより
データに関して或いは条件に関して更に他の事象取扱い
の可能性を有する。

そのような事象では、フラグレジスタがセットされ、そ
れに応答して新しいパターンがフェッチあるいは計算さ
れる。

【図面の簡単な説明】

第１図は本発明で用いられる複数の多形網目処理要素を
有する網目組織から成る画像処理装置を示すブロック図
、 第２図は前記多形網目処理要素の連結制御機構の切換機
構を示すブロック図、 第３図は前記連結制御機構の構成を示すブロック図、 第４図は前記多形網目処理要素が枝分れ等のない−続き
のひも状に連結された状態を示すブロック図、 第５図は前記多形網目処理要素が木構造状に連結された
状態を示すブロック図。 第６図は前記多形網目処理要素が前記以外の木構造に連
結された状態を示すブロック図、第７図ないし第１０図
は本発明の多形網目処理要素を用いた場合のチップ上面
積の比較及び連絡部の改良状態を示すブロック図、 第１１図は前記多形網１処理要素が連木構造状に連結さ
れた状態を示すブロック図、 第１２図ないし第２０図は各々前記多形網目処理要素の
代理的な連結状態を示すブロック図、第２１図は前記多
形網目処理要素の内部機構の一例を示すブロックである
。 １・・・・アレイ、２・・・・基本演算器、３・・・・
ホストコンピュータ、６・・・・ＡＬＵ、７・・・・・
・・メモリ、８・・・・連結制御機構（ＣＣＭ）、９・
・・・バス、１０・・・・マトリックス（交線スイッチ
）、１１・・・・入力線。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　岡　　１）　次　　生（外１名） ＦＩＧ、　１ ＦＩＧ、９ ＦＩＧ、４ ＦＩＧ、５ ＦＩＧ、６ ＦＩＧ、　８　　　　　　　　　　　ＦＩＧ、　１０ロ
ー二〇　　〇−’（］　　Ｄ−’０　　ロー７口ｔ□２
ＦＩＧ、１２　　　　　　　　　　ＦＩＧ、１４ＦＩＧ
、　１３　　　　　　　　　　ＦＩＧ、　１５ｏｏｏｏ
ｏｏｏｏ　　　　ｏｏｏｏｏｏｏ。 ＦＩＧ、　１６　　　　　　　　　ＦＩＧ、　１７ＦＩ
Ｇ、１８ ｏｏｏｏｏｏｏ。 ｏｏｏｏｏｏｏ。 ｏｏｏｏｏｏｏ。

Claims (2)

【特許請求の範囲】
1. （１）システム全体を制御するホストコンピュータと複
   数の基本演算器のアレイとを備え、前記基本演算器は、 （ａ）メモリと、 （ｂ）前記メモリに接続されたＡＬＵと、 （ｃ）内部短絡経路及び他の基本演算器との間の外部連
   結の形成を前記ホストコンピュータから与えられる連結
   制御パターンに従って制御する連結制御機構と、 を有することを特徴とする画像処理システム。
2. （２）特許請求の範囲第（１）項記載の画像処理システ
   ムにおいて、前記ホストコンピュータから与えられる連
   結制御パターンは前記連結制御機構に備えられた複数の
   パターンレジスタ内に順次保持されるとともに、連結制
   御機構に備えられたパターン選択レジスタにより連結制
   御パターンの切換えが直ちに行なわれるよう構成されて
   いることを特徴とする画像処理システム。