JPH06318194A - 並列データ処理方式 - Google Patents

並列データ処理方式

Info

Publication number
JPH06318194A
JPH06318194A JP5106821A JP10682193A JPH06318194A JP H06318194 A JPH06318194 A JP H06318194A JP 5106821 A JP5106821 A JP 5106821A JP 10682193 A JP10682193 A JP 10682193A JP H06318194 A JPH06318194 A JP H06318194A
Authority
JP
Japan
Prior art keywords
tray
data processing
data
parallel data
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5106821A
Other languages
English (en)
Inventor
Hideki Kato
英樹 加藤
Hideki Yoshizawa
英樹 吉沢
Hiromoto Ichiki
宏基 市來
Tatsushi Ootsuka
竜志 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5106821A priority Critical patent/JPH06318194A/ja
Publication of JPH06318194A publication Critical patent/JPH06318194A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 複数個のデータ処理ユニットを同期的に用い
てデータを処理する、並列データ処理方式に関し、画像
データを、トレイで構成される2次元のシフトレジスタ
上を、ジグザグにあるいは渦巻き状に移動させることに
より、2次元近傍積和演算を高速に行い、処理時間を短
縮した並列データ処理方式を目的とする。 【構成】 各々少なくとも一つの入力を持つ複数個のプ
ロセッサと、各々第1、第2の入力及び第1、第2の出
力を持ちかつ各々データ保持及びデータ転送を行う複数
個のトレイであって、前記トレイの全部またはその一部
が各々前記プロセッサの第1の入力に接続された第5の
出力を有するものと、前記トレイの第1、第2の入力及
び第1、第2の出力が接続されて成る2次元シフト手段
とを具備し、前記シフト手段上のデータ転送と、前記ト
レイと前記プロセッサ間のデータ転送と、前記プロセッ
サによるデータ処理とを同期して行うことにより、空間
フィルタ演算あるいはニューロコンピュータ演算を行う
ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は並列データ処理方式に係
り、更に詳しくは、複数個のデータ処理ユニットを同期
的に用いてデータを処理する、並列データ処理方式に関
する。
【0002】近年、電子計算機或いはディジタル信号処
理装置等のシステムにおいて、データ処理の適用分野の
拡大に伴い、処理されるデータの量が膨大になり、特に
画像処理或いは音声処理等の分野では高速なデータ処理
を行う必要があり、そのため、複数個のデータ処理ユニ
ットを同期的に用いてデータを処理するデータ処理の並
列性の利用が重要となる。
【0003】また、フォンノイマン型コンピュータによ
る論理型データ処理だけでは、人間が行っているような
柔軟なパターン処理は難しいとの認識から、これと異な
る計算原理に基づくニューロコンピュータが広く研究さ
れてきている。
【0004】本発明は2次元空間フィルタ演算による画
像処理、および前記人工ニューラルネットワーク、特に
2次元ニューラルネットワークの演算処理あるいはこれ
らの他の演算のシミュレーションを高速に実行する並列
データ処理方式に関するものである。
【0005】
【従来の技術】2次元空間フィルタ演算による画像処理
は非常に広く利用されており、専用の並列プロセッサシ
ステムや専用LSIも数多く開発されている。それらに
広く用いられている方式は、図19に示すように、複数
のプロセッサあるいは積和演算器91を2次元格子状に
接続し、互いにバス92では接続し全体をSIMD(シ
ングルインストラクションマルチデータ)方式で制御す
るものである。そして、図20に示すように、以下のス
テップを全方向(上、右上、右、右下、下、左下、左、
左上)について実行する。
【0006】1.1 各プロセッサは、自分の持っている
画素にマスクの方向と対応する重みを掛け、累積器に加
算する。 1.2 ある方向(ここでは右とする)のプロセッサから
そのプロセッサの持っている画素を転送してもらうと同
時に、逆(この場合は左)方向のプロセッサからの画素
データの要求に応えて自分が持っているデータを送る。
【0007】このとき、各プロセッサには前もって画像
データとマスク行列のデータが何らかの手段、例えばホ
ストマシンからのダウンロード等によって格納されてい
るものとする。
【0008】他方、一層のニューラルネットを用いるバ
ーセプトロンに代表される、大脳視覚野などの、2次元
画像を対象とするニューラルネットワークのシミュレー
ションにおいても、同様の演算が用いられている。
【0009】
【発明が解決しようとする課題】これらのシステムで
は、プロセッサ同士を、ラウタ(あるいはルータ)と呼
ばれる通信用のユニットを経由して接続しているため、
画像データをプロセッサ間で転送する場合、プロセッサ
のメモリからラウタを経て隣接するプロセッサに転送す
ることとなり、ラウタを介する点にオーバヘッドが生じ
て、処理時間が長くなるという問題があった。
【0010】本発明は、画像データを格納するレジスタ
に転送機能を付加することにより構成されたトレイを設
け、このトレイ同士を直接2次元状に接続することによ
り、前記オーバヘッドをなくし、処理時間を短縮した並
列データ処理方式を提供するするものであり、特に画像
データを、トレイで構成される2次元のシフトレジスタ
上を、ジグザグにあるいは渦巻き状に移動させることに
より、2次元近傍積和演算を高速に行い、処理時間を短
縮した並列データ処理方式を提供することを目的とす
る。
【0011】
【課題を解決するための手段】図1は本発明の原理説明
図である。同図において1は積和演算を行うプロセッ
サ、2はデータの保持及び転送を行うトレイ、3は各ト
レイの相互接続により構成されるシフトレジスタ、11
はプロセッサの第1の入力、12はプロセッサの第2の
入力、21はトレイの第1の入力、22はトレイの第2
の入力、23はトレイの第3の入力、24はトレイの第
4の入力、31はトレイの第1の出力、32はトレイの
第2の出力、33はトレイの第3の出力、34はトレイ
の第4の出力、41はトレイの第5の出力、45は各プ
ロセッサ1の第2の入力12へ同期信号を供給する同期
制御部である。各トレイは2次元平面上にマトリクス状
にトレイ−11,12,・・・1k・・・1n;トレイ
−21,22,・・・2k・・・2n;トレイ−m1,
m2,・・・mk・・・mn;として配列されている。
【0012】
【作用】本発明の方式は、画像処理に限られず、一般の
行列演算に適用可能なものであるが、ここでは便宜上、
2次元近傍マスクを用いた空間フィルタの処理を例にし
て説明する。
【0013】図1を参照しつつ説明する。本発明の方式
では、図2に示すように2次元空間上のある元画像の点
p(x,y)に対する処理として、平滑化などの目的に
応じた適当な重みマスクMを点p(x,y)の近傍の点
の画像データに掛けてこれらの積の総和をとることによ
り、元画像pに対して画像処理を行うものである。図3
のような構成で図4のような処理を行う。すなわち、注
目した元画像の点pに対してその近傍の画像の値とマス
クMのベクトル値との積和演算を行うことにより注目し
た元画像の点pを近傍の画像データとの相関関係を持た
せることができるようにするものである。例えば積和演
算の結果を注目した画素および近傍の画素数で割って注
目した画素のデータと置き換えを行う。その際にマスク
Mと近傍の画像データとの間には下記の積和演算式が適
用される。
【0014】
【数1】
【0015】そして、シフトレジスタ3によるデータ転
送と、トレイ2とプロセッサ1間のデータ転送と、プロ
セッサによるデータ処理とを同期して行うことにより、
シフトレジスタ3によるデータ転送と及び或いはトレイ
2とプロセッサ1間のデータ転送とを、プロセッサによ
るデータ処理の時間に隠すことにより並列データ処理シ
ステムとして動作を高速化できる。
【0016】実際に元画像データpの近傍の積和演算を
2次元上に並列されたトレイによって行う場合には、図
3に示すような端点用トレイを設ける必要がある。図3
にある端点用トレイというのは、トレイで構成されるグ
リッド上をデータを転送する際に、端のデータが消えて
しまわないために入れてあるものである。これは何ら特
殊なトレイを必要とするものではなく、通常のトレイを
そのまま用いればよい。この場合、そのトレイにプロセ
ッサをつなぐ必要はない。
【0017】積和演算の過程を図4にそってより具体的
に述べる。図2に示された注目した元画像の点pの近傍
を含む9つの元画像の点は図1(又は図3)において対
応する9個のトレイに記憶されている。上記の積和演算
を行う際に、各トレイ上の各画像データを左、上、右、
右、下、下、左、左と順次隣接するトレイに転送しなが
ら、1回の転送で1個の画像データを8回の転送で近傍
の8個の元画像データを注目した元画像の点pに集めて
この注目した元画像を記憶しているトレイに接続された
プロセッサによって対応するマスクMの係数との積をと
りつつそれらの和を求める。従って積和演算を注目した
元画像の点pのデータとマスクMの中心の点5との積も
含めて9回繰り返すこととなる。すなわち元画像の点p
に対応するプロセッサは自分に接続されているトレイ上
に集められたデータと対応するマスク値との積をプロセ
ッサに対応して設けられた累積器(図示せず)に加え
る。このとき、トレイ全体のデータを上記の方向に順次
移動させる。この際事前に各トレイには注目した元画像
の点pの画像データ或いはその近傍の画像データが、注
目した元画像の点pに対応したプロセッサ内のレジスタ
(図示せず)にはマスクMの各ベクトルの要素が何らか
の手段により格納されているものとする。また、データ
を集める順序は一通りに固定されたものではなく効率よ
く近傍の必要なトレイをスキャンできればよい。上記で
は、左、上、右、右、下、下、左、左という渦巻き状の
動きを例にしたが、多少初めにむだはでるがジグザグ状
の動きとして例えば左、上、右、右、下、左、左、下、
右、右という順にスキャンすることも可能である。
【0018】注目した元画像のデータを格納したトレイ
の近傍を画像データを順次移動させるために、トレイ間
を結ぶシフト手段は両方向性でなければならない。例え
ば、渦巻き状にデータを移動させるためには、注目した
画像データのトレイの上方ではデータは左方向に、下方
向ではデータは右へ移動する。また、1つの注目した画
素データを格納するトレイとその近くの注目した画素デ
ータを格納したトレイを考えた場合、両方のトレイの近
傍のトレイは両方の注目した画素のトレイに関して、逆
方向にデータを移動させることとなる。
【0019】両方向性のシフト手段を双方向性の共通バ
スで構成してもよい。
【0020】
【実施例】図5は本発明の第1の実施例の説明図であ
り、2次元空間フィルタを示している。図5乃至図7は
図2乃至図4で示したものと同一のものは同一の記号で
示してある。
【0021】図8は本発明の第2の実施例の説明図であ
り、2次元空間フィルタを示している。図中、図8及び
図9は図2及び図3で示したものと同一のものは同一の
記号で示してある。第1の実施例との相違点は、トレイ
を接続して構成されるネットワークが、2次元トーラス
を構成していることである。また、それによって端点用
トレイが必ずしも必要ではなくなっている事である。図
10は、2次元トーラスの構成に端点用トレイを設けた
ものである。
【0022】図11は、図4に示したステップと同様で
ある。図12は本発明の第3の実施例の説明図であり、
2次元配列トレイで構成したニューロコンピュータを示
している。4は重みを記憶するメモリであり、そして6
はシグモイド関数をプロセッサの出力に適用するための
シグモイド関数手段である。図中、図1で示したものと
同一のものは同一の記号で示してある。
【0023】図13はニューロモデルを示すもので、X
1・・・Xnは各トレイ上に記録されているデータを示
し、重みW1・・・Wnは例えば注目した元画像データ
pに対応するマスクMの係数に対応するものであり、デ
ータX1〜Xnを渦巻き或いはジグザグ状に各トレイ上
で移動させてプロセッサにおいて重みデータW1・・・
Wnと積和演算を行い、その結果を非線形型関数とし
て、例えばシグモイド関数を通して出力値として出力す
るものである。
【0024】図14は入力層において注目した元画像デ
ータpに対応する座標x,yの近傍の座標に記憶されて
いるデータX1乃至・・・X8を座標x,y点のトレイ
に接続されているプロセッサのレジスタにメモリ4から
事前に供給された重みデータW1・・・W8のそれぞれ
対応するものと積和演算を行い、その結果を中間層の座
標x,yの注目した画像の点pに対応する位置の画像、
つまり座標x,yの点に反映するようにしたものであ
る。その際、入力層の積和演算の結果にはシグモイド関
数がかけられて中間層の座標x,yに対応するトレイ上
に反映されることになる。
【0025】図14において例えば入力層における各デ
ータI11・・・In1、I1n・・・;Imnは図12に示す
ようなトレイ11・・・m1;トレイ1n・・・トレイmnにそ
れぞれ記憶さているものとする。そして中間層は入力層
を構成するトレイを時分割的に使用してもよいし、別の
トレイを用いてもよい。
【0026】図15は下記の通り、本実施例での2次元
近傍結合型ニューラルネットワークのシミュレーション
の処理ステップを示す。 1.以下のステップを、データをずらす方向を左、上、
右、右、下、下、左、左と順に変えながら9回繰り返
す。
【0027】1.1 各プロセッサは自分に接続されてい
るトレイ上のデータとマスク値との積を累積器に加え
る。 1.2 トレイ全体のデータを指定された方向にずらす。
【0028】2.累積器上の総和にシグモイド関数を適
用する。 図15における処理において、図2と異なる点は第1層
のトレイ上に設けられたデータの積和に対してシグモイ
ド関数を適応して次の層のトレイ上にデータを転送する
点である。それ以外の点は図1及び図2に示したものと
全く同一である。ここで、第1層のトレイと第2層のト
レイとは同一のトレイであり、トレイのレジスタだけが
異なるように構成してもよい。
【0029】図16は本発明の第4の実施例の説明図で
あり、本発明の2次元配列トレイによって構成したニュ
ーロコンピュータを示している。図中、図1で示したも
のと同一のものは同一の記号で示してある。本実施例も
図13に示したニューロンモデルに従う。
【0030】図17はニューロネットワークが入力層、
中間層及び出力層の複数層からなっている場合である。
この場合も図14に示していると同様に入力層において
注目した元画素の点pの近傍のデータであって、それぞ
れのトレイ上にのっているデータは渦巻き状或いはジグ
ザグ状に転送されて注目した元画像の点pのトレイに集
められこのトレイに接続されたプロセッサにおいて積和
演算が行われ、その出力が中間層に転送される。次に、
中間層においてこのようにして得られた各データの近傍
演算を入力層におけると同様に行い、その近傍演算によ
って得られた積和の値を次の出力層の注目した画像デー
タに反映するものである。
【0031】図18は本実施例での複数の層からなる2
次元近傍結合型ニューラルネットワークのシミュレーシ
ョンの処理ステップである。 1.以下のステップを、データをずらす方向を左、上、
右、右、下、下、左、左と順に変えながら9回繰り返
す。
【0032】1.1 各プロセッサは自分に接続されてい
るトレイ上のデータとマスク値との積を累積器に加え
る。 1.2 トレイ全体のデータを指定された方向にずらす。
【0033】2.累積器上の総和にシグモイド関数を適
用し、その結果を自分に接続されているトレイに書き込
む。 3.以下のステップを、データをずらす方向を左、上、
右、右、下、下、左、左と順に変えながら9回繰り返
す。
【0034】3.1 各プロセッサは自分に接続されてい
るトレイ上のデータとマスク値との積を累積器に加え
る。 3.2 トレイ全体のデータを指定された方向にずらす。
【0035】4.累積器上の総和にシグモイド関数を適
用する。
【0036】
【発明の効果】以上説明したように、本発明によればア
レイ状に配列されたトレイと各トレイ間のデータシフト
手段と各トレイに対応してアレイ状に設けられたプロセ
ッサとからなる並列データ処理システムにおいて、シフ
ト手段上のデータ転送とトレイとプロセッサ間のデータ
転送とプロセッサによるデータ処理とを同期して行うこ
とにより短い処理時間で空間フィルタ、あるいは人工ニ
ューラルネットワークのシミュレーションが実行でき、
係る画像処理あるいはニューロコンピュータの性能向上
に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】2次元空間フィルタリングを示す図(1)であ
る。
【図3】端点用トレイを設けた対応構成図である。
【図4】画像処理のステップを示す図である。
【図5】2次元空間フィルタリングを示す図(2)であ
る。
【図6】本発明の第1の実施例の構成図である。
【図7】本発明の第1の実施例の処理ステップを示す図
である。
【図8】2次元空間フィルタリングを示す図(3)であ
る。
【図9】本発明の第2の実施例の構成図(1)である。
【図10】本発明の第2の実施例の構成図(2)であ
る。
【図11】本発明の第2の実施例の処理ステップを示す
図である。
【図12】本発明の第3の実施例の構成図である。
【図13】本発明の第3の実施例のニューロンモデルを
示す図である。
【図14】本発明の第3の実施例のニューラルネットワ
ークを示す図である。
【図15】本発明の第3の実施例の処理ステップを示す
図である。
【図16】本発明の第4の実施例の構成図である。
【図17】本発明の第4の実施例のニューラルネットワ
ークを示す図である。
【図18】本発明の第4の実施例の処理ステップを示す
図である。
【図19】従来の並列プログラムシステムの構成図であ
る。
【図20】従来の手法の処理ステップを示す図である。
【符号の説明】
1 プロセッサ 2 トレイ 3 シフト手段 4 記憶手段 5 同期手段 6 シグモイド関数手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 竜志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 各々少なくとも一つの入力(11)を持
    つ複数個のプロセッサ(1)と、 各々第1、第2の入力(21,22)及び第1、第2の
    出力(31,32)を持ちかつ各々データ保持及びデー
    タ転送を行う複数個のトレイ(2)であって、前記トレ
    イ(2)の全部またはその一部が各々前記プロセッサ
    (1)の第1の入力(11)に接続された第5の出力
    (41)を有するものと、 前記トレイ(2)の第1、第2の入力(21,22)及
    び第1、第2の出力(31,32)が接続されて成る2
    次元シフト手段(3)とを具備し、 前記シフト手段(3)上のデータ転送と、前記トレイ
    (2)と前記プロセッサ(1)間のデータ転送と、前記
    プロセッサ(1)によるデータ処理とを同期して行うこ
    とにより、空間フィルタ演算あるいはニューロコンピュ
    ータ演算を行うことを特徴とする並列データ処理方式。
  2. 【請求項2】 前記トレイ(2)が各々相互に接続され
    た第3、第4の入力(23,24)及び第4、第5の出
    力(33,34)を備えたことを特徴とする請求項1記
    載の並列データ処理方式。
  3. 【請求項3】 前記シフト手段は双方向シフト手段であ
    ることを特徴とする請求項1記載の並列データ処理方
    式。
  4. 【請求項4】 前記双方向シフト手段を構成する前記各
    トレイ(2)間のデータ転送路は入力と出力で共通に利
    用されるバスであることを特徴とする請求項2記載の並
    列データ処理方式。
  5. 【請求項5】 前記トレイ(2)上のデータを前記双方
    向シフト手段を用いてジグザグに移動させることを特徴
    とする請求項2又は3記載の並列データ処理方式。
  6. 【請求項6】 前記トレイ(2)上のデータを前記双方
    向シフト手段を用いて渦巻状に移動させることを特徴と
    する請求項2又は3記載の並列データ処理方式。
  7. 【請求項7】 前記シフト手段の上、下、左、右の端部
    に端点トレイを設けたことを特徴とする請求項1記載の
    並列データ処理方式。
  8. 【請求項8】 前記シフト手段(3)は上下および左右
    の各両端が接続されてなる循環型シフトレジスタである
    ことを特徴とする請求項1乃至5の何れか1つに記載の
    並列データ処理方式。
  9. 【請求項9】 前記循環型シフト手段の上、下、左、右
    の循環の折り返し部に端点トレイを設けたことを特徴と
    する並列データ処理方式。
  10. 【請求項10】 注目したトレイの近傍にあるトレイ内
    の現在のデータを前記ジクザグあるいは渦巻きのルート
    に沿って移動し、前記注目したトレイに接続されたプロ
    セッサにおいて前記データと対応するマスクデータとに
    より時分割積和演算の値を求めることを特徴とする請求
    項5又は6記載の並列データ処理方式。
  11. 【請求項11】 前記注目したトレイ内の現在のデータ
    を前記時分割積和演算の値により置き換えることを特徴
    とする請求項9記載の並列データ処理方式。
  12. 【請求項12】 第1層と第2層を有する多層型ニュー
    ラルネットワークにおいて各層は請求項1記載のプロセ
    ッサとシフト手段とからなり、前記置き換えの際に非線
    型関数を介して行うことにより第1層の注目したトレイ
    の近傍の時分割積和演算の結果を第2層の注目したトレ
    イ内のデータに置き換えることを特徴とする請求項10
    記載の並列データ処理方式。
  13. 【請求項13】 前記求められた時分割積和演算の値に
    対してシグモイド演算を行うことを特徴とする請求項1
    0記載の並列データ処理方式。
JP5106821A 1993-05-07 1993-05-07 並列データ処理方式 Withdrawn JPH06318194A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5106821A JPH06318194A (ja) 1993-05-07 1993-05-07 並列データ処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5106821A JPH06318194A (ja) 1993-05-07 1993-05-07 並列データ処理方式

Publications (1)

Publication Number Publication Date
JPH06318194A true JPH06318194A (ja) 1994-11-15

Family

ID=14443465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5106821A Withdrawn JPH06318194A (ja) 1993-05-07 1993-05-07 並列データ処理方式

Country Status (1)

Country Link
JP (1) JPH06318194A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523340A (ja) * 2003-03-14 2006-10-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 2次元データメモリ
JP2019003414A (ja) * 2017-06-15 2019-01-10 公立大学法人会津大学 データ処理装置、及びこれにおけるデータ処理方法
WO2020196407A1 (ja) * 2019-03-28 2020-10-01 株式会社エヌエスアイテクス 畳込み演算装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523340A (ja) * 2003-03-14 2006-10-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 2次元データメモリ
JP2019003414A (ja) * 2017-06-15 2019-01-10 公立大学法人会津大学 データ処理装置、及びこれにおけるデータ処理方法
WO2020196407A1 (ja) * 2019-03-28 2020-10-01 株式会社エヌエスアイテクス 畳込み演算装置
JP2020161054A (ja) * 2019-03-28 2020-10-01 株式会社エヌエスアイテクス 畳込み演算装置

Similar Documents

Publication Publication Date Title
JP6987860B2 (ja) ハードウェアにおけるカーネルストライドの実行
US11423296B2 (en) Device and method for distributing convolutional data of a convolutional neural network
US5506998A (en) Parallel data processing system using a plurality of processing elements to process data and a plurality of trays connected to some of the processing elements to store and transfer data
CN109844738A (zh) 运算处理电路和识别系统
CA2215598C (en) Fpga-based processor
CN116343319A (zh) 用于卷积神经网络的有效数据布局
US5519811A (en) Neural network, processor, and pattern recognition apparatus
EP0421639B1 (en) Parallel data processing system
EP0422348A2 (en) Two-dimensional systolic array for neural networks, and method
Kung Computational models for parallel computers
JP2018147182A (ja) 演算処理装置およびその制御方法
JPS6053349B2 (ja) 画像処理プロセツサ
JPH0233191B2 (ja)
CN113159285B (zh) 神经网络加速器
US11164032B2 (en) Method of performing data processing operation
CN111133457B (zh) 电子设备及其控制方法
JPS6364178A (ja) 画像処理システム
JP6532334B2 (ja) 並列演算装置、画像処理装置及び並列演算方法
Kak Multilayered array computing
JPH06318194A (ja) 並列データ処理方式
Kidode Image processing machines in Japan
US11687831B1 (en) Method, product, and apparatus for a multidimensional processing array for hardware acceleration of convolutional neural network inference
JP3187807B2 (ja) 物体の表面形状データ作成装置
JP2741793B2 (ja) ニューラルネットワークプロセッサ
Cantoni et al. Hierarchical architectures for computer vision

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801