JPH02503245A

JPH02503245A - Ｎ次元網でｍ次元（ｍはｎより小さい）結合網をシミュレートする方法と装置

Info

Publication number: JPH02503245A
Application number: JP63504558A
Authority: JP
Inventors: ヒリス　ダニエル　ダブリュー; ケイル　ブリュースタ; ロバートソン　ジョージ　ジー; スティール　ガイ　エル　ジュニア
Original assignee: スィンキング　マシーンズ　コーポレーション
Priority date: 1987-04-27
Filing date: 1988-04-26
Publication date: 1990-10-04
Also published as: DE3882990T2; EP0358704A1; EP0358704A4; WO1988008566A1; DE3882990D1; ATE92658T1; US5050069A; EP0358704B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】Ｎ次元網でＭ次元（ＭはＮより小さい）結合網をシミュレートする方法と装置関連出願表関連出願は並列演算器　気４９９，４７４　（出願１９８３年５月３１日）並列演算器／記憶回路　＆４９９，４７１　（同上）通信パケット経路のための方法と装置　隘６７１，８３５（出願１９８４年１１月１５日）ＵＳ特許４．５９８．４００演算器を超多次元配列に相互結合する方法と装置嵐７４０，９４３　（出願１９８５年５月３１日）超大規模計算機　気９０２，２９０　（出願１９８６年８月２９日）超並列計算機　　気９２４，０９０　（出願１９８６年１０月２８日）であり、それらはすべてここに参考文献として掲げる。

の１本発明は多次元結合網に関する。この発明は上に参照したＵＳ特許４，５９８，４００に記されたような並列演算器の相互結合において特に有用であり、それを念頭において記述するが、それは他の分野へも同様に応用できる。

ＵＳ特許４，５９８，４００の第１Ａ図に示されているように、その特許の並列演算器システムは、汎用計算機１０、マイクロ・コントローラ２０、並列処理集積回路３５の配列（アレー）３０、データ源４０、第一バッファとマルチプレクサ／デマルチプレクサ５０、第１，２．３．４の双方向バス制御回路６０．６５．７０，７５、第二バッファとマルチプレクサ／デマルチプレクサ８０、およびデータシンク９０を含む、汎用計算機１０は適当にプログラムした商用汎用計算機、例えばデジタル　エクィップメント社（Ｄｉｇｉｔａｌ　Ｅｑｕｉｐｍｅｎｔ　Ｃｏｒｐ、）の製造したＶＡＸ計算機などでよい、マイクロ・コントローラ２０は普通の設計になる命令系列発生器で、この命令は３２ビット並列バス２２を通じて配列３０に印加される。マイクロ・コントローラ２０は配列３０から結線２６上の信号を受取る。バス２２と結線２６はそれぞれ並列に各集積回路（ＩＣと略す）３５につないである。その結果、マイクロ・コントローラ２０からの信号は、配列３０の中の各集積回路３５に同時に加えられ、結線２６でマイクロ・コントローラ２０に加えられる信号が配列中のすべてのＩＣ３５からの出力信号をまとめて形成される。

配列３０は数千台の同一のＩＣ群３５を含み、各ＩＣはいくつかの同一の演算器／記憶装置（以下演算要素という）３６を含む、特許゛４００に示した実施例では配列は３２，７６８　（＝２°°）個までの同一のＩＣ群３５を含むこと、そして各ＩＣ３５は３２（＝２°）個の同一の演算要素３６を含むことを示している。この特許の出願時には各１６個の同一演算要素をもつ４０９６（＝２″′）台までの同−ＩＣをもつ配列がコネクションマシン（Ｃｏｎｎｅｃｔｉｏｎ　Ｍａｃｈｉｎｅ）　　（商標登録）コンピュータとして譲受人（ａｓｓｉｇｎｅｅ）によって製造・出荷されている。特許′４００は、演算要素３６を２種類の幾何学的形状に構成し相互結合した並列計算機を開示している。第一は通常の二次元格子形状で、そこでは演算要素は正方配列に構成され、四つの隣接要素と結合している。第二は１５次元のプール式超立方体（Ｂｏｏｌｅａｎ　ｎ−ｃｕｂｅ　ｏｆ　ｆｉｆｔｅｅｎ　ｄｉｍｅｎｓｉｏｎｓ）である、演算要素３６を二次元格子状に結合するために、配列３０のＩＣ３５は２５６（＝２”）行１２８（＝　２’）列の矩形配列に並べられ、各ＩＣの３２個の演算要素は４行８列の矩形に結合される。その結果、１．０４８，５７６個の演算要素３６が１０２４行１０２４列の正方状に結合される。簡便のため、この正方形配列の四辺を北、東、南、西とする。各演算要素をその隣接要素に結ぶため、個々の演算要素は各行、列方向に隣接する演算要素間と電気的導体で結ばれている。そしてすべてのＩＣの四つの隣接演算器は、配列の端にある場合を除き、それぞれ北、東、南、西に隣接しているものと認識される。

上記の二次元格子では、二次元的に並べられた演算要素３６の間のランダムな方向の高速なデータ交換がむづかしい、つまり配列の隅と特定の演算装置の間でデータを動かすには、隅と問題とする要素の間のすべての要素を通ってデータを移さなくてはならず、それには５００以上の演算要素を通る移動を要することもあろう、仮に一回の移動は非常に高速にすませつるとしても、これを５００回以上もしなくてはならないようでは全体の演算は気が狂う程おそいものとなる。その上多数の演算要素で同時にランダムに勝手な方向にこのような転送をさせることの複雑さが加わることを考えると、かかる大規模二次元格子状演算要素を安いコストで働かせることは不可能となる。

この問題点は演算要素をまた第二の幾何学的形状に組織し、結合することによって軽減される。特に特許′４００に示した例では、ＩＣ３５は１５次元のプール式超立方体の形に構成され結合されている。各ＩＣは論理回路を持っていて相互結合網を流れる通信路を制御する。そして各ＩＣ内では３２個の演算要素へのバス結合ができていて、１００万台以上の演算要素の一つ一つは他のどこへも通信文を送ることができる。

つまり、多くの通信文はいつでも送ることができ、その通信文はランダムな方向へも送付できる。

このような多次元結合網の長所は従来の二次元結合網に比して非常に本質的なので、二つの結合網がなぜ必要なのかという疑問が生ずる。

並列計算機の応用が期待されている多くの問題のデータ構造は二次元的なので、それと構造を同じくする二次元網にも長所がある。であるから二次元状に結合した網では、二次元データ配列の操作のときにしばしば必要となる左右上下近傍に対する演算を即座に実行できる。しかし二次元網の代償はＩＣ上の限られた面積を多く使うことと、その機能にくらべて多くの相互結合、具体的にいえばＩＣ上のビン数を要することである１例えば、もし各ＩＣが４×４個に並んだ演算器をもつとすると１６個のビンが上下左右の隣接ＩＣ上の隣接演算器への結合のために必要である。この数はビン方向を多重化すれば節約できるが、それでもこの規模の配列に対して最小３本のビンが必要である。

の我々は、網をより高次元の結合網中でシミュレートすることによってかかる２次元結合網を解消するための方法と装置を考案した。すなわち我々はｍ次元（ｍは任意の数）結合網をシミュレートできるｎ次元（ｎ＞ｍ）結合網の方法と装置を考案した。

この発明によれば、ｎ次元結合形状の中の各要素、すなわち節点に番号をつけて一義的にきまる２進数すなわち番地を割り当てる。次に要素の番地の個々のビットには、ｍ次元状結合の別々の次元が、一定の約束により割り当てられる。一つの次元にそのようにして割り当てられたビットの各組は、次にグレイコードとして扱われ、この節点のその方向の番地とみなされる。

こうすると、その次元で隣接する節点は、グレイコード系列で直前と直後の値をもつものである。それゆえ、成る次元の成る方向の隣接点にデータを転送するには、直後（前）のグレイコード番地を持つ節点へデータを送ればよい。受取る方の節点としては、直前（後）の番地をもつ節点からデータを探すように動作する。

この発明により二次元の結合網を１２次元かそれ以上の次元の超立方体の形に結合したＩＣの配列でシミュレートすることができるのが有利な点である。

その上に交換器または順列器を使えばＩＣチップでいろんな次元の結合形状をシミュレートできる。一つの実施例では、交換器は一つのＩＣチップ上の演算器配列のすべてからのデータを他の演算器に関連する記憶領域に貯えるのに用いられている。適当な交換により、データ貯蔵バタンは、−次元、二次元、または多次元の網の問題で生ずるであろうところの特定の演算のときに発生するのと同じデータ転送をシミュレートできる。それに加えて、このようなチップ内転送は、チップ間転送と一緒に組み合わせて個々のチップでシミュレートされる結合形状をｎ次元構造に結ばれているチップの全体配列へと拡張することができる。

図面の概要発明のこれらの、またそのほかの目的や特徴や利点は以下の詳しい説明により一層わかりやすくなるであろう、　　。

第１図は発明の実施例の概要を示すフローチャートであり、第２図は発明の実施に用いつるＩＣを示し、第３図は発明の他の部分を実現するのに用いるデータ交換器の図式を例示し、第４図はこの交換器に用いるスイッチの実施例の図であり、第５図はこの発明の別の適用のフローチャートである。

発明の実施例ｎ−次元立方体結合パタンを理解する一層として、パタンの要素に一貫番号をっけ、それらの番号すなわち番地を二進記号であられす、たとえばもし結合パタンが４０９６個のＩＣの配列であるとすれば、ＩＣに０から４０９５まで番号をっけ、これらの番号を二進数で表１のように書・くことができる。

、表−ｍ−」− ｏ　　　　　　　　ｏｏｏ　　ｏｏｏ　　ｏｏｏ　　ｏｏ。

４０９３　　　　　　　１１１　１１１　　Ｉｌｌ　　１０１４０９４　　　　　　　　Ｉｌｌ　　１１１　　Ｉｌｌ　　１１０４０９５　　　　　　　１１１　　Ｉｌｌ　　１１１　１１１ｎ−立方体の中の一つのＩＣは各次元でただ二っの位置、Ｏとｌ、のいずれかしかとれないので、表１に示した二進１２桁のＩＣ番地はまたｎ−立方体の１２次元の中でのＩＣの位置を指定するのに使える。簡便のため我々は１２桁の二進数の最も左の桁がＩＣ位置の第１次元を、以下類に、最右桁がＩＣ位置の第１２次元をあられすものとしよう。

すなわちビットはただ二つの値０か１しか持たず各ＩＣは一義的に１２個のビットで定まるから、各ＩＣは１２ビツトのうち１つだけが自分と異なる他のＩＣを１２個持つ、我々は第一のＩＣ番地と１つだけ違うこれら１２個のＩＣを、第一のＩＣの隣接要素と呼ぼう、ハミング距離の数学的定義に慣れている人は、第一のＩＣは１２個の隣接ＩＣとハミング距離ｌだけ離れていると悟るだろう、ＩＣの番地およびその１２個の隣接要素の番地の例を二つ、表■に挙げる。

ＩＣ番地：隣接番地：物理的にはＩＣ群は一次元または二次元配列にＩＣ基板上に搭載される。それらは１２次元立方体バタンの形に物理的配線で結ばれる。結線は各ＩＣと１２個の隣接ＩＣを結んでいる。この相互結合を実現するための一つの特に有利な結線技術は上記出願７４０．９４３の中に記されている。

各次元に関連して１本の線がついており、各次元にはただ２個のＩＣＬ、かないがら、任意の二つのＩＣの番地の排他的論理和をとった結果の１２個のビットの中で、１が立っている位置が２つのＩＣを結ぶのに用いるべき次元であること、すなわちｎ−次元立方体の中で二つのＩＣを結ぶべき線を示していることがわかる。多次元相互結合パタンの一層の理解は、上に引用した特許′４００の第２図、第３図に示した３次元、４次元立方体の結合網を考察することにより得られる。

ｎ−次元パタンの中で低次元の結合パタンをシミュレートするためには、低次元の構造と同様に働く結合パタンをｎ次元パタンの中に確立する必要がある。実用的シミュレーションを提供するためには、ｎ次元バタンの全要素で同時に実行できる並列計算の順序としてこのシミュレーションを具体化できなくてはならない。

本発明によれば、これは第１図に示すように以下に述べる順で実行される。まずｎ次元結合網の各要素、すなわち節点に一義的な二進数、すなわち番地を割当てる０、次に、各要素についている番地の二進ビットの各々に低次元の結合網の別々の次元をある固定した規則で割当てる０例えば二次元結合網に対しては１２ビツトの初めの６ビツトを第一次元すなわちＸ座標に、終りの６ビツトを第二次元、すなわちＸ座標に割当てる。或いはまた奇数番目のビットを第一次元に、偶数番目のビットを第二次元に割当てることもできよう。

ｎ次元パタンの各二進番地に対して一貫して使う限りどんな規則を用いてもよい。

一つの次元に対してそのように割当てられたビットの一組は、次にグレイコード空間内のその次元の節点の番地として扱われる。そしてその次元で隣接の節点はグレイコード値がグレイコード系列の中で一番違いであるような点である。だから、ある節点に対しである次元のある方向の隣接節点の番地は、その節点のその方向のグレイコードを等価な二進数に変換し、二進数１をこれに加え、結果をグレイコードに変換し直して求められる。同じ次元の反対方向の隣接点の番地は同様に、ｌを加える代りに１を引いて、求められる。

あるいは、逆に、隣接ＩＣの番地はグレイコードの一貫表から求めることもできよう。

似たような方法で、低次元の結合網の他の各次元に割当てられたビットの組もその節点のグレイコード番地として同様に扱われる。そして各次元の隣接点は、グレイコード値に１を二進法的に加減し、結果をグレイコード値に変換して定める。

欲する次元の欲する方向の隣接点にデータを送るには、一つのＩＣから後続のグレイコード番地を持っているＩＣへｎ次元網を経由してデータを転送すればよい、一方このようなデータを受は取る側のＩＣは、先行のグレイコード番地を持つＩＣからのデータを探して引き取るよう用意させておく、あるいはまた一つのＩＣから先行のグレイコード番地をもつＩＣへデータを送るよう、反対向きに転送することもできる。そのときには後続のグレイコード番地をもつＩＣからのデータを探して受は取ることになる。

データの発生源のＩＣと目的地のＩＣのグレイコード番地の排他的論理和をとれば、データが通ってゆくべき立体的配線は決まる。これらの番地は相続くグレイコード番地だから、それらはただ−ビットの差があるだけで、その−ビットが通信用に使うべき１本の結すべき結線は、また発生源のＩＣと目的地のＩＣのグレイコード番地の排他的論理和をとることによって決めることができる。再び、これらの番地は相続くグレイコード番地であり、差の１ビツトが通信用配線を指定する。

これらの隣接点相互結合システムは、そこで、必要に応じて一つの次元でデータを次々にいくつでも前方に転送することができる。同様にして、ほかの次元の隣接点の番地も決定できる。

つまり、自分の隣接点を決定するために、各節点で正確に同じ計算と操作が実行される。かくして、一つの次元のグレイコード番地を決定するために、各節点で節点番号の同じビット群を検査する。その次元の欲する方向の隣接ＩＣの番地と所要立体配線を求めるために同じ計算を実行する。他の方向の隣接ＩＣの番地と所要立体結線をきめるにも、同様のステップを実行すればよい、結果として、ｎ次元網の全ＩＣを一斉に働かせて、グレイコード系列で定まる順序に従って成る次元の隣接点にデータを転送する。

次の例は発明の実際を例示する。発明にしたがって一義的な二進数を結合網内の各節点に割当てる。この網には４０９６　（＝２’”）個の節点があり、一つの注目する節点番号が二進数０００１１１００１１０１であったと仮定しよう。この節点の二次元網内での隣接点をきめるため、この二進数のビットのいくつかは一つの次元に、別のいくつかは他の次元に割当てである。初めの６ビツトは第一次元、すなわちＸ座標に、あとの６次元は第二次元、すなわちｙ座標に割当てられていると仮定しよう、各節点は一義的な二進番号を持ち、各次元の６桁は６４Ｘ６４　（＝２°×２°）点の二次元配列を指定する。これらの二つの二進数は、第′−次元、第二次元（Ｘ　ｖ　ｙ　）の隣接点をきめ、それによって両者の結合を指定するためのグレイコードとして扱われる。

グレイコードにはいろいろの流儀があり、それを生成する方式もいろいろある。

二進数ｎからそのグレイコードを生成するために好まれて使われる公式はＧｒａｙ　ｃｏｄｅ　（ｎ）　　＝ｎ＋　　（ｎ　　ｒｉｇｈｔｓｈｉｆｔ　　ｌ）　　　（１）である。ここに＋は排他的論理和という演算であり、（ｎ　ｒｉｇｈｔｓｈｉｆｔ　　ｌ）はｎを１桁だけ右にシフトした二進数を示す。逆にグレイコードに対応するもとの二進数を求めるにはビット毎に次の公式で二進数の各桁を生成すればよい。

ｂｄｉ＝ｇｄｉ＋ｇｄ＝、十・・・・・・＋ｇｄ、　　　　　　（２）ここに＋は排他的論理和、ｉは二進数または対応するグレイコードの桁番号、ｂｄｉはこの二進数の第１桁の値で、ｇｄ＋はそのグレイコードの第１桁をあられす。本発明の実施にあたってグレイコードと二進数の変換を計算するために、これらの式は活用される。しかし、実例を理解するためなら、グレイコードと二進数の対応表の方が役に立つので、全部で６４個の値の表の中から最初の１６と最後の値を表ｍに掲出しておいた。　　　　　　　　　　以下余白表　　　　ｍ二　進　数　　　　グレイコード値ｏｏｏｏｏｏ　　　　　ｏｏｏｏｏ。

こういうわけであるから、番地０００１１１００１１０１をもつ節点の第一次元の隣接点を見出すには、数０００１１１をグレイコード値と見て（２）式により対応する二進数を０００　ｉｏｌと求める。一方向の隣接点を見出すために二進数１をこの対応数に加えて０００１１０を得、これを（１）式でグレイコードに変換して０００１０１という値を得る。これがその方向の隣接点を示す、これと自分の番地０００１１１との排他的論理和の結果の数００００１０から転送順路は第５結線だということがわがる。これは、１２次元の網の第５次元にあたる、向きが逆の隣接点を求めるには対応二進数から二進数１を引いて０００１００を求め、これをグレイコード０００１１０に変換してその方向の節点を同定する。

排他的論理和０００１１１＋ＯＯＯ１１０＝ＯＯＯ００１は、通信が１２次元網の第６次元に当る結線を経由することを示している。

同様にして第二次元への隣接点は００１１００と００１１１１にあり、これらの節点との通信はこの組の第５．６結線すなわち１２次元網の第１１．１２次元に相当する結線を越えてなされるものと計算される。

もし二次元以外の網をシミュレートしたければ、ｎ次元網の各節点の番地の適当なビットを所望数だけある次元に割り当てるだけの簡単なことである０割当がすめば、各次元で独立に上記の二次元の例と同様に演算すればよい。

特許′４００に記されている装置では二次元結合網がまたＩＣ上の演算器の結合に用いられている。その各ＩＣ上に固定された二次元のパタンは、一つのチップからその二次元配列内の隣接チップの形状につながっている。したがって演算器が４行８列の２次元形状に結ばれている場合については、一つのＩＣの右辺にある４つの演算器はそれぞれ一つの隣接演算器（それらは右に隣接するＩＣの左辺に位置する）を右に持つ。

一つのＩＣの上辺にある８つの演算器はそれぞれ一つの隣接演算器（それらは上に隣接するＩＣの下辺に位置する）を上に持つ、以下左、下方向についても同様である。もし欲するならば、各ＩＣチップ上の二次元結合網をまた、上記技術および特許′４００に示す装置の商業的実施例で既に用いられている装置を用いてシミュレートすることができる。

特に第°２図に示す例では並列演算器に用いるＩＣは１６個の演算器１０、記憶装置とのインタフェイス２０、制御回路３０と通信インタフェイス（ルータ−ともいう）４０を含む。例では演算器は特許°４００に記したものと同じであるが、読出し／書込み記憶連絡は例えば上記引用の出願９２４，０９０の第６図に示したような方法で記憶装置とのインタフェイスを通して行う、データには自分と同じ演算器で将来使うためのもの、または同じＩＣ上の他の演算器に転送されるもの、または他のＩＣ上の演算器で使われるものがあるが、いずれにせよ演算器１０から提供され、データバス１２と２２と記憶装置とのインタフェイス２０を経て読出し／書込み記憶２５に入って、そこに使われるか転送される迄貯えられる。データを作り出した演算器自身、もしくは同じＩＣ上の他の演算器で使われることになっているデータに対しては、データは読出し／書込み記憶から取出されてその演算器にインタフェイス２０とデータバス２６を経て供給される。

他のＩＣへ転送のときは、データは読出し／書込み記憶装置２５から取出されて記憶装置とのインタフェイス２０とデータバス２８を経て通信インタフェイス４０へ供給される。その通信インタフェイスは他のＩＣへと通じている立体結線４２につながっていてＩＣ間ｎ次元相互結合網を達成している。

演算器１０に関連して演算器からの出力線上の信号の交換用の交換器（または順列器）１５があり、出力信号が記憶装置とのインタフェイスに入る前に位置している。第３図に示すようにこの交換器は入力の並び６４と出力の並び６６の間を結ぶスイッチ６２の配列と、各スイッチのための制御信号源６８を含む、第４図に例示するように各スイッチ６２は４つのアンドゲート７２−７５を含み、それらは図のように入力対７６．７７と出力対７８．７９の間に結合されており、信号源６８から出る信号により制御される０作動時には、線７６上の入力信号は、信号源６８からの制御信号の状態によって出力線７８か７９に出力される。同様に線７７上の入力信号は信号源６８の制御信号の状態によって出力線７９か７８に出力される。結果として線７６．７７上の信号は交換されるが否かのいずれかである。

第３図に例示したように、交換器は各演算装置から一つづつ出て１６本の入力線６４上の信号を交換するように設計されている。このために４Ｘ８の配列に並んだスイッチＡｌ−Ａ３からＤＩ−Ｂ８と３２個の信号源６８が必要である。信号源は例えば３２ビツトの出力をもつ１個又は複数のレジスタで実装され、各ビットは別々のスイッチの状態を制御する。

この発明に従って、交換器１５と記憶装置２５を使って、例えば−、二次元の結合網をシミュレートしたバタンになっている演算器の間でデータを転送できる。

特に、記憶装置２５の興なる領域は交換器１５からの別々の出力線２４によって書き込まれ、ここに貯えられたデータはそれぞれ別々の演算器で使えるようになっている。このように、演算器からの出力線上の信号を交換することによって、一つの演算器からのデータは他の演算器に関連する記憶領域に貯えることができ、やがてその部分から読み出して他の演算器に供給される。たとえば１６個の演算器を文字ａ−ｐで区別し、演算器は表■のような４×４の配列に並んでいるとしよう。

に一一一二凹ｍｎｏｐこれらの各演算器は一つのデータ出力をもち、その出力は交換器１５の入力線群の一つにつながっている。

例えば表Ｖの１．２行に示すように演算器ａは入力線０につながれ、ｂは１につながれ、等々である。スイッチ６２をＡ−Ｆと名付ける六つの型に適切に設定すると、演算器ａから出て線Ｏにのった交換器１５へのデータ入力は、それぞれ交換器の出力線１．３．１２．４．１５．１の上に出力される。したがってそれらはそれぞれ演算器す、ｄ、ｍ、ｅ、ｐ、ｂに関連する記憶領域に貯えられる。同様にして他の各入出力線に対して表Ｖはスイッチ設定と入出力線上の情報の間の関係を示している。

以下余白一表−Ｖ− １ｂ　　　　　　ａｃｆｎｃａ２　　　　　　　ｃ　　　　　　ｂｄｇｏｄｂ３　　　　　　　ｄ　　　　　　　ｃａｈｐｅｃ４　　　　　　　ｅ　　　　　　ｈｆｉａｆｄ５　　　　　　　ｆ　　　　　　ｅｇｊ　　　ｂｇｅ６　　　　　　ｇ　　　　　　ｆｈｋｃｈｆ７　　　　　　　ｈ　　　　　　ｇｅｌｄｉｇ８　　　　　　　ｉ　　　　　　ｌｊｍｅｊｈ９　　　　　　ｊ　　　　　　１ｋｎｆｋｉ１０　　　　　　ｋ　　　　　　ｊ　　　ｌ　　　ｏ　　　ｇ　　　１　　　ｊｌｌ　　　　　　１　　　　　　ｋｉｐｈｍｋ１２　　　　　　ｍ　　　　　　ｐｎａｉｎ１１３　　　　　　　ｎ　　　　　　ｍ　　　ｏ　　　ｂ　　　ｊ　　　ｏ　　　ｍ１４　　　　　　ｏ　　　　　　ｎ　　　ｐ　　　ｃ　　　ｋ　　　ｐ　　　ｎ１５　　　　　　ｐ　　　　　　ｏｍｄｌａ。

ここに設定ＡではスイッチＡｌ−Ａ３、Ｂ１、Ｂ３、Ｂ５、Ｂ７を信号交換側に倒し、設定ＢではスイッチＡｌ−Ａ３、Ｂ２、Ｂ４、Ｂ６、Ｂ８を信号交換側に倒し、設定ＣではスイッチＣｌ−Ｃ８、Ｂ５−Ｂ８を信号交換側に倒し、設定りではスイッチＣｌ−Ｃ８、Ｄ　Ｉ−Ｂ４を信号交換側に倒し、設定ＥではスイッチＡｌ−Ａ３、Ｂ２、Ｂ４、Ｂ６、Ｂ８、Ｃ４、Ｃ８、Ｂ８を信号交換側に倒し、設定ＦではスイッチＡｌ−Ａ３、Ｂ１、Ｂ３、Ｂ５、Ｂ７、Ｃ１、Ｃ５、Ｄｌを信号交換側に倒す。

スイッチ設定Ａ−Ｄに対して交換器出力は以下のように、演算器ａ−ｐからのデータは交換後図ＶＩＡ−ＶＩＤに示すようなバタンで記憶装置に貯えられる。

盈一旦へ　　　　　　　−表−ＶＩＢ−ｄａｂｃ　　　　　ｂｃｄａｈｅｆｇ　　　　　ｆｇｈｅ１ｉｊｋ　　　　　ｊｋｌｉｐ　　　ｍ　　　ｎ　　　ｏ　　　　　　　　ｎ　　　ｏ　　　ｐ　　　ｍ五− ユニ　　　　　　　ｌ−立回ｅｆｇｈ　　　　　ｍｎｏｐｉｊｋｌ　　　　　ａｂｃｄｍ　　ｎ　　ｏ　　ｐ　　　　　ｅ　　ｆ　　ｇ　　ｈａｂｃｄ　　　　　１ｊｋｌこのようにしてスイッチ設定Ａは４×４配列の演算装置からのデータを１列右へ移し、スイッチ設定Ｂはデータを１列左へ移し、スイッチ設定Ｃはデータを１行上へ、設定りは１行下へ移す。設定Ｅ（とＦ）は同様に１６台の要素を一次元に並べた配列で、左（と右）への１単位の転送を作り出している。

上に述べたことは、隣接要素間の直接の物理的配線の代りに交換器と記憶装置を使った回路で、−１二次元結合網をシミュレートする手段を提供するものである。この技術はもし望むならばより高次元に拡張できる。

この技術はまた、第°１図に関連して述べたシミュレ−ション技術と組み合わせて用いて、ｎ次元立方体網に結合された多数のＩＣチップ間をつなぐ交換器によって実装された、例えば、二次元配列を拡張することができる。それは第５図に示す手順で達成される。第一に第１図に示したのと同一手順にしたがって隣接チップを同定する０次に交換器を用いて各チップ上の演算器から同じチップ群の異なる演算器に関連する記憶領域にデータを転送する０次にｎ次元網を用いて適当な次元の適当な方向にある隣接ＩＣへ、隣接ＩＣに最も近い位置にあるチップの周辺にある演算器からデータを送る。最後に各データ発信元のＩＣの記憶装置から転送したデータを、同一次元反対方向にある隣接ＩＣから受取ったデータでおきかえる。

例えば、チップあたり４×４個の演算器をもつＩＣチップのｎ次元立方体網の場合に１単位だけ右に全データを転送するためには、まずチップに番号をつけ、その二次元網内の番地をきめ、グレイコード列を用いて隣接点を同定する。チップの水準で右への転送は交換器１５の設定Ａを用いてチップ上の各演算器からのデータを４×４配列の右側にある演算器に割当てられた記憶領域に貯えるようにして実現される０次に各配列の中で右辺にある４つの演算器からのデータが各ＩＣからｎ次元網によってＸ方向または行方向にある右方の隣接ＩＣへ転送される。

この結合を提供する立体配線の同定は該ＩＣの番地と行方向の右側にある隣接ＩＣの番地との排他的論理和をとることにより決める。

各ＩＣで、データは左にある直前のＩＣから受は取り、この結合を提供する立体配線は該ＩＣの番地と行方向左側にある直前のＩＣの番地との排他的論理和をとることによって同定される。受は取られたデータは４×４配列の左側面にある演算器に関連する記憶領域に書き込まれる。その後記憶装置に貯えられたデータは個々の演算器によって読まれることになるだろう、これら演算器はそれぞれ、かってはシミュレートされた二次元網で左に隣接の演算器の中にあったデータを、今では持っているわけである。データを左、上、または下に移す手順も同様である。

これまでに述べてきた記述から、本発明の精神と視野の範囲で多くの修正が自明であろう。

第１図・　０−〜Ｍぐ− 〇−〜門ぐ−［Ｆ］トφ■、−一一一一耕第５図補正帯の翻訳文提出書（特許法第１８４条の８）平成　１年１０月２７日特許庁長官　吉　１）文　毅　殿１、国際出願番号　　　ＰＣＴ／ＵＳ　８８１０１３６６２、発明の名称　　　　Ｎ次元網でＭ次元（ＭはＮより小さい）結合３、特許出願人住　所　　　アメリカ合衆国　マサチューセッツ　０２１４２ケインブリツジ　ファースト　ストリート　２４５名　称　　　スインキング　マシーンズ　コーポレーション代表者　ハンドラー　、シェリル国　籍　　　アメリカ合衆国４、代理人住　　所　　　　東京都千代田区丸の内−丁目５番１号５、補正帯の提出年月日　　１９８９年（平成１年）６月１３日６、添付書類の目録（１）補正帯の翻訳文　　　　　　　　　　　　　１通１、第２０頁を次のように補正する。

ｍｎｏｐこれらの各演算器は一つのデータ出力をもち、その出力は交換器１５の入力線群の一つにつながっている。

例えば表Ｖの１．２行に示すように演算器ａは入力線Ｏにつながれ、ｂは１につながれ、等々である。スイッチ６２をＡ−Ｆと名付ける六つの型に適切に設定すると、演算器ａから出て線０にのった交換器１５へのデータ入力は、それぞれ交換器の出力線３．１．４．１２．１１１５の上に出力される。したがってそれらはそれぞれ演算器ｄ、ｂ％ｅ％ｍ、ｂ％ｐに関連する記憶領域に貯えられる。同様にして他の各入出力線に対して表Ｖはスイッチ設定と入出力線上の情報の間の関係を示している。

２、第２１頁を次のように補正する。

ｌ　　　　　ｂ　　　　　ａｃｆｎｃａ２　　　　　Ｃｂｄｇｏｄｂ３　　　　　ｄ　　　　　ｃａｈｐｅｃ４　　　　　ｅ　　　　　ｈｆｉａｆｄ８　　　　　ｉ　　　　　ｌｊｍｅｊｈｌｌ　　　　　１　　　　　ｋｉｐｈｍｋ１２　　　　　ｍ　　　　　ｐ　　ｎ　　ａ　　ｉ　　ｎ　　１１３　　　　　ｎ　　　　　ｍ　　ｏ　　ｂ　　ｊ　　ｏ　　ｍ１４　　　　　ｏ　　　　　ｎ　　ｐ　　ｃ　　ｋ　　ｐ　　ｎ１５　　　　　ｐ　　　　　ｏ　　ｍ　　ｄ　　ｌ　　ａ　　。

ここに設定ＡではスイッチＡｌ−Ａ３、Ｂ２、Ｂ４、Ｂ６、Ｂ８を信号交換側に倒し、設定ＢではスイッチＡｌ−Ａ３、Ｂ１％Ｂ３、Ｂ５、Ｂ７を信号交換側に倒し、設定ＣではスイッチＣ１−Ｃ８、Ｄ　１−Ｂ４を信号交換側に倒し、設定りではスイッチＣ１−Ｃ８、Ｂ５−Ｂ８を信号交換側に倒し、設定ＥではスイッチＡｌ−Ａ３、Ｂ１、Ｂ３、Ｂ５、Ｂ７、Ｃ１，Ｃ５、ＤＩを信号交換側に倒し、設定ＦではスイッチＡｌ−Ａ３、Ｂ２、Ｂ４、Ｂ６、Ｂ８、Ｃ４、Ｃ８、Ｂ８を信号交換側に倒す。

特許請求の範囲１、ｎ次元の相互結合網の中で、節点の配列の間のｍ（ｍ＜ｎ）次元の相互結合網をシミュレートする方法であって次の手順を含むもの。

各節点に対して、少なくも０桁の一義的な二進数を指定し。

各節点について、ｍ次元の少なくも一つに対して二進数の一定の桁を、各二進数に同様に適用される規則に従って割り当て、各節点に対し、また上記割当手順を実行したｍ次元のそれぞれに関して、ｍ次元網内の一つの次元の隣接節点を、該節点番地のグレイコード値の直前・直後の二進数をグレイコード変換して得られる番地をもつ節点として同定する。

２、Ｈ求項第１項の方法において、さらに、各節点において該節点のグレイコード値と隣接節点のグレイコード値に対して排他的論理和をとることによって、自分と隣接節点を結ぶ相互結合網中の次元を同定する手順を含むもの。

３、請求項第２項の方法においてさらに該次元を用いて隣接節点との通信の手順を含むもの。

４、請求項第１項の方法においてさらにシミュレートされたｍ次元網の中の隣接節点との通信の手順を含むもの。

５、請求項第１項の方法において、ｍが２であるもの。

６、請求項第１項の方法において、節点が集積回路であるもの− ７、請求項第１項の方法（こおいて隣接節点を同定する手順が以下の手順を含むもの。

ｍ次元の中の一つの次元に対して節点に割当てられたビットをグレイコード値から対応する二進数に変換し、該二進数に１を加えまたは減じて結果の二進数を作り、その二進数の結果の値を対応するグレイコードに変換する。

８、実質的に同一の集積回路（Ｉ　Ｃ）の配列を含む並列計算機で、その集積回路はそれぞれ、複数の演算器と、各演算器からの出力信号を順列するための一つの装置と、および上記の集積回路を２より大きいｎ次元網に相互結合する手段を含むとき、かかる並列計算機において、該集積回路上の演算器とその上の集積回路にまたがってひろがる二次元網をシミュレートする方法で以下の手順を含むもの。

各ＩＣについて、少なくも８桁の一義的な二進数を指定し、各ＩＣについて、二次元網の二つの次元の各々に対して二進数のいくつかの桁を、各二進数に同様に適用される規則に従って割り当て、各ＩＣについて、該節点の番地のグレイコード値が直前直後となる二進数をグレイコード変換した番地をもつＩＣを該二次元網の二つの次元の各々の隣接要素であると同定し、そして二次元網の二つの次元の各々の方向の隣接演算器を各演算器に対して決定するのに′上記の順列装置を各ＩＣにおいて用いる。

９、Ｐ！請求項第８項方法においてさらに、ＩＣ上で定義されている二次元網の端にある各ＩＣ上の演算器に対する二次元網内の隣接演算器を確立するために上記ｎ次元網を使う手順を含むもの。

１０、請求項第９項の方法において、隣接演算器を確立するために、上記ｎ次元網を用いる手順を持つものであって、さらに各ＩＣの端にある演算器から他のＩＣ上の隣接演算器への第一方向へのデータ転送の手順、および各ＩＣ上の演算器から送られたデータを他のＩＣ上の隣接演算器からそのＩＣで受は取ったデータで置きかえる手順を含むもの。

１１、請求項第１Ｏ項の方法において、受は取られたデータが、上述の第一の方向と反対の方向にある隣接演算器から受信されるもの。

１２、請求項第８項の方法においてさらに、シミュレートされた２次元結合網内の隣接ＩＣと通信する手順を含むもの。

１３、請求項第９項の方法において、各ＩＣ上の演算器が二次元配列に並べられ、その二次元配列内の所定位置に各演算器からその左右上下の演算器にデータを転送することにより隣接演算器を確立するための順列装置が用いられるもの。

１４、請求項第１３項の方法において隣接演算器を確立するために上記ｎ次元網を用いる手順を持つものであって、さらに各ＩＣの端にある演算器から他のＩＣ上の隣接演算器への第一方向へのデータ転送の手順、およびデータ発送元ＩＣに対向するＩＣの縁に位置している演算器において、転送データの受領手順を含むもの。

１５、請求項第１３項の方法において、さらに、かかるＩＣに割り当てられたビットのグレイコード値と隣接ＩＣのビットに対応するグレイコード値との排他的論理和をとることによって、両者を結ぶべき相互結合網の次元を各ＩＣにおいて同定する手順を含むもの。

１６、請求項第１５項の方法においてさらに上述の次元を用いて隣接ＩＣと通信する手順を含むもの。

１７、請求項第８項の方法において隣接ＩＣを同定する手順が以下の手順を含むもの。

ｍ次元の中の一つの次元に対してＩＣに割当てられたビットをグレイコード値から対応する二進数に変換し、該二進数に１を加えまたは減じて結果の二進数を作り、その二進数の結果の値を対応するグレイコードに変換する。

１８、実質的に同一の集積回路（ＩＣ）の配列を含む並列計算機で、その集積回路はそれぞれ、少なくも一つの演算器と、および上記の集積回路を２より大きいｎ次元網に相互結合する手段とを含むとき、かかる並列計算機において、上記集積回路にまたがってひろがる二次元相互結合網をシミュレートする方法で以下の手順を含むもの。

各ＩＣについて、少なくも８桁の一義的な二進数を指定し、各ＩＣについて、二次元網の二つの次元の各々に対して二進数のいくつかの桁を、各二進数に同様に適用される規則に従って割り当て、各ＩＣについて、該節点の番地のグレイコード値の直前直後となる二進数をグレイコード変換した番号をもつＩＣを該二次元網の二つの次元の各々の隣接要素であると同定する。

１９、請求項第１８項の方法においてさらにシミュレートされた二次元網の中の隣接節点との通信の手順を含むもの。

２０、請求項第１８項の方法において、さらに、かかるＩＣに割り当てられたビットに対応するグレイコード値と隣接ＩＣのビットに対応するグレイコード値との排他的論理和をとることによって、両者を結ぶべき相互結合網の次元を各ＩＣにおいて同定する手順を含むもの。

２１、請求項第１８項の方法において隣接ＩＣを同定する手順が以下の手順を含むもの。

２２、ｎ次元の相互結合網の中で、節点の配列の間のｍ　（ｍ＜　ｎ　）次元の相互結合網をシミュレートする装置であって次の手段を含むもの。

各節点について、少なくも８桁の一義的な二進数を指定し、ｍ次元の少なくも一つに対して該節点に割り当てられた二進数のいくつかの桁を、各二進数に同様に適用される規則に従って割り当て、各節点について、該節点の番地のグレイコード値の直前直後となる二進数をグレイコード変換した番号をもつ節点を、ｍ次元網中の次元の隣接点であると同定する。

２３、請求項第２２項の装置において、さらに、かかる節点に割り当てられたビットに対応するグレイコード値と隣接ＩＣのビットに対応するグレイコード値と相互結合網の次元を各節点において同定する手段を含むもの。

２４、ｉｌ請求項第２２項装置においてさらにシミュレートされたｍ次元網の中の隣接節点との通信の手段を含むもの。

２５、請求項第２２項の装置において、ｍが２であるもの。

２６、請求項第２２項の装置において、節点が集積回路であるもの。

２７、実質的に同一の集積回路（Ｉ　Ｃ”）の配列を含む並列計算機で、その集積回路はそれぞれ、少なくも−゛つの演算器と、および２より大きいｎ次元網に上記の集積回路を相互結合する手段とを含むとき、かかる並列計算機において、上記集積回路にまたがってひろがる二次元相互結合網をシミュレートする装置で以下の手段を含むもの。

各ＩＣについて、少なくもｎ桁の一義的な二進数を指定し、各ＩＣについて、二次元網の二つの次元の各々に対して二進数のいくつかの桁を、各二進数に同様に適用される規則に従って割り当て、各ＩＣについて、該節点の番地のグレイコード値の直前直後となる二進数をグレイコード変換した番号が割り当てられているようなＩＣを該二次元網の二つの次元の各々の隣接要素であると同定する。

２８、請求項第２７項の装置で各ＩＣに複数の演算器があるものについて、さらに二次元網の各二方向の隣接ＩＣを各ＩＣが確立するように、かかるＩＣの演算器からの出力信号を順列するための順列装置を各ＩＣに含むもの。

２９、請求項第２７項の装置で各ＩＣは複数の演算器と記憶領域をもち、この装置はさらに下記のごとき順列手段をもつもの。

順列手段は各ＩＣにあって、複数の入力と同数の出力、およびスイッチの配列をもつ、スイッチは該演算器と該記憶領域の中間におかれていて、おのおのの第１・第２人力と第１・第２出力とをもつと共に、上記第１人力を第１出力、第２人力を第２出力と結ぶか、第１人力を第２出力、第２人力を第１出力と結ぶかのいずれかを選択する手段をもち、十分な数のスイッチを用いて、この順列手段への一つの入力は順列手段のいかなる出力にもつなぐことができる。

３０、請求項第８項の方法で、下記の順列装置を含むもの。

複数の入力と同数の出力、およびスイッチの配列をもち、各スイッチは第１・第２人力と第１・第２出力をもつと共に、第１入力を第１出力、第２人力を第２出力と結ぶか、第１人力を第２出力、第２人力を第１出力と結ぶかのいずれかを選択する手段をもち、十分な数のスイッチを用いて、順列装置への一つの入力は順列装置からのいかなる出力にもつなぐことができる。

３１、ｎ個の演算器の配列間の結合網をシミュレートする方法で、次の手順を含むもの。

データを書込みかつ読出すｎ個の貯蔵領域をもつ記憶装置を備え、ｎ個の演算器の上記配列と、ｎ個の貯蔵領域をもつ上記の記憶装置との間に順列装置をおき、ここに順列装置はｎ個の入力、ｎ個の出力およびｎ個のスイッチできる経路をもち、該経路は上記入力と上記出力を少くも二つの結合型に結ぶものであり、該ｎ個の演算器はそれぞれ順列装置のｎ個の入力の一つとｎ個の出力の一つを経由してｎ個の貯蔵領域の一つに結ばれており、その際ｎ個の演算器は異なる貯蔵領域にそのｎ個のスイッチできる経路の結合型にしたがって結ばれており、そして第１演算器から第２演算器へ上記順列装置と上記記憶装置を経て、すなわち、上記第１演算器からのデータを記憶領域に貯蔵し、そこからデータは上記第２演算器によって読み出されるという方法で、データを提供する。

３２、請求項第３１項の方法で、データは第１演算器から第２演算器に提供される際、データは順列装置を一回だけ通過するもの。

３３、請求項第３１項の方法において、順列装置は複数の入力と同数の出力およびスイッチの配列をもち、各スイッチは第１・第２人力と第１・第２出力をもつと共に、第１入力を第１出力、第２人力を第２出力と結ぶか、第１入力を第２出力、第２人力を第１出力と結ぶかのいずれかを選択する装置をもち、十分な数のスイッチを用いて、この順列装置への一つの入力は順列装置からのいかなる出力にもつなぐことができる。

国際調査報告一−Ｎ−１−＾−―Ｉｊ−１−　ｐＣＴＩＹ′Ｎ＜＾真ｌ凸１１＾＾

Claims

【特許請求の範囲】

１．ｎ次元の相互結合網の中で、節点の配列の間のｍ（ｍ＜ｎ）次元の相互結合網をシミュレートする方法であって、次の手順を含むもの。各節点に対して、少くもｎ桁の一義的な二進数を指定し、各節点について、ｍ次元の少くも一つに対して二進数のいくつかの桁を、各二進数の同じ桁が同じ次元に割り当てられるように、割り当て、各節点について、該節点の番地がグレイコード列で直前・直後となる二進数が割当てられているような節点を、ｍ次元網中の隣接点であると同定する。
２．請求項第１項の方法においてさらに、各節点において該節点に指定された二進数と、上記のグレイコード列がこの二進数の直前か直後の二進数に対して排他的論理和をとることによって、自分と隣接節点を結ぶ結合網中の次元を同定する手順を含むもの。
３．請求項第２項の方法においてさらに該次元を用いて隣接節点との通信の手順を含むもの。
４．請求項第１項の方法においてさらにシミュレートされたｍ次元網の中の隣接節点との通信の手順を含むもの。
５．請求項第１項の方法において、ｍが２であるもの。
６．請求項第１項の方法において、節点が集積回路であるもの。
７．請求項第１項の方法において隣接節点を同定する手順が以下の手順を含むもの。ｍ次元の中の一つの次元に対して節点に割当てられたピットをグレイコード値から対応する二進数に変換し、該二進数に１を加えまたは減じて結果の二進数を作り、その二進数の結果の値を対応するグレイコードに変換する。
８．実質的に同一の集積回路（ＩＣ）の配列を含む並列計算機で、その集積回路はそれぞれ、複数の演算器と、各演算器からの出力信号を順列するための一つの装置と、および上記の集積回路を２より大きいｎ次元網に相互結合する手段を含むとき、かかる並列計算機において、該集積回路上の演算器とその上の集積回路にまたがってひろがる二次元網をシミュレートする方法で以下の手順を含むもの。各ＩＣについて、少くもｎ桁の一義的な二進数を指定し、各ＩＣについて、二次元網の二つの次元の各々に対して二進数のいくつかの桁を、各二進数の同じ桁が同じ次元に割り当てられるように、割り当て、各ＩＣについて、該節点の番地がグレイコード列で直前・直後となる二進数が割当てられているようなＩＣを、該二次元網の二つの次元の各々の隣接要素であると同定し、そして二次元網の二つの次元の各々の方向の隣接演算器を各演算器に対して決定するのに上述の順列装置を各ＩＣにおいて用いる。
９．請求項第８項の方法においてさらに、ＩＣ上で定義されている二次元網の端にある各ＩＣ上の演算器に対する二次元網内の隣接演算器を確立するために上記ｎ次元網を使う手順を含むもの。
１０．請求項第９項の方法において、隣接演算器を確立するために、上記ｎ次元網を用いる手順を持つものであって、さらに各ＩＣの端にある演算器から他のＩＣ上の隣接演算器への第一方向へのデータ転送の手順、および各ＩＣ上の演算器から送られたデータを他のＩＣ上の隣接演算器からそのＩＣで受け取ったデータで置きかえる手順を含むもの。
１１．請求項第１０項の方法において、受け取られたデータが、上述の第一の方向と反対の方向にある隣接演算器から受信されるもの。
１２．請求項第８項の方法においてさらに、シミュレートされた２次元結合網内の隣接ＩＣと通信する手順を含むもの。
１３．請求項第８項の方法において各ＩＣ上の清算器が二次元配列に並べられ、その二次元配列内の所定位置に各演算器からその左右上下の演算器にデータを転送することにより隣接演算器を確立するための順列装置が用いられるもの。
１４．請求項第１３項の方法において隣接演算器を確立するために上記ｎ次元網を用いる手順を持つものであって、さらに各ＩＣの端にある演算器から他のＩＣ上の隣接演算器への第一方向へのデータ転送の手順、およびデータ発送元ＩＣに対向するＩＣの縁に位置している演算器において、転送データの受領手順を含むもの。
１５．請求項第１３項の方法においてさらにかかるＩＣに割当てられたピットとこのピットに上記グレイコード系列中で直前、直後のピットの排他的論理和をとることによって、両者を結ぶべき相互結合網の次元を各ＩＣにおいて同定する手順を含むもの。
１６．請求項第１５項の方法においてさらに上述の次元を用いて隣接ＩＣと通信する手順を含むもの。
１７．請求項第８項の方法において隣接ＩＣを同定する手順が以下の手順を含むもの。ｍ次元の中の一つの次元に対してＩＣに割当てられたピットをグレイコード値から対応する二進数に変換し、該二進数に１を加えまたは減じて結果の二進数を作り、その二進数の結果の値を対応するグレイコードに変換する。
１８．実質的に同一の集積回路（ＩＣ）の配列を含む並列計算機で、その集積回路はそれぞれ、少くも一つの演算器と、および上記の集積回路を２より大きいｎ次元網に相互結合する手段とを含むとき、かかる並列計算機において、該集積回路上の演算器とその上の集積回路にまたがってひろがる二次元網をシミュレートする方法で以下の手順を含むもの。各ＩＣについて、少くもｎ桁の一義的な二進数を指定し、各ＩＣについて、二次元網の二つの次元の各々に対して二進数のいくつかの桁を、各二進数の同じ桁が同じ次元に割り当てられるように、割り当て、各ＩＣについて、該節点の番地がグレイコード列で直前・直後となる二進数が割当てられているようなＩＣを、該二次元網の二つの次元の各々の隣接要素であると同定する。
１９．請求項第１８項の方法においてさらにシミュレートされた二次元網の中の隣接節点との通信の手順を含むもの。
２０．請求項第１８項の方法においてさらにかかるＩＣに割当てられたピットとこのピットに上記グレイコード系列中で直前、直後のピットの排他的論理和をとることによって、両者を結ぶべき相互結合網の次元を各ＩＣにおいて同定する手順を含むもの。
２１．請求項第１８項の方法において隣接ＩＣを同定する手順が以下の手順を含むもの。ｍ次元の中の一つの次元に対してＩＣに割当てられたピットをグレイコード値から対応する二進数に変換し、該二進数に１を加えまたは減じて結果の二進数を作り、その二進数の結果の値を対応するグレイコードに変換する。
２２．ｎ次元の相互結合網の中で、節点の配列の間のｍ（ｍ＜ｎ）次元の相互結合網をシミュレートする装置であって次の手段を含むもの。各節点について、少くもｎ桁の一義的な二進数を指定し、ｍ次元の少くも一つに対して該節点に割当てられた二進数のいくつかの桁を、各二進数の同じ桁が同じ次元に割り当てられるように、割り当て、各節点について、該節点の番地がグレイコード列で直前・直後となる二進数が割当てられているような節点を、ｍ次元網中の隣接点であると同定する。
２３．請求項第２２項の装置においてさらにかかる節点に割当てられたビットとこのビットに上記グレイコード系列中で直前・直後のピットの排他的論理和をとることによって、両者を結ぶべき相互結合網の次元を各節点において同定する手段を含むもの。
２４．請求項第２２項の装置においてさらにシミュレートされたｍ次元網の中の隣接節点との通信の手段を含むもの。
２５．請求項第２２項の装置において、ｍが２であるもの。
２６．請求項第２２項の装置において、節点が集積回路であるもの。
２７．実質的に同一の集積回路（ＩＣ）の配列を含む並列計算機で、その集積回路はそれぞれ、少くも一つの演算器と、および上記の集積回路を２より大きいｎ次元網に相互結合する手段とを含むとき、かかる並列計算機において、該集積回路上の演算器とその上の集積回路にまたがってひろがる二次元網をシミュレートする装置で以下の手段を含むもの。各ＩＣについて、少くもｎ桁の一義的な二進数を指定し、各ＩＣについて、二次元網の二つの次元の各々に対して二進数のいくつかの桁を、各二進数の同じ桁が同じ次元に割り当てられるように、割り当て、各ＩＣについて、該節点の番地がグレイコード列で直前・直後となる二進数が割当てられているようなＩＣを、該二次元網の二つの次元の各々の隣接要素であると同定する。
２８．請求項第２７項の装置で各ＩＣに複数の演算器があるものについて、さらに二次元網の各二方向の隣接ＩＣを各ＩＣが確立するように、かかるＩＣの演算器からの出力信号を順列するための順列装置を各ＩＣに含むもの。