JPH0215378A - グラフィックス処理システムおよびその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分！ｌ！ｌ’］ 本発明は、コンピュータによるイメージングおよびグラ
フィックス処理システム並びにその方法に関するもので
ある。

［従来の技術］ 大抵のイメージングおよびグラフィックス・コンピュー
タ・システムでは、ビデオスクリーンに表示させる画像
を画素と称される一群の点で規定している。例えば、モ
ノクロ−ムラインおよび文字デイスプレィでは、例えば
画素をオンさせるのか、オフ５させるのかを決めるのに
用いる！ビットの情報により各画素を規定している。

現在の大抵のイメージおよびグラフィックス処理システ
ムでは色を規定するのに用いる多数のビットによって画
素を規定している。多くの慣例のシステムでは、各画素
を規定するのに用いるビット数を４ビツトまたは８ビツ
トとしている。４ビツトとすればビデオスクリーンに１
６色の色を規定することかてさ、また８ビツトとすれば
２５６色の色を規定することができる。

幾つかのイメージおよびグラフィックス処理システムは
複数プロセッサを並列に用いて、表示させることのでき
る色の数を増やしている。例えば、大きなグレイスケー
ルを２５６色のスペクトルと一緒に用いることを所望す
ることがあり得る。

また、グラフィックスまたはテキスト／オーバレイ用と
して用いるために、特別のビットを規定することも所望
することがあり得る。追加ビットを種々の処理ハードウ
ェアに用いるのが望ましいこともある。例えば、実際的
なカラー画像を表示するには、色成分の赤、緑および青
の各々に対して８ビツトずつの２４ビツトが必要である
。精巧な実際のカラーシステムは、マスキングおよびオ
ーバレイ情報を記憶させるのに用いる各画素当り８ビツ
トの特別のビットも必要とし、１画素当りに全部で３２
ビツトを与えている。

２４ビツト方式はグラフィックス処理システムの代表的
な例であり、これは２つ以上のグラフィックス・プロセ
ッサを並列に利用して構成することによりバーホーマン
スを向上させる。２４ビツト画像成分の内の各８ビット
成分をそれぞれ処理するにはグラフィックス・プロセッ
サを用いるのが普通である。このような構成のプロセッ
サを並列式成分プロセッサとも称している。

斯種のシステムでは、１つ以上の成分プロセッサにおけ
る状態が他のプロセッサに起こっている作用に影習を及
ぼすようにする必要が時々ある。

例えば、成る特定の色に対するチエツクを３つの全ての
プロセッサについて行ないたい場合がある。その特定の
色がプロセッサのフレームスドア（即ち、画像メモリ）
にある場合に、プロセッサはその状態ラインに論理値“
１　”を送出する。特定の色がない場合に、プロセッサ
はその状態ラインに論理値“０′°を送出する。通常は
３つのプロセッサからのこれら状態ビットをプロセッサ
間バスを成す単一オープンコレクタラインに送給して、
大局的プロセッサ間状態を形成する。

オープンコレクタ機構が、木来成る所定の状態ラインに
おける全ての信号の論理的な°’ＡＮＤ　”機能をする
ことは周知である。換言するに、いずれかのプロセッサ
の状態ビットが低状態である場合に、プロセッサ間状態
ラインは強制的に低状態となる。そうでない場合に状態
ラインは通常の高状態となる。

上述した例では、３個の全てのプロセッサが状態ライン
をモニタし、且つそのラインが高状態にあるか、否かを
テストする。３つの全てのプロセッサがテストメモリ位
置に同じ色を有している場合に、プロセッサ間状態ライ
ンは高状態となり、そうでない場合に低状態となる。こ
のようにして３個の全てのプロセッサは成る所定の並列
タスクが完了する時点を知ることができる。

［発明が解決しようとする課題］ 各内部状態ビットが高状態となったり、または低状態と
なったりする時点を知ることのできるようにすることは
重要なことであるとは云え、慣例のオープンコレクタシ
ステムでは、これら２つの事象の状態を検出することさ
えもできない。例えば、慣例のオープンコレクタ技法を
用いるグラフィックス・プロセッサは、ハスにおける全
てのプロセッサが低状態を送出しているのか、または高
状態を送出しているのかを伝える単一状態ラインを用い
ることができない。前述したように、いずれかのプロセ
ッサがラインに低状態を送出すると、そのラインを低状
態にしてしまう。

本発明の目的は、並列式成分プロセッサにおける個々の
プロセッサが単一のプロセッサ間状態ラインを介して様
々の大局的状態と融通性をもって連絡できるようにする
システムおよび方法を提供することにある。

［課題を解決するための手段］ 本発明は、「全て高」か、または「少なくとも１つ低」
の状態を検出可能とする以外に、同じ単一のオープンコ
レクタ状態ラインを用いて、「全て低」　（例えばいず
れのプロセッサも成る所定の状態を検出しなかった旨を
検出すること）、「少なくとも１つ高」　（例えば第１
またはサブセットのプロセッサか成る所定の状態を検出
した旨を検出すること）、「少なくとも１つが低で、全
てが低でない」　（例えば第１プロセッサがリセットさ
れた旨を検出すること）の如き種々の状態を検出し得る
ようにするのが有利であると云うことの認識に基づいて
成したものである。

本発明はさらに、可変的に選択されるサブセットのプロ
セッサから成る所定の単一ラインにプロセッサ間状態信
号を形成し得るようにするのが有利であると云う認識に
基づいて成したものである。

さらに本発明は、選択したプロセッサにそれら固有の内
部状態を用い得るようにしても、それでもなお大局的状
態を変えることのできるようにするのが有利であるとい
う認識に基づいて成したものである。

本発明のシステムおよび方法の好適例では、オープンコ
レクタラインを利用し、これを全てのプロセッサが局所
的な使用に対し駆動させることも、それから状態信号を
受信することもで仕るようにする。本発明によれば、こ
のオープンコレクタラインの有効性を大いに拡大させる
多数の強化機能を有利に含めることができる。これらの
強化機能には幾つかのモードビット（即ち、グラフィッ
クス・プロセッサから出力させることのできるデータビ
ット）の規定およびこれらのビットを用いて受信および
発信状態信号でブール演算を行なうサポート回路を付加
することが含まれる。

本発明の好適例では、特定の強化機能として：抑止ロジ
ックおよび関連する抑止モードビットによってプロセッ
サが共用の状態ラインを駆動させなくすることを含める
ようにする。このようにすることにより、状態ラインの
信号をサブセットのプロセッサで形成することができる
。所要に応じ、得られた状態ラインの信号を全てのプロ
セッサで用いることができる。

「作　用］ 本発明では局所的／大局的選択ロジックおよび関連する
モードピットにより、プロセッサにプロセッサ間状態ラ
インの代わりに、そのプロセッサの内部に形成された状
態ラインを読取らせる。本発明によるこのモードピット
の追加によりプロセッサは大局的に有効な状態を変更さ
せて、これを用いて処理判定する。プロセッサを任意に
組合せることにより大局的ラインから独立して局所的に
形成される状態ラインを用いるようにすることもできる
。

本発明では出力反転ロジックおよび関連する出力反転ビ
ットにより、各プロセッサに状態ラインの信号がオープ
ンコレクタラインに送出される前にこの状態ラインの信
号を反転させることができるようにする。

本発明では、入力反転ロジックおよび関連するモードピ
ットにより、オープンコレクタラインからの状態信号を
受信して、そわを局所的に利用する前にオープンコレク
タラインからの状態信号を反転させるようにする。

オープンコレクタラインは本来そのラインに係るライン
全ての論理的”ＡＮＤ”機能をする。本発明によるグラ
フィックス・プロセッサを設計するにあたっては、入力
および出力反転を行なえるようにして、論理機能を変更
ブールロジックによって°’ＡＮＤ　”　、　　”ＯＲ
”または°’ＮＯＲ’に変換できるようにする。さらに
、本発明では抑止ビットによりグラフィックス・プロセ
ッサが以前は不可能、または実施できないとされていた
ポーリングシーケンスを単一の慣例のオープンコレクタ
状態機構を用いることにより実行させることができる。

本発明システムを利用することにより（篭＜はど）大量
の状態情報を単一のプロセッサ間ラインに送出させるこ
とができる。例えば、本発明システムはマイクロコード
を１つの状態ラインを用いて、成る特定のプロセッサが
所定の状態を検出したか、否かをを決定したり、または
どのプロセッサが成る状態を検出し、どれが検出しなか
ったかを決定することができる。

本発明システムは、各プロセッサをプロセッサ間状態信
号に独立形態にて反応させることができる。例えば、プ
ロセッサはそれ固有の状態をプロセッサ間状態ラインに
送出させながらその状態をモニタすることができる。他
のプロセッサは３つの全ての状態ビットの°’ＯＲ″を
求めることができる。３番目のプロセッサのマイクロコ
ードはＮＯＲ状態を求め、それに反応させることができ
る。

父Ｊ−Ａ王余ｂ） ［実施例］ 本発明は並列式成分プロセッサにおける個々のプロセッ
サが条件状態ラインを介して通信することができるよう
にするシステムおよび方法を提供するものである。

本発明の好適例では状態ラインをオープンコレクタライ
ンとし、これを全てのプロセッサが駆動することも、そ
れから信号を受信することもできるようにする。本発明
によりこのラインの有効性を大いに広げる多数の強化機
能を有利に含めることができる。

本発明のこれらの強化機能には：いずれかのプロセッサ
の状態ラインをプロセッサ間状態ラインから切り離して
、サブセットのプロセッサから大局的状態を形作ること
のできるようにする抑止ロジックと二所定のプロセッサ
により使用される前に受信状態を反転させることのでき
る入力反転ロジックと；隼−の大局的状態ラインに送出
する前にいずれかのプロセッサの発信状態を反転させる
ことのできる出力反転ロジックと：成るプロセッサがそ
れ固有に局所的に発生さｈた状態を使用できるも、大局
的な状態ラインも依然として駆動させることのできるよ
うにする局所的／大局的選択ロジックとを含むものであ
る。

第１図は２個のグラフィックス・プロセッサを用いる並
列式成分プロセッサのブロック線図である。この図を用
いて本発明システムおよびこのシステムの方法により如
何様にして状態の連絡をとるかについて説明する。

ビット・スライス・グラフィックス・プロセッサは当業
者に既知である。グラフィックス・プロセッサ１０２．
１０４は本来本発明システムによる入力および出力ロジ
ックを含むビット・スライス・グラフィックス・プロセ
ッサである。好適なグラフィックス・プロセッサは英国
サリーＫＴＩ、２ＢＴキングストンーアボンーテムズ、
ペンリンロード５所在のデュポン　ピクセル　システム
ズ　リ　ミテッド（以前はベンチマーク・チクノロシー
ズリミテッドとして知られている）から市販されている
デュポンピクセルシステムＧＩＰである。しかし、本発
明には任意の適当なグラフィックス・プロセッサを使用
することができることは勿論である。

第１図から明らかなように、本発明のシステムおよび方
法は２つのビット・スライス・グラフィックス・プロセ
ッサ１０２，１０４を含むものである。

第１グラフイツクス・プロセッサはマスクとして構成し
、第２グラフイツクス・プロセッサ１０４はスレーブと
して構成する。

この内訳の意図は、グラフィックス・プロセッサがその
プロセッサそのものおよびプロセッサ間パス１３２にお
ける全てのスレーブのグラフィックス・プロセッサに対
するプロセッサ用のクロックおよびマイクロアドレスを
発生する場合に、そのグラフィックス・プロセッサをマ
スクと称する。

グラフィックス・プロセッサがプロセッサ間バスを介し
てマスクのグラフィックス・プロセッサにより供給され
るマイクロアドレスおよびクロックにより駆動される場
合に、このグラフィックス・プロセッサをスレーブと称
する。

このような構成とすることの意味は、全ての成分プロセ
ッサを同期させて作動させ、常に同じマイクロ命令を実
行させることにある。しかし、種々のプロセッサには成
る特定のマイクロ命令で種々の作用を実行させることが
できる。これは各プロセッサを全マイクロワードの異な
る部分（即ち各マイクロ命令）で制御するようにすれば
実現できることからして明らかである。

マスタ・グラフィックス・プロセッサ１０２は、例えば
クロック発生ロジック１０８．マイクロシーケンサ１１
０．マイクロ命令メモリ１１２．状態マルチプレクサ１
１４．入力ロジック１１６．出力ロジック１１８および
グラフィックス処理ロジック１２０を具えている。スレ
ーブ・グラフィックス・プロセッサ１０４は、それ固有
のマイクロ命令メモリ１２２．状態マルチプレクサ１２
４１入力ロジック１２６．出力ロジック１２８およびグ
ラフィックス処理ロジック１３０を具えている。これら
の回路（サブシステム）の各々はマスタ・グラフィック
ス・プロセッサにおける対応する回路と同一に構成する
ことができる。

スレーブ・グラフィックス・プロセッサ１０４には、ア
クティブ・マイクロシーケンサもなければ、アクティブ
・クロック発生ロジックもない。

その代りに、スレーブ・グラフィックス・プロセッサは
マスタ・グラフィックス・プロセッサ１０２によってプ
ロセッサ間バス１３２に送出されるアドレスおよびクロ
ックを用いる。

マイクロシーケンサおよびクロック発生ロジックをスレ
ーブ・グラフィックス・プロセッサに設けるのも好適で
あるが、これらは（スレーブ・グラフィックス・プロセ
ッサ１０４　として示すように）スレーブ構成とするよ
うにスレーブ回路から外しである。スレーブ・プロセッ
サ１０４は、たとえそれがマイクロシーケンサを保有し
ていないために独立してプログラムの実行をジャンプす
ることかできなくても、状態ラインを用いることができ
る。

これはグラフィックス・プロセッサ１０２，１０４が状
態ラインに応じて条件付きで実行し得る多数の演算を行
うからである。これらの演算には、フレームメモリへの
書込みや、フレーム・メモリ・アドレス発生器の計数や
、（グラフィックス処理ロジック１３０内の）　ＡＬＵ
への書込みがある。これらの条件付き演算を用いること
によって多くのアルゴリズムをスピードアップさせるこ
とができる。

オープンコレクタのプロセッサ間バス１３２における状
態ラインの各々はプルアップ抵抗１３４を有している。

オープンコレクタバス機構は当業者に周知である。各グ
ラフィックス・プロセッサの出力ロジック１１８，１２
８はオーブン・コレクタ・ドライバを具えている。慣例
のグラフィックス・プロセッサ１０２，１０４では、出
力ロジックを本来オーブン・コレクタ・ドライバで構成
している。プロセッサ間バスには少なくともプロセッサ
間状態ビットと同数のオーブン・コレクタ状態ラインを
含ませる必要がある。

本例では、プロセッサ間状態ビットとして１ビツトだけ
を使用する。

プロセッサ間バス１３２には（オーブン・コレクタ状態
ラインとは全く別に）他のラインを含ませるのも好適で
ある。これらの他のラインとしては、プロセッサ・デー
タ・ラインや、プロセッサ・マイクロアドレス・ライン
や、マイクロコード・メモリ制御ラインや、プロセッサ
・クロックラインや、プロセッサ中断ラインがある。

マルチプレサ１１４．１２４はグラフィックス処理ロジ
ック１２０，１３０からのプロセッサ間状態ビットを多
重して、その状態情報を単一状態ラインにおけるプロセ
ッサ間に送給できる。本例ではプロセッサ間の状態ビッ
ト数を３２ビツトとし、且つ状態マルチプレクサ１１４
，１２４を３２：１の単一ビットマルチプレクサとする
。

なお、上述した例のみでなく、他の多くの変形例を用い
ることができ、また用途に応じてさらに好ましいものと
することさえもできる。例えば１本以上のプロセッサ間
状態ラインを用いることによって幾つものグラフィック
ス・プロセッサが多数の状態ビットを並列に供給し得る
ようにすることができる。この場合には状態マルチプレ
クサ１１４．１２４をなくすが、またはこれらのマルチ
プレクサを各グループに用いられる異なる状態マルチプ
レクサを一緒にグループに編成することができる。なお
、１つの入力に対して多数の状態ラインを用いるロジッ
クはいずれも例えば使用する成る状態のラインを選択す
るためにマルチプレクサを有している。プロセッサ間状
態ラインの数および並列に送給するプロセッサ間状態ビ
ットの数はグラフィックス・プロセッサ間同志にて同じ
に変えるようにする。いずれにせよ、本例のシステムは
プロセッサ間状態ビットを並列に転送させる場合にも同
等に（若しくはそれ以上）有効なものである。

第２図は本発明のシステムおよび方法による出力および
入力ロジックを図式的に表わしたものである。入力ロジ
ックは１ビツトの２：１マルチプレクサ２０２、第１ｒ
排他的ＯＲＪゲート２００および第２「排他的ＯＲＪゲ
ート２０４を具えている。利用すべきグラフィックス・
プロセッサからの入力反転ライン２０６を第２「排他的
ＯＲＪゲート２０４の一方の入力端子に接続する。この
第２「排他的ＯＲＪゲート２０４の他方の入力端子をオ
ープン・コレクタ大局的状態ライン２２２に接続する。

入力反転ライン２０６はグラフィックス・プロセッサか
ら反転モードピットを搬送するのに用いる。２：１マル
チプレクサ２０２の第１入力端子を第２「排他的ＯＲ」
ゲート２０４の出力端子に接続し、マルチプレクサ２０
２の第２入力端子を第１　［排他的０ＩＩＪゲート２０
Ｄの出力端子に接続する。第１「排他的０ｒｔＪゲート
２００の一方の入力端子をグラフィックス・プロセッサ
からの出力反転制御ライン２１６に接続し、また第１「
排他的ＯＲＪゲート２００の他方の入力端子をグラフィ
ックス・プロセッサのプロセッサ状態ライン２１０に接
続する。マルチプレクサ２０２の第２入力端子は（ライ
ン２１６における）出力反転モードピットがセットされ
るか、否かに応じて反転か、非反転形態のいずれかの内
部プロセッサ状態信号を受信する。マルチプレクサ２０
２の出力端子は条件付き状態ライン２１２に接続する。

本発明の上述した構成により、斯かるロジックを包含し
ているグラフィックス・プロセッサに、その内部プロセ
ッサの状態、それを反転させた内部プロセッサの状態、
大局的状態またはそれを反転させた大局的状態の内から
選択し。たものを受信させることができる。

第２図には出力ロジック１２８のブロック図も示しであ
る。この出力ロジックはオープン・コレクタ・ドライバ
２１８および「排他的ＮＯＲＪロジック２０８も具えて
いる。オープン・コレクタ・ドライバ２１８は単一の大
局的状態ライン２２２に接続される出力端子を有してい
る。オーブン・コレクタ・ドライバの一方の入力端子を
グラフィックス・プロセッサからの出力エネイブルライ
ン２２０に接続する。オープン・コレクタ・ドライバ２
１８の他方の出力端子を「排他的ＮＯＲ，Ｊロジック２
０８の出力端子に接続する。この「排他的ＮＯＲＪロジ
ックの一方の入力端子をグラフィックス・プロセッサか
らの出力反転ライン２１６に接続すると共に他方の入力
端子をプロセッサ状態ライン２１０に接続する。

第２図から明らかなように、本発明のこの例では反転オ
ープン・コレクタ・ゲート（ＮＡＮＩ）２１８）を使用
する。この反転を出力および入力反転ロジックにより考
慮する。出力ロジックでは、「排他的ＮＯＲＪロジック
２０８がプロセッサ状態信号を、この信号がオーブン・
コレクタ・ＮＡＮＤゲートに到達する前に反転させる。

これによりＮＡＮＯゲートの反転を補償する。「排他的
ＮＯＲＪロジック２０８はグラフィックス・プロセッサ
によりオーブン・コレクタ大局的状態ラインにおかれた
状態を出力反転ライン２１６が高状態となる際には反転
させ、また出力反転ライン２１６が低レベルとなる際に
は反転させなくするのが有利である。

入力ロジック側では、プロセッサが内部状態ラインの使
用を選択する場合には、オーブン・コレクタ・ゲートを
介しての反転が行われない。これは第１「排他的ＯＲＪ
ゲートが、ラップアラウンド状態を（出力反転ライン２
１６における）出力反転信号に応答させて一度反転させ
るだけで行ななお、本発明のこの部分も変更することが
でき、この変形例を第３図に示す。

マルチプレクサ３０２の一方の入力端子は大局的状態ラ
イン２２２に直接接続することができ、他方の入力端子
は内部プロセッサ状態ライン２１０に直接接続すること
かできる。マルチプレクサ３０２の出力端子は「排他的
ＯＲＪゲー１−３０４の一方の入力端子に接続すること
ができ、この「排他的ＯＲＪゲート３０４の他方の入力
端子には入力反転ライン２０６を接続することができる
。「排他的ＯＲＪゲート３０４の出力端子は条件ライン
２１２に接続することができる。

本発明のこの構成のものは、この変形例を用いるグラフ
ィックス・プロセッサが、それが反転状態を出力してい
るのか、または非反転状態を出力しているのかに無関係
に反転または非反転の内部的または大局的状態を受信す
ることができるという魚具外では上述した構成のものと
同様に作動することができる。さらに、このような構成
では第「排他的ＯＲＪゲー１〜２００を省くことができ
る。

本発明のシステムには第２図の例を実際に用いて試験し
ているので、これを基準にして説明するが、いずれの例
も首尾良く用いることができる。

そこで、入力ロジックの作動を第２図の例を参照して説
明する。入力ロジック１１６，１２６はプロセッサ間状
態ラインにおける状態信号をそのまま通過させるか、反
転させるか、或いはバイパスさせることができる。グラ
フィックス・プロセッサに状態信号を「通過」させるた
めには、グラフィックス・プロセッサがその入力反転ビ
ットを論理Ｏにセットすると共に（ライン２１４に）選
択大局的／局所的ビットをセットして、マルチプレクサ
２０２に単一の大局的形態ライン２２２から大局的状態
信号を選択させるようにする。

プロセッサ間状態ラインから受信される状態信号をｒ反
転Ｊさせるためには、反転ビットを論理１にセットする
以外は上述した本発明の処置を行わせる。大局的プロセ
ッサ間状態信号をバイパスさせるためには、グラフィッ
クス・プロセッサがその大局的／局所的モードビットを
セットして、マルチプレクサ２０２にライン２１０から
の内部プロセッサ状態信号を選択させるようにする。こ
れによりグラフィックス・プロセッサはその内部状態を
確かめるだけで、プロセッサ間の状態は無視するように
なる。内部状態ビットは、それが出力反転モードライン
２１６の高状態へのセットによりラップアラウンドされ
る際に反転させることもできる。

第２図から明らかなように、いずれのグラフィックス・
プロセッサもその出力エネイブル・モードビットを論理
Ｏにセットすることによって単一のプロセッサ間状態ラ
インからのその状態を締め出すことができる。このよう
にして本発明ではオープン・コレクタ大局的状態ライン
２２２に出力するオープン・コレクタ・ドライバの出力
を高状態にする。グラフィックス・プロセッサはその出
力反転モードビットも論理１にセットすることによりそ
の発信プロセッサ状態ビットを反転することもできる。

本発明に関連する出力ロジックも第２図を参照して説明
する。

出力エネイブルモードビット（出力ライン２２０におけ
る）を低状態にセットすると、オープン・コレクタ・　
ｒ　ＮＡＮＤＪゲート２１８の出力端子は一定の高信号
を出力する。オープン・コレクタ大局的状態ライン２２
２は、このラインに現われる信号の論理的ｒＡＮＤ　Ｊ
をとるため、全ての信号が高（論理１）レベルの場合に
は状態ラインに影響を及ぼさず、いずれか１つでも低レ
ベルの信号がある場合に大局的状態ライン２２２を低状
態にする。このように出カニネルプル・モード・ビット
を低状態にセットすると、プロセッサの状態が大局的状
態ラインに論理的に現われなくなる。

出力エネイブル・モード・ビットを高状態にセットする
と、オープン・コレクタ・　ｒ　ＮＡＮＤＪゲート２１
８の出力が「排他的ＮＯＲＪロジック２０８の出力にト
グル反転される。出力反転モードビットを高状態にセッ
トすると、「排、測的ＮＯＲＪロジックはプロセッサの
出力状態を反転させないままとする。プロセッサ状態信
号がオープンコレクタｒ　ＮＡＮＤＪゲート２１８を通
過する際に、その信号は反転される。

出力反転ライン２１６を低状態に保持すると、「排他的
ＮＯＲＪロジック２０Ｂはプロセッサ状態信号を反転す
る。その反転信号がオーブン・コレクタｒ　ＮＡＮＤＪ
ゲート２１８を通過すると、反転されないプロセッサ状
態信号が大局的状態ライン２２２にあることにより再び
反転される。

「排他的ＮＯＲＪロジック２０８を第６図につきさらに
詳細に説明する。この「排他的ＮＯＲＪロジックは「排
他的ＯＲＪゲート６０４の一方の入力端子であるプロセ
ッサ状態ライン２１０にインバータ６０２を設けること
により形成する。

第２図から明らかなように、本発明ではモードビットを
適当にプログラミングすることによりプロセッサ間状態
信号で論理的なｒＡＮＤ　Ｊ　、　　ｒｏＪおよびｒＮ
ＯＲＪ機能をさせることができる。各プロセッサは、そ
れか見るものを反転し、それが出力するものを反転し、
それ固有の状態を使用し、および／またはその状態ビッ
トを状態ラインから完全に取り去る能力を有している。

さらに、幾つかのプロセッサは反転状態信号を見ること
ができ、また、他のプロセッサは非反転信号を調べるこ
とができる。

本発明によれば上述したような能力により、慣例のオー
プンコレクタ機構を用いて行なうことのできない機能を
単一の状態ラインで行なわせることができる。例えは、
１つのプロセッサにその状態信号を成る時点に信号ライ
ンに出力させるだけで、他の複数のプロセッサはどのプ
ロセッサが所定の状７態信号を発生したのか、または未
だ発生していないかを見つける調査をすることができる
。

さらに、例えばプロセッサ間ラインにおける状態ビット
の「ＯＲ」をとることによって、そのラインをモニタし
て最初の状態信号が送出された時点を決めることができ
る。

本発明により可能な演算の幾つかの例を第２第４および
第５図につき説明する。第４図は３個の並列成分プロセ
ッサ４０２，４０４，４０６を有している２４ビツトカ
ラーシステムを示す。このシステムにおける各グラフィ
ックス・プロセッサはそれぞれ固有のフレームスドア（
この場合にはスクリーン・リフレッシュ・メモリ）　４
０８，４１０，４１２を有しており、これらのストアに
は表示用の８ビット画素データを記憶させる。これら３
個のフレームスドアのビデオ出力情報をビデオ出力ロジ
ック４１４により表示用に処理して表示モニタ４１６に
２４ビツトのカラー画像を発生させるようにする。

フレームスドア４０８，４１０，４１２としてはデュポ
ンビクセル　システムスｂＦｓフレームスドアが好適で
ある。ビデオロジック４１４はデュポン　システムスＭ
ｔｌＶＯＭ　（各フレームスドア毎に１個）とするのが
好適である。デュポン　ビクセル　システムス　ｂＦｓ
フレームスドアおよびＭＵＶＯＭは英国サリーＫＴ１２
ＢＴキングストンーアボンーテムズ、次リンロード５所
在のデュポン　ビクセル　システムス　リミテッドから
市販されている。表示モニタ４１６は慣例の高解像度ビ
ット　マツブト表示モニタとする。

第５図は第２図および第３図に示す本発明のシステム及
び方法の実施例にて達成することのできる状態構成の幾
つかの例を示したものである。なお、これらの例は３個
のプロセッサを用いて達成できる例に過ぎず、本発明に
より状態ラインを共用するプロセッサの数に応じて組合
せの数は多くすることができる。

［発明の効果］ 前述した所から明らかなように、本発明システムによれ
ば以前はできなかった演算を慣例の単一オープン・コレ
クタ・ラインの状態構成を利用することによりグラフィ
ックス・プロセッサで行なうことができる。例えば単一
オーブン・コレクタ状態ラインを４つのグラフィックス
・プロセッサ（１個のマスクと、３個のスレーブ）に共
用させてシステムを設計することができる。さらに、３
個のグラフィックス・プロセッサの各々にカラー発生用
に８ビツトを用い、４番目のグラフィックス・プロセッ
サをグラフィックスオーバレイ発生用に用いるようにす
ることもできる。３個のカラーグラフィックス・プロセ
ッサのメモリにおける特定の色をチエツクし、オーバレ
イグラフィックス・プロセッサのメモリにおける色のチ
エツクはしなくても良い場合には、オーバレイ・プロセ
ッサはその出力エネイブルラインを用いてそのプロセッ
サの出力を不作動にさせることによって状態ラインから
除外させることができる。

本発明の例はより一層複雑なものとすることができる。

第４番目のグラフィックス・プロセッサの画素データの
１ビット平面を用いてビットマスクを発生させることが
でき、この際、斯かるプロセッサはスクリーンメモリの
マスクされた領域がアドレスされたことを他のプロセッ
サに知らせるようにするのが望ましい。この場合、第４
番目のプロセッサの状態出力は使用可能となるも、他の
グラフィックス・プロセッサの状態出力は使用不能とな
る。しかし、他のグラフィックス・プロセッサは大局的
状態ラインを使用して、それからの信号を読取ることは
できる。

最初の例も２番目の例も僅か１本の状態ラインを用いて
相前後して発生させることができる。以前の操作を全て
完了した後に、いずれかのグラフィックス・プロセッサ
に誤りがあったか、否かをテストしたい場合がある。こ
のような場合には、グラフィックス・プロセッサが大局
的状態ライン１３２におけるそれらの状態ビットの「Ｏ
Ｒ」をとるようにする。同様に、誤り状態に遭遇した場
合には、その誤り状態を起したプロセッサをポーリング
・シーケンスにより識別することができ、これは成る時
点に１個のグラフィックス・プロセッサだけか、または
選択した組合せのプロセッサの出力を使用可能とし、全
てのプロセッサが大局的状態を読取ることのできるよう
にして識別する。

ポーリング・シーケンスは、大局的状態信号を形成する
のに用いたブール演算式を変え、且つどのプロセッサが
その状態ビットを高くしたり、または低くしたかを決定
する結果マツプを用いることによっても達成することが
できる。

さらに、本発明の他の例では、マスクを発生させるのに
２個のプロセッサを用いることができると共に、全ての
プロセッサにどの点でマスクが交差するかを知らせるこ
とがてきる。この場合には状態信号を２つのマスク発生
プロセッサだけのｒＡＮＤＪをとることにより形成する
ことができる。さらに、幾つかのプロセッサはマスクが
どこで交差するのかと言うことには気にかけないで、内
部状態にのみ関心を持つようにすることもある。この場
合には、それらのプロセッサは大局的状態ラインを読取
ることができ、また他のプロセッサはそれら固有の内部
状態を読取ることができる。

以上、上述した本発明のいずれの例においても、内部状
態マルチプレクサ１１４，１２４のために様々な意味を
持つ状態ビットを単一ラインに時間を変えて送出するこ
とかできる。これがため種々の目的に対して任意数の種
々の状態組合せを同じ単一の状態ラインにて順次行なう
ことができる。

本発明の他の用法にはつぎのような場合がある。即ち、 全てのグラフィックス・プロセッサかそれら固有のフレ
ーム・メモリ・データをテストすることに応じて条件付
き書込みを行なう場合（即ち、値が１００以下の全ての
成分データはＯにセットすることができる）。

カラー補正演算の場合＝４−プロセッサ２４ビット・カ
ラーシステムの場合には、青のグラフィックス・プロセ
ッサが赤および緑のグラフィックス・プロセッサに状態
信号を送出することができ、その状態信号によって赤お
よび緑成分プロセッサに何等かの演算をさせることがで
きる。これと同時に第４番目のグラフィックス・プロセ
ッサはマスクデータで演算したり、マスクデータそのも
のに条件付けしたりすることができる。

本発明は上述した例のみに限定されるものでなく、幾多
の変更を加え得ること勿論である。

例えば任意数のプロセッサが単一の大局的状態ラインを
共用することかできる。。また、１本以上の大局的状態
ラインを用いることができ、しかも本発明によるシステ
ムおよび方法はこれらの各状態ラインに使用することが
できる。入力および出力ロジックはＰＡＬ　、ゲートア
レイ、光学的なロジック又は集積回路を用いて設計する
こともできる。

【図面の簡単な説明】 第１図は木発明のシステムおよび方法を用いる多重グラ
フィックス・プロセッサ・システムの一例を示すブロッ
ク図、 第２図は本発明の状態ロジックの例を示すブロック図、 第３図は第２図の変形例を示すブロック図、第４図は１
本のプロセッサ間バスに３個のグラフィックス・プロセ
ッサを用いる並列式成分プロセッサの例を示すブロック
線図、 第５図は本発明によるシステムおよび方法によるプロセ
ッサの状態構成の幾つかの例を表にして示す図、 第６図は木発明に用いる「１ｊ［測的Ｎ０ＩＩ、ｌロジ
ックの好適例を示すブロック図である。 ・・・グラフィックス・プロセッサ （マスク）、 ・・・グラフィックス・プロセッサ （スレーブ）、 ・・・クロック発生ロジック、 ・・・マイクロシーケンサ、 ・・・マイクロ命令メモリ、 ・・・マルチプレクサ、 ・・・入力ロジック、 ・・・出力ロジック、 ・・・グラフィックス・処理ロジック、・・・マイクロ
命令メモリ、 ・・・マルチプレクサ、 ・・・入力ロジック、 ・・・出力ロジック、 ・・・グラフィックス処理ロジック、 １３２・・・プロセッサ間バス、 １３４・・・プルアップ抵抗、 ２００・・・第１「排他的ＯＲＪ　　ゲート、２０２・
・・２：１マルチプレクサ、 ２０４・・・第２「排他的ＯＲＪゲート、２０６・・・
入力反転ライン、 ２０８・・・「排他的ＮＯＲＪロジック、２１０・・・
プロセッサ状態ライン、 ２１２・・・条件状態ライン、 ２１４・・・大局的／局所的選択ライン、２１６・・・
出力反転ライン、 ２１８・・・オープン・コレクタ・ドライバ、２２０・
・・エネイブルライン、 ２２２・・・オーブン・コレクタ大局的状態ライン、３
０２・・・２：１マルチプレクサ、 ３０４・・・「排他的ＯＲＪゲート、 ４０２．４０４，４０８・・・グラフィックス・プロセ
ッサ、４０８．４１０，４１２・・・フレーム・ストア
、４１４・・・ビデオロジック、 ４１６・・・表示モニタ、 ・・・インバータ、 「排他的ＯＲ」 ゲート。

Claims (1)

1. 【特許請求の範囲】 １）複数のグラフィックス・プロセッサ間で状態情報を
   伝送してグラフィックス処理するシステムであって、 （Ａ）大局的状態ラインと、 （Ｂ）第１内部プロセッサ状態信号、第１入力反転信号
   、第１出力反転信号および第１大局的／局所的選択信号
   を発生し得るマスタ・グラフィックス・プロセッサであ
   って、 （ｉ）システムクロックを発生するクロック発生器と、 （ｉｉ）大局的状態信号を形成するように第１内部プロ
   セッサ状態信号でブール演算を行なうと共に、この大局
   的状態信号を前記大局的状態ラインにて入手可能とする
   第１出力ロジック手段と、 （ｉｉｉ）大局的状態ラインから大局的状態信号を受信
   し、大局的状態ラインにおける信号と第１大局的／局所
   的選択信号に応答する第１内部プロセッサ状態信号との
   いずれかを選択し得る第１入力ロジック手段と を有するマスタ・グラフィックス・プロセッサと、 （Ｃ）第２内部プロセッサ状態信号、第２入力反転信号
   、第２出力反転信号および第２大局的／局所的選択信号
   を発生し得るスレーブ・グラフィックス・プロセッサで
   あって、 （ｉ）システムクロックを受信して、スレーブ・グラフ
   ィックス・プロセッサを該システムクロックで同期をと
   って作動させるように接続した同期ロジックと、 （ｉｉ）第２大局的状態信号を形成するように第２内部
   プロセッサ状態信号でブール演算を行なうと共に、この
   第２大局的状態信号を前記大局的状態ラインにて入手可
   能とする第２出力ロジック手段と、 （ｉｉｉ）大局的状態ラインから大局的状態信号を受信
   し、大局的状態ラインにおける信号と第２大局的／局所
   的選択信号に応答する第２内部プロセッサ状態信号との
   いずれかを選択し得る第２入力ロジック手段と を有するスレーブ・グラフィックス・プロセッサと を具えたことを特徴とするグラフィックス処理システム
   。 ２）（Ａ）前記第１出力ロジック手段が、 （ｉ）前記第１内部プロセッサ状態信号を受信する状態
   信号入力端子、前記第１出力反転信号を受信する出力反
   転入力端子および前記第１内部プロセッサ状態信号と前
   記第１出力反転信号との「排他的ＮＯＲ」の結果を出力
   する出力端子を有している第１「排他的ＮＯＲ」ロジッ
   クと、 （ｉｉ）該「排他的ＮＯＲ」ロジックの出力端子に論理
   的に接続した第１入力端子、第１出力エネイブル信号を
   受信する第２入力端子および前記「排他的ＮＯＲ」ロジ
   ックの出力と前記第１出力エネイブル信号との「ＮＡＮ
   Ｄ」の結果を出力するオープンコレクタ出力端子を有し
   ている第１オープン・コレクタ・インターフェースと を有し、 （Ｂ）前記第１入力ロジック手段が、 （ｉ）前記第１内部プロセッサ状態信号を論理的に受信
   する第１入力端子、前記大局的状態信号を受信する第２
   入力端子、マルチプレクサ出力端子および前記第１大局
   的／局所的選択信号を受信する選択入力端子を有してお
   り、該選択入力端子により前記第１内部プロセッサ状態
   信号および前記大局的状態信号のいずれかをマルチプレ
   クサ出力端子に出力させることのできる第１の２：１マ
   ルチプレクサと、 （ｉｉ）前記第１の２：１マルチプレクサのマルチプレ
   クサ出力端子に論理的に接続した入力端子、前記第１入
   力反転信号を受信する第２入力端子および前記第１マル
   チプレクサのマルチプレクサ出力端子に現われる信号と
   前記第１入力反転信号との「排他的ＯＲ」の結果を出力
   する出力端子を有している第１「排他的ＯＲ」ゲートと （Ｃ）前記第２出力ロジック手段が、 （ｉ）前記第２内部プロセッサ状態信号を受信する状態
   信号入力端子、前記第２出力反転信号を受信する出力反
   転入力端子および前記第２内部プロセッサ状態信号と前
   記第２出力反転信号との「排他的ＮＯＲ」の結果を出力
   する出力端子を有している第２「排他的ＮＯＲ」ロジッ
   クと、 （ｉｉ）前記第２「排他的ＮＯＲ」ロジックの出力端子
   に論理的に接続した第１入力端子、前記第２出力エネイ
   ブル信号を受信する第２入力端子および前記第２「排他
   的ＮＯＲ」ロジックの出力と前記第２出力エネイブル信
   号との「ＮＡＮＤ」の結果を出力するオープンコレクタ
   出力端子を有している第２オープン・コレクタ・インタ
   ーフェースと を有し、 （Ｄ）前記第２入力ロジック手段が、 （ｉ）前記第２内部プロセッサ状態信号に論理的に接続
   した第１入力端子、前記大局的状態信号を受信する第２
   入力端子、マルチプレクサ出力端子および前記第１大局
   的／局所的選択信号を受信して、前記第２内部プロセッ
   サ状態信号および前記大局的状態信号のいずれかをマル
   チプレクサ出力端子に出力させる選択入力端子を有して
   いる第２の２：１マルチプレクサと、 （ｉｉ）前記第２の２：１マルチプレクサのマルチプレ
   クサ出力端子に論理的に接続したマルチプレクサ入力端
   子、前記第２入力反転信号を受信する入力反転入力端子
   および前記第２マルチプレクサのマルチプレクサ出力端
   子における信号と前記第２入力反転信号との「排他的Ｏ
   Ｒ」の結果を出力する出力端子を有している第２「排他
   的ＯＲ」ゲートと を有することを特徴とする請求項１に記載のシステム。 ３）（Ａ）前記第１出力ロジック手段が、 （ｉ）前記内部プロセッサ状態信号を受信する状態信号
   入力端子、前記第１出力反転信号を受信する出力反転入
   力端子および前記第１内部プロセッサ状態信号と前記第
   １出力反転信号との「排他的ＮＯＲ」の結果を出力する
   出力端子を有している第１「排他的ＮＯＲ」ロジックと
   、 （ｉｉ）該「排他的ＮＯＲ」ロジックの出力端子に論理
   的に接続した第１入力端子、第１出力エネイブル信号を
   受信する第２入力端子および前記第１「排他的ＮＯＲ」
   ロジックの出力と前記第１出力エネイブル信号との「Ｎ
   ＡＮＤ」の結果を出力するオープンコレクタ出力端子を
   有している第１オープン・コレクタ・インターフェース
   と を有し、 （Ｂ）前記第１入力ロジック手段が、 （ｉ）第１「排他的ＯＲ」ゲートの出力からのプロセッ
   サ状態情報を受信すべく論理的に接続した第１入力端子
   、第２「排他的ＯＲ」ゲートの出力から大局的状態情報
   を受信するよに論理的に接続した第２入力端子、マルチ
   プレクサ出力端子および前記第１大局的／局所的選択信
   号を受信する選択入力端子を有しており、該選択入力端
   子により前記プロセッサ状態信号および前記大局的状態
   信号のいずれかをマルチプレクサ出力端子に出力させる
   ことのできる第１の２：１マルチプレクサと、（ｉｉ）
   前記第１出力反転信号を論理的に受信する第１入力端子
   、前記第１内部プロセッサ状態信号を受信する第２入力
   端子および前記第１プロセッサ状態情報を供給する出力
   端子を有している第１「排他的ＯＲ」ゲートと、 （ｉｉｉ）前記大局的状態信号を受信するように接続し
   た第１入力端子、前記入力反転信号を受信するように接
   続した第２入力端子および前記第１マルチプレクサの入
   力端子に接続した出力端子を有している第２「排他的Ｏ
   Ｒ」ゲートと を有し、 （Ｃ）前記第２出力ロジック手段が、 （ｉ）前記第２状態信号を受信する状態信号入力端子、
   前記第２出力反転信号を受信する出力反転入力端子およ
   び前記第２内部プロセッサ状態信号と前記第２出力反転
   信号との「排他的ＮＯＲ」の結果を出力する出力端子を
   有している第２「排他的ＮＯＲ」ロジックと、 （ｉｉ）前記第２「排他的ＮＯＲ」ロジックの出力端子
   に論理的に接続した第１入力端子、前記第２出力エネイ
   ブル信号を受信する第２入力端子および前記第２「排他
   的ＮＯＲ」ロジックの出力と前記第２出力エネイブル信
   号との「ＮＡＮＤ」の結果を出力するオープンコレクタ
   出力端子を有している第２オープン・コレクタ・インタ
   ーフェースと を有し、 （Ｄ）前記第２入力ロジック手段が、 （ｉ）第２「排他的ＯＲ」ゲートの出力からのプロセッ
   サ状態情報を受信すべく論理的に接続した第１入力端子
   、第３「排他的ＯＲ」ゲートの出力から大局的状態情報
   を受信するように論理的に接続した第２入力端子および
   前記第１大局的／局所的選択信号を受信する選択入力端
   子を有しており、該選択入力端子により前記プロセッサ
   状態信号および前記大局的状態信号のいずれかを第１マ
   ルチプレクサのマルチプレクサ出力端子に出力させるこ
   とのできる第２の２：１マルチプレクサと、 （ｉｉ）前記第２出力反転信号を論理的に受信する第１
   入力端子、前記第２内部プロセッサ状態信号を受信する
   第２入力端子および前記第２プロセッサ状態情報を供給
   する出力端子を有している第３「排他的ＯＲ」ゲートと
   、 （ｉｉｉ）前記大局的状態信号を受信するように接続し
   た第１入力端子、前記第２入力反転信号を受信するよう
   に接続した第２入力端子および前記第２マルチプレクサ
   の入力端子に接続した出力端子を有している第４「排他
   的ＯＲ」ゲートと を有することを特徴とする請求項１に記載のシステム。 ４）各グラフィックス・プロセッサがプロセッサ状態信
   号および複数のプログラマブル信号を供給し、且つ大局
   的状態信号を受信することのできるシステムに用いる複
   数のグラフィックス・プロセッサ間に状態情報を伝送し
   てグラフィックス処理する方法であって、 少なくとも１つのグラフィックス・プロセッサにおける
   第１番目のプログラマブル信号によりプロセッサ状態信
   号を反転可能とする工程と、少なくとも１つのグラフィ
   ックス・プロセッサにおける第２番目のプログラマブル
   信号により該プロセッサがプロセッサ状態信号を出力で
   きなくする工程と、 単一のオープン・コレクタ・ラインに複数のプロセッサ
   状態信号から大局的状態信号を形成する工程と を具えたことを特徴とするグラフィックス処理方法。 ５）第３番のプログラマブル信号により少なくとも１個
   のグラフィックス・プロセッサが反転または非反転の大
   局的状態信号の内から選択した一方の信号を処理できる
   ようにする工程をさらに具えたことを特徴とする請求項
   ４に記載の方法。 ６）第３番目のプログラマブル信号により少なくとも１
   個のグラフィックス・プロセッサが該プロセッサの状態
   信号および大局的状態信号の内から選択した一方の信号
   を処理できるようにする工程をさらに具えたことを特徴
   とする請求項５に記載の方法。 ７）各グラフィックス・プロセッサがプロセッサ状態信
   号および複数のプログラマブル信号を供給し、かつ大局
   的状態信号を受信することのできるシステムに用いる複
   数のグラフィックス・プロセッサ間に状態情報を伝送し
   てグラフィックス処理する方法であって、 前記プログラマブル信号を用いてブール方程式の使用に
   よりプロセッサ状態信号を変更させる工程と、 複数のプロセッサ状態信号から単一のオープン・コレク
   タ・ラインに大局的状態信号を形成する工程と を具えたことを特徴とするグラフィックス処理方法。 ８）少なくとも１個のプログラマブル信号を用いて大局
   的状態信号を複数のグラフィックス・プロセッサのサブ
   セットから形成する工程をさらに具えたことを特徴とす
   る請求項７に記載の方法。 ９）少なくとも１個のプログラマブル信号を用いてグラ
   フィックス・プロセッサがそれ固有のプロセッサ状態を
   処理できるようにする工程をさらに具えたことを特徴と
   する請求項８に記載の方法。 １０）各グラフィックス・プロセッサが複数のプログラ
   マブル信号およびプロセッサ状態信号をオープンコレク
   タ状態ラインに供給し、かつオープンコレクタ状態ライ
   ンから大局的状態信号を受信することのできるシステム
   に用いるオープンコレクタ状態ラインにて複数のグラフ
   ィックス・プロセッサ間に状態情報を伝送してグラフィ
   ックス処理する方法であって、 プロセッサ状態信号および大局的状態信号によりハード
   ウェアで予め選択したブール演算を行なう工程を具えた
   ことを特徴とするグラフィックス処理方法。 １１）予め選択したブール演算を用いていずれかのグラ
   フィックス・プロセッサが複数のグラフィックス・プロ
   セッサからのプロセッサ状態信号の「ＯＲ」、「ＡＮＤ
   」「ＮＡＮＤ」および「ＮＯＲ」機能を選択するように
   大局的状態信号を処理できるようにすることを特徴とす
   る請求項１０に記載の方法。 １２）複数のグラフィックス・プロセッサからのプロセ
   ッサ状態信号から大局的状態信号を選択的に形成する工
   程をさらに具えたことを特徴とする請求項１０に記載の
   方法。 １３）請求項９に記載の１個以上のグラフィックス・プ
   ロセッサによりカラー像を発生させる方法であって、予
   め選択したグラフィックス・プロセッサのプロセッサ状
   態信号の状態を決定するようにブール演算を変える工程
   をさらに具えたことを特徴とする方法。 １４）各グラフィックス・プロセッサが大局的状態ライ
   ンにプロセッサ信号を供給し、且つ該ラインにおける大
   局的状態信号を受信することのできるシステムに用いる
   大局的状態ラインを共用する複数のプロセッサ間に状態
   信号を伝送してグラフィックス処理する方法であつて、 ブール演算によって大局的状態信号を変更させるように
   プロセッサ状態信号の内から選択したものを選択的に反
   転させる工程と、 いずれかのグラフィックス・プロセッサによって見られ
   るような大局的状態信号をさらに変更させるように、い
   ずれかのグラフィックス・プロセッサによって見られる
   ような大局的状態信号を選択的に反転させる工程と を具えたことを特徴とするグラフィックス処理システム
   。 １５）複数のグラフィックス・プロセッサおよび共通の
   状態ラインを有しており、各プロセッサがその状態出力
   信号をそれぞれのドライバを介して前記状態ラインに供
   給し、且つ共通状態ラインが第１不履行状態になる際に
   、該共通状態ラインをいずれかのドライバが第２状態に
   することのできるグラフィックス処理システムであって
   、各プロセッサがそれぞれのドライバに供給される状態
   出力信号の論理値を選択的に反転し得る手段を具えたこ
   とを特徴とするグラフィックス処理システム。 １６）各プロセッサが、共通状態ラインをそれぞれのド
   ライバにより保持されないように各ドライバを選択的に
   不作動にする手段を有することを特徴とする請求項１５
   に記載のシステム。 １７）各プロセッサが状態入力信号を受信でき、且つ各
   プロセッサの状態出力信号および共通ラインの信号から
   状態入力信号を選択的に形成し得る手段を有することを
   特徴とする請求項１または２に記載のシステム。 １８）各プロセッサが状態入力信号を反転させることの
   できる手段を有することを特徴とする請求項３に記載の
   システム。