DE2404145A1 - Binaere paralleladdierschaltung - Google Patents

Description

HAWKER SIDDKLEI DZNAMICS LIMIOJED 240/590

Binäre Paralleladdiersebaltung

Die Erfindung "betrifft eine binäre, in Großintegrationstechnik (LSI) aufgebaute Paralleladdierscb al tung oder eine Schaltung zur Herstellung von Vorrangentscheidungen. Insbesondere befaßt sich die Erfindung mit Addierschaltungen für arithmetische Einheiten in Elektronenrechnern, die als digitale Schaltung unter der Bezeichnung "Kilbum-Addierer" bekannt ist. Der Eilburn-Addierer ist eine in Elektronenrechnern verwendete digitale Schaltung, die sehr schnell die Addition von zwei parallelen binären Zahlen durchführt.

409836/0737

24D4U5

Der Erfindung liegt die Aufgabe zugrunde, eine Addierschaltung zu schaffen, die etwa doppelt so schnell arbeitet wie vergleichbare, in Großintegrationsteehnik ausgeführte Addierschaltungen, die normalerweise die lechnik des "Übertrag im geschlossenen Block" verwenden.

Die gestellte Aufgabe wird gemäß der Erfindung dadurch gelöst, daß jede Stufe ein Übertragungstor in Form eines komplementären Metalloxidhalbleiters (C-MOS) enthält, das einen schnellen Weg des Übertrages vom Übertragseingang hindurch zum Übertragsausgang der Stufe bildet.

Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. In der Zeichnung bedeuten:

Pig. 1 eine teilweise als Blockschaltbild dargestellte Schaltung eines parallelen Binäraddierers und

Pig. 2 eines der in der Schaltung von Pig· 1 verwendeten Übertragungstore im Detail.

Pig. 1 zeigt drei in einem Addierer für Komplementärzahlen vorhandene Stufen 11, 12, 13. Die nachfolgend beschriebene Operation bezieht sich auf die mittlere Stufe 12. Zwei dieser Stufe zugeführte Eingangssignale 101 und 102 (die entsprechende binäre Ziffern X-, Y.. der beiden zu addierenden Eingangsworte sind) werden durch ein logisches C-MOS Netzwerk 103 kombiniert und steuern die mittleren Ausgänge 104» 105 und 106 an, die jeweils die logische "Antivalenz" der beiden Eingänge, die logische "Äquivalenz" und das logische "KAHD" darstellen. Die mittleren Ausgänge 104 und 105 betätigen C- :

409836/0737

MOS-Übertragungstore 107 und 108 derart, daß in dem Pail, wenn die "beiden ursprünglichen Eingänge 101 und 102 gleich sind, der "erzeugte tibertrag" am Ausgang 106 über das Tor 107 an die "Übertragsausgangsleitung" 110 weitergeschickt wird, während für den Pail unterschiedlicher Eingänge der "Eingangsubertrag" zu dieser Stufe auf der leitung 109 auf die "Übertragsausgangsleitung" 110 gesetzt wird. Nachdem diese Übertragungstore in jeder Stufe des Addierers in ihren richtigen Zustand versetzt worden sind, gelangen die Übertragseingangs- und Übertragsausgangssignale auf den leitungen 109, 110 für alle Stufen sehr rasch in ihren richtigen logischen Zustand. Nachdem dieser Zustand erreicht ist, werden die tatsächliche und die umgekehrte Phase des Übertragseingangssignals, die von den Invertern 14 und 15 an den Klemmen 111 und 112 erzeugt werden, mit den mittleren Ausgängen 104 und 105an den Übertragungstoren 113 und kombiniert und bilden den richtigen Summenausgang auf der Leitung 115·

Das hervorstechende Merkmal dieser Schaltung ist die Verwendung des Übertragungstores 108 (das auch in allen anderen Stufen des Addierers vorhanden ist), um das "Übertragseingangs"-Signal von Stufe zu Stufe durchzuschalten, falls die Eingänge 101 und 102 zu den Stufen logisch verschieden sind. Die Mittel zur Erzeugung der Zwischensignale auf den leitungen 104, 105 und 106 sind von sekundärer Bedeutung, ebenso wie die Mittel zur Kombinierung der Übertragssignale bei 111 und 112 mit den Zwischen-Bits auf den leitungen 104'und 105 zur Bildung des "Summen" - Ausgangs an der leitung 115 wie auch die Mittel zur Auftastung des "erzeugten Übertrages" von der leitung 106 auf die "Übertragsausgangs" - leitung 110.

Die Erfindung schließt jedoch auch die Verwendung des .

409836/0737

Übertragungstors in gleicher Weise ein, um das "Blockübertrags"-Signal in einem Blockübertragsaddierer von einem Block zu einem anderen weiterzuleiten.

Pig. 2 zeigt das Übertragungstor 108 aus Pig. 1, das aus η-Kanal und p-Kanal MOS-Transistoren 16 und 17 besteht, dereu Quellelektroden gemeinsam an die Eingangsleitung 109, und deren Abflußelektroden in gleicher Weise gemeinsam an die Ausgangsleitung 110 angeschlossen sind, so daß, wenn das Tor A des Transistors 17 negativ gemacht wird (logische 0) und das Tor R des Transistors 16 positiv gemacht wird (logische 1), der Eingang 109 mit dem Ausgang 110 wie bei einem Schalter verbunden wird, und wenn das Tor A positiv und das Tor B negativ gemacht werden, sind Eingang und Ausgang voneinander isoliert.

Die Erfindung ist auch bei einer Schaltung, die Vorrangentscheidungen trifft, anwendbar, die insofern gleich wie der oben beschriebene Zähler ist, daß sie mehrere aufeinanderfolgende Stufen mit jeweils eigenem Eingang besitzt, und durch die ein binäres Signal rasch direkt durch Übertragungstore hindurchgeschickt werden kann, die dem Tor 108 in Pig. 1 entsprechen. Die Anordnung ist dann so, daß die nicht vorrangigen Stufen derartige Eingänge enthalten, daß eine binäre "1" schnell durch sie hindurchgeleitet wird, und dies setzt sich bis zur Ankunft an einer Stufe fort, die durch einen Eingang, der das Weiterleiten der binären "1" beendet, "signalisiert", daß sie als Yorrangstufe ausgewählt werden möchte, und daraufhin wird eine binäre "0" durch die folgenden Übertragungstore geleitet. Die ausgewählte Torrangstufe kann dann durch nach-

409836/0737

2404U5

folgende logische Schaltungen identifiziert werden, weil es sich um die Stufe handelt, an deren Eingang eine binäre "1" steht, wenn sie die zu ihr von den vorangehenden Stufen durchgeleitete Ziffer empfängt, und an deren Ausgang eine "binäre "0" steht, die die Ziffer bildet, die die Stufe selbst zu den nachfolgenden Stufen weitergibt.

-Patentansprüche-

409836/0737

Claims (5)

Patentanspruch

1. Binäre, in Großintegrationstechnik (LSI) aufgetaute Paralleladdierschaltung, oder Schaltung zur Herstellung von YorrangentScheidungen, dadurch gekennzeichnet, daß jede Stufe (11, 12, 15) ein Übertragungstor (108) in Form eines komplementären Metallocidhalbleiters (C-MOS) enthält, das einen schnellen Weg des Übertrages vom Übertragseingang (109) hindurch zum Übertragsausgang (110) der Stufe bildet.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Übertragungstor (108) einen p-Kanal und einen η-Kanal MOS-iDransistor enthält, deren Quellelektroden gemeinsam an die Übertragseingangsleitung (109) der Stufe und deren Abschlußelektroden gemeinsam an die Übertragsausgangsleitung (110) angeschlossen sind, und deren !Dorelektroden durch komplementäre binäre Signale gesteuert werden, die von den zu addierenden, der Stufe zugeführten Eingangs-Bits abgeleitet werden»

3_# Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die den lorelektroden zugeführten komplementären binären Signale von den Eingangs-Bits durch eine logische C-MOS Schaltung (103) abgeleitet werden.

4. Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet,

409836/0737

2A04H5

daß ein zweites, gleiches Tfoertragungstor (107), das von den komplementären Binärsignalen gesteuert wird, einen Durchlaßweg für ein in der Stufe erzeugtes Ütertrags-Bit zum Übertragsausgang der Stufe bildet.

5. Schaltung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß zwei weitere gleiche ITbertragungstore (113, 114) zur Kombination der komplementären "binären Signale mit dem Übertragseingang der Stufe zur ATsIeitung des Suramenausgangs der Stufe vorgesehen sind.

409836/0737

Leerseite