DE2840079C2 - Monolithisch integrierte Halbleiterschaltung - Google Patents

Monolithisch integrierte Halbleiterschaltung

Info

Publication number
DE2840079C2
DE2840079C2 DE2840079A DE2840079A DE2840079C2 DE 2840079 C2 DE2840079 C2 DE 2840079C2 DE 2840079 A DE2840079 A DE 2840079A DE 2840079 A DE2840079 A DE 2840079A DE 2840079 C2 DE2840079 C2 DE 2840079C2
Authority
DE
Germany
Prior art keywords
misfet
voltage
misfets
depletion
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2840079A
Other languages
English (en)
Other versions
DE2840079A1 (de
Inventor
Kenzo Tokorozawa Saitama Masuda
Akira Kokubunji Tokyo Takanashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2840079A1 publication Critical patent/DE2840079A1/de
Application granted granted Critical
Publication of DE2840079C2 publication Critical patent/DE2840079C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Logic Circuits (AREA)

Description

tnx
genügt, in der
μ Ladungsträgerbeweglichkeit,
/OI relative Dielektrizitätskonstante der Gate-Isolierschicht des Verarmungs-M ISFETs (M*),
/„ absolute Dielektrizitätskonstante, und
rOI Dicke der Gate-Isolierschicht des Verarmungs-MISFETs (M #) ist.
2. Halbleiterschaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß die an der Source-EIektrode des Verarmungs-MISFETs (M*) auftretende Betriebsspannung (Vs) größer ist als die für digitale Schaltvorgänge erforderliche minimale Betriebsspannung (Vopmm).
3. Halbleiterschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß das Verhältnis
2 1
50 Verarmungs-M IS FETs (M*) fließenden Strom i, die Konstante Jj0. die Kanalbreite Wund die Kanallänge L, als Parameter des Verarmungs-MlSFETs (M* so eingestellt ist, daß bei Betrieb des Verarmungs-MlSFETs (M*) im Linearbereich die an der Source-EIektrode auftretende Betriebsspannung (Vs) im wesentlichen gleich der Versorgungsspannung (Vo) ist.
4. Halbleiterschaltung nach Anspruch 3,
dadurch gekennzeichnet
daß der Parameter
Ii
A" W/L
einen Wert kleiner oder gleich 16 Volt2 hat.
5. Halbleiterschaltung nach Anspruch 3,
dadurch gekennzeichnet,
daß der Parameter
2/
A - W/L
einen Wert kleiner oder gleich 4 Volt2 hat.
A · W/L
definiert durch den durch die Source-EIektrode des Die Erfindung betrifft eine monolithisch integrierte Halbleiterschaltung gemäß dem Oberbegriff des Anspruchs 1.
Eine derartige Schaltung ist aus der US-PS 40 16 430 bekannt.
Eine MISFET-Schaltung, die mit einer höheren Versorgungsspannung als die Durchbruchspannung zwischen der Drain- und der Source-EIektrode des MISFETs betrieben werden kann, wurde in der DE-OS 23 56 446 beschrieben. Diese MISFET-Schaltung weist zwei MISFETs auf. Die Source-EIektrode des einen FETs ist in Reihe mit der Drain-P'ektrode des anderen FETs geschaltet; eine Bezugsspannung liegt an der Source-EIektrode des anderen FtTs und ein Eingangssignal an der Gate-Elektrode des anderen FETs an.
Wenn die beiden FETs zusammen mit einem Last-Fet in einer monolithischen integrierten Halbleiterschaltung ausgebildet werden, tritt am PN-Übergang zwischen der Drain-Elektrode und dem Halbleitersubstrat direkt unterhalb der Gate-Isolierschicht des Last-FETs bei einer am Versorgungsspannungsanschluß auftretenden hohen Spannung in Abhängigkeit von der an der Gate-Elektrode des Last-FETs auftretenden Spannung ein Spannungsdurchbruch auf.
In der US-PS 40 16 430 ist eine andere MISFET-Schaltung beschrieben, bei der hintereinander ein Last-MISFET, ein Verarmungs-MISFET und die Treiber-MISFETs zwischen die Vorsorgungsspannung und die Referenzspannung geschaltet sind. An der Gate-Elektrode des anderen MISFETs liegt ein Eingangssignal an, und an der Gate-Elektrode dieses Verarmungs-MlSFETs liegt die Bezugsspannung an.
Bei der in der US-PS 40 16 430 beschriebenen Schaltung tritt am PN-Übergang zwischen der Drain-Elektrode und dem Substrat an der Halbleiterfläche direkt unterhalb der Gate-Isolierschicht des Last-FETs wie bei der zuvor beschriebenen, bekannten Halbleitertechnik in Abhängigkeit von der an der Gate-Elektrode des Last-FETs anliegenden Spannung ein Spannungsdurchbruch auf. wenn am Versorgungssoannungsan-
Schluß der MISFET-Schaltung eine hohe Spannung vorliegt. Treten solche Spannungsdurchbrüche an den PN-Obergängen zwischen dem Substrat und den Drain-Elektroden einer großen Anzahl von Last-MIS-FETs in einer derartigen Transistorschaltung auf, so werden aufgrund der Spannungsdurchbrüche Ladungsträger in das Substrat injiziert und könnten zu den Gate-Elektroden der Treiber-MISFETs in der Transistorschaltung gelangen. Es erscheint einsichtig, daß dadurch ein unerwünschter Einfluß auf die Wirkungs- u> weise der Transistorschaltung ausgeübt wird.
Man kann zwar Spannungsdurchbrüche der genannten Art an den PN-Übergängen dadurch verhindern, daß man solche Last-MISFETs verwendet, die einen Aufbau mit hoher Durchbruchspannung besitzen. r, Dadurch ergibt sich jedoch das Problem, daß die Integrationsdichte der monolithischen integrierten Halbleiterschaltung in unerwünschter Weise verringert wird, da MISFETs mit einem Aufbau für eine hohe Durchbruchspannung sehr beträchtliche Abmessungen besitzen.
Es sind bereits einige Verfahren zur Verbesserung bzw. Erhöhung der Durchbruchspannung arc PN-Übergang zwischen der Drain-Elektrode und dem Substrat an der Halbleiterfläche direkt unterhalb der Gate-Isolierschicht des MISFETs bekannt.
Eines dieser Verfahren ist auf Seite 50 bis 61 der Zeitschrift »Electronics«, 30. November 1964, dargestellt, bei der ein MISFET mit hoher Durchbruchspannung, der einen sogenannten Offsett-Gate-Aufbau so aufweist, verwendet wird. In der Zeitschrift »IBM-Technical Disclosure Bulletin«, Band 16, Nr. 5 (Seiten 1635 bis 1636) vom Oktober 1973 ist die Verwendung eines MISFETs mit hoher Durchbruchspannung beschrieben, bei dem eine zusätzliche bzw. Hilfshalbleiterzone mit js einer gegenüber der Fremdatomkonzentration der Source- und Drain-Zonen geringen Fremdatomkonzentration direkt unterhalb der Gate-Elektrode ausgebildet ist.
Diese MISFETs mit besseren Spannungsdurchbrucheigenrchaften weisen jedoch große Abmessungen auf bzw. benötigen viel Platz, so daß dann, wenn eine größere Anzahl von Last-MISFETs bei einem Transistorlogik-Schaltungsblock einer monolithischen Halbleiterschaltung aus diesen große Abmessungen aufwei- 4·, senden MISFET besteht, die Integrationsdichte der monolithisch integrierten Halbleiterschaltung verringert wird.
Der Erfindung liegt daher die Aufgabe zugrunde, bei einer monolithisch integrierten Halbleiterschaltung der ">< > eingangs genannten An einen Spannungsdurchbruch zwischen den Drain-Elektroden und dem Substrat der Halbleiteranordnung direkt unterhalb der Gate-Isolierschicht der Last-MISFETs zu verhindern, ohne dadurch die Integrationsdichte zu verringern. 5i
Diese Aufgabt wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben. bo
Vorzugsweise sind die Last-MISFETs der Transistorschaltung Verarmungs-MISFETs und die Tfeiber-MIS-FETs sind Anreicherungs-MISFETs.
Zum Verarbeiten der digitalen logischen bzw. binären Signale von monolithisch integrierten Halbleiterschal-1>5 tungen sind die Darin-Elektroden der Last-MISFETs aller Transistorlogig-Schaltungen gemeinsam mit der Source-Elektrode dej uivor genannten Verarmungs-MISFETs verbunden. Die Drain-Elektrode des Treiber-MISFETs für die Ansteuerung einr Anzeigeeinrichtung, die extern mit der monolithisch integrierten Halbleiterschaltung verbunden ist, steht mit dem Versorgungsspannungsanschluß oder einer anderen eine hohe Spannung aufweisenden Spannungsquelle in Verbindung.
Bei der beanspruchten Schaltungsanordnung ist ein Verarmungs-MISFET zwischen eine Spannungsversorgungsleitung eines Transistorlogik-Schaltungsblocks und einen Versorgungsspannungsanschluß geschaltet Die Gate-Elektrode des Verarmungs-MISFETs wird mit einer Bezugsspannung beaufschlagt. DerTransistor-Iogik-Schaltungsblock weist einen Treiber-MISFET und eine Last auf, die zwischen der Spannungsversorgungsleitung und der Bezugsspannung in Reihe liegen. Die Last der Transistorlogik-Schaltung wird in entsprechender Weise durch einen Verarmungs-MISFET gebildet. Der Treiber-MISFET ist ein Anreichenings-MISFET. Der Treiber-MISFET und der Last-MISFET im Transistorlogik-Schaltungsblock sind in einer monolithisch integrierten Halbleiterschaltung zusammen mit dem MISFET für die Spannungsversorgung der Transistorlogik-Schaltung zusammengefaßt Die Drain-Elektrode des die Versorgungs- bzw. Betriebsspannung bereitstellenden MISFET ist mit dem Versorgungsspannungsanschluß verbunden und besitzt einen eine hohe Durchbruchspannung aufweisenden Aufbau, so daß die Durchbruchspannung zwischen der Drain-Elektrode und dem Substrat des die Betriebsspannung bereitstellenden MISFETs größer als die Durchbruchspannung des Last-MISFETs sein kann.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt
F i g. 1 eine Schaltungsanordnung gemäß einer Ausführungsform der Erfindung,
Fig.2A und 2B Querschnitte durch MiSFETs mit eine hohe Durchbruchspannung aufweisendem Aufbau,
Fig.3 ein Blockschaltbild von einem wesentlichen Teil einer erfindungsgemäßen monolithisch integrierten Halbleiterschaltung,
Pig.4 eine Kennlinie der in Fig.3 dargestellten Schaltung,
F i g. 5 eine Schaltungsanordnung, die teilweise dem in Fig.3 dargestellten wesentlichen Schaltungsteil entspricht,
Fig.6 einen Querschnitt durch einen wesentlichen Teil der in Fig. 1 oder 5 dargestellten monolithisch integrierten Halbleiterschaltung, und
Fig.7 den Zusammenhang zwischen der Versorgungsspannung Vo und der Betriebsspannung Vs in Abhängigkeit von einem Parameter
Fig. 1 zeigt die Schaltungsanordnung, bei der ein Isolierschicht-Feldeffekttransistor M* (nachfolgend als MISFET abgekürzt wird) zwischen einer BetriebsspannungS'Leitung 42 und einem Spannungsversorgungsan= Schluß 43 liegt. Der MISFET M* ist ein Veiarmungs-MISFET und dient für die Bereitstellung der Betriebsspannung, wobei seine Gate-Elektrode g mit einem (an Masse liegenden) Pezugsspannungsanschluß 44 verbunden ist. Die Drain-Elektrode d dieses die Betriebsspannung bereitstellenden MISFET M* ist mit dsm
Spannungsversorgungsanschluß 43 verbunden, so daß an ihr die Versorgungsspannung V1, anliegt. Die Source-Spannung VS. die an der Source-Elektrode .S" auftritt, wird als Betriebs- bzw. Arbeitsspannung für den Transistorlogik-Schaltiingsblock 2 verwendet. ;
Der Transistorlogik-Schaltuiigsblück 2 weist mehrere Anreicherungs-Treiber- bzw.Steuer-MISFETs Λ7 1. Λ-/.3 sowie mehrere Verarmungs-Last-MISFETs Λ/2. Λ/4 auf. Die Source-Elektroden sderTreiber-MISFETs Λ/ I. /V/3 sind mit einer Bezugsspannung beaufschlagt, und m die Drain-Elektroden d dieser Treiber MISFETs Λ7 I. /V/3 sind mit den Source-Elektroden s der Last-MISFETs Λ/2. /V/4 verbunden. Die Drain-Elektroden dder Last-MISFETs Λ/2, A/4 sind miteinander und mit der Source-Elektrode sdes die Betriebsspannung bereitstel- r> lenden MISFET Λ/* verbunden. Die Gate-Elektrode g des Treiber-MISFETs A/I ist mit dem Eingangsanschluß 40 des Transistorlogik-Schaltungsblocks 2 verbunden, so daß ihr ein digitales logisches Eingangs-Mgliii! ueiciigcSicll! wii'u. Die GdtC-Eickirodc £ uC3 -';; Treiber-MISFETs Λ/3 steht mit der Drain-Elektrode g Jes Treiber-MISFETs A/ 1 und mit der Source-Elektrode sdes Last-MISFETs A72in Verbindung.
Die Drain-Elektrode ddes Treiber-MISFETs Λ/3 ist mit dem Ausgangsanschluß 41 des Transistorlogik- y, Schaltungsblocks 2 verbunden, so daß an ihr das digitale logische Ausgangssignal bereitgestellt wird. Die Gate-Elektroden gder Verarmungs-Last-MISFETs A/2, A/4 sind mit den jeweiligen Source-Elektroden s verbunden.
Der die Betriebsspannung bereitstellende MISFET ji> Λ/ * vom Verarmungstyp weist einen Aufbau mit einer derart hohen Durchbruchsspannung auf. daß die Durchbruchsspannung zwischen seiner Drain-Elektrode und dem Substrat höher als die Durclibruchsspannung der Last-MISFETs M2. Λ74 ist. S5
Die Fig. 2A und 2B zeigen Querschnitte durch Ausführungsbeispiele für den die Versorgungsspannung bereitstellenden Verarmungs-MISFET Λ7*, der einen Aufbau für eine hohe Durchbruchsspannung aufweist. Bei dem in Fig. 2A dargestellten MISFET M * sind w zusätzliche Halbleiterzonen 22/4. 24/4 direkt unterhalb des Randes der Gate-Elektrode 25/4 ausgebildet. Diese zusätzlichen Halbleiterzonen 22a. 24a weisen eine geringere P--Fremdatomkonzentration als die P--Fremdatomkonzentration in den Source- und Ί5 Drain-Zonen 21A und 23A auf. Infolgedessen wird das elektrische Feld, das durch den PN-Übergang zwischen dem N-leitenden Substrat 2OA und der Drain-Zone 23.4 hindurchgeht, in der Nähe der an Masse liegenden Gate-Elektrode 25A(g) verringert. Eine in Fig. 2A dargestellte Gate-Isolierschicht 26/4 besteht in der Hauptsache aus Siliciumdioxid. Unter der Gate-Isolierschicht 26/4 ist eine P--Kanalzone 28/4 mit geringer Fremdatomkonzentration, die wichtig für die Ausbildung eines Verarmungs-MISFETs ist, beispielsweise durch Ionenimplantation ausgebildet
F i g. 2B zeigt einen Querschnitt durch einen Verarmungs-MISFET mit einem Offset-Gate-Aufbau. Eine Source-Zone 215 und eine Drain-Zone 235 mit Fremdatomen vom P-^-Typ sind auf dem N--leitenden < >o Substrat 205 ausgebildet Zwischen der Source- und Drain-Zone ist eine P--leitende Kanalzone 28 mit geringer Fremdatomkonzentration beispielsweise durch Ionenimplantation ausgebildet Die Gate-Elektrode 25B(g) ist auf einer Gate-Isolierschicht 265, die *>=> hauptsächlich aas Siliciumdioxid besteht ausgebildet und ist von der Drain-Zone 235 durch einen seitlichen Abstand / getrennt, der so breit wie eine Verarmungsschicht des PN-Übergangs zwischen der Drain-Zone Il und dem N -leitenden Substrat 20Ö ist. so daß das elektrische Feld, das durch den PN-Übergang zwischen dem N -leitenden Substrat 20fl und der Drain-Zone 23ß verteilt wird bzw. hindurchgeht, in der Niihe der an Masse liegenden Gate-Elektrode 25B(g) verringert wird, so daß dadurch ein MISFFiT mit einer hohen Diai'!-Substrat-Durchbruchsspanniing entsteht.
Die Anreicherungs-Treibcr-MISFETs /V/l. Λ73 und die Verarbeitungs-Last-MISFETs bestehen aus einem herkömmlichen MISFET-Aufbau mit kleinen Abmessungen.
F i g. 6 zeigt einen Querschnitt durch den Aufbau der MISF'ETs. die in der in Fig. I dargestellten monolitisch integrierten Halbleiterschaltung verwendet werden. Der MISFET Λ7 * ist der in F i g. I dargestellte MISFET M* für die Bereitstellung der Betriebsspannung und weist denselben Aufbau für hohe Betriebsspannung wie der Aufbau des in F i g. 2A dargestellten MISFET auf.
rvc :„ ρ j „ u ,!.,-„f....„II.,.., UlCCFTi A,f I ι,ηΛ M "> cinrl der Anreicherungs-Treiber-MISFETs A/1 und der Verarmungs-Last-MISFETs A/2 des Transistorlogik-Schaltungsblocks 2. wie er in F i g. I dargestellt ist. und diese MISFETs weisen den herkömmlichen MISFET-Aufbau mit kleinen Abmessungen auf. In F i g. 6 sind Sojrce-Zonen 61 und 65 mit hoher P'•-Fremdatomkonzentration und Drain-Zonen 61 und 65 mit hoher P*-Fremdatomkonzentration dargestellt. Eine P--Kanal/.ov.; 69 mit geringer Fremdatomkonzentration wird im Zusammenhang mit der Ausbildung der eine geringe Fremdatomkonzentration aufweisenden P--Kanalzone 28/4 des die Betriebsspannung bereitstellenden Verarmungs-MISFETs M* beispielsweise durch Ionenimplantation ausgebildet, wobei eine unterschiedliche lonenimplantationsmenge verwendet wird. Gate-Isolierschichten 62 und 66 bestehen hauptsächlich aus Siliciumdioxid. Weiterhin sind Gate-Elektroden mit den Bezugszeichen 63 und 67 dargestellt.
Die Schwellwertspannung V,/,p und der Kanal-Wirkleitwert bzw. die Kanal-Konduktanz β des die Betriebsspannung bereitstellenden Verarmungs-MIS-FET A-/*. sowie der Strom i, der in den Transistorlogik-Schaltungsblock 2 fließt, werden so gewählt, daß die Source-Spannung Vs kleiner als die Durchbruchsspannung Vb des PN-Übergangs zwischen der Drain-Elektrode und dem Substrat in jedem Last-MISFET Λ72, Λ74 des Transistorlogik-Schaltungsblock 2 und größer als die kleinste Betriebsspannung Vopm,„ des Transistorlogik-Schaltungsblock 2, d. h. der Schwellwertspannung V,/,£des Anreicherungs-Treiber-MISFETs ist.
Wenn der Absolutwert der Versorgungsspannung V0, die an der Drain-Elektrode c/des die Betriebsspannung bereitstellenden Verarmungs-MISFETs Λ7*. d.h. am Versorgungsanschluß 43 anliegt, größer als der Absolutwert der Schwellwertspannung V,ad des Verarmungs-MISFETs M* ist. arbeitet der MISFET M* im Sättigungsbereich seiner Spannungs-Strom-Kennlinie, so daß der Zusammenhang zwischen dem Strom /, der durch die Drain-Elektrode dund die Source-Elektrode 5 des MISFETs M* und weiterhin durch den Transistorlogik-Schaltungsblock 2 fließt, und der Source-Spannung des MISFETs M*, d.h. der Betriebsspannung Vs die folgende Gleichung erfüllt, weil die Gate-Elektrode des MISFETs M* an Masse liegt
= \ß{VlhD-Ws\Y
(D
Hierbei ist
Ji =-^
x /„
t„,
fi die Ladungsträgerbeweglichkeit.
/,„ clic spezifische induktive Kapazität der Gate-Isolierschicht.
/,, · .ie Dielektri/itätskonstante im Vakuum.
ί,Μ die Dicke der Isolierschicht. m
/f„ die durch die zuvor angegebenen Faktoren festgelegte Konstante.
W die Kanalbreite und
/- die Kanallange.
r> Wenn der MISFET ein P-Kanal-MISFET ist. ergibt
sich die nachfolgend angegebene Gleichung (2) aus der Gleichung (I).
= + ylhl,-
= - K1
T* T
2/
(2)
Es ist daher möglich, die Betriebsspannung Vs kleiner als die Durchbruchsspannung Vb der PN-Übergänge jn zwischen den Drain-Elektroden und dem Substrat der kiel·.^ Abmessungen aufweisenden Last-MISFETs jV/2. /V/4, die im Transistorlogik-Schaluingsblock 2 enthalten sind, und höher als die kleinste Betriebsspannung Vopmm des Transistorlogik-Schaltungsblocks 2 zu machen. η
Der Strom / fließt durch einen durch den Treiber-MISFET /V/l und den Last-MISFET M2 gebildeten Inverter oder durch einen anderen, durch den Treiber-MISFET M3 und den Last-MISFET M4 gebildeten Inverter entsprechend dem logischen bzw. <to binären Pegel des am Eingangsanschluß 40 des Transistorlogik-Schaltungsblocks 2 auftretenden digitalen Signals. Gleichzeitig ist der Wert des Stromes /dann, wenn er durch einen der Inverter fließt, im wesentlichen gleich dem Wert, wenn dieser selbe Strom /durch den ->"> anderen Inverter fließt, so daß der Strom /' der in den Transistorlogik-Schaltungsblock 2 fließt, im wesentlichen unabhängig von dem Pegel des am Eingangsanschluß 40 auftretenden digitalen Eingangssignals ist und praktisch konstant gehalten wird. Wie aus der '■" Gleichung (2) zu ersehen ist, wird die Betriebsspannung Ks, die an der Source-Elektrode sdes Verarmungs-MIS-FETs M* auftritt, unabhängig von der am Anschluß 43 auftretenden Versorgungsspannung Vpim wesentlichen konstant gehalten, solange der MISFET M* im Sättigungsbereich arbeitet.
Die durch den zweiten Ausdruck
60
der Gleichung (2) festgelegte Spannung kann durch geeignete Wahl des durch den Transistorlogik-Schaltungsblock 2 fließenden Stroms und der Kanalbreite W und der Kanallänge L des die Betriebsspannung bereitstellenden MISFETs M*. im Vergleich zur Spannung des ersten Ausdrucks, derselben Gleichung
ausreichend klein gemacht werden.
In diesem Falle wird die Betriebsspannung Ks im wesentlichen durch die Schwcllwertspannung K/i« des MISFET M* festgelegt, so daß die Betriebsspannung Ks auch dann im wesentlichen auf dem Pegel der Schwellwertspannung V,h„ des MISFETs M* konstant gehalten wird, wenn die Stromstärke des in dem Transistorlogik-Schaltungsblock 2 fließenden Stromes / bei einer Änderung oder Schwankung des logischen oder binären Pegels des am Eingangsanschluß 40 auftretenden digitalen Eingangssignals sich etwas verändert.
Die zuvor beschriebene· Ausführungsform der Erfindung löst die erfindungsgemäße Aufgabe aus den nachfolgend angegebenen Gründen sehr gut.
Bei dem beschriebenen Ausführungsbeispiel wird ein Durchbruch an den PN-Übergängen der Last-MISFETs dadurch verhindert, daß ein die Betriebsspannung bereitstellender Verarmungs-MISFET M* mit relativ großen Abmessungen zwischen die Betriebsspannur.gsleitung 42 des Transistorlogik-Schaltungsblock 2 und den Versorgungsspannungsanschluß 43 der monolithisch integrierten Halbleiterschaltung 1 gelegt wird, und daß eine Betriebsspannung Ks erhalten wird, die kleiner als die Durchbruchspannung Vb der PN-Übergänge zwischen den Drain-Elektroden und dem Substrat der Last-MISFETs Ml, Λ74 des Transistorlogik-Schaltungsblocks 2 ist. Gleichzeitig können die Last-MISFETs M2, /V/4 des Transistorlogik-Schaltungsblocks 2 mit herkömmlichen MISFET-Ausbildungen kleiner Abmessungen hergestellt werden, so daß es möglich ist, eine hohe Integrationsdichte der monolithisch integrierten Halbleiterschaltung zu erreichen.
Fig. 3 zeigt das Blockdiagramm des wesentlichen Teils einer praktischen Ausführungsform der monolitisch integrierten Halbleiterschaltung. Ein Verarmungs-MISFET M* für die Bereitstellung der Betriebsspannung, der einen in F i g. 2 dargestellten Aufbau mit hoher Durchbruchspannung aufweist, liegt zwischen dem Versorgungsspannungsanschluß 38 der monolithisch integrierten Halbleiterschaltung 1 und dem Betriebsspannungsanschluß 3t des Transistorlogik-Schaltungsblocks 2.
Der Transistorlogik-Schaltungsblock 2 umfaßt einen Frequenzteiler 3, der einen Ein-Sekunden-lmpuls durch Untersetzen einer Bezugsfrequenz VF von 50 Hz oder 60 Hz mit 1/50 oder 1/60 bildet, einen Sekundenzähler 4, der Minuten-Impulse durch Zählen von jeweils 60 Ein-Sekunden-Impulsen erzeugt, einen Minuten-Zähler 5, der einen Stunden-Impuls durch Zähler von jeweils 60 Minuten-Impulsen erzeugt, einen Stunden Zähler 6, der abwechselnd Vormittags- und Nachmittags-Impulse durch Zählern von jeweils 12 Stunden-Impulsen erzeugt, Speicher 7,8 und 9, die die digitalen binären Signale für die Zeiteinstellung entsprechend der Minuten, Stunden bzw. Vormittags- oder Nachmittagsangaben speichern, einen Vergleicher 10, der die in den Speichern 7, 8, 9 gespeicherte Zeit mit der vom Sekunden-Zähler 4, vom Minuten-Zähler 5 und vom Stunden-Zähler 6 bereitgestellten Zeit-Signal vergleicht, einen Decoder 11, der decodierte Signale von den vom Sekunden-Zähler 4 kommenden Minuten-Impulsen, von den vom Minuten-Zähler 5 kommenden Stunden-Impulsen und von den vom Stunden-Zähler 6 kommenden, dem Vormittag oder dem Nachmittag entsprechenden Impuls oder von den von den Speichern 7.8. 9 kommenden, die Minute, die Stunde und die Vormittags- oder die Nachmittagsangabe wiedergebenden digitalen Signalen erzeugt,
wobei die decodierten Signale dazu verwendet werden, eine Anzeigeeinrichtung zu steuern, sowie eine Tasteneingabeschaltung 12, mit der die Minuten-, Stunden- und Vormittags- oder Nachmitlags-Informationen im Sekunden-Zähler 4, im Minuten-Zähler 5 bzw. im Stunden-Zähler 6 korrigiert werden, um die gewünschte Zeit in den Speichern 7,8,9 einzustellen.
Die Versorgungsleitungen 3a. 4,-j, 5a. 6,7, 7 a, 8a, 9a. 10a. 1 la und 12a für den Frequenzteiler 3. die Zähler 4, 5, 6, die Speicher 7, 8, 9, den Vergleicher 10, den Decoder 11 und die Tasteneingabeschaltung 12 sind alle mit der Beiriebsspannungsleitung 31 und mit der Source-Elektrode 5 des die Betriebsspannung bereitstellenden Verarmungs-MISFETs Af* verbunden, der den in Fig. 2 dargestellten Aufbau mit hoher Durchbruchsspannung aufweist. Die decodierten Signale, beispielsweise die Signale 11«, \\ß ... I Iy, die vom Decoder 11 bereitgestellt werden, werden erforderlichenfalls in einem Zwischenverstärker verstärkt. Die verstärkten Signale 11'α. 1V β ... \\"γgelangen an die Gate-Eiektroden der Anreicherungs-MISFETs M32*. A/33* zum Treiben der Anzeigeeinrichtung. Diese Treiber-MIS-FETs M32*. M 33* vom Anreicherungstyp besitzen einen Aufbau mit hoher Durchbruchsspannung, wobei in jedem dieser MISFETs, wie beispielsweise in Fig. 6 dargestellt ist, zusätzliche Halbleiterzonen 73, 74 mit einer kleineren P--Fremdatomkonzentration als die P+-Fremdatomkonzentration in den Source- und Drain-Zonen 70,75 unterhalb dem Rand der Gate-Elektrode 72 ausgebildet sind, so daß das elektrische Feld, das im PN-Übergang zwischen dem N--leitenden Substrat 2QA und der Drain-Zone 75 in der Nähe der Gate-Elektrode 72(g) auftritt, bzw. verteilt ist, vermindert wird.
Die Drain-Elektroden d der Anzeigetreiber-MIS-FETs Af 32*, A/33* vom Anreicherungstyp mit einem eine hohe Durchbruchspannung aufweisenden Aufbau sind mit den jeweiligen Anzcigcausgangsarischlüssen 34, 35 der monolithisch integrierten Halbleiterschaltung 1 und mit dem Source-Spannungsanschluß Vd über externe Lastwiderstände Λ 32 und /?33 verbunden.
F i g. 5 zeigt eine Schaltungsanordnung, die teilweise dem wesentlichen Schaltungsteil des in F i g. 3 dargestellten monolithischen Schaltungsblocks entspricht. Der Stunden-Zähler 6 besitzt einen Frequenzteiler mit Anreicherungs-MISFETs AM, M3, M5, MS, MT, Af 8, Af 9, MIO und M12 und Verarmungs-Last-MISFETs M2, M 4 und AfIl. Der Decoder 11 umfaßt Last-MISFETs Af 14, Af 16 und Af 18 vom Verarmungstyp, sowie Treiber-M ISFETs Af 13, Af 15, Af 17 vom Anreicherungstyp, die mehrere Inverter bilden, um invertierte Signale 4b, 5b, 6b aus den Ausgangssignalen 4b, 5b, 6b bilden, wobei letztere von den Zählern 4, 5 bzw. 6 bereitgestellt werden.
Der Decoder 11 besitzt weiterhin Treiber-M ISFETs M19, Af 20, Af 21, Af 23, M 24, M 25, M 27, M 28, Af 40, Af 41, M42 und Af 43 vom Anreicherungstyp, die einen Festwertspeicher (ROMJzut Aufnahme der decodierten Signale 11«, 11/? ..„ die von den Ausgangssignalen 4b, 5b, 6b der_ Zähler 4, 5, 6 und von den invertierten Signalen 4b, 5b, 6b abgeleitet werden, sowie Last-MISFETs Af 22, Af 26, Af 29 und Af 44 vom Verarmungstyp. Die vom Decoder 11 kommenden decodierten Signale werden in einem Zwischenverstärker verstärkt, der aus Treiber-MISFETs M45*, Af 47* vom Anreicherungstyp mit einem eine hohe Durchbruchspannung aufweisenden Aufbau und Last-MISFETs A/46*. Vf48* vom Verarmungstyp ebenfalls mit einem eine hohe Durch-
bruchspannung aufweisenden Aufbau besteht.
Die Treiber-MISFETs M45*. Af 47* vom Anreicherungstyp mit einem hohen hohe Durchbruchspannungen aufweisenden Aufbau können die Ausbildung wie die in Fig. 6 dargestellten Anreicherungs-MISFETs Af 32* mit hoher Durchbruchspannung. und die Last-MISFETs A/46*. A/48* vom Verarmungstyp mit hoher Durchbruchspannung können demselben Aufbau wie die in Fig. 6 dargestellten Verarmungs-MISFETs A/ * mit hoher Durchbruchspannung aufweisen.
Die verstärkten decodierten Signale 11λ'. \\ß' ... gelangen an die Gate-Elektroden ^der Anzeigetreiber MISFETs A/32*. A/33* vom Anreicherungstyp mit einem hohe Durchbruchspannung aufweisenden Aufbau, wie dies aus Fig.5 zu ersehen ist. Der Treiber-MISFET vom Anreicherungstyp und der Last-MISFET vom Verarmungstyp, die im Zähler 6 und im Decoder von F i g. 5 enthalten sind, weisen denselben Aufbau wie der in Fig.6 dargestellte Anreicherungs-MiSFET A/ ί und der Veiiiiiiiüiigs-MiSFCT M 2 auf, die den herkömmlichen MISFET-Aufbau mit kleinen Abmessungen besitzen.
Die Drain-Elektrode c/der Last-MISFETs M2, Af4, AfIl vom Verarmungstyp im Zähler 6 sind gemeinsam mit der Versorgungsleitung 6a, und die Drain-Elektroden dder Last-MISFETs M 14. M 16, Af 18. Af 22. A/26, Af29 und Af44 vom Verarmungstyp sind gemeinsam mit der Versorgungsleitung 11 a verbunden.
Die Parameter, wie die Abmessungen usw. des Verarmungs-MISFETs Af* für die Betriebsspannung der monolithisch integrierten Halbleiterschaltung werden durch das nachfolgend angegebene Verfahren festgelegt.
(A) Die an der Source-Elektrode 5 des die Betriebsspannung bereitstellenden Verarmungs-MISFETs Af* auftretende Betriebsspannung Vs erhält man mil der zuvor angegebenen Gleichung (2). Die Durchbruchspannung Vd der PN-Übergänge zwischen dem Substrat und den Drain-Elektroden der Last-MISFETs A/2, A/4, A/11, A/14. Af 16, Af 18, Af22, A/26, Af 29, Af 44 vom Verarmungstyp, die den herkömmlichen MISFET-Aufbau mit kleinen Abmessungen aufweisen, beträgt etwa -18 V. Um die an der Source-Elektrode s des MISFETs M* auftretende Betriebsspannung Vs, kleiner als die zuvor angegebene Durchbruchsspannung Vb unabhängig von der Stromstärke des Stromes / zu erhalten, der durch die Source-Elektrode s des MlSFETs Af* aus den Versorgungsleitungen 3a, 4a, 5a, 6a, 7a, 8a, 9a, 10a, 11a, 12a des Transistorlogik-Schaltungsblocks 2 wird die Schwellwertspannung VW> dieses MISFETs Af* kleiner als die zuvor angegebene Durchbruchspannung Vb gewählt.
Die kleinste Betriebsspannung Vopmin des Transistorlogik-Schaltungsblock 2 ist durch die Betriebsspannung Vs gegeben, die die kleinste erforderliche Spannung für die in Block 2 enthaltenen Schaltungsstufen ist, um die digitaien Schaltvorgänge durchzuführen. Infolgedessen wird der Spannungswert der Schwellwertspannung V,hE der Anreicherungs-MISFETs Ail, Af3, M5, Af6, Af7 zum Ansteuern bzw. Treiben im wesentlichen gleich der zuvorgenannten kleinsten Betriebsspannung Vopmin. Aus diesem Grunde wird der Spannungswert der Schwellwertspannung VrtD des die Betriebsspannung bereitstellenden Verarmungs-MISFETs Af* größer als die Schwellwertspannung VlhE des Treiber-MISFETs vom Anreicherungstyp und als die zuvor genannte kleinste Betriebsspannung Vopmin gemacht
Il
D;; die Durchbruchspannung des PN-Übergarigs zwischen dem Substrat und den Drain-Elektroden der Liist-MISFETs vom Verarmungstyp, die den herkömmlichen M'SFET-Aufbau mit kleinen Abmessungen aufweisen, wie zuvor genannt, etwa - 18 V betragt, und da die Schwellwertspannung VW;des Treiber-MISFtTs vom Anreicherungstyp etwa -4 V und die kleinste Betriebsspannung V,,,,,,,,,, etwa -4,5 V beträgt, wird die Schwellwertspannung V,/,o des die Betriebsspannung bereitstellenden Verarmungs-MISFETs M* zu etwa + 14 V gewählt.
Die Schwellwertspannungen der Last-MISFETs /V/2. Λ-/4, M 11. M 14, M 16 ... vom Verarmungstyp weiden unabhängig von dem zuvor Gesagten auf etwa 3 V
/ = JL
M-I K
eingestellt.
(B) Die an der Source-Elektrode s des die Betriebsspannung bereitstellenden Verarmungs-MIS-FfT Λ/ * auftretende Betriebsspannung Vs ist durch die zuvor angegebene Gleichung (2) gegeben, wenn der MISHT Λ/* im .Sättigungsbereich arbeitet. Wenn dieser MISFET Λ7 * im linearen Bereich (dem Trioden-Bereich) arbeitet, ist der Zusammenhang zwischen der Betriebsspannung Vi an der Source-Elektrode \ dieses MISFfTs M*. der Versorgungsspannung V1, .in der Drain-Elektrode d und dem durch die Source-Elektrode s fließenden Strom /durch folgende Gleichung gegeben:
--i-(I iv/i-i (3)
Die Gleichung (3) kann in die nachfolgend angegebene Gleichung (4) umgeformt werden.
2/
(4)
Die zuvor angegebenen Gleichungen zeigen, daß die Betriebsspannung Ks von dem durch die Source-Elektrode 5 fließenden Strom ;. der dem MISFET Λ7* eigenen Konstante/?,, und der Kanalbreite und -länge W. L unabhängig davon abhängt, jb der MISFET Λ/* im gesättigten oder im linearen Bereich arbeitet.
Fig. 7 zeigt den Zusammenhang zwischen der Betriebsspannung Vsund der Versorgungsspannung K. und zwar unter Annahme der im vorausgegangenen Abschnitt A angegebenen Voraussetzungen.
Die Betriebsspannung Vs ist unabhängig von der Versorgungsspannung Vo praktisch konstant, wenn die Versorgungsspannup.g VD einen negativen Wer! einnimmt, der größer als die Schwellwertspannung V,ftodes MISFETs M* ist. so daß der MISFET M* im Sättigungsbereich arbeitet. Die Betriebsspannung Vs hängt von der Versorgungsspannung VD ab, und der MISFET M* arbeitet daher im linearen Bereich, wenn die Versorgungsspannung VD einen negativen Wert aufweist, der kleiner als der der Schwellwertspannung V,ADdes MISFETs M* ist.
Aus dem in F i g. 7 mit dem Parameter
Ii
von 0,1 bzw. 4(V2) dargestellt. Diese Kurven werden von einer Geraden 8ö, die die kleinste Betriebsspannung ν,ψη,,η von -4,5 V darstellt, an den Punkten 76 geschnitten, und die Kurven 73, 74, 75. die für die Werte des Parameters
dargestellten Zusammenhang zwischen der Versorgungsspannung Vd ist zu ersehen, daß dann, wenn der MlSFET M* im Sättigungsbereich arbeitet, die Betriebsspannung Vs der Versorgungsspannung Vo mehr entspricht, wenn der Wert des Parameters
2/
IL
17
von 16 bis 3b bzw. 64(V:) gelten, werden von der Geraden 80 an den Punkten 77. 78 bzw. 79 geschnitten. Die Schnittpunkte der Kennlinien 70, 71, 72, 73, 74, 75 mit der Geraden 80, die die kleinste Betriebsspannung V,rm„: von -4.5 V darstellt, zeigen, daß der Wert des Parameters
2/
vorzugsweise klein sein sollte, damit die Betriebsspannung Vs nicht zu leicht unter die kleinste Betriebsspannung V„p„„„ abfällt, wenn die Versorgungsspannung Vo abnimmt.
Der Aufbau und die Abmessung des die Betr obsspannung bereitstellenden Verarmungs-MISFETs M* der monolithischen integrierten Halbleiterschaltung gemäß der in Fig.3 dargestellten Ausführungsform wird folgendermaßen festgelegt. Der Strom, der nach Durchgang durch die Source-Elektrode sdes MISFETs M* in die Versorgungsleitungen 3a—12a der Schaltungsstufen der Transistorlogik-Schaltungsblocks und dann an den Betriebsspannungsanschluß 31 des Blocks 2 fließt, betragen 2,5 mA. Als Konstante ßo des MISFETs M* wird der Wert 5χ 10-*(νχΩ) und als Verhältnis von Kanalbreite zu Kanallänge W/L wurde der Wert 1000 gewählt, so daß der Parameter
Ii
= 1(V2)
kleiner wird.
In F i g. 7 sind die Kennlinien 70, 71, 72 für Werte der Parameter
Ii
R W
F i g. 4 zeigt die Betriebsspannung Vs, die über der Versorgungsspannung Vo aufgetragen ist wobei der die Betriebsspannung bereitstellende Verarmungs-MISFET M *, der die zuvor angegebener, numerischen Daten aufweist, bei der in F i g. 3 dargestellten monolithisch integrierten Halbleiterschaltung verwendet wird. Die
theoretischen Werte sind in einer gestrichelten Kurve und die tatsächlich gemessenen Werte sind in einer ausgezogenen Kurve dargestellt. Die tatsächlich gemessenen Werte liegen über den theoretischen Werten, was darauf zurückzuführen ist. daß der Strom / kleiner als der geschätzte. b:w. angenommene Strom ist. Die Tatsache, daß die tatsächlich gemessene Betriebsspannung Vs in AbhängigKeit von der Versorgungsspannung VO etwas ansteigt, ist auf eine Schwankung der Kanallänge des MISFETs Λ·/ * zurückzuführen.
Die zuvor beschriebenen, bevorzugten Ausführungsformen bieten noch folgende zusätzliche Vorteile.
(1) Wenn der die Betriebsspannung bereitstellende Verarmungs-MISFET M* im Sättigungsbereich arbeitet, bleibt die an der Source-Elektrode s des MISFETs M * auftretende Betriebsspannung — wie Gleichung (2) zeigt — auch dann konstant, wenn sich die an der Drain-Elektrode d des MlSFETs M* anliegende Versorgungsspannung ändert. Infolgedessen kann die Leistungsaufnahme in dem mit der Source-Elektrode s in Verbindung stehenden Transistorlogik-Schaltungsblock 2 auf einem gewünschten konstanten Wert gehalten werden.
(2) Die an der Source-Elektrode des MISFETs M* auftretende Betriebsspannung Vs kann durch geeignete Wahl der Stromstärke des durch die Source-Elektrode des MlSFETs M* fließenden Stromes i, der dem M ISFET M * eigenen Konstante ßo und der Kanalbreite M'und der Kanallänge L im wesentlichen gleich der an der Drain-Elektrode des MISFETs M* auftretenden Versorgungsspannung Vb gemacht werden, so daß die Größe des Parameters
2/
klein wird. Infolgedessen kann ein ein größerer Bereich
ίο der Source- bzw. Quellenspannung verwendet werden.
(3) Wenn die Last-MISFETs MZ M4, MU, M14,
M16 ... in dem Transistorlogik-Schaltungsblock 2 aus Verarmungs-MOSFETs besteht, können die eine kleine Fremdatomkonzentration aufweisende P--Kanalzonen 69 dieser MOSFETs mit im wesentlichen demselben Verfahren wie die eine geringe Fremdatomkonzentration aufweisende P--Kanalzonen 2SA, 28S des die Versorgungsspannung bereitstellenden Verarmungs-MOSFETs M* beispielsweise durch Ionenimplantation
το ausgebildet werden.
Um die Schwellwertspannung V,ad des die Betriebsspannung bereitstellenden MISFETs M* anders, beispielsweise +14 V, als die Schwellwertspannung des Last-MISFETs, beispielsweise +3 V, zu machen, wird die in die P--Kanalzonen 28A 285 des MISFETs M* implantierte P-Fremdatomkonzentration kleiner als die in die Last-MISFETs implantierte Konzentration gemacht.
Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Monolithisch integrierte Halbleiterschaltung, mit MIS-Feldeffekttransistoren, bei der zwischen eine Versorgungsspannung und eine Referenzspannung mindestens ein Treiber-MISFET (Mi, M3), dessen Source-EIektrode direkt an die Referenzspannung (44) gelegt ist, mindestens ein Last-M ISFET (MX M4) und ein weiterer, als Verarmungs-MISFET ausgebildeter Transistor, dessen Gate-Elektrode zur Bereitstellung einer begrenzten Betriebsspannung mit der Referenzspannung (44) verbunden ist, in Reihe geschaltet sind,
dadurch gekennzeichnet,
daß die Schaltung mehrere, parallelgeschaltete Last-MISFETs (MX M4) aufweist, deren Source-Elektroden jeweils über die Drain-Source-Strecken der Treiber-MISFETs (TWl, M3) an die Referenzspannung (44) angeschlossen sind, daß die Drain-Elektroden der Last-MISFETs (M2, M4) gemeinsam an ώ\ Source-EIektrode des Verarmungs-MlSFETs (M *) angeschlossen sind, daß die Drain-Elektrode des Verarmungs-MlSFETs (M*) an die Versorgungsspannung (43) angeschlossen ist,
daß der Verarmungs-MISFET (M*) einen Aufbau mit einer hohen Durchbruchsspannung besitzt, so daß seine Durchbruchspannung zwischen Drain-Elektrode und Substrat höher ist als die Durchbruchspannung am Übergang zwischen dem Substrat und den Drain-Elektroden der Last-MISFETs (M2, M4), ω und daß der Strom /durch den Verarmungs-MISFET (M *), die Si'hwellwertspannung ν,ι,α die Kanalbreite W und die Kanallänge L des Verarmungs-MlSFETs (Ma) sowie eine Konstante 0„so gewählt sind, daß bei Betrieb des Verermunps-MISFETs (M*) im Sättigungsbereich die an seh.er Source-EIektrode auftretende Betriebsspannung (Vs) kleiner ist als die Durchbruchspannung am Übergang zwischen dem Substrat und den Drain-Elektroden der Last-MISFETs (MX M4), wobei die Konstante ßo der Gleichung
DE2840079A 1977-09-14 1978-09-14 Monolithisch integrierte Halbleiterschaltung Expired DE2840079C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10987677A JPS5443551A (en) 1977-09-14 1977-09-14 Monolithic semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
DE2840079A1 DE2840079A1 (de) 1979-03-22
DE2840079C2 true DE2840079C2 (de) 1983-08-18

Family

ID=14521406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2840079A Expired DE2840079C2 (de) 1977-09-14 1978-09-14 Monolithisch integrierte Halbleiterschaltung

Country Status (3)

Country Link
US (1) US4239980A (de)
JP (1) JPS5443551A (de)
DE (1) DE2840079C2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE35313E (en) * 1981-04-17 1996-08-13 Hitachi, Ltd. Semiconductor integrated circuit with voltage limiter having different output ranges from normal operation and performing of aging tests
US5493572A (en) * 1981-04-17 1996-02-20 Hitachi, Ltd. Semiconductor integrated circuit with voltage limiter having different output ranges for normal operation and performing of aging tests
US4445051A (en) * 1981-06-26 1984-04-24 Burroughs Corporation Field effect current mode logic gate
JPS5869124A (ja) * 1981-10-20 1983-04-25 Toshiba Corp 半導体集積回路
US5566185A (en) * 1982-04-14 1996-10-15 Hitachi, Ltd. Semiconductor integrated circuit
US4516225A (en) * 1983-02-18 1985-05-07 Advanced Micro Devices, Inc. MOS Depletion load circuit
JPS59163849A (ja) * 1983-03-08 1984-09-14 Toshiba Corp 半導体集積回路
US4926074A (en) * 1987-10-30 1990-05-15 North American Philips Corporation Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor
US5051618A (en) * 1988-06-20 1991-09-24 Idesco Oy High voltage system using enhancement and depletion field effect transistors
WO1992016998A1 (en) 1991-03-18 1992-10-01 Quality Semiconductor, Inc. Fast transmission gate switch
US6208195B1 (en) 1991-03-18 2001-03-27 Integrated Device Technology, Inc. Fast transmission gate switch
JP4846272B2 (ja) * 2005-06-07 2011-12-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20080180160A1 (en) * 2007-01-31 2008-07-31 Infineon Technologies Ag High voltage dual gate cmos switching device and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211199B1 (de) * 1970-05-27 1977-03-29
DE2356446A1 (de) * 1973-11-12 1975-05-28 Licentia Gmbh Integrierte schaltung mit feldeffekttransistoren
JPS531626B2 (de) * 1975-01-06 1978-01-20
US4039869A (en) * 1975-11-28 1977-08-02 Rca Corporation Protection circuit
US4107548A (en) * 1976-03-05 1978-08-15 Hitachi, Ltd. Ratioless type MIS logic circuit
US4072868A (en) * 1976-09-16 1978-02-07 International Business Machines Corporation FET inverter with isolated substrate load
US4094012A (en) * 1976-10-01 1978-06-06 Intel Corporation Electrically programmable MOS read-only memory with isolated decoders
US4135102A (en) * 1977-07-18 1979-01-16 Mostek Corporation High performance inverter circuits

Also Published As

Publication number Publication date
JPS5443551A (en) 1979-04-06
US4239980A (en) 1980-12-16
DE2840079A1 (de) 1979-03-22
JPS6132692B2 (de) 1986-07-29

Similar Documents

Publication Publication Date Title
DE2921037C2 (de) Isolierschicht-Feldeffekttransistor-Schaltung
DE2706623C2 (de)
DE2840079C2 (de) Monolithisch integrierte Halbleiterschaltung
DE3104432C2 (de) MOS-Transistorschaltung mit Abschaltfunktion
DE3704609C2 (de)
DE2159192A1 (de) Feldeffektspeichertransistor mit isolierter Gate Elektrode
DE102004059620A1 (de) Halbleitervorrichtung
DE3510948A1 (de) Schaltungsvorrichtung
DE2731873A1 (de) Serien-festspeicher-struktur
DE2801085A1 (de) Statischer induktionstransistor
DE1920077C2 (de) Schaltungsanordnung zum Übertragen von Ladungen
DE2945463A1 (de) Energieversorgungsschaltung
DE2929921A1 (de) Halbleiterbauteil mit einem dreiplattigen kondensator
DE2421988C2 (de) Analogspannungsschalter
DE2831522A1 (de) Integrierte schaltung und verfahren zu deren herstellung
DE2153284C3 (de) Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente
EP0027919A2 (de) Verfahren zur Herstellung von Hochspannungs-MOS-Transistoren enthaltenden MOS-integrierten Schaltkreisen sowie Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung derartiger Hochspannungs-MOS-Transistoren
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE3332443C2 (de) Signalumsetzschaltung
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE3230510A1 (de) Variabler mis-widerstand
DE2931392A1 (de) Integrierbare treiberschaltung
DE2852117A1 (de) Regenerationsschaltung
DE10123594B4 (de) Integrierte Halbleiterschaltung mit unterschiedlich häufig geschalteten Transistoren
EP0000883B1 (de) Isolierschicht-Feldeffektransistor

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee