DE2840079A1

DE2840079A1 - Monolithische integrierte halbleiterschaltung

Info

Publication number: DE2840079A1
Application number: DE19782840079
Authority: DE
Inventors: Kenzo Masuda; Akira Takanashi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1977-09-14
Filing date: 1978-09-14
Publication date: 1979-03-22
Also published as: JPS5443551A; DE2840079C2; US4239980A; JPS6132692B2

Description

Beschreibung

Die Erfindung betrifft eine monolithische integrierte Halbleiterschaltung ge mäss dem Gattungsbegriff des Anspruchs

Eine MISFET-Schaltung, die mit einer höheren Versorgungsspannung als die Durchbruchspannung zwischen der Drain- und der Source-Elektrode des MISI¹ETs betrieben werden kann, wurde in der Jl-OS 32450/1974 vorgeschlagen. Diese KI8PET-Schaltung weist zwei MISJ¹ETs auf. Die Source-Elektrode des einen FETs ist in Reihe mit der Drain-Elektrode des anderen D¹ETs geschaltet, eine Bezugs spannung liegt an der Source-Elektrode des anderen PETs und ein Eingangssignal an der Gate-Elektrode des anderen EETs an. Die Drain-Elektrode des einen FETs steht über einen Lastwiderstand mit einem Versorgungsspannungsanschluss in Verbindung, und an der Gate-Elektrode dieses MISFETs tritt eine höhere Spannung als die Schwellwertspannung auf.

In der US-PS 4 016 430 ist eine andere MISFET-Schaltung beschrieben, bei der die Source-Elektrode eines Verarmungs-MISFETs mit der Drain-Elektrode des anderen MISFETs in Reihe liegt, an der Source-Elektrode des anderen MISFETs eine Bezugsspannung und an der Gate-Elektrode des anderen MISFETs ein Eingangssignal anliegt. Die Drain-Elektrode des Verarmungs-MISFETs ist über den Last-MISFET mit dem Versorgungsspannungsanschluss verbunden, und an der Gate-Elektrode dieses Verarmungs-MISFETs liegt die Bezugsspannung an.

Im Zusammenhang mit der vorliegenden Erfindung hat sich herausgestellt, dass die zuvor beschriebenen Schaltungen folgende Nachteile aufweisen.

(1) Wenn der Lastwiderstand in der in der JA-OS 32450/1974 beschriebenen. FET-Schaltung durch einen Last-FET ersetzt wird, und wenn die beiden FETs zusammen mit diesem Last-FET

909812/1062

-G-

in einer monolithischen integrierten Halbleiterschaltung ausgebildet werden, tritt am PN-Übergang zwischen der Drain-Elektrode und dem Halbleitersubstrat direkt unterhalb der Gate-Isolierschicht des Last-FEIs bei einer am Versorgungs-Spannungsanschluss auftretenden hohen Spannung in Abhängigkeit von der an der Gate-Elektrode des Last-FETs auftretenden Spannung ein Spannungsdurchbruch auf.

(2) Bei der in der ÜS-PS 4- 016 430 beschriebenen Schaltung tritb am PN-Übergang zwischen der Drain-Elektrode und dem Substrat an der Halbleiterfläche direkt unterhalb der Gate-Isolierschicht des Last-FETs wie bei der zuvor beschriebenen, bekannten Halbleitertechnik in Abhängigkeit von der an der Gate-Elektrode des Last-FETs anliegenden Spannung ein Spannungsdurchbruch auf, wenn am Versorgungs-Spannungsanschluss der MISFET-Schaltung eine hohe Spannung vorliegt.

(3) Es wurden bereits einige Verfahren zur Verbesserung bzw. Erhöhung der Durchbruchspannung am PN-Übergang zwischen der Drain-Elektrode und dem Substrat an der Halbleiterfläche direkt unterhalb der Gate-Isolierschicht des MISFETs vo r ge s chi age n.

Eines dieser Verfahren ist auf Seite 50 bis 61 der Zeitschrift "Electronics", -30. November 1964, dargestellt, bei der ein MISPET mit hoher Durchbruchspannung, der einen sogenannten Offset-Gate-Aufbau aufweist, verwendet wird. In der Zeitschrift "IBM-Technical Disclosure Bulletin", Band 16, Nr. 5 (Seiten 1635 bis 1636) vom Oktober 1973 ist die Verwendung eines MISFETs mit hoher Durchbruchspannung beschrieben, bei dem eine zusätzliche bzw. Hilfshalbleiterzone mit einer gegenüber der Fremdatomkonzentration der Source- und Drain-Zonen geringen Fremdatomkonzentration direkt unterhalb der Gate-Elektrode ausgebildet ist»

Diese MISFETs mit besseren Sx^annungsdurchbrucheigenschaften

909812/1OS 2

weisen jedoch grosse Abmessungen auf bzw. benötigen viel Platz, so dass dann, wenn eine grössere Anzahl von Last-MISFETs bei einem Transistorlogik-Schaltungsblock einer
monolithischen Halbleiterschaltung aus diesen grosse Abraessungen aufweisenden MISFET besteht, die Integrationsdichte der monolithischen Halbleiterschaltung dadurch verringert wird.

Der Erfindung liegt daher die Aufgabe zugrunde, PiT-Übergänge zwischen den Drain-Elektroden und dem Substrat an
den Halbleiterflächen direkt unterhalb der Gate-Isolierschichten bei einer grossen Anzahl von Last-MISFETs in
einem Transistor-Schaltungsblock zu vermeiden, ohne dass dadurch die Integrationsdichte der monolithischen integrierten Halbleiterschaltung verringert wird.

Diese Aufgabe wird erfindungsgemäss durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale
gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind in den
Unter an Sprüchen angegeben.

Die vorliegende Erfindung schafft also eine monolithische integrierte Halbleiterschaltung mit einer Transistorschaltung, die einen Treiber-MISFET, einen Verarmungs-MISFET, dessen Gate-Elektrode mit einer Bezugsspannung
beaufschlagt wird, und einen Last-MISFET aufweist, wobei diese MISFETs zwischen einem Versorgungsspannungsanschluss und einem Bezugsspannungsanschluss in Reihe geschaltet
sind. Die Transistörschaltung umfasst eine grosse Anzahl von Last-MISFETs und mehrere Treiber-MISFETs.Die Source-Elektroden der jeweiligen Last-MISFETs sind über die Drain-

JO Source-Wege der Treiber-MISFETs mit dem Beζugsspannungsanschluss verbunden. Die Drain-Elektroden' der jeweiligen Last-MISFETs sind gemeinsam mit der Source-Elektrode des Verarmungs-MISFETs verbunden, dessen Drain-Elektrode mit

a09812/10S2

dem Bezugsspannungsanschluss verbunden ist. Die Drain-Elektrode des Verarmungs-MISFETs ist mit dem Versorgungsspannung sanschluss verbunden. Der Verarmungs-MISFET weist einen derartigen, eine hohe Durchbruchspannung besitzenden Aufbau auf, dass die Durchbruchspannung zwischen der Drain-Elektrode und dem Substrat grosser als die Durchbruchspannung der Last-MISFETs ist.

Gemäss einer bevorzugten Ausführungsform der Erfindung sind die Last-MISFETs der Transistorschaltung Verarmungs-MISFETs und die Treiber-MISFETs sind Anreicherungs-MISFETs.

Gemäss einer weiteren Ausführungsform der Erfindung sind zum Verarbeiten der digitalen logischen bzw. binären Signale von integrierten monolithischen Halbleiterschaltungen die Drain-Elektroden der Last-MISFETs aller Transistorlogik-Schaltungen gemeinsam mit der Source-Elektrode des zuvor genannten Verarmungs-MISFETs verbunden. Die Drain-Elektrode des Treiber-MISFETs für die Ansteuerung einer Anzeigeeinrichtung, die extern mit der monolithischen integrierten Halbleiterschaltung verbunden ist, steht mit dem Versorgungsspannungsanschluss oder einer anderen eine hohe Spannung aufweisenden Spannungsquelle in Verbindung.

Bei der erfindungsgemässen Schaltungsanordnung ist also ein Verarmungs-MISFET zwischen eine Spannungsversorgungsleitung eines Transistorlogik-Schaltungsblocks und einen Versorgungsspannungsanschluss geschaltet. Die Gate-Elektrode des Verarmungs-MISFETs wird mit einer Bezugs spannung beaufschlagt. Der Transistorlogik-Schaltungsblock weist einen Treiber-MISFET und eine Last auf, die zwischen der Spannungsversorgungsleitung und der Bezugsspannung- in Reihe liegen. Die Last der Transistorlogik-Schaltung wird in entsprechender Weise durch einen Verarmungs-MISFET gebildet. Der Treiber-MISFET ist ein Anreicherungs-MISFET. Der Treiber-MISFET und der Last-MISFET im Transistorlogik-Schaltungsblock sind in einer integrierten monolithischen Kalbleiter-

90-9812/1052

schaltung zusammen mit dem MISFET für die Spannungsversorgung der Transistorlogik-Schaltung zusammengefasst. Die Drain-Elektrode des die Versorgungs- bzw. Betriebsspannung bereitstellenden MISFET ist mit dem Versorgungsspannungsanschluss verbunden und besitzt einen eine hohe Durchbruchspannung aufweisenden Aufbau, so dass die Durchbruchspannung zwischen der Drain-Elektrode und dem Substrat des die Betriebsspannung bereitstellenden MISFETs grosser als die Durchbruchspannung des Last-MISFETs sein kann.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:

Fig. 1 eine Schaltungsanordnung gemäss einer Ausführungsform der Erfindung,

Fig.2A und 2B Querschnitte durch MISFETs mit eine hohe Durchbruchspannung aufweisendem Aufbau, wie sie bei der vorliegenden Erfindung benutzt werden,

Fig. 3 ein Blockschaltbild von einem wesentlichen Teil einer erfindungsgemassen monolithischen, integrierten Halbleiterschaltung,

Fig. 4- eine Kennlinie der in Fig. 3 dargestellten Schaltung, Fig. 5 eine Schaltungsanordnung, die teilweise dem in Fig. 3 dargestellten wesentlichen Schaltungsteil entspricht,

Fig. 6 einen Querschnitt durch einen wesentlichen Teil der in Fig. 1'oder 5 dargestellten monolithischen integrierten Halbleiterschaltung, und

Fig. 7 den Zusammenhang zwischen der Versorgungsspannung VD und der Betriebsspannung Vs in Abhängigkeit von einem Parameter ( ).

909812/10S2

- ίο -

I"ig. 1 zeigt die Schaltungsanordnung einer erfindungsgemässen Ausführungsform, bei der ein Isolierschicht-Feldeffekttransistor M* (nachfolgend als MSPET abgekürzt wird) zwischen einer Betriebsspannungs-Leitung 42 eines Transistorlogik-Schaltungsblocks 2, der in einer monolithischen integrierten Halbleiterschaltung 1 ausgebildet ist, und einen SpannungsversorgungsanSchluss 43 der monolithischen Halbleiterschaltung 1 liegt. Der MISFET M* ist ein Verarmungs-MISFET und dient für die Bereitstellung der Betriebsspannung, wobei seine Gate-Elektrode g mit einem (an Masse liegenden) Bezugsspannungsanschluss 44 verbunden ist. Die Drain-Elektrode d dieses die Betriebsspannung bereitstellenden MISPET M* ist mit dem Spannungsversorgungsanschluss 43 verbunden, so dass an ihr die Versorgungsspannung VD anliegt. Die Source-Spannung Vs, die an der Source-Elektrode S auftritt, wird als Betriebsbzw. Arbeitsspannung für den Transistorlogik-Schaltungsblock 2 verwendet.

Der Transistorlogik-Schaltungsblock 2 weist mehrere Anreicherungs-Treiber- bzw. Steuer-MISPETs M1,M3 sowie mehrere Verarmungs-Last-MISPETs M2,M4 auf. Die Source-Elektroden s der Treiber-MISPETs M1,M3 sind mit einer Bezugsspannung beaufschlagt, und die Drain-Elektroden d dieser Treiber-MISPETs M1,M3 sind mit den Source-Elektroden s der Last-MISPETs M2,M4 verbunden. Die Drain-Elektroden d der Last-MISPETs M2,M4 sind miteinander und mit der Source-Elektrode s des die Betriebsspannung bereitstellenden MISPET M* verbunden. Die Gate-Elektrode g des Treiber-MISPETs M4 ist mit dem Einganganschluss 40 des Transistorlogik-Schaltungsblocks 2 verbunden, so dass ihr ein digitales logischen Eingangssignal bereitgestellt wird»Die Gate-Elektrode g des Treiber-MISPETs M3 steht mit der Drain-Elektrode g des Treiber-MISPETs M1 und mit der Source-

909812/10S2 ■

Elektrode s des Last-MISFETs M2 in Verbindung.

Die Drain-Elektrode d des Treiber-MISFETs M3 ist mit dem Ausgangsanschluss 41 des Transistorlogik-Schaltungsblocks verbunden, so dass an ihr das digitale logische Ausgangssignal bereitgestellt wird. Die Gate-Elektroden g der Verarmungs-Last-MISFETs M2, EM- sind mit den jeweiligen Source-Elektroden s verbunden. Ein Inverter, der aus einem Anreicherungs-Treiber-MISFET und einem Verarmungs-Last-MISFET besteht, ist beispielsweise im MOS/LSI-Design and Application, McGRAV-HILL BOOK COMPANT (Seiten 111 bis 113) im einzelnen beschrieben.

Der die Betriebsspannung bereitstellende MISFET M* vom Verarmungstyp weist einen Aufbau mit einer derart hohen Durchbruchsspannung auf, dass die Durchbruchsspannung zwischen seiner Drain-Elektrode und dem Substrat höher als die Durchbruchsspannung der Last-MISFETs M2,M4 ist.

Die Fig. 2A und 2B zeigen Querschnitte durch Ausführungsbeispiele für den die Versorgungsspannung bereitstellenden Verarmungs-MISFET M*, der einen Aufbau für eine hohe Durchbruchsspannung aufweist. Bei dem in Fig. 2A dargestellten MISFET M* sind zusätzliche bzw. Hilfs-Halbleiterzonen 22A, 24A direkt unterhalb des Rand der Gate-Elektrode 25A ausgebildet. Diese zusätzlichen Halbleiterzonen 22a, 24-a weisen eine geringere P~-Fremdatomkonzentration als die P⁺-Freradatomkonzentration in den Source- und Drain-Zonen 21A und 23A auf. Infolgedessen wird das elektrische Feld, das durch den PN-Übergang zwischen dem Gleitenden Substrat 2OA und der Drain-Zone 23A verteilt wird bzw. hindurchgeht, in der Nähe der an Masse liegenden Gate-Elektrode 25A(g) verringert. Eine in Fig. 2A dargestellte Gate-Isolierschicht 26A besteht in der Hauptsache aus Siliciumdioxid. Unter der Gate-Isolierschicht 26A ist eine P~-Kanalzone 28A mit geringer Fremdatomkonzentration, die wichtig für die Ausbildung eines Verarmungs-MISFETs ist,

9Q9S12/10S1

beispielsweise durch Ionenimplantation ausgebildet.

Fig. 2B zeigt einen Querschnitt durch, einen Verarmungs-MISEET mit einem Offset-Gate-Aufbau. Eine Source-Zone 21B und eine Drain-Zone 23B mit Fremdatomen vom P⁺-Typ sind auf dem ^"-leitenden Substrat 2OB ausgebildetο Zwischen der Soruce- und Drain-Zone ist eine P~-leitende Kanalzone mit geringer Fremdatomkonzentration beispielsweise durch. Ionenimplantation ausgebildet. Die Gate-Elektrode 25B(g) ist auf einer Gate-Isolierschicht 26B, die hauptsächlich.

aus Siliciumdioxid besteht, ausgebildet und ist von der Drain-Zone 23B mit einer Versetzung 1 getrennt, die so breit wie eine Verarmungsschicht des ΡΪΓ-Übergangs zwischen der Drain-Zone B und dem N~-leitenden Substrat 2OB ist_T so dass das elektrische Feld, das durch den PN-Übergang zwischen den I -leitenden Substrat 2OB und der Drain-Zone 23B verteilt wird bzw. hindurchgeht, in der Nähe der an M asse liegenden Gate-Elektrode 2f?B(g) verringert wird, so dass dadurch ein MISFET mit einer hohen Drain-Substrat-Durchbruchsspannung entsteht, der als MISPET M* für die Betriebs- bzw. Arbeitsspannungsbereitstellung in der erfindungsgemässen Schaltung verwendet werden kann.

Die Anreicherungs-Treiber-MISFETs M1, M3 und die Verarmungs-Last-MISFETs weisen einen Aufbau mit keiner hohen Durchbruchsspannung auf, sondern bestehen vielmehr aus einem herkömmlichen MISFET-Aufbau mit kleinen Abmessungen.

Fig. 6 zeigt einen Querschnitt durch den Aufbau der MISFETs, die in der in Fig. 1 dargestellten monolithischen integrierten Halbleiterschaltung verwendet werden. Der MISFET M* ist der in Fig. 1 dargestellte MISFET M* für die Bereitstellung der Betriebsspannung und weist denselben Aufbau für hohe Betriebsspannung wie der Aufbau des in Fig. 2A dargestellten MISFET auf. Die in Fig. 6 dargestellten MISFETs M1 und M2 sind der Anreicherungs-Treiber-MISFETs M1 und der Verarmungs-Last-MISFETs M2 des Transistorlogik-Schaltungsblocks 2, wie er in Fig. 1 dargestellt ist, und

diese MISFETs weisen den herkömmlichen MISFET-Aufbau mit kleinen Abmessungen auf. In Fig. 6 sind Source-Zonen 61 und 65 mit hoher P -Fremdatomkonzentration und Drain-Zonen 64·, 68 mit hoher P -Fremdatomkonzentration dargestellt. Eine P~-Kanalzone 69 mit geringer Fremdatomkonzentration wird im Zusammenhang mit der Ausbildung der eine geringe Fremdatomkonzentration aufweisenden P~-Kanalzone 28A des die Betriebsspannung bereitstellenden Verarmungs-MISFETs M* beispielsweise durch Ionenimplantation ausgebildet, wobei eine unterschiedliche Ionenimplantationsmenge verwendet wird. Gate-Isolierschichten 62 und 66 bestehen hauptsächlich aus Siliciumdioxid. Weiterhin sind Gate-Elektroden mit den Bezugszeichen 63 und 67 dargestellt.

Die Schwellwertspannung VthD und der Kanal-Wirkleitwert bzw. die Kanal-Konduktanz ß des die Betriebsspannung bereitstellenden Verarmungs-MSFET M*, sowie der Strom i, der in den Transistorlogik-Schaltungsblock 2 fliesst, werden in geeigneter Weise so gewählt, dass die Source-Spannung Vs kleiner als die Durchbruchs spannung Vb des PN-Übergangs ■20 zwischen der Drain-Elektrode und dem Substrat in jedem Last-MISFET M2, M4 des Transistorlogik-Schaltungsblock 2 und grosser als die kleinste Betriebsspannung Vopmin des Transistorlogik-Schaltungsblock 2, d. h. der Schwellwertspannung VthE des Anreicherungs-Treiber-MISFETs ist.

Wenn der Absolutwert der Versorgungsspannung VD, die an der Drain-Elektrode d des die Betriebsspannung bereitsteinenden Verarmungs-MISFETs M*, d. h. am Versorgungsanschluss 4-3 anliegt, grosser als der Absolutwert der Schwellwertspannung VthD des Verarmungs-MISFETs M* ist, arbeitet der MISFET M* im Sättigungsbereich seiner Spannungs-Strom-Kennlinie, so dass der Zusammenhang zwischen dem Strom i, der durch die Drain-Elektrode d und die Source-Elektrode s des MISFETs M* und weiterhin durch den Transistorlogik-Schaltungsblock 2 fliesst, und der Source-Spannung des MISFETs M*, d. h. der Betriebsspannung Vs

die folgende Gleichung befriedigt, weil die Gate-Elektrode des MISFETs II* an Hasse liegt.

i = - ß(VthD - JVsj )² (1)

Hierbei ist

_R / -^1q W W

^{ß =} ' ~tolT ^- L ^{= ß}oL

/U die Ladungsträgerbeweglichkeit, 1 die spezifische induktivie Kapazität der

OX

Gate-Isolierschicht,

1 die Dielektrizitätskonstante im Vakuum, tox die Dicke der Isolierschicht,

ß die durch die zuvor angegebenen Faktoren

festgelegte Konstante,
U die Kanalbreite und
L die Kanallänge.

Wenn der MISFET ein P-Kanal-MISFET ist, ergibt sich die nachfolgend angegebene Gleichung (2) aus der Gleichung (1).

Jvsj =

VthD -

|vs| = - VthD + (r-ψ- ) J (2)

Es ist daher möglich, die Betriebsspannung Vs kleiner als die Durchbruchsspannung Vb der PN-Übergänge zwischen den Drain-Elektroden und dem Substrat der kleine Abmessungen aufweisenden Last-MISFETs M2, M4 mit herkömmlichem MISFET-Aufbau, die im Transistorlogik-Schaltungsblock 2 enthalten sind, und höher als die kleinste Betriebsspannung Voprain des Transistorlogik-Schaltungsblocks 2 durch geeignete Wahl der Faktoren, wie dem durch den Transistorlogik-Schaltungsblock 2 fliessenden Strom i, der Schwellwertspannung VthD

909812/10S2

des die Betriebsspannung bereitstellenden Verarmungs-MSPET M* und der Kan al-Kondukt an ζ ß, und insbesondere der Kanalbreite W und der Kanallänge L zu machen.

Der Strom i fliesst durch einen durch den Treiber-MISPET M1 und den Last-MISPET M2 gebildeten Inverter oder durch einen anderen, durch den Treiber-MISPET M3 und den Last-MISPET M4 gebildeten Inverter entsprechend dem logischen bzw. binären Pegel des am Eingangsanschluss 40 des Transistorlogik-Schaltungsblocks 2 auftretenden digitalen Signals. Gleichzeitig ist der Stromwert des Stromes i dann, wenn er durch einen der Inverter fliesst, im wesentlichen gleich dem Stromwert, wenn dieser selbe Strom gleic i durch den anderen Inverter fliesst, so dass der Strom i, der in den Transistorlogik-Schaltungsblock 2 fliesst, im

Ί5 wesentlichen unabhängig von dem Pegel des am Eingangsanschluss 40 auftretenden digitalen Eingangssignals ist und praktisch konstant gehalten wird. Wie aus der Gleichung (2) zu ersehen ist, wird die Betriebsspannung Vs, die an der Source-Elektrode s des Verarmungs-MISPETs M* auftritt, unabhängig von der am Anschluss 43 auftretenden Versorgungsspannung VD im wesentlichen konstant gehalten, solange der MISPET M* im Sättigungsbereich arbeitet.

Gemäss einer bevorzugten Ausführungsform der Erfindung kann

2i 1

die durch den zweiten Ausdruck ( _R V ) "2" der Glei-

"or

chung (2) festgelegte Spannung durch geeignete Wahl des durch den Transistorlogik-Schaltungsblock 2 fliessenden Strom und der Kanalkonduktanz des die Betriebsspannung bereitstellenden MISPETs M*, insbesondere der Kanalbreite V und der Kanallänge L, im Vergleich zur Spannung des ersten Ausdrucks, d. h. der Schwellwertspannung VthD des MISPETs M* derselben Gleichung ausreichend klein gemacht werden.

In diesem Palle wird die Betriebsspannung Vs im wesentlichen

durch die Schwellwertspannung VthD des HISEET M* festgelegt, so dass die Betriebsspannung Vs auch dann im wesentlichen auf dem Pegel der Schwellwertspannung VthD des MISPETs M* konstant gehalten wird, wenn die Stromstärke des in dem Transistorlogik-Schaltungsblock 2 fliessenden Stromes i bei einer Änderung oder Schwankung des logischen oder binären Pegels des am Einganganschluss 40 auftretenden digitalen Eingangssignals sich etwas verändert.

Die Betriebsspannungsleitung 42 des Transistorloglk-Schaltungsblock 2 besitzt eine äquivalente Kapazität C, die aus der Streukapazität der Leitungen bzw. der Verdrahtung, der PN-Übergangs-Kapazität zwischen der zusätzlichen Halbleiterzone 22A und dem Substrat 2OA, sowie der Source-Zone 21A und dem Substrat 2OA des die Betriebsspannung bereitstellenden.MISFET M*, der ΡϊΓ-übergangskapazität zwischen den Drain-Zonen 68 der Last-MISPETs M2, M4 und dem Substrat 2OA usw. besteht.

Infolgedessen wird die Hochfrequenzkomponente der Schwankungen der Betriebsspannung Vs, die auf Grund von Schwankungen des durch den Block 2 fliessenden Stromes i bei Auftreten von Änderungen des Pegels des am Eingangsanschluss 40 auftretenden digitalen Eingangssignals zurückzuführen ist, durch diese äquivalente Kapazität C zur Bezugs spannung umgelenkt bzw. vermieden, so dass Schwankungen der Betriebsspannung Vs nicht auftreten. Gleichzeitig weist die Ausgangsimpedanz an der Source-Elektrode s des MISi¹ETs M* den Wert 1/gm auf, die die Gegen-Konduktanz bzw» die Steilheit des MISFETs M* durch gm darstellt, die nur etwa 1kXL ist. Die alternierenden Schwankungen und Änderungen der Betriebs-

T)Q spannung Vs können durch diese kleine Ausgangsimpedanz vermindert werden.

Die zuvor beschriebene Ausführungsform der Erfindung löst die erfindungsgemässe Aufgabe aus den nachfolgend angegebenen Gründen sehr gut.

Bei dem beschriebenen Ausführungsbeispiel wird ein Durchbruch an den PB-Übergängen der Last-MISEETs nämlich dadurch verhindert, dass ein die Betriebsspannung bereitstellender Verarmungs-MISFET M* mit relativ grossen Abmessungen zwischen die Betriebsspannungsleitung 42 des Transistorlogik-Schaltungsblock 2 und den Versorgungsspannungsanschluss 43 der monolithischen integrierten Halbleiterschaltung 1 gelegt wird, und dass eine Betriebsspannung Vs erhalten wird, die kleiner als die Durchbruchspannung Yb der PN-Übergänge

10. zwischen den Drain-Elektroden und dem Substrat der Last-MISi¹ETs M2, M4 des Transistorlogik-Schaltungsblocks 2 ist. Gleichzeitig können die Last-MISFETs M2, M4 des Transistorlogik-Schaltungsblocks 2 mit herkömmlichen MISFET-Ausbildungen kleiner Abmessungen hergestellt werden, so dass es möglich ist, eine hohe Integrationsdichte der monolithischen integrierten Halbleiterschaltung zu erreichen.

Fig. 3 zeigt das Blockdiagramm des wesentlichsten Teils einer praktischen Ausführungsform der erfindungsgemässen monolithischen intergrierten Halbleiterschaltung. Ein Verarmungs-MISi¹ET M* für die Bereitstellung der Betriebsspannung, der einen in Fig. 2 dargestellten Aufbau mit hoher Durchbruchspannung aufweist, liegt zwischen dem Versorgungsspannungsanschluss 38 der monolithischen integrierten Halbleiterschaltung 1 und dem Betriebsspannungsanschluss 31 des Transistorlogik-Schaltungsblocks 2.

Der Transistorlogik-Schaltungsblock 2 umfasst einen Frequenzteiler 3» der einen Ein-Sekunden-Impuls durch Untersetzen einer Bezugsfrequenz VF von 50 Hz oder 60 Hz mit 1/50 oder 1/60 bildet, einen^vSekundenzähler 4, der Minuten-Impulse durch Zählen von jeweils 60 Ein-Sekünden-Impulsen erzeugt,, einen Minuten-Zähler 5> der einen Stunden-Impuls durch Zählern von jeweils 60 Minuten-Impulsen erzeugt, einen Stunden-Zähler 6, der abwechselnd vormittags-und Nachmittags-Impulse durch Zählern von jeweils 12 Stunden-Impulsen erzeugt, Speicher 7» 8 und 9> die die digitalen binären

909812/10S2

Signale für die Zeiteinstellung entsprechend der Minuten, Stunden bzw. Vormittags- oder Nachmittagsangaben speichern, einen Vergleicher 10, der die in den Speichern, 7> 8, 9 gespeicherte Zeit mit der vom Sekunden-Zähler 4-, vom Minuten-Zähler 5 und vom Stunden-Zähler 6 bereitgestellten Zeit-Signal vergleicht, einen Decoder 11, der decodierte Signale von den vom Sekunden-Zähler 4- kommenden Minuten-Impulsen, von den vom Minuten-Zähler 5 kommenden Stunden-Impulsen und von den vom Stunden-Zähler 6 kommenden, dem Vormittag- oder dem Nachmittag entsprechenden Impuls oder von den von den Speichern 7» 8) 9 kommenden, die Minute, die Stunde und die Vormittags- oder die Nachmittagsangäbe wiedergebenden digitalen Signalen erzeugt, wobei die decodierten Signale dazu verwendet werden, eine Anzeigeeinrichtung, die aus einer Nixie-Anzeigeröhre, einem Degitron oder lichtemittierenden Dioden (LED) besteht, zu steuern, sowie eine Tasteneingabeschaltung 12, mit der die Minuten-, Stunden- und Vormittags- oder Nachmittags-Informationen im Sekunden-Zähler 4-, im Minuten-Zähler 5 bzw. im Stunden-Zähler 6 korrigiert werden, um die gewünschte Zeit in den Speichern 7₅ 8, 9 einzustellen.

Die Versorgungsleitungen 3a, 4-a, 5a, 6a, 7a, 8a, 9a, 10a, 11a und 12a für den Frequenzteiler 3₅ die Zähler ¹V, 5» 6, die Speicher 7₅ 8, 9» den Vergleicher 10, den Decoder 11 und die Tasteneingabe schaltung 12 sind alle mit der Betriebsspannungsleitung 31 und mit der Source-Elektrode s des die Betriebsspannung bereitstellenden Verarmungs-MISI¹ETs M* verbunden, der den in Pig. 2 dargestellten Aufbau mit hoher Durchbruchs spannung aufvieist. Die decodierten Signale, beispielsweise die Signale 11a, 11ß ... 11γ, die vom Decoder 11 bereitgestellt werden, werden erforderlichenfalls in einem Zwischenverstärker verstärkt» Die verstärkten Signale 11'α, 11¹B ... 11'γ gelangen an die Gate-Elektroden der Anreicherungs-MISFETs M32*, M33* zum Treiben der Anzeigeeinrichtung, die aus einer Nixie-Röhre, einem Degitron oder lichtemittierenden Dioden besteht» Diese

909812/1052

Treib er-ME SFET s M32* , Γ133* vom Anreicherungstyp besitzen einen Aufbau mit hoher Durchbruchsspannung, wobei in jedem dieser MISPETs, wie beispielsweise in Fig. 6 dargestellt ist, zusätzliche Halbleiterzonen 73> 74- mit einer kleineren P~-Fremdatomkonzentration als die P⁺-Fremdatomkonzentration in den Source- und Drain-Zonen 70, 75 unterhalb dem Rand der Gate-Elektrode 72 ausgebildet sind, so dass das elektrische Feld, das im PN-Übergang zwischen dem !!"-leitenden Substrat 2OA und der Drain-Zone 75 in der Nähe der Gate-Elektrode 72(g) auftritt, bzw. verteilt ist, vermindert wird.

Die Drain-Elektroden d der Anzeigetreiber-MSFETs M32*, M33* vom Anreicherungstyp mit einem eine hohe Durchbruchspannung aufweisenden Aufbau sind mit den jeweiligen Anzeigeausgangsanschlüssen 34-, 35 der monolithischen integrierten Halbleiterschaltung 1 und mit dem Source-Spannungsanschluss Vd über externe Lastwiderstände R32 und R33 verbunden.

Fig. 5 zeigt eine Schaltungsanordnung, die teilweise dem wesentlichen Schaltungsteil des in Fig. 3 dargestellten monolithischen Schaltungsblock entspricht. Der Stunden-Zähler 6 besitzt einen Frequenzteiler mit Anreicherungs-MISFETs M-I, M3, M5, M6, M7, MB₁ M9, M10 und M12 und Verarmungs-Last-MISFETs M2, M4 und M11. Der Decoder 11 umfasst Last-MISFETs M14, M16 und M18 vom Verarmungstyp, sowie Treiber-MISFETs MI3, MI5, MI7 vom Anreicherungstyp, die mehrere Inverter bilden, um invertierte Signale ¥B", 5b~, "^b aus den Ausgangsignalen 4b, 5b, 6b bilden, wobei letztere von den Zählern 4-, 5 bzw. 6 bereitgestellt werden.

Der Decoder 11 besitzt weiterhin Treiber-MISFETs M19, M20, M21, M23, M24, M25, M27, M28, M40, M41, M42 und M4-3 vom Anreicherungstyp, die einen Festwertspeicher (ROM) zur Aufnahme der decodierten Signale 11a, 11ß ..., die von den

909812/10S2

Ausgangssignalen 4b, 5b > 6b der Zähler 4, 5> 6 und von den invertierten Signalen 4b", 5b~, 6b" abgeleitet werden, sowie Last-MISFETs M22, M26, M29 und H44 vom Verarraungstyp. Die vom Decoder 11 kommenden decodierten Signale werden in einem Zwischenverstärker verstärkt, der aus Treiber-MISFETs M45*, M47* vom Anreicherungstyp mit einem eine hohe Durchbruchspannungs aufweisenden Aufbau und Last-MISFETs M45*, M48* vom Verarmungstyp ebenfalls mit einem eine hohe Durchbruchspannung aufweisenden Aufbau besteht.

Die Treiber-MISFETs M45*_t M4?* vom Anreicherungstyp mit einem hohen hohe Durchbruchspannungen aufweisenden Aufbau können die Ausbildung wie die in Fig. 6 dargestellten Anreicherung s-MISFETs MJ2* mit hoher Durchbruchspannung, und die Last-MISFETs M46*, M48* vom Verarmungstyp mit hoher Durchbruchspannung können demselben Aufbau wie die in Fig. 6 dargestellten Verarmungs-MISFETs M* mit hoher Durchbruchspannung aufweisen.

Die verstärkten decodierten Signale 11a¹, 11ß' .»- gelangen an die Gate-Elektroden g der Anzeigetreiber-MISFETs M32% M33* ^vom Anreicherungstyp mit einem hohe Durchbruchspannung aufweisenden Aufbau, wie dies aus Fig. 5 zu ersehen ist= Der Treiber-MISFET vom Anreicherungstyp und der Last-MISFET vom Verarmungstyp, die im Zähler 6 und im Decoder von Fig. 5 enthalten sind, weisen denselben Aufbau wie der in Fig. 6 dargestellte Anreicherungs-MISFET M1 und der Verarmungs-MISFET M2 auf, die den herkömmlichen MISFET-Aufbau mit kleinen Abmessungen besitzen.

Die Drain-Elektrode d der Last-MISFETs M2, M4, M11 vom Verarraungstyp im Zähler 6 sind gemeinsam mit der Versorgungsleitung 6a, und die Drain-Elektroden d der Last-MISFETs M14, M16, M18, M22, M26, M29 und M44 vom Verarmungstyp sind gemeinsam mit der Versorgungsleitung 11a verbunden»

Die Parameter, wie die Abmessungen usw. des Verarmungs-

909812/1052

MISi¹ETs M* für die Betriebsspannung der erfindungsgemässen monolithischen integrierten Halbleiterschaltung werden durch das nachfolgend angegebene Verfahren festgelegt.

(A) Die an der Source-Elektrode s des die Betriebsspannung bereitstellenden Verarmungs-MISFETs M* auftretende Betriebsspannung Vs erhält man mit der zuvor angegebenen Gleichung (2). Die Durchbruch spannung Vd der PIi-Übergänge zwischen dem Substrat und den Drain-Elektroden der Last-MISi¹ETs M2, M4-, M11, M14-, M16, M18, M22, M26, M29, MW-vom Verarmungstyp, die den herkömmlichen MISi¹E T-Auf bau mit kleinen Abmessungen aufweisen, beträgt etwa -18 V. Um die an der Source-Elektrode s des MISi¹ETs M* auftretende Betriebsspannung Vs, kleiner als die zuvor angegebene Durchbruchsspannung Vb unabhängig von der Stromstärke des Stromes i zu erhalten, der durch die Source-Elektrode s des MISFETs M* aus den Versorgungsleitungen Ja, 4a, 5a, 6a, 7a, 8a, 9a, 10a, 11a, 12a. des Transistorlogik-Schaltungsblocks 2 wird die Schwellwert spannung VthD dieses MISi¹ETs M* kleiner als die zuvor angegebene Durchbruckspannung Vb gewählt.

Die kleinste Betriebsspannung Vopmin des Transistorlogik-Schaltungsblocks 2 ist durch die Betriebsspannung Vs gegeben, die die kleinste erforderliche Spannung für die in Block 2 enthaltenen Schaltungsstufen ist, um die digitalen Schaltvorgänge durchzuführen. Infolgedessen wird der Spannungswert der Schwellwertspannung VthE der Anreicherungs-MISFETs M1, M3, M5, M6, M7 zum Ansteuern bzw. Treiben im wesentlichen gleich der zuvorgenannten kleinsten Betriebsspannung Vopmin. Aus diesem Grunde wird der Spannungswert der Schwellwertspannung VthD des die Betriebsspannung bereitstellenden Verarmungs-MISPSTs M* grosser als die Schwellwertspannung VthE des Treiber-MISFETs vom Anreicherungstyp und als die zuvor genannten kleinste Betriebsspannung Vopmin.gemacht.

Da die Durchbruchspannung des PJÜT-Übergangs zwischen dem Substrat und den Drain-Elektroden der Last-MISFETs vom Verar-

&09812/1US2

mungstyp, die den herkömmlichen MISFET-Aufbau mib kleinen Abmessungen aufweisen, wie zuvor genannt, etwa -18 V beträgt, und da die Schwellwert spannung Vt hE des Tr eiber-MISIf J⁵JTs vom Anreicherungstyp etwa -4 V und die kleinste Betriebsspannung Vopmin etwa -4,5 V beträgt, wird die Schwellwertspannung VthD des die Betriebsspannung bereitstellenden Verarmungs-MISFETs M* zu etwa +14 V gewählt.

Die Schwellwertspannungen der Last-MISFETs 112, M4, JM11, M14,

M16 vom Verarmungstyp werden unabhängig von dem zuvor

1C Gesagten auf etwa 3 V eingestellt.

(B) Die an der Source-Elektrode s des die Betriebsspannung bereitstellenden Verarmungs-MISFET M* auftretende Betriebsspannung Vs ist durch die zuvor angegebene Gleichung (2) gegeben, wenn der MISFET M* im Sättigungsbereich arbeitet.

Wenn dieser MISFET M* im linearen Bereich (dem Trioden-Bereich) arbeitet, ist der Zusammenhang zwischen der Betriebsspannung Vs an der Source-Elektrode s dieses MISFETs M*, der Versorgungsspannung VD an der Drain-Elektrode d und dem durch die Source-Elektrode s fliessenden Strom i durch folgende Gleichung gegeben:

^ßoT {/lV^D/ - M ) C |vd| - jvs|

)² I (3)

Die Gleichung (3) kann in die nachfolgend angegebene Gleichung (4) umgeformt werden.

-fV- - ( M - /Vs| )(₂ |v_thD|- [Vs( - |Vd||

Die zuvor angegebenen Gleichungen zeigen, dass die an der Source-Elektrode s des die Betriebsspannung bereitstellenden Verarmungs-MISFETs M* auftretende Betriebsspannung Vs von dem durch die Source-Elektrode s fliessenden Strom i,

909812/1ÖS2

der dem MISFET M* eigenen Konstante ß_Q und der Kanalbreite und -länge W, L unabhängig davon abhängt, ob der MISPET M* im gesättigten oder im linearen Bereich arbeitet.

Fig. 7 zeigt den Zusammenhang zwischen der Betriebsspannung Vs und einem Parameter, der durch den Strom i, die Konstante ß , die Kanalbreite W und die Kanallänge L festgelegt ist, und zwar unter Annahme der im vorausgegangenen Abschnitt A angegebenen Voraussetzungen, d. h. unter der Annahme, dass der die Betriebspannung bereitstellende Verarmungs-MISFET M* eine Schwellwertspannung von +14 V aufweist.

Die Betriebsspannung Vs ist unabhängig von der Versorgungsspannung VD praktisch konstant, wenn die Versorgungsspannung VD einen negativen Wert einnimmt, der grosser als die Schwellwertspannung VthD des MISEETs M* ist, so dass der MISFET M* im Sät'tigungsbereich arbeitet. Die Betriebsspannung Vs hängt von der Versorgungsspannung VD ab, und der MISFET M* arbeitet daher im linearen Bereich, wenn die Versorgungsspannung VD einen negativen Wert aufweist, der kleiner als der der Schwellwert spannung VthD des MSFETsM* ist.

Aus dem in Fig. 7 mit dem Parameter ( —) dargestellten

⁰L

Zusammenhang zwischen der Versorgungsspannung VD ist zu ersehen, dass dann, wenn der MISFET M* im Sättigungsbereich arbeitet, die Betriebsspannung Vs der Versorgungsspannung VI» mehr entspricht, wenn der Wert des Parameters (ß-y—) kleiner

wird. °r

In Fig. 7 sind die Kennlinien 70, 71, 72 für Werte der

Pi P

Parameter (· ) von 0,1 bzw. 4-(V ) dargestellt. Diese

⁰L

Kurven werden von einer Geraden 80, die die kleinste Betriebsspannung Vopmin von -4-,5 V darstellt, an den Punkten 76 geschnitten, und die Kurven 75s 74-, 75» die für die Werte des Parameters (~f-g~) ^on 16 und 36 bzw. 64(V ) gel-

⁰L

909812/1052

ten, werden von der Geraden 80 an den Punkten 77, 78 bzw. 79 geschnitten.

Die Schnittpunkte der Kennlinien 70, 71, 72, 73, 7-4-, 75 tnit der Geraden 80,, die die kleinste Betriebsspannung Vopmin von -4,5 V darstellt, zeigen, dass der Wert des Parameters (■η—g—) vorzugsweise klein sein sollte, damit die Betriebs-

°L

spannung Ys nicht zu leicht unter die kleinste BetriebsspannungYopmin abfällt, wenn die Yersorgungsspannung VD· abnimmt.

Der Aufbau und die Abmessung des die Betriebsspannung bereitstellenden Yerarmungs-MISFETs M* der monolithischen integrierten Halbleiterschaltung gemäss der in Fig. 3 dargestellten Ausführungsform wird folgendermassen festgelegt. Der Strom, der nach Durchgang durch die Source-Elektrode s des MISFETs M* in die Versorgungsleitungen 3a-12a der Schaltungsstufen der Transistorlogik-Schaltungsblocks und dann an den Betriebsspannungsanschluss 31 des Blocks 2 fliesst, betragen 2,5 niA. Als Konstante- ß des MISFETs M* wird der Wert 5 χ 10~⁶ (V)(SX) und als Verhält-

Eis von Kanalbreite zu Kanallänge W/L wurde der Wert 1000 gewählt, so dass der Parameter (jpg·) 1(Y²) ist.

°L

Fig. 4 zeigt die Betriebsspannung Vs, die über der Versorgung sspannung VD aufgetragen ist, wobei der die Betriebsspannung bereitstellende Verarmungs-MISFET M*, der die zuvor angegebenen numerischen Daten aufweist, bei der in Fig.5 ' dargestellten monolithischen integrierten Halbleiterschaltung verwendet wird. Die theoretischen Werte sind in einer gestrichelten Kurve und die tatsächlich gemessenen Werte sind in einer ausgezogenen Kurve dargestellt. Die tatsächlich gemessenen Werte liegen über den theoretischen Werten, was darauf zurückzuführen ist, dass der Strom i kleiner als der geschätzte, bzw. angenommene Strom ist. Die Tatsache, dass die tatsächlich gemessene

909812/1052

Betriebsspannung Vs in Abhängigkeit von der Versorgungsspannung VD etwas ansteigt, ist auf eine Schwankung oder ein Abweichen der Kanallänge des MISFETs W* zurückzuführen.

Mit den zuvor beschriebenen, bevorzugten Ausführungsformen der Erfindung wird nicht nur die zuvor angegebene Aufgabe der vorliegenden Erfindung gelöst, diese Ausführungsformen bieten darüberhinaus noch folgende zusätzliche Vorteile.

(1) Wenn der die Betriebsspannung bereitstellende Verarmung s-MISFET M* im Sättigungsbereich arbeitet, bleibt die an der Source-Elektrode s des MISPETs M* auftretende Betriebsspannung - wie Gleichung (2) zeigt - auch dann konstant, wenn sich die an der Drain-Elektrode d des MISFETs M* anliegende Versorgungsspannung ändert. Infolgedessen kann die Leistungsaufnahme in dem mit der Source-Elektrode s in Verbindung stehenden Transistorlogik-Schaltungsblock 2 auf einem gewünschten konstanten Wert gehalten werden.

(2) Die an der Source-Elektrode des MISFETs M* auftretende Betriebsspannung Vs kann durch geeignete Wahl der Stromstärke des durch die Source-Elektrode des MISFETs M* fliessenden Stromes i, der dem MISFET M* eigenen Konstante ß_Q und der Kanalbreite W und der Kanallänge L im wesentlichen gleich der an der Drain-Elektrode des MISFETs M* auftretenden Versorgungsspannung. VD gemacht werden, so dass die Grosse des Parameters ( klein wird. Infolgedessen kann ein

⁰L

ein grösserer Bereich der Source- bzw. Quellenspannung verwendet werden.

(3) Wenn die Last-MISFETs M2, M4, M11, M14-, M16 ... in dem Transistorlogik-Schaltungsblock 2 aus Verarraungs-MOSFETs bestehen, können die eine kleine Fremdatomkonzentration aufweisende P~-Kanalzonen 69 dieser MOSFETs mit im wesentlichen demselben Verfahren wie die eine geringe

9 09812/1052

Fremdatornkonzentration aufwe!sende P -Kanalzonen 28A, 28B des die Versorgungsspannung bereitstellenden Verarmungs-MOSFETs N* beispielsweise durch Ionenimplantation ausgebildet werden.

Um die Schwellwertspannung VthD des die Betriebsspannung bereitstellenden MISFETs M* anders, beispielsweise + 14- V, als die Schwellwertspannung des Last-MISFETs, beispielsweise +3 V, zu machen, wird die in die P~-Kanalzonen 28A, 2SB des MISFETs M* implantierte P-Fremdatomkonzentration kleiner als die in die Last-MISFETs implantierte Konzentration gemacht.

Wie zuvor beschrieben, lassen sich die mit der vorliegenden Erfindung erzielten Vorteile durch einen die Betrieb spannung bereitstellenden MISFET M* erreicht, der aus einem MISFET mit einer eine hohe Durchbruchspannung aufweisenden Aufbau gebildet wird. Darüberhinaus kann die vorliegende Erfindung auch mit Vorteil bei einer monolithischen Halbleiterschaltung verwendet werden, die die sogenannte LOCOS-Technik (Local Oxidization Semiconductor-Technik) verwendet, die eine hohe Integrationsdichte ermöglicht, so dass dadurch die Integrationsdichte noch weiter erhöht werden kann.

909812/1052

Leerseite

Claims

PATENTANWALT ΐ

SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINSHAUS FlNCK

MARiAHItFPLATZ 2 & 3, MÖNCHEN 90 POSTADRESSE: POSTFACH 95Ο16Ο, D-8OOO MÜNCHEN 95

HITACHI, LTD. 14. September 19 78

DEA-5685

Monolithische integrierte Halbleiterschaltung

Patentansprüche

Monolithische integrierte Halbleiterschaltung mit einer Transistorschaltung, die einen Treiber-MISPET, einen Verarraungs-MISSET, an dessen Gate-Elektrode eine Bezugsspannung anliegt, sowie einen Last-MISFET aufweist, wobei diese genannten MISi¹ETs zwischen einem Versorgungsspannungsanschluss und einem Bezugsspannungsanschluss in Reihe geschaltet sind, dadurch gekennzeichnet , dass die Transistorschaltung (2) mehrere .Last-MISFETs (M2, M4-) und mehrere Treiber-MISFETs (M1, MJ) aufweist, dass die Source-Elektroden der Last-MISFETs (M2, M4-) über den Drain-Source-Weg der Treiber-MISFETs (M1, M3) mit dem Bezugsspannungsanschluss (4-4) verbunden sind, dass die Drain-Elektroden der Last-MISFETs (M2, M4·) gemeinsam mit der Souree-Elektrode des Verarmungs-MISFETs (M*) in Verbindung stehen,dass die Gate-Elektrode des Verarraungs-

909812/10S2

ORIGINAL INSPECTED

HESi¹ETs (M*) mit dem Be ζ ugs spannung sans chi us s (44) und die Drain-SIestrode des Verarmungs-MISFETs (M*) rait dem Versorgungsspännungsanschluss (43) verbunden ist, und dass der Verarmungs-MISFET (M*) einen eine hohe Durchbruchspannung aufweisenden Aufbau aufweist, derart, dass die Durchbruchspannung zwischen der Drain-Elektrode und dem Substrat des Verarmungs-MISFETs (M*) höher als die Durchbruchspannung am Übergang zwischen dem Substrat und den Drain-Elektroden der Last-MISi¹ETs (M2, M4) ist.

2- Monolithische integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Transistorschaltung (2) digitale Schaltvorgänge ausführt, und dass der Strom (i), der durch den MISPET (M*) fliesst, dessen Gate-Elektrode mit dem Bezugsspannungsanschluss (44) in Verbindung steht, die Schwellwertspannung (VthD), die Konstante (ß_Q), die Kanalbreite (W) und die Kanallänge (L) dieses MISFETs (M*), dessen Gate-Elektrode mit dem Bezugsspannungsanschluss (44) in Verbindung steht, derart gewählt sind, dass die Betriebsspannung, die an der Source-Elektrode des MISJ¹ETs (M*), dessen Gate-Elektrode mit dem Bezugsspannungsanschluss (44) verbunden ist, bei Betrieb des MISi¹ETs (M*) im Sättigungsbereich auftritt, kleiner als die Durchbruchspannung am Übergang zwischen dem Substrat und den Drain-Elektroden der Last-MISFETs (M2, M4) und grosser als die kleinste Betriebsspannung ist, die für die digitalen Schaltvorgänge der Transistorschaltung (2) erforderlich ist.

3- Monolithische integrierte Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Parameter ( ) , der durch den Strom (i), welcher

⁰L
durch die Source-Elektrode des Verarmungs-MISPETs (M*)

909812/1052

dessen Gate-Elektrode mit dem Bezugsspannungsaxiscliluss (44) verbunden ist, fliesst, durch die Konstante (ß_o), durch die Kanalbreite (W) und durch die Kanallänge (L) dieses MISi¹ETs (M*) festgelegt ist, so klein gewählt ist, dass die an der Source-Elektrode dieses MISFETs (M*) auftretende Betriebsspannung (Vs) im wesentlichen gleich der Versorgungsspannung (VD) wird, wenn dieser (M*) im linearen Bereich arbeitet.

4. Monolithische integrierte Halbleiterschaltung nach Anspruch 3i dadurch gekennzeichnet, dass als Wert

für diesen Parameter 16(V ) oder ein kleinerer Wert gewählt ist.

5- Monolithische integrierte Halbleiterschaltung nach Anspruch 3i dadurch gekennzeichnet, dass als Wert

für diesen Parameter 4(V ) oder ein kleinerer Wert gewählt ist.

6. Monolithische integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Last-MISFETs (M2, M4) Verarmungs-MISFETs und die Treiber-MISFETs (M1, MJ) Anreicherungs-MISFETs sind.

7- Monolithische integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass ein Ausgangstreiber-MISFET (M*32, M*33) zum Ansteuern einer Anzeigeeinrichtung, die extern mit der monolithischen integrierten Halbleiterschaltung (1) in Verbindung steht, vorgesehen ist, dass der Ausgangstreiber-MISFET (M*32, M*33) einen eine hohe Durchbruchspannung aufweisenden Aufbau aufweist, und die Drain-Elektrode dieses Ausgangstreiber-MISFETs . (M*32, M*33) mit dem Versorgungsspannungsanschluss (38) oder einer anderen eine höhere Spannung bereitstellende Versorgungsquelle über einen Lastwiderstand (R32, R33) verbunden ist, der extern mit der mono-909812/10 S-2

lithischen integrierten Halbleiterschaltung (1) in Verbindung steht (Fig. 3)·

8. Monolithische integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zusätzliche Halbleiterzonen (22A, 24A) mit geringer Fremdatoralconzentration unterhalb dem Rand der Gate-Elektrode (25A) des Verarmungs-MISFETs (M*), dessen Gate-Elektrode mit dem Bezugsspannungsanschluss (44) in Verbindung steht, gebildet ist (Fig. 2A).

9- Monolithische integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7> dadurch gekennzeichnet, dass der Verarmungs-MISFET (M*), dessen Gate-Elektrode mit dem Bezugsspannungsanschluss (44) verbunden ist, ein Offset-Gate-MISFET ist (Fig. 2B).

909812/1012