DE2356446A1 - Integrierte schaltung mit feldeffekttransistoren - Google Patents
Integrierte schaltung mit feldeffekttransistorenInfo
- Publication number
- DE2356446A1 DE2356446A1 DE2356446A DE2356446A DE2356446A1 DE 2356446 A1 DE2356446 A1 DE 2356446A1 DE 2356446 A DE2356446 A DE 2356446A DE 2356446 A DE2356446 A DE 2356446A DE 2356446 A1 DE2356446 A1 DE 2356446A1
- Authority
- DE
- Germany
- Prior art keywords
- integrated circuit
- transistor
- circuit according
- field effect
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
Description
IiCENTIA.
Pät e nt - Ver vral tung s-GmbH 6000 Prankfurt (Main) 70, Theodor-Stern-Xai 1
Pät e nt - Ver vral tung s-GmbH 6000 Prankfurt (Main) 70, Theodor-Stern-Xai 1
Ulm (Donau),:12.11.1973
PT-UL/Bs/rß UL 73/163
■ "Integrierte Schaltung mit Feldeffekttransistoren"
Die Erfindung betrifft eine integrierteSchaitung mit Feldeffekttransistoren
mit mindestens einem Treibertrsmsistor
und einem Lasttransistor.
Eine derartige Schaltung hat die Wirkung eines Inverters; am
Ausgang der Schaltung tritt also die Umkehrung einer am Ein- ■ gang zugeführten logischen Funktion auf. . I
Durch eine an sich bekannte Zusammenschaltung von zwei Inver-
tern nach Art einer bistabilen Kippstufe (Flip'flop) lass-en
sich Speicherzellen für Datenspeicher realisieren.
' ,- 2 50 98 22/036 4 '". '.original inspected
2 3 56
- 2 - . UL 73/163
MOS-Feldeffekttransistoren lassen sich "bekanntlich als Verarmüngstyp
(Depletionfet) oder als Anreicherungstyp (Enhance- j
mentfet) in p-Kanaltechnik oder n-Kanaltecbinik1 herstellen.
Der Verarmung sityp ist im Gegensatz zum Anreicherungstyp bei
fehlender Gate-Spannung leitend.
Die der vorliegenden Erfindung zugrundeliegende Aufgabe besteht
darin, eine integrierte Schaltung mit Feldeffekttransistoren mit mindestens einem Treibertransistor und einem
Lasttransistor anzugeben, die möglichst einfach herzustellen ist und die insbesondere in ihrer Anwendung als Speicherzelle
sehr günstige Eigenschaften aufweist.
Zur Lösung dieser Aufgabe wird bei einer integrierten Schaltung der eingangs genannten Art vorgeschlagen, daß der Treibertransistor
ein MOS-Transistor vom Anreicherungstyp ist,
daß der Lasttransistor ein MOS-Transistor vom Verarmungstyp ist, und daß die Schaltung in n-Kanal-Silicon-Gate-Technologie
hergestellt ist.
In einer besonders vorteilhaften Ausführungsform der integrierten
Schaltung werden die Schwellspannungen des Treiber-
' - 3 509822/0364 owginal inspected
- 3- - Ul 73/1-63
transistors und des Lasttransistors durch lonenimplantationsverf
ahrens schritte eingestellt. Weiterhin wird die Ifeldschwellspannung
durch eine ganzflächige Ionenimplantation erhöht, um
parasitäre Leitvorgänge zu unterbinden.
parasitäre Leitvorgänge zu unterbinden.
Die nach der Erfindung hergestellte integrierte Schaltung
■weist insgesamt folgende Vorteile auf.
■weist insgesamt folgende Vorteile auf.
Die Anwendung von n-Kanal-Transistoren anstelle von p-Kanal-Transistoren
ermöglicht wegen der höheren Lädungsträgerbeweglichkeit im n-Kanal-Bereich schnellere Schartvorgänge.
Durch Verwendung eines MOS-Transistors vom Verarmungstyp für
den Lasttransistor anstelle eines MOS-Transistors vom An- j
reicherungstyp läßt sich das Laufzeit-Verlustleistungs-Pro- j
dukt-um einen Faktor von 2 bis 10 verbessern. |
Durch Anwendung der Silicon-Gate-Technologie bei der Her-
• ■ - 4 -
ORKSiMAL INSPECTED
BO9822/0364
stellung der Schaltungselemente .können die Überlappungs- (
kapazitäten zwischen den Transistorelektroden um einen 3?ak- j
tor von 2 bis 3 reduziert werden. Gleichzeitig ergibt sich \
durch Anwendung dieser Technik ein um etwa 30 % reduzierter
UL 73/163
Flächenbedarf für die Schaltung, weil für das.1 Aufbringen von ■
Verbindungsleitungen teilweise eine dritte Verdrahtungsebene zur Verfügung steht.
!Durch Ionenimplantationsverfahren läßt sich die Schwellspannung
der Transistoren vorteilhaft einstellen. Weiterhin wird durch eine ganzflächige Ionenimplantation die Feldschwellspannung
erhöht, wodurch parasitäre Leitvorgänge unterbunden werden können.
Weitere Einzelheiten der Erfindung ergeben sich aus der folgenden
Beschreibung von Ausführungsbeispielen anhand der Figuren.
Dabei zeigt:
Figur 1: ein Schaltbild eines aus einem Treibertransistor und einem Lasttransistor bestehenden Inverters,
Figur 2: ein- Beispiel für das Layout einer derartigen Inverterschaltung
,
Figur 3: ein Inverterelement im Schnitt, entlang der Linie
A-B von Fig. 2,
0 9 8 2 2/0364 0RK3iNAL 'NSPKTED
- 5 - Ul 73/165
Figur 4: ein Schaltbild einer aus diesen Invertern aufgebauten Speicherzelle eines Datenspeichers.
In Figur 1 ist die Grundschaltung eines Inverters mit ei- ! nem Treibertransistor 1 "und einem Lasttransistor 2 abge- :
bildet. Erfindungsgemäß ist der Treibertransistor 1 ein
MOS-Transistor vom Anreicherungstyp und der Easttransistor
2 ein MOS-Transistor vom Verarmungstyp. Die Schaltung wird,
erfindungsgemäß in n-Kanal-Silicon-Gate-Technologie hergestellt.
.
Ein dem Eingang dieses Inverters zugeführtes logisches
Signal tritt am Ausgang komplementiert auf.
In Figur 2 ist 'ein vorteilhaftes Layout zur Realisierung dieser Inverterschaltung in integrierter Technik abgebil-
det, und Figur 3 zeigt einen Schnitt eines fertigen Inver- ,
terelementes etwa entlang der Linie A-B von Figur 2. ij
In Figur 2 ist der zum Treibertransistor Λ gehörige Bereich
mit Λ, der zum Lasttransistor 2 gehörige Bereich mit 2~bezeich-i
net. Durch die Schraffur sollen Bereiche aus polykristallinem \
509822/0364
2356448
- 6 - TJL 73/163
Silizium gekennzeichnet werden. Mit 20 ist der Source-Bereich des Treibertransistors 1 bezeichnet. 21 ist das Gate dieses
Tranistors, 22 sein Drain-Gebiet. Source des Lasttransistors
2 und gleichzeitig der Kontakt Gate-Source dieses Transistors ist mit 23 "bezeichnet. 24- ist das Gate des Lasttransistors 2
und 25 sein Drain-Gebiet.
In Figur 3 ist mit 9 das p-dotierte Substrat bezeichnet.
Die Bereiche 10 sind stark η-dotiert und entsprechen den Source- bzw. Drain-Gebieten der Transistoren 1 und 2. Der Eontakt
von Gate zu Source des Lasttransistors ist durch eine Maske definiert. Die über den Gateoxid-Schichten 4- liegenden Gateelektroden
5 bestehen aus dotiertem Poly-Silizium.
Die SchweTJspannung des Treibertransistors 1 wird durch :
eine Implantation von Bor-Ionen in den Kanalbereich 6 eingestellt.
Die Schwellspannung des Lasttransistors 2 wird durch Implantation von Phosphor-Ionen in den Kanalbereich 7 eingestellt. Die ganzflächige Implantation zur Erhöhung der Feldschwell
spannung wird in die oberflächennahen Bereiche des Substratmaterials eingebracht, diese Bereiche sind in der
Figur nichtjausdrücklich gekennzeichnet.
Die Poly-Silizium-Schichten 5 sind durch eine Oxidschicht 8
. 50 9822/036 4 ORIGINAL INSPECTED
- 7 - Ul 75/165 -
abgedeckt, auf der in einer weiteren "Verdrahtungsebene"
beispielsweise metallische Leiterbahnen entlang geführt
werden können, wodurch· sich gegenüber dem Standard-MOS-Prozeß
eine höhere Packungsdichte erreichen läßt. Mit 3 ist der
Kontakt von Gate zu Source des Lasttransistors 2 bezeichnet. .
In Figur 4 ist ein Schaltbild einer aus den erfindungsgemässen
Invertern aufgebauten Speicherzelle .eines Datenspeichers zusammen
mit den zugehörigen Ansteuertransistoren dargestellt.
Zwei Inverter sind nach Art einer an sich bekannten bistabilen
Kippstufe (Flipflop) zusammengeschaltet. 10Ö und 101 sind
Treibertransistoren, die erfindungsgemäß MOS-Transistören
vom Anreicherungstyp sind. 102 und 103 sind die zugehörigen
Lasttransistoren vom Verarmungstyp. 104 und 105 sind Ansteue-
rungstransistoren vom Anreicherungstyp. Erfindungsgemäß ist
diese Schaltungsanordnung in n-Kanal-Silicoü^Gate-Technologie
hergestellt.
Auf bekannte Weise läßt sich eine Vielzahl dieser Speicherzellen
zu einem Datenspeicher zusammenfassen, der in monolithisch integrierter Technik hergestellt ist.
'NSPECTED
5 0 9 822./03 6 A
Claims (8)
- - 8 - UL 73/163Patent ansprächeIM. integrierte Schaltung mit Feldeffekttransistoren mit ■ mindestens einem Treihertransistor und einem Lasttransi-stör, dadurch gekennzeichnet, daß der Treibertransistor ein MOS-Transistor vom Anreicherungstyp, und der Lasttransistor ein MOS-Transistor vom Verarmungstyp ist, und daß die Schaltung in n-Kanal-Silicon-Gate-Technologie hergestellt ist.
- 2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zur Einstellung der S chw eil spannung des Treihertransistors eine Ionenimplantation angewandt wird.
- 3. Integrierte Schaltung nach. Anspruch 2, dadurch gekennzeichnet, daß Borionen verwendet werden.
- 4. Integrierte Schaltung nach Anspruch 1, dadurch gekenn zeichnet, daß zur Einstellung der Scnwellspannung des transistors eine Ionenimplantation angewandt wird.
- 5. Integrierte Schaltung nach Anspruch 4, dadurch gekenn zeichnet, daß Phosphorionen .implantiert werde,»..- 9 -509822/0364-9 - UI« 73/163
- 6. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Feldschwellspannung der parasitären Feldeffekttransistoren durch eine ganzflächige öder auf. Teilflächen "beschränkte Ionenimplantation erhöht wird.
- 7. Integrierte.Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß Börionen verwendet werden.
- 8. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß sich zwischen Poly-Silizium-Schicht (5) "und des den Source-Bereich des Lasttransistors (2) bildenden . n+-Bereiches (10) keine Oxidschicht "befindet und dadurch ein Kontakt entsteht, der zur Erhöhung der Packungsdichte beiträgt. '. Ii ., ORK3INAL INSPECTED B09822/036A1 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2356446A DE2356446A1 (de) | 1973-11-12 | 1973-11-12 | Integrierte schaltung mit feldeffekttransistoren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2356446A DE2356446A1 (de) | 1973-11-12 | 1973-11-12 | Integrierte schaltung mit feldeffekttransistoren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2356446A1 true DE2356446A1 (de) | 1975-05-28 |
Family
ID=5897876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2356446A Ceased DE2356446A1 (de) | 1973-11-12 | 1973-11-12 | Integrierte schaltung mit feldeffekttransistoren |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2356446A1 (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2552644A1 (de) * | 1975-09-04 | 1977-03-17 | Hitachi Ltd | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |
| FR2398388A1 (fr) * | 1977-07-18 | 1979-02-16 | Mostek Corp | Procede de fabrication d'un circuit integre comprenant plusieurs mosfet |
| DE2840079A1 (de) * | 1977-09-14 | 1979-03-22 | Hitachi Ltd | Monolithische integrierte halbleiterschaltung |
-
1973
- 1973-11-12 DE DE2356446A patent/DE2356446A1/de not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2552644A1 (de) * | 1975-09-04 | 1977-03-17 | Hitachi Ltd | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |
| FR2398388A1 (fr) * | 1977-07-18 | 1979-02-16 | Mostek Corp | Procede de fabrication d'un circuit integre comprenant plusieurs mosfet |
| DE2840079A1 (de) * | 1977-09-14 | 1979-03-22 | Hitachi Ltd | Monolithische integrierte halbleiterschaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE2623507C3 (de) | Schaltungsanordnung für binäre Schaltvariable | |
| DE2159192A1 (de) | Feldeffektspeichertransistor mit isolierter Gate Elektrode | |
| DE2544974A1 (de) | Anordnung zum darstellen logischer funktionen | |
| DE3009719C2 (de) | ||
| DE2512373B2 (de) | Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone | |
| DE2338239A1 (de) | Integrierte halbleiterschaltung | |
| DE19818779A1 (de) | Halbleitervorrichtung | |
| DE2606744C2 (de) | Anordnung mit einem Paar komplementärer Feldeffekttransistoren | |
| DE2632036A1 (de) | Integrierte speicherschaltung mit feldeffekttransistoren | |
| DE1807857A1 (de) | Metall-Halbleitertransistor | |
| DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
| DE2739586A1 (de) | Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung | |
| DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
| DE2201028A1 (de) | Feldeffekt-Speicherelement | |
| DE2614698A1 (de) | Halbleiterspeicher | |
| DE2742935C3 (de) | Nichtflüchtiger Langzeitspeicher | |
| DE2356446A1 (de) | Integrierte schaltung mit feldeffekttransistoren | |
| DE602005006093T2 (de) | Halbleiterspeicherbauelement mit schwebendem Körper und Herstellungsverfahren desselben | |
| DE2727279A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
| DE2051623A1 (de) | Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen | |
| DE2029058A1 (de) | Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode | |
| DE2324914B2 (de) | ||
| DE2303916A1 (de) | Integrierte schaltung mit feldeffekttransistoren | |
| DE102013207740B4 (de) | Halbleitervorrichtungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8131 | Rejection |