DE2711992C3

DE2711992C3 - Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen

Info

Publication number: DE2711992C3
Application number: DE2711992A
Authority: DE
Inventors: Robert Sherman Marlton N.J. Hopkins Jun. (V.St.A.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1976-03-19
Filing date: 1977-03-18
Publication date: 1981-01-29
Also published as: JPS5528636B2; AU2311577A; JPS52115111A; DE2711992A1; DE2711992B2; US4134131A; NL7702972A; AU514368B2; CA1089562A; GB1576621A; AU507158B2; AU2312177A; FR2345031A1

Description

Die Erfindung betrifft eine Anordnung, wie sie im Oberbegriff des Anspruchs I vorausgesetzt ist.

Bei der modernen Fernsehprogrammgestaltung ist es im allgemeinen notwendig, eine Mischung externer und Studio-Video-Quellen weich in Live-Programme einzufügen. Ein Beispiel für eine solche Notwendigkeit ist die zunehmende Verwendung elektronischer Berichterstattungseinrichtungen (Electronic Journalism Facilities: EJ) für Nachrichtensendungen. Die weite Verzweigung solcher Programmquellen hat die Notwendigkeit noch verstärkt, daß Synchronisiersysteme nichtsynchrone Videosignale, die von außerhalb des örtlichen Studios stammen, verarbeiten. Die Integration einer nichtsynchronen Quelle in ein vorhandenes Programm stellt ein schwerwiegendes Problem für die Produktion dar, da man die Studiobezugssignale in Synchronismus mit

ίο regenerierten Synchronimpulsen und Hilfsträgern des von außen kommenden Signals bringen muß (Generatorsynchronisierung oder sogenanntes Gen-locking) oder man muß zusätzliche Synchronisiergeneratoren für einen geeigneten zeillichen Bezug verwenden. Das

ι: Gen-locking mit einer äußeren nichtsynchronen Quelle ist besonders schwierig, weil man zu einer Zeit immer nur eine Quelle verwenden kann und diese Quelle die interne Studiozeitgebung zu beeinträchtigen «ucht. Die Verwendung mehrerer Synchronisiergeneratoren ist teuer und bringt weitere Schwierigkeiten im Betrieb für die Aufrechterhaltung der Generatorsynchronisierung zwischen mehreren Generatoren. Ähnliche Probleme ergeben sich bei Kabelsystemen und bei Satellitensystemen, selbst wenn man teure Rubidium-Normale benutzt, weil Änderungen der elektrischen Laufzeit Verschiebungen der Farbphase des Videosignals verursachen, selbst wenn die Hofizontalsynchronkomponente relativ stabil ist.
Aus der DE-OS 23 20376 ist eine Anordnung zur Synchronisierung von aus verschiedenen unsynchronen Quellen stammenden Videosignalen bekannt, bei welcher das auf einen gewünschten Synchronisationsstand zu bringende Videosignal in einem Speicher zwischengespeichert wird und dann in Synchronismus mit einem Bezugssignal ausgelesen wird. Bei der bekannten Schaltung werden die ankommenden, zu synchronisierenden Signale einer Eingangsschaltung zugeführt, die mit einer ersten Taktschaltung zur Ableitung eines mit den ankommenden Signalen synchronen Taktsignals und mit einem ersten Umsetzer zur Umcodierung der ankommenden Signale unter Steuerung durch die Taktsignale verbunden ist. Die umcodierten Signale werden dann in den Speicher eingeschrieben. Ferner ist eine zweite Taktschaltung zur Erzeugung bezugssignalsynchroner Taktsignale vorgesehen, unter deren Steuerung die aus dem Speicher wieder ausgelesenen Signale mittels eines zweiten Umsetzers rückcodiert und einer Ausgangsschaltung zugeführt werden. Zur Steuerung des Einspeichern^, und Auslesens ist eine Speichersteuerschaltung vorgesehen, welcher die beiden Taktsignale zugeführt werden und welche die Einschreib- und Auslesesteuersignale für den Speicher erzeugt. Die Auslesesteuersignale sind so beschaffen, daß die gespeicherten Videosignale aus dem Speicher mit einer periodischen, zum zweiten Taktsignal synchronen Rate ausgelesen werden. Damit man das digitalisierte Videosignal mit unterschiedlichen Raten in den Speicher einschreiben bzw. auslesen kann, benötigt man drei Teilspeicher samt dem dazu erforderlichen

M) Schaltungsaufwand zur Aufteilung des Digitalsignalflusses in diese drei Teilspeicher, von denen jeder überdies einen eigenen Pufferspeicher erfordert. Zur Zusammenfassung der aus diesen Speichern wieder ausgelesenen Signale wird eine Kombinationsschaltung aus UND-

hi und ODER-Toren verwendet. Bedingt durch die Frequenz und/oder Phasenunterschiede zwischen den Farbträgern des ankommenden Signals und des Studiobezugssignals kann es jedoch vorkommen, daß

27 Π 992

der Speicherinhalt doppelt ausgelesen wird, und dadurch verschiebt sich die Phasenlage des Zeilensynchronsignals um eine halbe Periode der Farbträgerschwingung. Dies führt zu einer sichtbaren Verschiebung von Zeilen auf dem Bildschirm des Wiedergabegerätes. Zur Ausschaltung dieser unerwünschten Erscheinung macht die bekannte Anordnung von einer relativ komplexen Kammfilterung Gebrauch, welche ihrerseits den Aufwand vergrößert.

Der Erfindung liegt die Aufgabe zugrunde, eine einwandfreie Synchronisierung mehrerer zunächst unsynchroner Videosignale mit vergleichsweise geringem konstruktiven Aufwand sicherzustellen.

Diese Aufgabe wird bei einer Anordnung gemäß dem Oberbegriff des Anspruchs 1 durch die im Kennzeichenteil des Anspruchs 1 angegebenen Merkmale gelöst.

Die erfindungsgemäße Videosynchronisieranordnung läßt sieb mit Vorteil zur Überwindung der Probleme der Einbeziehung nichtsynchroner Programmquellen in eine örtliche Studiosendung verwenden, wo andernfalls die oben beschriebenen üblichen Generatorsynchronisiermethoden keine zufriedenstellende Lösun» bringen. Ein solcher Videosynchronisierer ist primär ein digital arbeitendes Gerät, dem nichtsynchrone Videoeingangssignale von einer äußeren Quelle zugeführt werden, die aus der analogen in eine digitale Form überführt werden. Die digitalisierten Signale werden in einem Speicher gespeichert, in analoger Form zurückgewandelt und in einem Signalverarbeitungsverstärker weiterverarbeitet, wobei Synchronsignale, Austast- und Farbsynchronsignale dem Ausgangsvideosignal zugefügt werden. Die im Speicher enthaltene digitale Videoinformation wird aus dem Speicher mit einer Rate ausgelesen, die synchron mit der Zeitgebung des örtlichen Studiosynchrongenerators ist. Da das wiedergebildete Videosignal nun vollständig synchron mit dem Studiobezugssignal ist, läßt es sich direkt zum Mischen sowie für besondere Effekte etc. in gleicher Weise verwenden, in welcher eine Live-Kamera, eine Videobandmaschine oder eine andere Studiosignalquelle benutzt wird.

Bei der erfindungsgemäßen Anordnung können die ankommenden Videosignale in den Speicher eingegeben werden, während zuvor gespeicherte Videoinformationssignale aus dem Speicher ausgelesen werden. Weitere Vorteile der Erfindung sind in den Unteransprüchen gekennzeichnet

Die Erfindung sei nachfolgend anhand eines in den Zeichnungen veranschaulichten Ausführungsbeispiels im einzelnen erläutert

F i g. 1 zeigt ein Blockschaltbild einer Signalsynchronisierschaltung gemäß der Erfindung;

F i g. 2 veranschaulicht zum besseren Verständnis der Erfindung die Normen einer Fernsehzeile und eines Fernsehbildes;

F i g. 3 zeigt das Blockschaltbild einer Speichersteuerlogikschaltung gemäß der Erfindung und

Fig.4a bis 4k zeigen Schwingungsformen zur Erläuterung der Betriebsweise des Blockschaltbildes gemäß F i g. 3.

Gemäß Fig. 1 wird ein Eingangsvideosignal von einer nichtsynchronen Quelle, wie einer EJ-Kamera (Electronic Journalism-Kamera) auf den Eingang einer Eingangsschaltung 10 gegeben, in welcher die Zeilen, Bild- und Farbsynchronsignale vorn eigentlichen Bildinhalt abgetrennt werden. Die abgetrennten Zeitinformationen werden einem Schreibtaktgenerator 13 zugeführt, der eine Zeitir.fjrmation in Form von 14,3 MHz-Impulsen (die vierfache NTSC-Farbträgerfrequenz von 3,58 MHz) erzeugt, welche synchron mit der Zeitinformation des Eingangssignals ist, um der, Analog/Digital-Konverter 11, Puffer 12 und Schreibadressengenerator 22 zu steuern. Die eigentliche Bildinformation des ankommenden Signals wird in der Eingangsschaltung auf eine Bandbreite von 53 MHz begrenzt und vom Ausgang der Eingangsschaltung 10 auf den Eingangsanschluß eines A/D-Konverters 11

κι bekannter Form gegeben, wo das Signal (durch Abtastung mit einer 143 MHz-Wortrate) in digitale Form aus 8 Bit-Parallelcodewörtern umgewandelt wird.

Das Ausgangssignal des A/D-Konverters 11 in Form

eines digital abgetasteten Eingangssignals wird über

ii einen Puffer 12 einem Bildspeicher 20 zur Speicherung zugeführt. Das digitale Bildinformationssignal wird an einzelnen Speicherplätzen des Speichers entsprechend bestimmten Adressencodes gespeichert, die auf die Färb-, Vertikal- und Horizontalsynchronsignale bezogen sind und von dem Schreibadressengenerator 22 erzeugt werden in Abhängigkeit ve-..- der zugehörigen Zeitinformation des ankommenden Srjnals, die im Schreibadressentaktgeber abgeleitet sind.

Der Speicher 20 ist beispielsweise mit integrierten Speicherschaltungen aufgebaut (etwa vom Typ Fairchild 40265DC Random Access Memory (RAM)). Eine typische integrierte Schaltung RAM der beschriebenen Art hat eine Speicherkapazität von 4096 Informationsbit Die Gesamtkapazität des Speichers 20 wird durch die Anzahl der zu speichernden informationsbit bestimmt Bei einer typischen Synchronisierschaltung der in F i g. 1 dargestellten Art welche eine Taktrate von 14.3 MHz verwendet, würde ein Bildspeicher 7280 Bits erfordern (910 Abtastungen zu je 8 Bit) für jede Bildzeile von 63,5 us, was zu einer Gesamtsumme von 1 863 680 Speicherbit für die Speicherung von 256 Informationszeilen entsprechend den 262'/2 Vertikallinien eines Halbbildes gemäß F i g. 2 führt Die erwähnte Reduzierung der Vertikallinienspeicherunfe von ,262V2 auf 256 ist eine praktische Lösung zur Verringerung der teuren Speicherkosten im Sinne eines wirtschaftlichen Spucherlogikaufbaus. Wie Fig. 2 zeigt umfaßt die aktive Bildfläche tatsächlich 242V₂ Zeilen, wobei die anderen 20 Zeilen für das Vertikalaustastintervall verwendet werden. Das Vertikalaustastintervall enthält auch andere Signalverarbeitungsinformationen, wie nämlich das Vertikalintervalltestsignal (Vits) in den Zeilen 17 und 18, das Vertikalintervallreferenzsignal (Virs) in Zeile 19 und das Field Source Identification Si-

gnal in Zeile 20, es ist daher möglich, die 242'/2 aktiven Vertikalbildinformaü'onszeilen pro Halbbild ebenso wie die Vertikalintervallsignalverarbeitungsinformstion in den 256 Zeilen des Speichers zu speichern, indem man mit dor Vertikalzeileninformationsspeicherung bei Zeile 15 beginnt.

Wollte man dia Synchronisieranordnutig auf ein ganzes Vollbild abstellen, dann würde dies die Speicherung zweier kompletter Halbbilder erfordern, und der Speicher würde 910 Abtastungen pro Zeile zu je 8 Bit mal 256 Zeilen pro Halbbild mal zwei Halbbilder speichern müssen, entsprechend 3 727 360 Bit

Die digitale Bildinformation wird von der Eingangsschaltung 10 dem Speicher über einen Puffer 12 zugeführt, der eine günstige Möglichkeit zur Überwin-

^hl dung der Beschränkung der Dateneinleserate der gegenwärtig erhältlichen typischen integrierten RAM-Speicher bietet. Die 14,3 MHz-Taktfrequenz (vierfacher Hilfsträger) ist im Interesse einer genügenden Auflö-

sung der Bildinformation gewählt worden, welche in dem A/D-Konverter digitalisiert worden ist. [edoch ist die Einleserate eines RAM-Speichers im allgemeinen auf 2MHz begrenzt. Der in Form eines 8 Bit-Serien-Ein/Parallel-Aus-Speichers aufgebaute Puffer 12 bietet eine günstige Lösung diese unterschiedlichen Dateniaten unter einen Hut zu bringen. Die Daten v^erden seriell in den Puffer 12 mit einer Rate von 14..3MHz eingelesen und können in paralleler Form mit nicht rfizhr als ein Achtel der Einleserate ausgelesen werden, so daß das ankommende Signal leicht auf die Informationseinschreibrate von 2 MHz für den Speicher gebracht werden kann.

Um die im Speicher 20 enthaltene Bildinformatinn wieder zu gewinnen, wird der Signalumwandlungsprozeß in folgender Weise umgekehrt: Die im Speicher 20 gespeicherten Daten werden in einen Parallel-E:in/Serien-Aus-Speicher eingegeben, der seinerseits mit einem Uigitai/Anaiog-Konverter 3i verbunden isi, weicher das 8 Bit-Codewort in ein übliches Analogbild zurückverwandclt mit Hilfe von Zeitinformationen und Leseadressen, die durch einen Lesetaktgenerator 33 und einen Adressengenerator 23 erzeugt sind und mit den örtlichen Synchronsignalen (Studiosignalen) als Referenz synchronisiert sind. Das Ausgangssignal des D/A-Konverters 31 wird einer Ausgangsschaltung 32 zugeführt, in welcher das Austastintervall und die Ablenk- und Farbsynchronsignale entsprechend den örtlichen Studio-Bezugssignalen dem wiedergewonnenen Bild hinzugefügt werden, um aus dem Ausg;angsvideosignal wieder ein vollständiges Bildsignalgemisch herzustellen, wie es in Fig. 2 veranschaulicht ist. So wird die Bildinformation, die von einer nichtsynchronen Quelle in den Speicher 20 eingegeben worden war, aus dem Speicher in Synchronismus mit den örtlichen Studio-Bezugssignalen ausgelesen, so daß das Signal für Programmproduktionserfordernisse des Mischens sowie spezielle Effekte und des Schaltens in ähnlicher Weise wie bei einer Live-Kamera. einem Bildbandgerät oder anderen Signalquellen geeignet wird.

Die Speichersteuerschaltung 21 vervollständigt die Synchronisieranordnune der Fie. I; sie enthält eine noch im einzelnen anhand der Fig.3 und 4a bis 4k zu beschreibende Logikschaltung, welche durch Zustandssignale vom Einschreib- und Leseadressengenerator gesteuert wird, die in F i g. 1 als Schreibbereitschafts- bzw. Lesebereitschaftssignale bezeichnet sind, so daß Einschreib- und Lesesignale dem Speicher 20 zugeführt werden, um sicherzustellen, daß nicht in dieselbe Speicheradresse gleichzeitig gelesen und eingeschrieben wird, wie dies ^.er Fall wäre, wenn nichtsynchrone Videoquellen gegenüber den festen örtlichen Studiobezugssignalen vorwärts oder rückwärts weglaufen wurden.

In der in F i g. 3 dargestellten Schaltung werden die Lesetaktsignale des Lesetaktgenerators 33 mit einer Frequenz von 143 MHz einem Speicher-Einschreib-Impulsgenerator 190 zugeführt in dem die Speicherimpulse zeitlich und formmäßig aufbereitet werden, um den Anforderungen der im Speicher 20 gernäß F i g. 1 verwendeten RAM-Speicher zu genügen. Der entstehende kontinuierliche Lese-Schreib-Impulszug, welcher das Ausgangssignal des Impulsgenerators 190 bildet und der in Fig.4-i dargestellt ist, wird den UND-Toren 20 und 22 zugeführt, die Lese- bzw. Einschreib-Steuersignaie für den Speicher in der richtigen Folge erzeugen, wenn sie von der Logikschaltung gemäß F i g. 3 durch Lesebereitschafts- und Schreibbereitschaftssignaie emgeschaltet werden.

Wie bereits erwähnt wurde, erlaubt die Schaltungsweise der RAM-Speicher nicht das gleichzeitige Auslesen und Einschreiben von Daten in den Speicher 20, wie dies auftreten könnte, wenn nichtsynchrone Videoquellen durch die Schaltung gemäß F i g. I auf eine lokale Bezugsquelle synchronisiert werden sollen. Da eine Synchronisierschaltung eine synchrone Erzeugung ihres Ausgangssignals mit einem lokalen Bezugssignal gewährleisten muß, wird in folgender Weise ein Vorbereitungssignal für das UND Tor 200 erzeugt. Das Lesetaktsignal mit 14,3 MHz wird einer durch den Faktor 8 dividierenden Schaltung 110 zugeführt, deren Ausgangssignal (Schwingungsform F i g. 4a) wiederum dem Takteingang eines Ringschieberegisters 100 zugeführt wird. Die Funktionseingänge A, B und C des Schieberegisters 100 werden als Niedrig-, Niedrig- bzw. Hoch-F.ingänge (Signalpegel) vorprogrammiert. Das Lcscbci ciisCne'issigna! 4b wird dein Lusisrischiiiß des Schieberegisters 100 zugeführt, und die Funktionsausgänge Q_A, Qb und Qi liefern Impulszüge in einer Folge, wie sie in den F i g. 4c, 4d und 4e dargestellt ist, wenn das Schieberegister durch das Ausgangssignal der Dividierschaltung weitergeschaltet wird. Da der Funktionseingang Cdes Schieberegisters 100 hochprogrammiert war und das Signal am Lastanschluß des Schieberegisters 100 ebenfalls hoch ist, wenn am Lastanschluß ein Leseberei! ~haftssignal anliegt, dann ist das Ausgangssignal 4e am Ausgang Qc des Schieberegisters 100 ebenfalls hoch und in Synchronismus mit dem Lesebereitschaftssigna! bei einem Tastverhältnis I : 3. Das Ausgangssignal von Qr wird dem Serienschalteingang des Schieberegisters 100 zu dessen Rückstellung zugeführt, ferner einem Inverter 170 zur Sperrung des UND-Tores 180 und einem UND-Tor 200, an dessen Eingängen der bereits erwähnte Lese-Schreib-Ausgang des Generators 190 und der Ausgang Qc des Schieberegisters 100 liegen, entsprechend dem Lesebereitschaftssignal. Das Ausgangssignal 4/ des UND-Tores 200 wird dem Speicher 20 gemäß F i g. 1 als Lesesteuersignal zugeführt, welches die im Speicher 20 enthaltenen Daten in den Puffer 30 und den D/A-Konverter 31 überträgt, von welchem die Signale wieder in Analog-Videosignale zurückgewandelt werden. Das Ausgangssignal Qc, welches dem Inverter 170 zugeführt wird, hat einen hohen Pegel, wenn ein Lesebereitschaftssignal am Lastanschluß des Schieberegisters 100 anliegt, daher ist das Ausgangssignal des Inverters 170 niedrig und verhindert bei Zuführung zum UND-Tor 180. daß ein Schreibbereitschaftssignal durch die UN D-Tore 180 und 210 gelangt, so daß !ie gleichzeitige Erzeugung von Lese- und Schreibsignalen und ihre Zuführung zum Speicher 20 verhindert werden.

Die bis hierher beschriebene Schaltung der Fig.3 liefen ein Lese-Steuersignal 4/ für den Speicher, welches synchron mit dem Lesebereitschaftssignal 4e ist; da das Lesebereitschaftssignal durch den Lesetaktgenerator 33 aus F i g. 1 erzeugt worden war, der mit einer externen Bezugssignalquelle (örtliches Studio) synchronisiert war, ist das Videoausgangssignal der Synchronisierschaltung nach F i g. 1 nun mit einer periodischen Rate synchron mit den örtlichen Studio-Bezugssignalen. Das Eingangssignal für die SynchronisierschaJtung nach F i g. 1 ist jedoch im allgemeinen nichtsynchron mit den örtlichen Bezugssignalen. Das Schreibbereitschaftssigna! 4/kann entweder vor, gleichzeitig oder nach dem Lesebereitschaftssignal auftreten Da eine Datenübertragung vom Puffer 12 in der

Speicher 20 (Fig. I) in paralleler Weise erfolgt, ist die benötigte Zeit sehr kurz, und es ist möglich, daß die Einschreibsteuersignale für den Speicher zwischen den regelmäßig beabstandeten Lesebereitschaftssteuersignalen auftreten, wie dies F i g. 4k zeigt.

Dies geschieht folgendermaßen: Ein Schreibbereitschaftssignal in Form der Impulse 101 gemäß Fig. 4f wird ..'inem Einstell-Rückstell-Flipflop 120 zugeführt, dessen Ausgangssignal Q (Schwingungsform 4g) einer, hohen Pegel annimmt und damit den Eingang eines D Flipflop 140 vorbereitet, dessen (?-Ausgangssignal nach dem Auftreten des nächsten Taktimpulses von der Dividierschaltung 110 einen hohen Wert annimmt. Das UND-Tor 130, dessen Eingänge mildem Q- Ausgang des I lipflops 120 gekoppelt sind, und das Ausgangssignal der Dividierschaltung (Faktor 8) stellen sicher, daß das D-Flipflop in Synchronismus mit dem Zeittaktsignal 4a betrieben wird. Das hohe ζί-Aiisgangssignal des rüpflops D 'ivird einem Eingar·." des UND-Tores 180 zugeführt. Wenn das Ausgangssignal an Qc des Schieberegisters 100 niedrig ist und damit das Fehlen eines Lesebereitschaftssignals anzeigt, dann ist das Ausgangssignal der Inverterschaltung 170 hoch und das UND-Tor 180 liefert ebenfalls ein hohes Ausgangssignal, so daß das UND-Tor 210 vorbereitet wird und den als nächstes austretenden Impuls des Generators 190 an seinem Ausgang als Schreibsteuersignal für den Speicher 20 erscheinen läßt, welches die Daten vom Puffer 12 in den Speicher 20 gelangen läßt. So kommt das Schreibsteuersignal 301 gemäß Fig.4k zwischen dar Lesebereitschaftssteuersignal mit einer nichtperiodischen Rate zu liegen, .c durch denselben Lesetaktgenerator 33 bestimmt wird.

In dieser Weise werden die nichtsynchronen Schreibbereitschaftssignale angepaßt, wie dies die Impulse 301, 302, 303, 304 usw. gemäß F i g. 4k veranschaulichen, entsprechend den Impulsen 101, 102, 103, 104 usw. gemäß F i g. 4f, welche mit einer nichtperiodischen Rate zwischen den periodischen Lesebereitschaftssteuersignalen 201, 202, 203, 204 gemäß F i g. 4j eingefügt sind. Um sicherzustellen, daß die verfügbare Zeit zwischen den periodischen Lesesieuersignalen 201, 202, 203, 204 usw. gemäß Fig.4j maximal ausgenutzt werden, wird der Einstell-Rückstell-Flipflop 120 anfänglich durch das Q-Ausgangssignal des D-Flipflops 140 mit Hilfe eines monostabilcn Multivibrators 150 zurückgestellt. Das Q-Ausgangssignal des D-Flipflops 140 wird auf einem hohen Pegel gehalten, bis das Einschreibsteuersignal lur den Speicher am Ausgang des UND-Tores 210 beendet ist; dann wird das D-Flipflop 140 mit Hilfe des monostabilen Multivibrators 160 zurückgestellt.

Die Erfindung ist im Zusammenhang mit einem Videosignalgemisch gemäß der NTSC-Norm beschrieben worden, jedoch lassen sich die Prinzipien der Erfindung in gleicher Weise auf andere Fernsehnormen wie PAL, PAL-M und SECAM anwenden. Die Unterschiede dieser Nonnen vom NTSC-System erfordern Modifikationen von Teilen der Synchronisierschaltung, wie z. B.: die Taktfrequenzen müssen für I Intprcrhiede der Hilfsträgerfrequenz iustiert werden, welche die Aniahl der Abtastungen pro Zeile bestimmt (nämlich 4,33 MHz beim PAL-System gegenüber 3,58MHz beim NTSC-System). Weiterhin muß die Kapazität des Speichers bezüglich der zu speichernden Zeilen der Anzahl vertikaler Zeilen in jedem System angepaßt werden, im PAL-System wären das 625 Zeilen, im PAL-M-System 525 Zeilen und im SECAM-System 625 Zeilen. Ferner muß die Speicherorganisation und die Steuerlogik den Unterschieden der einzelnen Farbsignale in jedem System angepaßt werden (also den acht gleichen Halbbildern im PAL-System hinsichtlich der Synchronsignalphasenfolge gegenüber nur vier gleichen Halbbildern bei der NTSC-Synchronsignalphasenfolge, während im SECAM-System die Synchronsignalfrequenz in Form eines nicht verschobenen Hilfsträgers sich zeilenweise ändert und für jede Zeile anders ist). Die Horizontal- und Vertikalsynchronsignale jedes Fernsehsystems müssen ebenfalls bei der Erzeugung der Einschreibadressen für die Speichereinschreibung und bei der Erzeugung der Leseadressen für das Speicherauslesen berücksichtigt werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen unter Zwischenspeicherung eines der Videosignale und Auslesung in Synchronismus mit einem Bezugssignal, mit einer Eingangsschaltung, der die ankommenden, zu synchronisierenden Signale zugeführt werden und die mit einer ersten Taktschaltung zur Ableitung eines mit den ankommenden Signalen synchronen Taktsignals und mit einem ersten Umsetzer zur Umcodierung der ankommenden Videosignale unter Steuerung durch die Taktsignale verbunden ist, ferner mit einem Speicher, in den die umcodierten Signale eingeschrieben werden, und mit einer zweiten Taktschaltung zur Erzeugung bezugssignalsynchroner Taktsignale, unter deren Steuerung die aus dem Speicher wieder ausgelesenen Signale mittels eines zweiten Umsetzern rückcodiert und einer Ausgangsschaltung zugeführt werden, und mit einer Speichersteuerschaltung, welcher die beiden Taktsignale zugeführt werden und welche Einschreibsteuersignale und solche Auslesesteuersignale für den Speicher mit einer periodischen, zum zweiten Taktsignal synchronen Rate ausgelesen werden, dadurch gekennzeichnet, daß die Speichersteuerschaltung (21) solche Einschreibsteuersignale erzeugt daß die ankommenden Videosignale in den Speicher (20) mit einer nichtperiodischen, durch das zweite Taktsignal bestimmten Rate eingeschrieben werden.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Unr^etzer (11) eine mit der ersten Taktschaltung (13) gekoppelte erste Abtastschaltung zur Abtastung der rnkommenden Videosignale mit einer durch das erste Taktsignal bestimmten Rate vor dem Einschreiben in den Speicher (20) aufweist, daß ein Einschreibadressengenerator (22) am Ende der Abtastung ein Einschreib-Bereitschaftssignal erzeugt, daß der zweite Umsetzer (31) eine mit der zweiten Taktschaltung (33) gekoppelte zweite Abtastschaltung zur Abtastung der aus dem Speicher (20) ausgelesenen Videosignale aufweist, daß ein Leseadressengenerator (23) vor dieser Abtastung ein Auslese-Bereitschaftssignal erzeugt, und daß der Speichersteuerschaltung (21) das Einschreib- und Auslese-Bereitschaftssignal zur Erzeugung der Schreib- und Lesesteuersignale für den Speicher (20) zugeführt werden.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Taktschaltung (33) zur Ableitung eines mit dem örtlichen Bezugssignal synchronen Videoausgangssignals mit diesem örtlichen Bezugssignal synchronisiert ist, während das ankommende Videosignal gegenüber dem örtlichen Bezugssignal unsynchron bleibt.