DE2711992B2 - Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen - Google Patents
Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden VideosignalenInfo
- Publication number
- DE2711992B2 DE2711992B2 DE2711992A DE2711992A DE2711992B2 DE 2711992 B2 DE2711992 B2 DE 2711992B2 DE 2711992 A DE2711992 A DE 2711992A DE 2711992 A DE2711992 A DE 2711992A DE 2711992 B2 DE2711992 B2 DE 2711992B2
- Authority
- DE
- Germany
- Prior art keywords
- signals
- memory
- signal
- read
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
- H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
- Details Of Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
Die Erfindung betrifft eine Anordnung, wie sie im Oberbegriff des Anspruchs 1 vorausgesetzt ist
Bei der modernen Fernsehprogrammgestaltung ist es im allgemeinen notwendig, eine Mischung externer und
Studio-Video-Quellen weich in Live-Programme einzufügen. Ein Beispiel für eine solche Notwendigkeit ist die
zunehmende Verwendung elektronischer Berichterstattungseinrichtungen (Electronic Journalism Facilities: EJ)
für Nachrichtensendungen. Die weite Verzweigung solcher Programmquellen hat die Notwendigkeit noch
verstärkt, daß Synchronisiersysteme nichtsynchrone Videosignale, die von außerhalb des örtlichen Studios
stammen, verarbeiten. Die Integration einer nichtsynchroner Quelle in ein vorhandenes Programm stellt ein
schwerwiegendes Problem für die Produktion dar, da ,nan die Studiobezugssignale in Synchronismus mit
regenerierten Synchronimpulsen und Hilfsträgern des von außen kommenden Signals bringen muß (Generatorsynchronisierung
oder sogenanntes Gen-Iocking) oder man muß zusätzliche Synchronisiergeneratoren für
einen geeigneten zeitlichen Bezug verwenden. Das Gen-Iocking mit einer äußeren nichtsyrichronen Quelle
ist besonders schwierig, weil man zu einer Zeit immer nur eine Quelle verwenden kann und diese Quelle die
interne Studiozeitgebung zu beeinträchtigen sucht. Die Verwendung mehrerer Synchronisiergeneratoren ist
teuer und bringt weitere Schwierigkeiten im Betrieb für ;die Aufrechterhaitung der Generatorsynchronisierung
' ^zwischen mehreren Generatoren. Ähnliche Probleme 'ergeben sich bei Kabelsystemen und bei Satellitensystemen,
selbst wenn man teure Rubidium-Normale benutzt, weil Änderungen der elektrischen Laufzeit Verschiebungen
der Farbphase des Videosignals verursachen, selbst wenn die Horizontalsynchronkomponente relativ
stabil ist.
Aus der DE-OS 23 20 376 ist eine Anordnung zur Synchronisie« jng von aus verschiedenen unsynchronen Quellen stammenden Videosignalen bekannt, bei welcher das auf einen gewünschten Synchronisationsstand zu bringende Videosignal in einem Speicher zwischengespeichert wird und dann in Synchronismus mit einem Bezugssignal ausgelesen wird. Bei der bekannten Schaltung werden die ankommenden, zu synchronisierenden Signale einer Eingangsschaltung zugeführt, die mit einer ersten Taktschaltung zur Ableitung eines mit den ankommenden Signalen synchronen Taktsignals und mit einem ersten Umsetzer zur Umcodierung der ankommenden Signale unter Steuerung durch die Taktsignale verbunden ist. Die umcodierten Signale werden dann in den Speicher eingeschrieben. Ferner ist eine zweite Taktschaltung zur Erzeugung bezugssignalsynchroner Taktsignale vorgesehen, unter deren Steuerung die aus dem Speicher wieder ausgelesenen Signale mitteis eines zweiter Umsetzers rückcodiert und einer Ausgangsschaltung zugeführt werden. Zur Steuerung des Einspeicherns und Auslesens ist eine Speichersteu-
Aus der DE-OS 23 20 376 ist eine Anordnung zur Synchronisie« jng von aus verschiedenen unsynchronen Quellen stammenden Videosignalen bekannt, bei welcher das auf einen gewünschten Synchronisationsstand zu bringende Videosignal in einem Speicher zwischengespeichert wird und dann in Synchronismus mit einem Bezugssignal ausgelesen wird. Bei der bekannten Schaltung werden die ankommenden, zu synchronisierenden Signale einer Eingangsschaltung zugeführt, die mit einer ersten Taktschaltung zur Ableitung eines mit den ankommenden Signalen synchronen Taktsignals und mit einem ersten Umsetzer zur Umcodierung der ankommenden Signale unter Steuerung durch die Taktsignale verbunden ist. Die umcodierten Signale werden dann in den Speicher eingeschrieben. Ferner ist eine zweite Taktschaltung zur Erzeugung bezugssignalsynchroner Taktsignale vorgesehen, unter deren Steuerung die aus dem Speicher wieder ausgelesenen Signale mitteis eines zweiter Umsetzers rückcodiert und einer Ausgangsschaltung zugeführt werden. Zur Steuerung des Einspeicherns und Auslesens ist eine Speichersteu-
To erschakung vorgesehen, welcher die beiden Taktsignal
zugeführt werden und welch*· die Einschreib- und Ausiesesteuersignale für den Speicher erzeugt. Die
Auslesesteuersignale sind so beschaffen, daß die gespeicherten Videosignale aus dem Speicher mit einer
periodischen, zum zweiten Taktsignal synchronen Rate ausgelesen werden. Damit man das digitalisierte
Videosignal mit unterschiedlichen Raten in den Speicher einschreiben bzw. auslesen kann, benötigt man
drei Teilspeicher samt dem dazu erforderlichen Schaltungsaufwand zur Aufteilung des Digitalsignalflusses
in diese drei Teilspeicher, von denen jeder überdies einen eigenen Pufferspeicher erfordert. Zur Zusammenfassung
der aus diesen Speichern wieder ausgelesenen Signale wird eine Kombinationsschaltung aus UND-
b5 und ODER-Toren verwendet. Bedingt durch die
Frequenz und/oder Phasenunterschiede zwischen den Farbträgern des ankommenden Signals und des
Studiobezugssignals kann es jedoch vorkommen, daß
27 Π 992
der Speicherinhalt doppelt ausgelesen wird, und
dadurch verschiebt sich die Phasenlage des Zeilensynchronsignals um eine halbe Periode der
Farbträgerschwingung. Dies führt zu einer sichtbaren Verschiebung von Zeilen auf dem Bildschirm des
Wiedergabegerätes. Zur Ausschaltung diecsr unerwünschten Erscheinung macht die bekannte Anordnung
von einer relativ komplexen Kammfilterung Gebrauch, welche ihrerseits den Aufwand vergrößert.
Der Erfindung liegt die Aufgabe zugrunde, eine einwandfreie Synchronisierung mehrerer zunächst
unsynchroner Videosignale mit vergleichsweise geringem konstruktiven Aufwand sicherzustellen.
Diese Aufgabe wird bei einer Anordnung gemäß dem Oberbegriff des Anspruchs 1 durch die im Kennzeichenteil
des Anspruchs 1 angegebenen Merkmale gelöst.
Die erfindungsgemäße Videosynchronisiei anordnung läßt sich mit Vorteil zur Überwindung der Probleme der
Einbeziehung nichtsynchroner Programmquellen in eine «rtiiche Studiosendung verwenden, wo andernfalls
die oben beschriebenen üblichen Generatorsvnchroni- * siennethoden keine zufriedenstellende Lösung bringen.
=.Ein solcher Videosynchronisierer ist primär ein digital
arbeitendes Gerät, dem nichtsynchrone Videoeingangssignale von einer äußeren Quelle zugeführt werden, die
aus der analogen in eine digitale Form überführt werden. Die digitalisierten Signale werden in einem
Speicher gespeichert, in analoger Form zurückgewandelt und in einem Signalverarbeitungsverstärker weiterverarbeitet,
wobei Synchronsignale, Austast- und Farbsynchronsignale dem Ausgangsvideosignal zugefügt
werden. Die im Speicher enthaltene digitale Videoinformation wird aus dem Speicher mit einer Rate
ausgelesen, die synchron mit der Zeitgebung des örtlichen Studiosynchrongenerators ist. Da das wiedergebildete
Videosignal nun vollständig synchron mit dem Studiobezugssignal ist, läßt es sich direkt zum Mischen
sowie für besondere Effekte etc. in gleicher Weise verwenden, in welcher eine Live-Kamera, eine Videobandmaschine
oder eine andere Studiosignalquelle ibenutzt wird.
Bei der erfindungsgemäßen Anordnung können die ankommenden Videosignale in den Speicher eingegeben
werden, während zuvor gespeicherte Videoinformationssignaie
aus dem Speicher ausgelesen werden. Weitere Vorteile der Erfindung sind in den Unteransprüchen
gekennzeichnet
Die Erfindung sei nachfolgend anhand eines in den Zeichnungen veranschaulichten Ausführungsbeispiels
im einzelnen erläutert.
F i g. 1 zeigt ein Blockschaltbild einer Signalsynchronisierschaltung
gemäß der Erfindung;
F i g. 2 veranschaulicht zum besseren Verständnis der Erfindung die Normen einer Fernsehzeile und eines
Fernsehbildes;
F i g. 3 zeigt das Blockschalf bifd einer Speichersteuerlogikschaltung
gemäß der Erfindung und
Fig.4a bis 4k zeigen Schwingungsformen zur
Erläuterung der Betriebsweise des Blockschaltbildes gemäß F ig. 3.
Gemäß Fig. 1 wird ein Eingangsvideosignal von :einer nichtsynchronen Quelle, wie einer EJ-Kamera
(Electronic Journalism-Kamera) auf den Eingang einer Eingangsschaltung 10 gegeben, in welcher die Zeilen,
Bild- und Farbsynchronsignale vom eigentlichen Bildinhalt abgetrennt werden. Die abgetrennten Zeitinformationen
werden einem Schreibtaktgenerator 13 zugeführt, der eine Zeitir.iormation in Form von 14,3
MHz-Impulsen (die vierfache NTSC-Farbträgerfrequenz von 3,58 MHz) erzeugt, welche synchron mit der
Zeitinformation des Eingangssignals ist, um den Analog/Digital-Konverter ίί, Puffer Ϊ2 und Schreib-
r' adressengeneraior 22 zu steuern. Die eigentliche
Bildinformation des ankommenden Signals wird in der Eingangsschaltung auf eine Bandbreite von 5,5MHz
begrenzt und vom Ausgang der Eingangsschaltung 10 auf den Eingangsanschluß eines A/D- (Converters 11
ίο bekannter Form gegeben, wo das Signal (durch
Absastung mit einer 143 MHz-Wortrate) in digitale Form aus 8 Bit-Parallelcodewörtern umgewandelt wird.
Das Ausgangssignal des A/D-Konverters 11 in Form
eines digital abgetasteten Eingangssignal wird über
ι'' einen Puffer 12 einem Bildspeicher 20 zur Speicherung
zugeführt. Das digitale Bildinformationssignal wird an einzelnen Speicherplätzen des Speichers entsprechend
bestimmten Adressencodes gespeichert, die auf die Färb-, Vertikal- und Horizontalsynchronsignale bezogen
sind und von dem Schreibadressengenerator 22 erzeugt werden in Abhängigkeit von der zugehörigen
Zeitinformation des ankommenden Signals, die im Schreibadressentaktgeber abgeleitet sind.
Der Speicher 20 ist beispielsweise mit integrierten Speicherschaltungen aufgebaut (etwa vom Typ Fairchild 40965DC Random Access Memorj (RAM)). Eine typische integrierte Schaltung RAM der beschriebenen Art hat eine Speicherkapazität von 4096 Informationsbit. Die Gesamtkapazität des Speichers 20 wird durch die Anzahi der zu speichernden Informationsbit bestimmt. Bei einer typischen Synchronisierschaltung Her in F i g. 1 dargestellten Art, welche eine Taktrate von 14,3MHz verwendet, würde ein Bildspeicher 7280 Bits erfordern (910 Abtastungen zu je 8 Bit) für
Der Speicher 20 ist beispielsweise mit integrierten Speicherschaltungen aufgebaut (etwa vom Typ Fairchild 40965DC Random Access Memorj (RAM)). Eine typische integrierte Schaltung RAM der beschriebenen Art hat eine Speicherkapazität von 4096 Informationsbit. Die Gesamtkapazität des Speichers 20 wird durch die Anzahi der zu speichernden Informationsbit bestimmt. Bei einer typischen Synchronisierschaltung Her in F i g. 1 dargestellten Art, welche eine Taktrate von 14,3MHz verwendet, würde ein Bildspeicher 7280 Bits erfordern (910 Abtastungen zu je 8 Bit) für
ir> jede Bildzeile von 63,5 p.s, was zu einer Gesamtsumme
von 1 863 680 Speicherbit für die Speicherung von 256 Informationszeilen entsprechend den 262'/2 Vertikallinien
eines Halbbildes gemäß F i g. 2 führt. Die erwähnte Reduzierung der Vertikallinienspeicherung von 262V2
auf 256 ist eine praktische Lösung zur Verringerung der teuren Speicherkosten im Sinne eines wirtschaftlichen
Speicherlogikaufbaus. Wie Fig.2 zeigt, umfaßt die aktive Bildfläche 'tatsächlich 242V2 Zeilen, wobei die
anderen 20 Zeilen für das Vertikalaustastintervall verwendet werden. Das Vertikalaustastintervall enthält
auch andere Signalverarbeitungsinformationen, wie nämlich das Vertikalintervalltestsignal (Vits) in den
Zeilen 17 und 18, das Vertikalintervallreferenzsignal (Virs) in Zeile 19 und das Field Source Identification Signal
in Zeile 20, es ist daher möglich, die 242'/2 aktiven Vertikalbildinformationszeilen pro Halbbild ebenso wie
die Vertikalintervallsignalverarbeitungsinformation in den 256 Zeilen des Speichers zu speichern, indem man
mit der Vertikalzeileninformationsspeicherung bei Zeile
15 beginnt.
Wolke man die Synchronisieranordnung auf ein
ganzes Vollbild abstellen, dann würde dies die Speicherung zweier kompletter Halbbilder erfordern,
und der Speicher würde 910 Abtastungen pro Zeife zu je
8 Bit mal 256 Zeilen pro Halbbild mal zwei Haiobilder
,speichern müssen, entsprechend 3 727 360 Bit.
Die digitale Bildinformation wird von der EingangsschE'tung 10 dem Speicher über einen Puffer 12
zugeführt, der eine günstige Möglichkeit zur Überwindung der Beschränkung der Dateneinleserate der
gegenwärtig erhältlichen typischen integrierten RAM-Speicher bietet Die 143 MHz-Taktfreqtenz (vier/acher
Hilfsträger) ist im Interesse einer genügenden Auflö-
sung der Bildinformation gewählt worden, weiche in dem A/D-Konverter digitalisiert worden ist. Jedoch ist
die Einleserate eines RAM-Speichers im allgemeinen auf 2 MHz begrenzt. Der in Form eines 8 Bit-Serien-Ein/Parallel-Aus-Speichers
aufgebaute Puffer 12 bietet eine günstige Lösung diese unterschiedlichen Datenraten
unter einen Hut zu bringen. Die Daten werden seriell in den Puffer 12 mit einer Rate von 14,3 MHz
eingelesen und können in paralleler Form mit nicht mehr als ein Achtel der Einleserate ausgelesen werden,
so daß das ankommende Signal leicht auf die Informationseinschreibrate von 2 MHz für den Speicher
gebracht werden kann.
Um die im Speicher 20 enthaltene Bildinformation wieder zu gewinnen, wird der Signalumwandlungspro- (s
zeß in folgender Weise umgekehrt: Die im Speicher 20 gespeicherten Daten werden in einen Parallel-Ein/Serien-Aus-Speicher
eingegeben, der seinerseits mit einem Digital/Analog-Konverter 31 verbunden ist, welcher
das 8 Bit-Codewort in ein übliches Analogbild zurück- to verwandelt mit Hilfe von Zeitinformationen und
Leseadressen, die durch einen Lesetaktgenerator 33 und einen Adressengenerator 23 erzeugt sind und mit den
örtlichen Synchronsignalen (Studiosignalen) als Referenz synchronisiert sind. Das Ausgangssignal des
D/A-Konverters 31 wird einer Ausgangsschaltung 32 zugeführt, in welcher das Austastintervall und die
Ablenk- und Farbsynchronsignale entsprechend den örtlichen Studio-Bezugssignalen dem wiedergewonnenen
Bild hinzugefügt werden, um aus dem Ausgangsvi- ^o
deosignal wieder ein vollständiges Bildsignalgemisch herzustellen, wie es in Fig.2 veranschaulicht ist. So
wird die Bildinformation, die von einer nichtsynchronen Quelle in den Speicher 20 eingegeben worden war, aus
dem Speicher in Synchronismus mit den örtlichen Studio-Bezugssignalen ausgelesen, so daß das Signal für
Programmproduktionserfordernisse des Mischens sowie spezielle Effekte und des Schaltens in ähnlicher
Weise wie bei einer Live-Kamera, einem Bildoandgerät oder anderen Signalquellen geeignet wird.
DiC Speichersteuerschaltung 2f vervollständigt die
Synchronisieranordnung der Fig. 1; sie enthält eine noch im einzelnen anhand der Fig.3 und 4a bis 4k zu
beschreibende Logikschaltung, weiche durch Zustandssignale vom Einschreib- und Leseadressengenerator
gesteuert wird, die in Fig. 1 als Schreibbereitschafts-
bzw. Lesebereitschaftssignale bezeichnet sind, so daß Einschreib- und Lesesignale dem Speicher 20 zugeführt
werden, um sicherzustellen, daß nicht in dieselbe Speicheradresse gleichzeitig gelesen und eingeschrieben
wird, wie dies der Fall wäre, wenn nichtsynchrone Videoquellen gegenüber den festen örtlichen Studicbezugssignalen
vorwärts oder rückwärts weglaufen würden.
In der in F i g. 3 dargesteilten Schaltung werden die Lesetaktsignale des Lesetaktranerators 33 mit einer
Frequenz von 143 MHz einem Speicher-Einschreib-Impulsgenerator
190 zugeführt, in dem die Speicherimpulse zeitlich und formmäßig aufbereitet werden, um den
Anforderungen der im Speicher 20 gemäß F i g. 1 w verwendeten RAM-Speicher zu genügen. Der entstehende
kontinuierliche Lese-Schreib-Impulszug, welcher das Ausgangssignal des Impulsgenerators 190 bildet und
der in Fig.4i dargestellt ist, wird den UND-Toren 20
und 22 zugeführt, die Lese- bzw. Einschreib-Steuersignale
für den Speicher in der richtigen Folge erzeugen, wenn sie von der Logikschaltung gemäß F i g. 3 durch
Lesebereitschafts- und Schreibbereitschaftssignale eingeschaltet
werden.
Wie bereits erwähnt wurde, erlaubt die Schaltungsweise der RAM-Speicher nicht das gleichzeitige
Auslesen und Einschreiben von Daten in den Speicher 20, wie dies auftreten könnte, wenn nichtsynchrone
Videoquellen durch die Schaltung gemäß Fig. 1 auf eine lokale Bezugsquelle synchronisiert werden sollen. Da
eine Synchronisierschaltung eine synchrone Erzeugung ihres Ausgangssignals mit einem lokalen Bezugssignal
gewährleisten muß, wird in folgender Weise ein Vorbereitungssignal für das UND-Tor 200 erzeugt. Das
'Lesetaktsignal mit 143 MHz wird einer durch den
Faktor 8 dividierenden Schaltung 110 zugeführt, deren
jAusgangssignal (Schwingungsform Fig.'ta) wiederum
dem Takteingang eines Ringschieberegisters 100 zugeführt wird. Die Funktionseingänge A, B und C des
Schieberegisters 100 werden als Niedrig-, Niedrig- bzw. Hoch-Eingänge (Signalpegel) vorprogrammiert Das
Lesebereitschaftssignal 4b wird dem Lastanschluß des Schieberegisters 100 zugeführt, und die Funktionsausgänge
Qa, Qb und Qc liefern Impulszüge in einer Folge, wie sie in den F i g. 4c, 4d und 4e dargestellt ist, wenn das
Schieberegister durch das Ausgangssignal der Dividierschaltung weitsrgeschaltet wird. Da der Funktionseingang
Cdes Schieberegisters 100 hochprogrammiert war und das Signal am Lastanschluß des Schieberegisters
100 ebenfalls hoch ist, wenn am Lastanschluß ein Lesebereitschaftssignal anliegt, dann ist das Ausgangssignal
4e am Ausgang Qc des Schieberegisters 100
ebenfalls hoch und in Synchronismus mit dem Lesebereitschaftssignal bei einem Tastverhältnis 1 :3.
l)as Ausgangssignal von Qc wird dem Serienschalteingang
des Schieberegisters 100 zu dessen Rückstellung zugeführt, ferner einem Inverter 170 zur Sperrung des
UND-Tores 180 und einem UND-Tor 200, an dessen Eingängen der bereits erwähnte Lese-Schreib-Ausgang
des Generators 190 und der Ausgang Qc des Schieberegisters 100 liegen, entsprechend dem Lesebereitschaftssignal.
Das Ausgangssignal 4y des UND-Tores 200 wird dem Speicher 20 gemäß F i g. 1 als
Lesesteuersigna! zugeführt, welches die im Speicher 20 enthaltenen Daten in den Puffer 30 und den
D/A-Konverter 31 überträgt, von welchem die Signale
wieder in Analog-Videosignale zurückgewandelt werden. Das Ausgangssignal Qc, welches dem Inverter 170
zugeführt wird, hat einen hohen Pegel, wenn ein Lesebereitschaftssignal am Lastanschluß des Schieberegisters
100 anliegt, daher ist das Ausgangssigual des
Inverters 170 niedrig und verhindert bei Zuführung zum UND-Tor 180, daß ein Schreibbereitschaftssignal durch
die UND-Tore 180 und 210 gelangt, so daß die gleichzeitige Erzeugung von Lese- und Schreibsignalen
und ihre Zuführung zum Speicher 20 verhindert werden.
Die bis hierher beschriebene Schaltung der Fig.3
liefert ein Lese-Steuersignal Aj für den Speicher,
welches synchron mit dem Lesebereitschaftssignal 4e ist; da das Lesebereitschaftssignal durch den Lesetaktgenerator
33 aus F i g. 1 erzeugt worden war, der mit einer externen Bezugssignalquelle (örtliches Studio)
synchronisiert war, ist das Videoausgangssignal der Synchronisierschaltung nach F i g. 1 nun mit einer
periodischen Rate synchron mit den örtlichen Studio-Bezugssignalen.
Das Eingangssignal für die Synchronisierschaltung nach F i g. I ist jedoch im allgemeinen
nichtsynchron mit den örtlichen Bezugssignalen. Das Schreibbereitschaftssignal 4/kann entweder vor, gleichzeitig
oder nach dem Lesebereitschaftssignal auftreten. Da eine Datenübertragung vom Puffer 12 in den
Speicher 20 (Fig. 1) in paralleler Weise erfolgt, ist die
benötigte Zeit sehr kurz, und es ist möglich, daß die Einschreibsteuersignale für den Speicher zwischen den
regelmäßig beabstandeten Lesebereitschäftssteuersignalen
auftreten, wie dies F i g. 4k zeigt.
Dies geschieht folgendermaßen: Ein Schreibbereitschaftssignal
in Form der Impulse 101 gemäß F i g. 4f wird einem Einstell-Rückstell-FIipflop 120 zugeführt,
dessen Ausgangssignal Q (Schwingungsform 4g) einen hohen Pegel annimmt und damit den Eingang eines
D-Flipflop 140 vorbereitet, dessen Q-Ausgangssignal
nach dem Auftreten des nächsten Taktimpulses von der /pividierschaltung 110 einen hohen Wert annimmt. Das
{UND-Tor 130, dessen Eingänge mit dem (^-Ausgang des
Flipfiops 120 gekoppelt sind, und das Ausgangssignal
der Dividierschaltung (Faktor 8) stellen sicher, daß das (D-Flipflop in Synchronismus mit dem Zeittaktsignal 4a
'■betrieben wird. Das hohe (?-Ausgangssignal des
IFlipflops D wird einem Eingang des UND-Tores 180
'zugeführt. Wenn das Ausgangssigna! an Qc des
Schieberegisters 100 niedrig ist und damit das Fehlen eines Lesebereitschaftssignals anzeigt, dann ist das
Ausgangssignal der Inverterschaltung 170 hoch und das iUND-Tor 180 liefert ebenfalls ein hohes Ausgangssignal,
so daß das UND-Tor 210 vorbereitet wird und den fals nächstes austretenden Impuls des Generators 190 an
seinem Ausgang als Schreibsteuersignal für den Speicher 20 erscheinen läßt, welches die Daten vom
Puffer 12 in den Speicher 20 gelangen läßt. So kommt das Schreibsteuersignal 301 gemäß Fig.4k zwischen
das Lesebereitschaftssteuersignal mit einer nichtperiodischert
Rate zu liegen, die durch denselben Lesetaktgenerator 33 bestimmt wird.
In dieser Weise werden die nichtsynchronen Schreib-Bereitschaftssignale
angepaßt, wie dies die Impulse 301, 302, 303, 304 usw. gemäß Fig.4k veranschaulichen,
entsprechend den Impulsen 101, 102, 103, 104 usw. gemäß F i g. 4f, weiche mit einer nichtpe/iodischen Rate
zwischen den periodischen Lesebereitscliaftssteuersignalen
201,202, 203,204 gemäß F i g. 4j eingefügt sind. Um sicherzustellen, daß die verfügbare Zeit zwischen
den periodischen Lesesteuersignalen 201,202,203,204
usw. gemäß F i g. 4j maximal ausgenutzt v/erden, wird der Einstell-Rückstell-FIipflop 120 anfänglich durch das
(7-AusgangssignaI des D-Flipflops 140 mit Hilfe eines
monostabilen Multivibrators 150 zurückgestellt Das <?-AusgangssignaI des D-Flipflops 140 wird auf einem
hohen Pegel gehalten, bis das Einschreibsteuersignal für den Speicher am Ausgang des UND-Tores 210 beendet
ist; dann wird das D-FIipflop 140 mit Hilfe des
ίο monostabilen Multivibrators 160 zurückgestellt.
Die Erfindung ist im Zusammenhang mit einem Videosignalgemisch gemäß der NTSC-Norm beschrieben
worden, jedoch lassen sich die Prinzipien der Erfindung in gleicher Weise auf andere Fernsehnormen
wie PAL, PAL-M und SECAM anwenden. Die Unterschiede dieser Normen vom NTSC-System
erfordern Modifikationen von Teilen der Synchronisierschaltung, wie z. B.: die Taktfrequenzen müssen für
Unterschiede der Hilfsträgerfrequenz justiert werden,
weiche die Anzahl der Abtastungen pro Zeile bestimmt (nämlich 4,33 MHz beim PAL-System gegenüber
3,58MHz beim NTSC-System). Weiterhin muß die Kapazität des Speichers bezüglich der zu speichernden
Zeilen der Anzahl vertikaler Zeilen in jedem System angepaßt werden, im PAL-System wären das 625 Zeilen,
im PAL-M-System 525 Zeilen und im SECAM-System 625 Zeilen. Ferner muß die Speicherorganisation und
die Steuerlogik den Unterschieden der einzelnen Farbsignale in jedem System angepaßt werden (also den
so acht gleichen Halbbildern im PAL-System hinsichtlich
der Synchronsignalphasenfolge gegenüber nur vier gleichen Halbbildern bei der NTSC-Synchronsignalphasenfolge,
während im SECAM-System die Synchronsignalfrequenz in Form eines nicht verschobenen
J5 Hilfsträgers sich zeilenweise ändert und für jede Zeile
anders ist). Die Horizontal- und Vertikalsynchronsignale jedes Fernsehsystems müssen ebenfalls bei der
Erzeugung der Einschreibadressen für die Speichereinszhreibung und bei der Erzeugung der Leseadressen für
das Speicherauslesen berücksichtigt werden.
Hierzu 3 Blatt Zeichnungen
1121/319
Claims (3)
1. Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden
Videosignalen unter Zwischenspeicherung eines der Videosignale und Auslesung in Synchronismus
mit einem Bezugssignal, mit einer Eingangsschaltung, der die ankommenden, zu synchronisierenden
Signale zugeführt werden und die mit einer ersten Taktschaltung zur Abieitung eines mit den ankommenden
Signalen synchronen Taktsignals und mit einem ersten Umsetzer zur Umcodierung der
ankommenden Videosignale unter Steuerung durch die Taktsignale verbunden ist, ferner mit einem
Speicher, in den die umcodierten Signale eingeschrieben werden, und mit einer zweiten Taktschaltung
zur Erzeugung bezugssipnalsynchroner Taktsignale, uner deren Steuerung die aus dem Speicher
wieder ausgelesenen Signale mittels eines zweiten Umsetzers rückcodiert und einer Ausgangsschaltung
zugeführt werden, und mit einer Speichersteu-
- erschaltung, welcher die beiden Taktsignale zuge-Γ
führt werden und welche Einschreibsteuersignale und solche Auslesesteuersignale für den Speicher
mit einer periodischer, zum zweiten Taktsignal synchronen Rate ausgelesen werden, dadurch
.gekennzeichnet, daß die Speichersteuerschaliung
(21) solche Einschreibsteuersignale erzeugt, daß die ankommenden Videosignale in den Speicher
(20) mit einer nichtperiodischen, durch das zweite Taktsignal bestimmten Rate eingeschrieben werden.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Umsetzer (11) eine mit der
ersten Taktschaltung (i3) gekoppelte erste Abtastschaltung zur Abtastung der ankommenden Videosignale
mit einer durch das erste Taktsignal bestimmten Rate vor dem Einschreiben in den
Speicher (20) aufweist, daß ein Einschreibadressen-
'-generator (22) am Ende der Abtastung ein Einschreib-Bereitschaftssignal erzeugt, daß der
zweite Umsetzer (31) eine mit der zweiten Taktschaltung (33) gekoppelte zweite Abtastschaltung
zur Abtastung der aus dem Speicher (20) ausgelesenen Videosignale aufweist, daß ein Leseadressengenerator
(23) vor dieser Abtastung ein Auslese-Bereitschaftssignal erzeugt, und daß der
Speichersteuerschaltung (21) das Einschreib- und Auslese-Bereitschaftssignal zur Erzeugung der
Schreib- und Lesesteuersignale für den Speicher (20) zugeführt werden.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Taktschaltung (33) zur
Ableitung eines mit dem örtlichen Bezugssignal synchronen Videoausgangssignals mit diesem örtlichen
Bezugssignal synchronisiert ist, während das ankommende Videosignal gegenüber dem örtlichen
Bezugssignal unsynchron bleibt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB11112/76A GB1576621A (en) | 1976-03-19 | 1976-03-19 | Television synchronizing apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2711992A1 DE2711992A1 (de) | 1977-09-22 |
DE2711992B2 true DE2711992B2 (de) | 1980-05-22 |
DE2711992C3 DE2711992C3 (de) | 1981-01-29 |
Family
ID=9980264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2711992A Expired DE2711992C3 (de) | 1976-03-19 | 1977-03-18 | Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen |
Country Status (8)
Country | Link |
---|---|
US (1) | US4134131A (de) |
JP (1) | JPS52115111A (de) |
AU (2) | AU507158B2 (de) |
CA (1) | CA1089562A (de) |
DE (1) | DE2711992C3 (de) |
FR (1) | FR2345031A1 (de) |
GB (1) | GB1576621A (de) |
NL (1) | NL7702972A (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041898A1 (de) * | 1980-11-06 | 1982-06-09 | Robert Bosch Gmbh, 7000 Stuttgart | Synchronisiersystem fuer fernsehsignale |
EP0136625A1 (de) * | 1983-09-20 | 1985-04-10 | Victor Company Of Japan, Limited | Abtastzeilen-Synchronisierschaltung |
DE19525246C2 (de) * | 1994-07-18 | 2000-02-24 | Tektronix Inc | Synchronisierung digitaler Videoeingangssignale |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL190252B (nl) * | 1977-07-14 | 1993-07-16 | Indep Broadcasting Authority | Digitale opneem- en weergeefinrichting. |
JPS6049392B2 (ja) * | 1977-09-05 | 1985-11-01 | 日本電気株式会社 | 映像音声間遅延時間差補償方式 |
JPS6043707B2 (ja) * | 1978-03-08 | 1985-09-30 | 株式会社東京放送 | 位相変換装置 |
US4463359A (en) * | 1979-04-02 | 1984-07-31 | Canon Kabushiki Kaisha | Droplet generating method and apparatus thereof |
JPS5693159A (en) * | 1979-12-25 | 1981-07-28 | Sony Corp | Error correcting system for advance data |
US4467348A (en) * | 1980-02-01 | 1984-08-21 | Canon Kabushiki Kaisha | Image recording device |
US4564915A (en) * | 1980-04-11 | 1986-01-14 | Ampex Corporation | YIQ Computer graphics system |
US4475161A (en) * | 1980-04-11 | 1984-10-02 | Ampex Corporation | YIQ Computer graphics system |
US4459677A (en) * | 1980-04-11 | 1984-07-10 | Ampex Corporation | VIQ Computer graphics system |
JPS6239190Y2 (de) * | 1981-01-20 | 1987-10-06 | ||
US4443816A (en) * | 1982-04-28 | 1984-04-17 | Indianapolis Center For Advanced Research, Inc. | Digital video image splitter |
JPS58205906A (ja) * | 1982-05-26 | 1983-12-01 | Victor Co Of Japan Ltd | メモリ回路への書き込み方式 |
JPS5984314A (ja) * | 1982-11-05 | 1984-05-16 | Victor Co Of Japan Ltd | 情報記録円盤再生装置 |
GB2137842B (en) * | 1983-03-10 | 1986-06-04 | Sony Corp | Television signal processing apparatus |
JPS59185473A (ja) * | 1983-04-06 | 1984-10-22 | Tokyo Hoso:Kk | テレビジヨン同期変換装置 |
JPS6179385A (ja) * | 1984-09-27 | 1986-04-22 | Sony Corp | 時間軸補正装置 |
JPH0669230B2 (ja) * | 1984-10-22 | 1994-08-31 | ソニー株式会社 | 再生映像信号の処理用信号発生装置 |
US4646151A (en) * | 1985-02-01 | 1987-02-24 | General Electric Company | Television frame synchronizer with independently controllable input/output rates |
US4656516A (en) * | 1985-03-25 | 1987-04-07 | Rca Corporation | Vertical subsampling and memory synchronization system for a picture within a picture television receiver |
US5233420A (en) * | 1985-04-10 | 1993-08-03 | The United States Of America As Represented By The Secretary Of The Navy | Solid state time base corrector (TBC) |
JPH0659092B2 (ja) * | 1985-04-15 | 1994-08-03 | ソニー株式会社 | フレ−ムシンクロナイザ− |
US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
US5019906A (en) * | 1985-10-17 | 1991-05-28 | Ampex Corporation | Time base corrector memory arrangement and memory control |
US4717950A (en) * | 1985-10-17 | 1988-01-05 | Ampex Corporation | Signal phase control by memory cycle read/write groups unlock |
NL8600967A (nl) * | 1986-04-17 | 1987-11-16 | Philips Nv | Televisiesignaalgeheugeninschrijfschakeling. |
EP0245745B1 (de) * | 1986-05-12 | 1993-10-27 | Hitachi, Ltd. | Bildverarbeitungssystem |
JP2557862B2 (ja) * | 1986-12-11 | 1996-11-27 | 富士写真フイルム株式会社 | ビデオ画像収録装置 |
US4882633A (en) * | 1987-01-09 | 1989-11-21 | Canon Kabushiki Kaisha | Video signal reproducing apparatus with memory |
JP2757505B2 (ja) * | 1989-11-28 | 1998-05-25 | ソニー株式会社 | 時間軸補正装置 |
KR920022834A (ko) * | 1991-05-23 | 1992-12-19 | 오오가 노리오 | 카메라 콘트롤 장치 |
US5347322A (en) * | 1991-07-09 | 1994-09-13 | Rebo Research | Video storage and synchronization |
US5526024A (en) * | 1992-03-12 | 1996-06-11 | At&T Corp. | Apparatus for synchronization and display of plurality of digital video data streams |
DE69422324T2 (de) * | 1993-03-29 | 2000-07-27 | Koninkl Philips Electronics Nv | Speicherarchitektur mit Fenstern zum Bildkompilieren |
KR0140674B1 (ko) * | 1993-04-12 | 1998-06-15 | 모리시다 요이치 | 영상신호처리장치 및 처리방법 |
US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
JPH07236117A (ja) * | 1994-02-24 | 1995-09-05 | Nec Corp | 画像処理装置 |
FR2731861B1 (fr) * | 1995-03-13 | 1997-05-16 | Thomson Broadcast Systems | Procede et dispositif de synchronisation d'un signal video numerique |
US6836295B1 (en) | 1995-12-07 | 2004-12-28 | J. Carl Cooper | Audio to video timing measurement for MPEG type television systems |
KR970078657A (ko) * | 1996-05-20 | 1997-12-12 | 구자홍 | 비디오 데이타 압축 장치 |
US5907369A (en) * | 1996-09-10 | 1999-05-25 | Thomson Consumer Electronics, Inc. | Television system for displaying main and auxiliary images with color error correction provisions |
KR100455115B1 (ko) * | 1997-03-05 | 2005-01-13 | 엘지전자 주식회사 | 그랜드얼라이언스고선명티브이(GrandAllianceHDTV)의복호회로 |
JP4325102B2 (ja) | 1999-11-12 | 2009-09-02 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム格納媒体 |
JP2005244299A (ja) * | 2004-02-24 | 2005-09-08 | Sony Corp | 記録再生装置、記録方法および再生方法、並びに、プログラム |
WO2006041991A2 (en) * | 2004-10-04 | 2006-04-20 | Cine-Tal Systems, Llc. | Video monitoring system |
US20080195977A1 (en) * | 2007-02-12 | 2008-08-14 | Carroll Robert C | Color management system |
JP4875035B2 (ja) * | 2008-09-10 | 2012-02-15 | 株式会社東芝 | 映像記録再生装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5320169B2 (de) * | 1972-04-24 | 1978-06-24 | ||
US4007486A (en) * | 1974-10-05 | 1977-02-08 | Nippon Electric Co., Ltd. | Phase locking system for television signals using a digital memory technique |
US4018990A (en) * | 1975-02-13 | 1977-04-19 | Consolidated Video Systems, Inc. | Digital video synchronizer |
-
1976
- 1976-03-19 GB GB11112/76A patent/GB1576621A/en not_active Expired
- 1976-12-30 US US05/755,948 patent/US4134131A/en not_active Expired - Lifetime
-
1977
- 1977-03-10 AU AU23115/77A patent/AU507158B2/en not_active Expired
- 1977-03-10 AU AU23121/77A patent/AU514368B2/en not_active Expired
- 1977-03-16 CA CA274,094A patent/CA1089562A/en not_active Expired
- 1977-03-17 JP JP3020577A patent/JPS52115111A/ja active Granted
- 1977-03-18 FR FR7708213A patent/FR2345031A1/fr active Pending
- 1977-03-18 NL NL7702972A patent/NL7702972A/xx not_active Application Discontinuation
- 1977-03-18 DE DE2711992A patent/DE2711992C3/de not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041898A1 (de) * | 1980-11-06 | 1982-06-09 | Robert Bosch Gmbh, 7000 Stuttgart | Synchronisiersystem fuer fernsehsignale |
EP0136625A1 (de) * | 1983-09-20 | 1985-04-10 | Victor Company Of Japan, Limited | Abtastzeilen-Synchronisierschaltung |
DE19525246C2 (de) * | 1994-07-18 | 2000-02-24 | Tektronix Inc | Synchronisierung digitaler Videoeingangssignale |
Also Published As
Publication number | Publication date |
---|---|
AU2311577A (en) | 1978-09-14 |
DE2711992A1 (de) | 1977-09-22 |
AU507158B2 (en) | 1980-02-07 |
AU2312177A (en) | 1978-09-14 |
US4134131A (en) | 1979-01-09 |
NL7702972A (nl) | 1977-09-21 |
AU514368B2 (en) | 1981-02-05 |
FR2345031A1 (fr) | 1977-10-14 |
CA1089562A (en) | 1980-11-11 |
JPS5528636B2 (de) | 1980-07-29 |
JPS52115111A (en) | 1977-09-27 |
DE2711992C3 (de) | 1981-01-29 |
GB1576621A (en) | 1980-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2711992C3 (de) | Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen | |
DE2711947C3 (de) | Synchronisierschaltung für Videosignale | |
DE2711948C3 (de) | Schaltungsanordnung zur Synchronisierung von Fernsehsignalen | |
DE2320376C2 (de) | Schaltungsanordnung zur Synchronisation eines Videosignals mit einem Bezugssignal | |
DE2703579C2 (de) | Anordnung zur Verarbeitung von Videosignalen | |
DE3036899C2 (de) | ||
DE3732111C2 (de) | ||
DE2909155C2 (de) | Digitale Phasenfangschaltung zur Synchronisierung eines zusammengesetzten Video-Signals mit einem Bezugssignal | |
DE2739667C3 (de) | Taktimpulsgenerator für einen Zeitfehlerausgleich bei Videoaufzeichnungsoder -Wiedergabegeräten | |
DE2635039A1 (de) | Sicheres fernsehuebertragungssystem | |
DE3041898C2 (de) | ||
DE2601768A1 (de) | Digital arbeitendes farbfernsehsystem | |
DE2823813A1 (de) | Geschwindigkeitsfehler-regelvorrichtung | |
DE2520491B2 (de) | System und verfahren zum ausgleichen von zeitfehlern in videoartigen informationssignalen | |
DE2629706A1 (de) | Verfahren zur uebertragung und/oder aufzeichnung von farbfernsehsignalen | |
DE2914022A1 (de) | Schaltungsanordnung zur verarbeitung von videosignalen | |
DE2557864B2 (de) | Schaltungsanordnung zur Beseitigung von Zeitbasisfehlern, mit denen Informationssignale in aufeinanderfolgenden Intervallen auftreten | |
DE3040434A1 (de) | Zeitbasisumsetzervorrichtung | |
DE3342335A1 (de) | Digitaler fernsehempfaenger mit analog/digital-umsetzer mit zeitmultiplex-verstaerker | |
DE2243121B2 (de) | Zeilennormwandler zum Umwandeln eines Fernsehsignals mit einer Zeilenzahl n in ein Fernsehsignal mit einer Zeilenzahl m | |
DE3128727C1 (de) | Verfahren und Anordnung zum Erhoehen der Bildwiedergabefrequenz | |
DE4306080A1 (de) | ||
DE3340553C2 (de) | ||
DE2821774C3 (de) | Synchronisationssignalgenerator | |
DE2808762C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |