DE3036899C2 - - Google Patents
Info
- Publication number
- DE3036899C2 DE3036899C2 DE3036899A DE3036899A DE3036899C2 DE 3036899 C2 DE3036899 C2 DE 3036899C2 DE 3036899 A DE3036899 A DE 3036899A DE 3036899 A DE3036899 A DE 3036899A DE 3036899 C2 DE3036899 C2 DE 3036899C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- data
- channels
- signals
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/808—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the composite colour video-signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/877—Regeneration of colour television signals by assembling picture element blocks in an intermediate memory
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Description
Die Erfindung betrifft eine Einrichtung für eine digitale
Videosignal-Wiedergabevorrichtung nach dem Oberbegriff
des Patentanspruchs 1.
Es besteht das Verlangen, zahlreiche Funktionen von derzeit
bei analogen Videosignal-Aufzeichnungs- und -wiedergabevorrichtungen
üblichen Funktionen auch bei entsprechenden digitalen
Vorrichtungen zu verwirklichen.
Unter diesen Funktionen sind insbesondere Sondergabewiedergabebetriebsarten
sehr schwierig bei digitalen Vorrichtungen durchzuführen.
Insbesondere gibt es bei analogen Vorrichtungen als
Funktion einen Schnellsuchlauf. Bei dieser Betriebsart wird
das Aufzeichnungsmedium mit einer Geschwindigkeit vorwärtsbewegt,
die beispielsweise das Zehnfache der normalen Geschwindigkeit
des Aufzeichnungsmediums bei der Wiedergabe ist.
Wenn mehrere Kanäle auf dem Aufzeichnungsmedium aufgezeichnet
sind, besteht das Problem, daß bei der Sonderwiedergabebetriebsart
die Möglichkeit besteht, daß ein Magnetkopf eines
Kanals Daten anderer Kanäle aufnimmt, weil sich bei der Sonderwiedergabebetriebsart
die Bewegungsrichtung und/oder wie
beim Schnellsuchlauf die Geschwindigkeit des Aufzeichnungsmediums
von jener beim Aufzeichnungsbetrieb oder normalen
Wiedergabebetrieb unterzeichnet. In einigen Fällen wird das
Band während der Wiedergabe angehalten. Wenn drei Spulen
bzw. Kanäle A, B und C angenommen sind, tritt es bei der
Sonderwiedergabebetriebsart häufig auf, daß ein Drehmagnetkopf
für den Kanal A die Spulen B und C neben der Spule A
abtastet und Daten davon aufnimmt. Dies ist insbesondere beim
genannten Schnellsuchlauf der Fall.
Digitale Videobandgeräte wurden nicht mit einem derartigen
Schnellsuchlauf versehen.
Aufgabe der Erfindung ist es, eine Einrichtung für eine
digitale Videosignal-Wiedergabevorrichtung der eingangs genannten
Art anzugeben, welche die Durchführung einer Sonderwiedergabebetriebsart
ermöglicht.
Diese Aufgabe wird durch eine Einrichtung der eingangs genannten
Art gelöst, welche die im kennzeichnenden Teil dieses
Anspruchs angegebenen Merkmale aufweist.
Bei der erfindungsgemäßen Einrichtung ermöglicht das Erfassen
des den speziellen Kanal des durch jede Umsetzereinrichtung
wiedergegebenen digitalen Videosignals anzeigenden Identifizierungssignals
einen Signalaustauschbetrieb zwischen den
Datenkanälen derart, daß jeder Teilbildspeicher in jedem
Kanal nur Daten dieses Kanals speichert, wie es erforderlich
ist.
Der Signalaustauschbetrieb wird durch eine Signalaustauscheinrichtung
durchgeführt, die auf die Erfassungseinrichtung
anspricht. Es sei in diesem Zusammenhang darauf hingewiesen,
daß aus der US-PS 40 41 453 eine Schalteinrichtung bekannt ist,
welche digitale Signale zyklisch von einem Kanal auf einen
anderen Kanal umschaltet. Diese Schalteinrichtung spricht
nicht auf eine Erfassungseinrichtung bzw. auf ein Identifizierungssignal
an.
Bevorzugte und vorteilhafte Ausgestaltungen der erfindungsgemäßen
Einrichtung gehen aus den Ansprüchen 2 bis 6
hervor.
Die Erfindung wird anhand der in der Zeichnung dargestellten
Ausführungsbeispiele näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild einer Ausführungsform eines
Aufzeichnungssystems eines digitalen Viedobandgeräts,
Fig. 2 ein Blockschaltbild einer Ausführungsform eines
Wiedergabesystems eines digitalen Videobandgerätes
gemäß der Erfindung,
Fig. 3, 4, 5 jeweils Darstellungen zur Erläuterung der Beziehung
zwischen Drehmagnetköpfen und Spuren auf
einem Band in der Aufzeichnungsbetriebsart,
Fig. 6 ein Blockschaltbild eines Ausführungsbeispiels
eines bei der Erfindung verwendeten Wiedergabeprozessors,
Fig. 7A, 7B, 7C u. Fig. 8 Darstellungen zur Erläuterung der Signaldaten
gemäß der Erfindung,
Fig. 9 eine Darstellung zur Erläuterung der Beziehung
zwischen den Magnetköpfen und den Spuren auf
einem Band bei einer Sonderwiedergabebetriebsart,
Fig. 10 ein Blockschaltbild eines theoretischen Beispiels
einer Signalaustauscheinrichtung gemäß der Erfindung,
Fig. 11 ein ausführliches Blockschaltbild einer Signalaustauscheinrichtung
gemäß der Erfindung,
Fig. 12-15 Blockschaltbilder für Komponentenschaltungen
der Signalaustauscheinrichtung gemäß Fig. 11,
Fig. 16-16N Signalverläufe, die an verschiedenen Stellen
der Einrichtung gemäß der Erfindung auftreten,
Fig. 17 ein theoretisches Blockschaltbild, das ein
Zeitbasiskorrekturglied wiedergibt, das bei
dem Wiedergabesystem verwendet
ist,
Fig. 18 ein Blockschaltbild, das einen Datenkennzeichengenerator
darstellt, der bei dem Zeitbasiskorrekturglied
gemäß Fig. 17 verwendet ist,
Fig. 19 ein Blockschaltbild einer Folgesteuerung, die
in dem Zeitbasiskorrekturglied gemäß Fig. 17
verwendet ist,
Fig. 20 ein Blockschaltbild einer Schaltung zum Erzeugen
eines Steuersignals an der Leseseite des
Zeitbasiskorrekturglieds gemäß Fig. 17,
Fig. 21 ein Blockschaltbild eines Datenidentifiziersignalgenerators
der Signalaustauscheinrichtung, der
keine Pufferspeicher verwendet, gemäß der Erfindung.
Im folgenden wird ein Ausführungsbeispiel der Erfindung erläutert,
das bei einem digitalen Videobandgerät, im folgenden
kurz Digital-VTR, angewendet ist. Fig. 1 ist ein Blockschaltbild
einer Aufzeichnungsschaltung des Digital-VTR,
und Fig. 2 ist ein Blockschaltbild einer Wiedergabeschaltung
des Digital-VTR. Das Digital-VTR gemäß diesem Ausführungsbeispiel
weist drei Umsetzereinrichtungen
in Form von Drehmagnetköpfen 1 A, 1 B, 1 C auf, die drei
Aufzeichnungsspuren 3 A, 3 B und 3 C simultan auf einem Magnetband
2 bilden. Das heißt, daß, wie in Fig. 3 dargestellt,
das Magnetband 2 wendelförmig auf einer Drehführungstrommel
5 gewickelt ist, unter Überdecken eines
Winkelbereichs von im wesentlichen 340°, und daß die
drei Drehmagnetköpfe 1 A, 1 B und 1 C, die an der Trommel 5
befestigt sind, so ausgebildet sind, daß sie das Magnetband
2 simultan abtasten. Die Drehmagnetköpfe 1 A, 1 B und 1 C
sind parallel bezüglich der Drehrichtung der Trommel 5 angeordnet,
die durch einen Pfeil a dargestellt ist, wie das
beispielhaft in Fig. 4 wiedergegeben ist, so daß die drei
Spuren 3 A, 3 B und 3 C simultan durch eine Drehung der Drehführungstrommel
5 gebildet werden, wie das in Fig. 5 dargestellt
ist.
Bei diesem Ausführungsbeispiel erfolgt eine Erläuterung
für den Fall des Aufzeichnens und Wiedergebens von NTSC-Farbfernsehsignalen,
wobei die Führungstrommel 5 mit einer
Drehzahl von 60 1/s gedreht wird. Folglich enthält eine
Dreiheit der Spuren 3 A, 3 B und 3 C Videoinformation
bezüglich einem Fernseh-Teilbild. Im folgenden wird ein
Aufzeichnungsvorgang dieses Digital-VTR mit Bezug auf
Fig. 1 erläutert. Bei der Schaltung gemäß Fig. 1 wird ein
ankommendes analoges Farbvideosignal einem Eingangsprozessor
11 über einen Eingangsanschluß 10 zugeführt. Der Signalverlauf
eines Horizontalabtastintervalls des ankommenden analogen
Farbvideosignals ist in Fig. 7A dargestellt, wobei
ein Horizontalsynchronimpuls HS und ein Farbburstsignal (Farbsynchronsignal)
BS mit einer Frequenz von 3,58 MHz vorgesehen
sind. Der Eingangsprozessor 11
weist mindestens einen Burstsignalseparator auf. Ein davon abgetrenntes
Burstsignal wird einem Haupttaktgenerator 20
zugeführt, der einen Haupttakt mit einer Frequenz erzeugt,
die das Vierfache der Farbhilfsträgerfrequenz f SC
ist (3,58 MHz). Das so erhaltene Haupttaktsignal wird einem
Analog/Digital-Umsetzer 12 zugeführt, in dem das
analoge Videosignal in ein Digitalsignal aus beispielsweise
8-Bit-Worten mit einer Abtastfrequenz von 4 f SC
umgesetzt wird.
Wie an sich bekannt, ergibt sich für den Fall des NTSC-Farbvideosignals
die Beziehung:
mit f H =Frequenz des Horizontalsynchronimpulses HS.
Folglich erfolgen 910 Abtastungen in einer Horizontalperiode.
Jedoch wird bei dem Digital-VTR gemäß diesem Ausführungsbeispiel
das Horizontalaustastintervall nicht in Form von
Daten gehandhabt bzw. verarbeitet zur Verringerung der
Bitrate der digitalen Daten.
Weiter ist ein Steuersignalgenerator 21 vorgesehen. Der
Steuersignalgenerator 21 ist mit dem Haupttaktsignal von
dem Haupttaktgenerator 20 versorgt sowie mit Vertikal-
und Horizontalsynchronsignalen von dem Eingangsprozessor
11 zur Erzeugung verschiedener Zeitsteuersignale, die bei
der Aufzeichnungssignalverarbeitung verwendet werden.
In dem Videosignal eines Teilbildes werden ein Vertikalsynchronimpuls
und ein Ausgleichsimpuls nicht als wirksame
Daten angesehen, und Signale in diesen Perioden werden
nicht aufgezeichnet. Da jedoch Testsignale wie VIR, VIT
usw. in der Vertikalaustastperiode eingefügt sind, wird
die Anzahl der wirksamen Videozeilen einschließlich dieser
Zeilen bestimmt. Beispielsweise beträgt im Fall des NTSC-Farbvideosignals
die Anzahl der wirksamen Videozeilen in
einer Teilbildperiode 252, wobei 12. bis 263. Zeile in einem
ungeradzahligen Teilbild und die 264. bis 265. Zeile in einem
geradzahligen Teilbild als wirksame bzw. effektive Videozeilen
zur Aufzeichnung betrachtet werden.
In dem A/D-Umsetzer 12 wird aufgrund der vorstehenden Ausführungen
das Farbvideosignal abgetastet und in ein Digitalsignal
umgesetzt; beispielsweise in ein paralleles 8-Bit-Digitalsignal
pro Abtastung.
Das so erhaltene Digitalsignal wird einer Schnittstellenschaltung
13 zugeführt, in der wirksame Digitalvideodaten
auf Kanäle A, B und C aufgeteilt werden. Die so zugeteilten
Digitalsignale werden einer entsprechenden Zeitbasiskomprimierschaltung
14 A, 14 B bzw. 14 C der Kanäle A, B und C zugeführt,
in denen sie mit einem vorgegebenen Verhältnis bezüglich
der Zeitbasis komprimiert werden aufgrund einer
Erhöhung der Gesamtzahl der Information wegen der Addition
eines Fehlerkorrekturcodes und zur Umwandlung des
Datenformats. Die Digitalsignale der jeweiligen Kanäle,
die so komprimiert sind, werden jeweils über Fehlerkorrekturcodierer
15 A, 15 B bzw. 15 C Aufzeichnungsprozessoren 16 A,
16 B und 16 C in dieser Reihenfolge zugeführt, durch die
sie in Daten mit einem solchen Format umgesetzt werden,
wie es in den Fig. 7B und 7C dargestellt ist.
Bei dem dargestellten Beispiel werden die Daten eines Horizontalabtastintervalls
in sechs Unterblöcke SB unterteilt,
von denen jeder Kanal zwei
Unterblöcke erhält, wie in Fig. 7B dargestellt. Jeder Unterblock
SB besitzt nach Fig. 7C einen Aufbau,
nach dem den Videodaten ein Blocksynchronsignal
SYNC, ein Identifiziersignal ID und ein Adreßsignal AD
vorhergeht und sich ein CRC-Code
anschließt. Das eben erwähnte
Synchronsignal SYNC wird verwendet, um eine Synchronisation
beim Extrahieren der Signale ID und AD, der Daten
und des CRC-Code während der Wiedergabebetriebsart zu erreichen.
Das Identifiziersignal ID zeigt an, welchem der Kanäle
A, B und C der nun aufgenommene Unterblock SB gerade
angehört und ob das Vollbild, das Teilbild und die Zeile
geradzahlig oder ungeradzahlig sind.
Das Adreßsignal AD zeigt an, wo der Unterblock SB in jedem
Kanal des Videosignals eines Teilbildes angeordnet ist.
Die Daten sind das digitalisierte Farbvideosignal, und
der CRC-Code wird zum Erfassen eines Fehlers in den Daten
während der Wiedergabebetriebsart verwendet.
Fig. 8 zeigt ein imaginäres Speicheradressenformat für das
Signal jedes Kanals in dem Videosignal eines Teilbilds (Halbbilds).
Daten zweier Unterblöcke SB, d. h., Daten von einem Drittel
der Zeile in jedem Kanal, bilden einen Block bei diesem
Ausführungsbeispiel. Im Fall des NTSC-Farbvideosignals
beträgt, wenn die Anzahl der wirksamen Zeilen zu 252 gewählt
ist, wie das vorstehend erwähnt worden ist, die Anzahl
der Blöcke pro Teilbild 252 in jedem Kanal. Die 252
Blöcke sind in einer Matrix (12 · 21) angeordnet, wie in
Fig. 8 dargestellt, und Paritätsdaten für die Horizontalrichtung
(die Zeilenrichtung) sind als dreizehnte Spalte
der Matrix hinzugefügt, und Paritätsdaten für die Vertikalrichtung
(Spaltenrichtung) sind als zweiundzwanzigste
Zeile der Matrix hinzugefügt, wodurch 13 · 22 Blöcke erreicht
werden.
In diesem Fall werden, wenn die Unterblöcke SB mit SB₁-SB₅₇₂
in Folge bezeichnet sind,
für jeden Unterblock in der ersten Reihe
die folgenden Modulo-2-Additionen
bezüglich
der Horizontalrichtung zur Bildung von Horizontalparitätsdaten
SB₂₅ und SB₂₆ der ersten Zeile durchgeführt:
SB₁ ⊕ SB₃ ⊕ SB₅ ⊕ . . . ⊕ SB₂₃ = SB₂₅
SB₂ ⊕ SB₄ ⊕ SB₆ ⊕ . . . ⊕ SB₂₄ = SB₂₆,
wobei in ähnlicher Weise Horizontalparitätsdaten ebenfalls
bezüglich der zweiten bis zweiundzwanzigsten Zeile erhalten
werden.
Weiter werden bezüglich der ersten Spalte
für jeden Unterblock
die folgenden Modulo-2-Additionen
bezüglich der Vertikalrichtung
durchgeführt, um Vertikalparitätsdaten SB₅₄₇ für die erste
Spalte zu erhalten:
SB₁ ⊕ SB₂₇ ⊕ SB₅₃ ⊕ . . . ⊕ SB₅₂₁ = SB₅₄₇,
wobei auch bezüglich der zweiten bis zwölften Spalte Vertikalparitätsdaten
in ähnlicher Weise erhalten werden.
Die Horizontal- und Vertikalparitätsdaten und der CRC-Code
werden auch zum Verbessern einer Fehlerdaten-Korrekturfähigkeit
während der normalen Wiedergabebetriebsart
verwendet.
Die Signalverarbeitung zum Bilden der Paritätsdaten und des
CRC-Codes und deren Addition zu den Videodaten findet in
jedem der Fehlerkorrekturcodierer 15 A, 15 B und 15 C statt.
Die Signalverarbeitung zur Bildung des Synchronsignals
SYNC, des Identifiziersignals ID und des Adreßsignals AD
und deren Addition zu den Videodaten wird in jedem der
Aufzeichnungsprozessoren 16 A, 16 B und 16 C durchgeführt.
Die Aufzeichnungsprozessoren 16 A, 16 B und 16 C erreichen weiter
jeweils eine Blockcodierung zum Umsetzen der Anzahl
der Bit pro Abtastung von 8 auf 10. Bei dieser Blockcodierung
werden von 2¹⁰ 10-Bit-Codes 2⁸ Codes ausgewählt,
deren DSV, d. h., der durchschnittliche Gleichspannungspegel
des Gesamtcodes, Null oder nahe Null ist, wobei diese gewählten
Codes jeweils den ursprünglichen 8-Bit-Codes zugeordnet
werden. Das heißt, diese Umformung wird so durchgeführt,
daß der DSV des Aufzeichnungssignals so eng wie
möglich zu Null werden kann und folglich die Bitsymbole
"0" und "1" im wesentlichen gleichzahlig auftreten können.
Der Grund dafür, daß die Blockcodierung verwendet wird, liegt
darin, daß bei einem gewöhnlichen Wiedergabemagnetkopf eine
Änderung des Magnetflusses als dessen Ausgangssignal herausgeführt
wird und folglich die Gleichspannungskomponenten
prinzipiell während der Wiedergabebetriebsart nicht wiedergegeben
werden können.
Die auf diese Weise durch die Blockcodierung erhaltenen
10-Bit-Digitalsignale werden durch die
Aufzeichnungsprozessoren 16 A, 16 B und 16 C von einem
Parallelsignal in ein serielles Signal, beginnend mit dem
Unterblock SB₁, umgesetzt. Darüber hinaus werden ein Vorspann-
und ein Nachspannsignal jeweils an der Spitze bzw.
dem Ende der Aufzeichnungsspur jedes Kanals hinzugefügt.
Die so erhaltenen seriellen Digitalsignale werden jeweils
über Aufzeichnungsverstärker 17 A, 17 B und 17 C Drehmagnetköpfen
1 A, 1 B bzw. 1 C zugeführt. Die Drehmagnetköpfe 1 A,
1 B und 1 C sind eng zueinander und mit der gleichen Drehwinkelbeziehung
oder Reihenbeziehung, wie in Fig. 3 und
Fig. 4 dargestellt, angeordnet und werden mit einer Teilbildfrequenz
synchron zum Farbvideosignal angesteuert.
Ein Magnetband 2 ist wendelförmig um den gesamten Drehumfang
der Köpfe 1 A, 1 B und 1 C gewunden, derart, daß das Band 2
einen Winkelbereich von annähernd 340° Ω-förmig bedeckt,
wobei das Band 2 mit einer konstanten Normalgeschwindigkeit
angetrieben wird.
Folglich werden, wie in Fig. 5 dargestellt, die Digitalsignale
der Kanäle A, B und C jeweils durch die Magnetköpfe
1 A, 1 B und 1 C aufgezeichnet in Form von drei parallelen
schrägen Spuren 3 A, 3 B und 3 C für jede Teilbildperiode. Bei
dem dargestellten Ausführungsbeispiel sind die Breiten der
Spuren der Köpfe 1 A, 1 B und 1 C und der Kopfabstand so gewählt,
daß die drei Spuren 3 A, 3 B und 3 C einer Videospur
eines Formats entsprechen, das mit SMPTE-Typ "C" eines
Ein-Inch-Schrägspur-VTR bezeichnet wird (1 Inch=2,54 cm).
Eine Spur 4 gemäß Fig. 5 ist eine, auf der Impulse als
Steuersignal CTL aufgezeichnet sind, die durch Teilen
des Vertikalsynchronsignals erhalten sind.
Auf die beschriebene Weise wird das Farbvideosignal in digitaler
Form aufgezeichnet.
Im folgenden wird mit Bezug auf Fig. 2 das Wiedergabesystem
erläutert. Die Digitalsignale der jeweiligen Kanäle werden
simultan durch die Köpfe 1 A, 1 B und 1 C von den Spuren 3 A,
3 B und 3 C wiedergegeben und über Wiedergabeverstärker 30 A,
30 B und 30 C Wiedergabeprozessoren 31 A, 31 B und 31 C zugeführt.
Die Wiedergabeprozessoren 31 A, 31 B und 31 C enthalten
jeweils eine Bitsynchronisierschaltung, wie sie beispielsweise
in Fig. 6 dargestellt ist. Insbesondere wird
das Digitalsignal von jedem der Wiedergabeverstärker 30 A,
30 B bzw. 30 C einem Phasenregelkreis 311 (PLL) zugeführt,
um davon ein Taktsignal abzuleiten, das einer Bitsynchronisierschaltung
312 zugeführt wird, in der das Digitalsignal
von jedem der Wiedergabeverstärker 30 A, 30 B und 30 C mit dem
Taktsignal synchronisiert wird. Das so synchronisierte
Signal wird einer Blocksynchronsignalextrahierschaltung 313
zugeführt zum Extrahieren des Blocksynchronsignals SYNC.
Das extrahierte Blocksynchronsignal SYNC wird einem Decodierer
314 zugeführt, in dem die Daten aus einem seriellen
Signal in ein paralleles Signal umgesetzt werden und gleichzeitig
einer Blockdecodierung unterworfen werden, bei der
die Daten von dem 10-Bit-Code in das ursprüngliche 8-Bit-Codesignal
decodiert werden.
Dieses parallele 8-Bit-Digitalsignal wird jeweils einem von
Zeitbasiskorrekturgliedern 32 A, 32 B, 32 C (TBC) gemäß Fig. 2
zugeführt, um einen Zeitbasisfehler zu beseitigen. In
diesem Fall ist jedes der Zeitbasiskorrekturglieder 32 A,
32 B und 32 C mit einem Speicher versehen und wird das Blocksynchronsignal
SYNC als Anfangsmarkierung für die folgenden
Signale verwendet. Das Digitalsignal wird durch den Taktimpuls
von dem Phasenregelkreis 311 jedes der Wiedergabeprozessoren
31 A, 31 B, 31 C in den erwähnten Speicher eingeschrieben
und aus diesem durch ein Taktsignal ausgelesen,
das durch ein stationäres Synchronsignal erzeugt wird,
wodurch der Zeitbasisfehler beseitigt wird.
Die Signale von den Zeitbasiskorrekturgliedern 32 A, 32 B und
32 C werden über eine Signalaustauscheinrichtung jeweils Fehlerkorrekturdecodierern 34 A, 34 B, 34 C
zugeführt. Die Fehlerkorrekturdecodierer
34 A, 34 B und 34 C sind jeweils mit einem Teilbildspeicher
(Fig. 8) mit einer Kapazität versehen, die
ausreichend groß ist, um das Videosignal jedes Kanals
eines Teilbilds zu speichern, wobei für jeden Unterblock
SB die Daten in den Teilbildspeicher in Übereinstimmung
mit dem Adreßsignal AD eingeschrieben werden. Bei diesen
Fehlerkorrekturdecodierern 34 A, 34 B, 34 C werden Fehler in den
Daten durch den CRC-Code und die Horizontal- und Vertikalparitätsdaten
korrigiert.
Nachdem sie der Fehlerkorrektur unterworfen worden sind,
werden die Daten der drei Kanäle entsprechenden Zeitbasisdehnschaltungen
35 A, 35 B und 35 C zugeführt, in denen sie
zu einem Datenzug mit ursprünglicher Zeitbasis und ursprünglichem
Signalformat gemacht werden, wobei diese Ausgangssignale
einer Schnittstellenschaltung 36 zugeführt
werden, in denen sie zu dem ursprünglichen Digitalsignal
des einzigen Kanals wiederhergestellt werden. Dieses Digitalsignal
wird einem Digital/Analog-Umsetzer 37 (D/A)
zugeführt zum Umsetzen in ein analoges Farbvideosignal.
Das Farbvideosignal wird dann einem Ausgangsprozessor 38
zugeführt, in dem es zu dem Synchronimpuls und dem Burstsignal
hinzugefügt wird, um das ursprüngliche Farbvideosignal
zu erhalten, das an einem Ausgangsanschluß 39
abgeleitet wird.
Ein externes Bezugssignal, das durch das stationäre Synchronsignal
erzeugt wird, wird über einen Eingangsanschluß 41
einem Haupttaktgenerator 42 zugeführt, von dem ein Taktimpuls
und ein Bezugssynchronsignal einem Steuersignalgenerator
43 zugeführt werden. Von dem Steuersignalgenerator
43 werden Steuersignale abgeleitet, die mit dem externen
Bezugssignal synchronisiert sind, wie verschiedene Zeitsteuerimpulse,
Zeilen-, Teilbild- und Vollbild-Identifiziersignale
und Abtastimpulse.
Bei dem Wiedergabesystem gemäß Fig. 2 wird die Verarbeitung
von den Drehmagnetköpfen 1 A, 1 B und 1 C zur Schreibseite der
Zeitbasiskorrekturglieder 32 A, 32 B und 32 C durch den Taktimpuls
zeitgesteuert, der von den wiedergegebenen Daten
Kanal für Kanal extrahiert wird, während die Verarbeitung
von der Leseseite der Zeitbasiskorrekturglieder 32 A, 32 B, 32 C
zum Ausgangsanschluß 39 durch den Taktimpuls zeitgesteuert
wird, der von dem Haupttaktgenerator 42 und dem Steuersignalgenerator
43 abgeleitet ist.
Für die normale Wiedergabebetriebsart erfolgt die Nachführ-Servosteuerung
unter Verwendung des oben erwähnten
Steuersignals CTL, das von der Spur 4 wiedergegeben wird,
weshalb der Drehmagnetkopf 1 A ein Signal von lediglich
der Spur 3 A aufnimmt. Im Falle einer Sonderwiedergabebetriebsart,
wie ein Langsamlauf, ein Schnellsuchlauf, ein
Stillstand oder auch ein Rückwärtslauf, tastet jedoch der
Drehmagnetkopf 1 A über eine Dreiheit der Spuren 3 A, 3 B
und 3 C. Das heißt, daß, wie in Fig. 9 dargestellt, der
Magnetkopf 1 A Dateninformation von den Spuren 3 B und 3 C
zusätzlich zur Spur 3 A aufnehmen kann. Dies trifft auch
für die Drehmagnetköpfe 1 B und 1 C zu. Wie bereits erläutert,
enthält jeder Unterblock ein Kanal-ID-Signal und ein Adreßsignal
AD. Folglich wird bei der Sonderwiedergabebetriebsart
eine richtige Wiederanordnung der erfaßten Daten in
der Signalaustauscheinrichtung 33 entsprechend dem Kanal-ID-Signal
durchgeführt.
Deshalb ist für die Normalwiedergabebetriebsart allein die
Signalaustauscheinrichtung 33 nicht erforderlich, während dann, wenn
in der Sonderwiedergabebetriebsart Daten, die sich von
denen unterscheiden, die von dem Kanal A durch den Drehmagnetkopf
1 A aufgenommen werden, wirkungsvoll verwendet werden
sollen, die Signalaustauscheinrichtung 33 tatsächlich erforderlich
ist.
Der Aufbau und die Betriebsweise der Signalaustauscheinrichtung 33,
die das wesentliche Merkmal der Erfindung ist, wird nun mit
Bezug auf Fig. 10 und die folgenden Figuren erläutert.
Da der Aufbau für jeden Kanal identisch
ist, wird im wesentlichen nur der Aufbau für
den Kanal A erläutert, während der Aufbau für die
Kanäle B und C nur in den Figuren dargestellt und mit den Bezugszeichen mit den
Indizes B,b und C,c
anstelle der Indizes A,a versehen ist, wobei die mit diesen Indizes versehenen Bezugszeichen
Schaltungen und Signale wiedergeben.
Die Anzahl der Kanäle ist nicht auf drei beschränkt.
Es können auch zwei oder vier und mehr Kanäle in ähnlicher
Weise vorgesehen sein.
Gemäß Fig. 10 werden Ausgangssignale der Zeitbasiskorrekturglieder
32 A, 32 B und 32 C Multiplexern 50 A, 50 B bzw. 50 C sowie
Pufferspeichern 51 A, 51 B bzw. 51 C zugeführt, die jeweils
eine Kapazität für einen Unterblock besitzen. Die Ausgangssignale
der Pufferspeicher 51 A, 51 B und 51 C werden
weiter den beiden anderen Multiplexern 50 B und 50 C, 50 C und
50 A bzw. 50 A und 50 B zugeführt. Schließlich werden die Ausgangssignale
der Multiplexer 50 A, 50 B und 50 C jeweils den
Fehlerkorrekturdecodierern 34 A, 34 B bzw. 34 C der nächsten
Stufe zugeführt.
In diesem Fall wird der Schreibbetrieb des Speichers 51 A
lediglich durchgeführt, wenn das Ausgangssignal des Zeitbasiskorrekturglieds
32 A, nämlich ein vom Kopf 1 A aufgenommenes
Signal ein Signal des Kanals B oder C ist. In
ähnlicher Weise erfolgen die Schreibbetriebe der Speicher
51 B und 51 C lediglich dann, wenn die Ausgangssignale der
Zeitbasiskorrekturglieder 32 B und 32 C Signale der Kanäle
C, A bzw. A, B sind.
Die Multiplexer 50 A, 50 B und 50 C führen eine Signalauswahl
durch, wie sie in der folgenden Tafel dargestellt ist.
Zur Verwendung als Speicher 51 A, 51 B und 51 C in der Signalaustauscheinrichtung
33 ist es vorzuziehen, einen FIFO-Speicher
(Schiebespeicher) zu verwenden.
Die Datenidentifiziersignale NDTa, ORDYba und ORDYca sind
wie folgt definiert:
NDTa = "1" zeigt an, daß das Ausgangssignal des Zeitbasiskorrekturglieds
32 A das letzte (neueste) A-Kanal-Signal
ist;
NDTa = "0" zeigt an, daß das Ausgangssignal des Zeitbasiskorrekturglieds 32 A zwar ein Signal des A-Kanals ist, daß es sich jedoch um "alte Daten" handelt oder daß es sich um ein Signal eines anderen Kanals handelt;
ORDYba = "1" zeigt an, daß der Speicher 51 B mit dem letzten (neuesten) A-Kanal-Signal gespeichert ist;
ORDYba = "0" zeigt an, daß der Speicher 51 B mit dem A-Kanal-Signal gespeichert ist, das bereits einmal aus dem Zeitbasiskorrekturglied 32 B ausgelesen worden ist;
ORDYca = "1" zeigt an, daß der Speicher 51 C mit dem letzten (neuesten) A-Kanal-Signal gespeichert ist;
ORDYca = "0" zeigt an, daß der Speicher 51 C mit dem alten A-Kanal-Signal gespeichert ist, das bereits aus dem Zeitbasiskorrekturglied 32 C ausgelesen worden ist.
NDTa = "0" zeigt an, daß das Ausgangssignal des Zeitbasiskorrekturglieds 32 A zwar ein Signal des A-Kanals ist, daß es sich jedoch um "alte Daten" handelt oder daß es sich um ein Signal eines anderen Kanals handelt;
ORDYba = "1" zeigt an, daß der Speicher 51 B mit dem letzten (neuesten) A-Kanal-Signal gespeichert ist;
ORDYba = "0" zeigt an, daß der Speicher 51 B mit dem A-Kanal-Signal gespeichert ist, das bereits einmal aus dem Zeitbasiskorrekturglied 32 B ausgelesen worden ist;
ORDYca = "1" zeigt an, daß der Speicher 51 C mit dem letzten (neuesten) A-Kanal-Signal gespeichert ist;
ORDYca = "0" zeigt an, daß der Speicher 51 C mit dem alten A-Kanal-Signal gespeichert ist, das bereits aus dem Zeitbasiskorrekturglied 32 C ausgelesen worden ist.
Unter "alte Daten" wird ein Signal verstanden, das von
neuem ausgelesen wird aufgrund der Tatsache, daß der
Lesebetrieb dem Schreibbetrieb vorhergeht, wenn die Zeitbasiskorrektur
im Zeitbasiskorrekturglied (TBC) durchgeführt
wird.
Bei der obigen Tabelle ist es bei der Bedingung erforderlich,
daß der Multiplexer 50 A den Ausgang des Zeitbasiskorrekturglieds
32 A wählt. Diese Wahl wird lediglich zur
Vereinfachung der Steuertheorie durchgeführt, weshalb auch
ein anderer Ausgang gewählt werden kann. Ein Verfahren zum
Erzeugen der Datenidentifiziersignale NDTa, ORDYba und
ORDYca wird weiter unten erläutert.
Die Ausgangssignale der Multiplexer 50 A, 50 B und 50 C werden
jeweils den Fehlerkorrekturdecodierern 34 A, 34 B bzw. 34 C
zugeführt, wo sie in einen Teilbildspeicher in jedem Decodierer
gemäß dem Adreßsignal AD eingeschrieben werden.
In diesem Fall wird jedoch die Fehlerkorrektur nicht in
den Decodierern 34 A, 34 B und 34 C durchgeführt, weil die
Horizontal- und Vertikalparitätsdaten, die in der Aufzeichnungsbetriebsart
erzeugt werden, lediglich während
der Normalwiedergabebetriebsart wirksam sind. Weiter bleibt
bei einer Adresse des Teilbildspeichers, bei der ein Schreibbetrieb
durchgeführt worden ist, ein bereits eingeschriebenes
Signal so wie es ist.
Daher bewirkt gemäß der obigen Anordnung in der Sonderwiedergabebetriebsart,
wie dem Schnellsuchlauf, selbst wenn die
Köpfe 1 A, 1 B und 1 C über die Spuren 3 A, 3 B und 3 C zur Wiedergabe
von Signalen anderer Kanäle abtasten, die Signalaustauscheinrichtung
33 eine Verteilung der wiedergegebenen Signale auf
die richtigen Kanäle, so daß der aufgezeichnete Inhalt
mit hoher Geschwindigkeit überwacht bzw. kontrolliert werden
kann. Daneben werden in diesem Fall die Speicher 51 A, 51 B
und 51 C zur Verwendung wirksamer Signale vorgesehen, die von
den anderen Kanälen wiedergegeben werden, so daß ein geeigneteres,
d. h., besseres Bild, wiedergegeben werden kann.
Im folgenden wird eine Schaltung zum Erzeugen der Datenidentifiziersignale
NDT und ORDY erläutert. Es sei erwähnt,
daß angenommen wird, daß die Pufferspeicher 51 A, 51 B und
51 C wie folgt gesteuert werden:
- 1. Das Einschreiben in und das Auslesen aus den Speichern kann nach Art eines Time-Sharing während eines Zyklus eines Lesetaktsignals CKBR durchgeführt werden. Das heißt, ein annähernd simultanes Einschreiben und Auslesen ist durchführbar.
- 2. Der Inhalt eines Speichers wird, wenn er einmal verwendet worden ist, nicht von neuem verwendet.
- 3. Wenn ein effektives oder wirksames Signal von dem Zeitbasiskorrekturglied erhalten wird, selbst wenn in einem Speicher ein Signal gespeichert ist, das noch nicht verwendet worden ist, wird der Inhalt des Speichers überschrieben.
Zusätzlich werden folgende Steuerungen komplementär
durchgeführt:
- 4. Im Fall der Bedingung der vorstehenden Tafel wird, da kein wirksames Signal vorliegt, das Einschreiben in einen Teilbildspeicher in dem Fehlerkorrekturdecodierer 34 der nächsten Stufe verhindert.
- 5. In jedem der Multiplexer 50 A, 50 B und 50 C sind zwei zwei Eingänge aufweisende Multiplexer kombiniert, um eine Arbeitsweise mit drei Eingangssignalen zu erreichen.
Die Signalaustauscheinrichtung 33 gemäß Fig. 10 ist weiter in Fig. 11
ausführlicher dargestellt, wobei zusätzlich ein Adreßzähler
60, ein Steuersignalgenerator 61, Datenidentifiziersignalgeneratoren
62 A, 62 B, 62 C, Multiplexsteuersignalgeneratoren
64 A, 64 B, 64 C, Kanal-ID-Decodierer 65 A, 65 B, 65 C usw.
zusätzlich zu den Pufferspeichern 51 A, 51 B, 51 C vorgesehen sind.
Der Steuersignalgenerator 61 ist mit einem Signal BLKR
versorgt, das die Existenz eines Unterblocks SB von beispielsweise
dem Steuersignalgenerator 43 (Fig. 2) anzeigt
zur Erzeugung von Steuersignalen BLKRD, EBLKS, PAEN,
SWP und IDS synchron zum Taktimpuls CKBR. Der Steuersignalgenerator
61 besteht aus beispielsweise drei D-Flipflops 611,
612 und 613, drei UND-Gliedern 614, 615, 616 und einem Inverter
617, wie in Fig. 12 dargestellt. Die Betriebsweise
des Steuersignalgenerators 61 wird im folgenden mit Bezug
auf Fig. 16 erläutert.
Ein Datensignal eines Unterblocks SB ist in Fig. 16C dargestellt.
Dieses Signal ist mit dem Taktimpuls CKBR gemäß
Fig. 16A synchronisiert. Ein Unterblocksignal BLKR
gemäß Fig. 16B, das dem obigen Datensignal entspricht,
wird dem D-Flipflop 611 an dessen Datenanschluß D zugeführt,
wo es um ein Taktsignal verzögert wird zum Abgeben des
Signals BLKRD gemäß Fig. 16D. Dieses Signal BLKRD wird
dem D-Flipflop 612 zugeführt, in dem es weiter um ein
Taktsignal verzögert wird, um das Signal EBLKS gemäß
Fig. 16G zu erhalten. Das Signal BLKRD wird auch dem D-Flipflop
613 an dessen Datenanschluß D zugeführt, in dem es um
einen halben Zyklus eines Taktsignals verzögert wird zur
Bildung des Signals PAEN gemäß Fig. 16F. Das Signal SWP gemäß
Fig. 16H ist ein Signal, das von dem UND-Glied 614
erhalten wird zum Anzeigen der Beendigung des Zugangs zum
Speicher 51, während das Signal IDS gemäß Fig. 16E von dem
UND-Glied 616 erhalten und zum Extrahieren des Kanal-ID-Signals
von diesem Signal IDS des Datenstroms verwendet wird.
Kanal-ID-Decodierer 65 A, 65 B und 65 C bestehen nach Fig. 13 jeweils
aus D-Flipflops 651 und 652 und
drei UND-Gliedern 653, 654 und 655. Das niedrigstwertige Bit
LSB und das nächstniedrigstwertige Bit des Kanal-ID-Signals von
dem Datenstrom werden jeweils in den D-Flipflops 652 bzw.
651 synchron zu dem Signal IDS von dem Steuersignalgenerator
51 gespeichert. Die Ausgangssignale der D-Flipflops
651 und 652 werden den UND-Gliedern 653-655 zugeführt, um
davon Kanal-ID-Signale CHa, CHb bzw. CHc abzuleiten.
Die Datenidentifiziersignalgeneratoren 62 A, 62 B und 62 C sind
jeweils wie in Fig. 14 dargestellt ausgebildet.
Beim Abgeben der letzten (neuesten) Daten erzeugen die Zeitbasiskorrekturglieder
32 A, 32 B und 32 C Signale DVLD, wie das
im folgenden erläutert wird, d. h., das Signal DVLD ist im
"1"-Zustand bedeutet, daß die letzten (neuesten) Unterblockdaten
von jedem der Zeitbasiskorrekturglieder 32 A-32 C ausgelesen
werden, und das Signal DVLD ist im "0"-Zustand
bedeutet, daß die alten Daten von neuem ausgelesen werden.
Fig. 14 zeigt den Aufbau des Datenidentifiziersignalgenerators
62 A, der im Kanal A vorgesehen ist. Bei diesem Generator
62 A wird das Signal DVLDa von dem Zeitbasiskorrekturglied
32 A durch ein D-Flipflop 621 synchron zu dem Steuersignal
BLKRD von dem Steuersignalgenerator 61 verriegelt.
Das Ausgangssignal des D-Flipflops 621 wird durch das Signal
BLKRD an einem UND-Glied 622 verknüpft und dann einem
UND-Glied 623 zugeführt zum Erzeugen eines Signals NDTa,
wenn es übereinstimmend im "1"-Zustand mit dem Kanal-ID-Signal
CHa ist, das von dem Kanal-ID-Decodierer 65 A zugeführt
wird. Dieses Datenidentifiziersignal NDTa wird dem
Multiplexsteuersignalgenerator 64 A der nächsten Stufe
zugeführt.
Bei dem Multiplexsteuersignalgenerator 64 A werden, wie in
Fig. 15 dargestellt, das ankommende Datenidentifiziersignal
NDTa über einen Inverter 641 einem UND-Glied 642 zugeführt.
Dieses UND-Glied 642 wird auch mit einem Signal
ORDYba von dem Datenidentifiziersignalgenerator 62 B versorgt,
der im Kanal B vorgesehen ist, und gibt ein Wählsignal
SLaa ab. Währenddessen werden das Ausgangssignal
des Inverters 641 und ein Signal ORDYba, das durch einen
Inverter 643 erhalten wird, einem UND-Glied 644 zugeführt.
Das Ausgangssignal des UND-Glieds 644 wird weiter einem
UND-Glied 645 zusammen mit einem Signal ORDYca von dem
Datenidentifiziersignalgenerator 62 C zugeführt, der in
dem Kanal C vorgesehen ist, um dadurch ein Wählsignal SLab
zu erhalten.
Die beiden Wählsignale SLaa und SLab, die auf diese Weise
erhalten werden, werden den beiden Multiplexern 501 A bzw.
502 A in dem Multiplexer 50 A (Fig. 11) zugeführt. In jedem
der beiden Multiplexer 501 A und 502 A wird ein Eingangssignal,
das in Fig. 11 an der oberen Seite zugeführt wird,
dann gewählt, wenn das Wählsignal auf "0" ist.
Folglich sind, wenn diese Signale DVLDa und CHa beide auf
"1" sind, die Ausgangsdaten von dem Zeitbasiskorrekturglied
32 A die letzten (neuesten) Daten des Kanals A, weshalb das
Signal NDTa zu "1" wird. Wenn das Signal NDTa auf "1"
ist, werden die Wählsignale SLaa und SLab stets zu "0" und
wird das Ausgangssignal des Zeitbasiskorrekturglieds 32 A
direkt zum Teilbildspeicher geführt, der in dem Fehlerkorrekturdecodierer
34 A der nächsten Stufe enthalten ist. In
diesem Teilbildspeicher werden Daten an einer vorgegebenen
Stelle eingeschrieben in Übereinstimmung mit dem Adreßsignal
AD.
Die obige Erläuterung erfolgt für einen Fall, in dem der
Magnetkopf 1 A das Signal von der Spur 3 A aufnimmt. Wenn
angenommen wird, daß das Ausgangssignal des Zeitbasiskorrekturglieds
32 A die letzten (neuesten) Daten des Kanals B
wiedergibt, sind die Signale DVLDa und CHb beide auf "1".
Zu diesem Zeitpunkt werden in den Speicher 51 A die obigen
Daten eingeschrieben. Das heißt, der Speicher 51 A führt
den Lese- und den Schreibbetrieb abwechselnd bei jedem
Halbzyklus eines Taktsignals CKBR durch. Ein Schreibtakt
wird durch einen Inverter 625, eine Verzögerungsschaltung
626 und ein UND-Glied 627 gebildet und über ein UND-Glied
630, in dem es mit dem Ausgangssignal des UND-Glieds 622
verknüpft wird, zugeführt zum Abgeben eines Signals WRPa,
das dem Speicher 51 A zugeführt wird. Das Ausgangssignal der
Verzögerungsschaltung 626 ist in Fig. 16M dargestellt, und
der Schreibtakt ist in Fig. 16N dargestellt. Ein Flipflop
633 wird durch einen Zeitsteuerimpuls gesetzt, der durch
UND-Glieder 624 und 628 erreicht wird, weshalb das Signal
ORDYab zu "1" wird.
In ähnlicher Weise wird, wenn angenommen ist, daß das Ausgangssignal
des Zeitbasiskorrekturglieds 32 A die letzten
bzw. neuesten Daten des Kanals C enthält, ein Flipflop 636
gesetzt. Der Umschaltbetrieb zwischen den Flipflops 633 und
636 wird durch die UND-Glieder 631 und 634 durchgeführt.
Dann werden die Flipflops 633 und 636 jeweils durch einen
Zeitsteuerimpuls rückgesetzt, der von dem UND-Glied 629
abgegeben wird. Die Zeitsteuerung für das Setzen und Rücksetzen
der Flipflops 633 und 636 ist in den Fig. 16K bzw.
16L dargestellt. In diesem Fall sind die Flipflops 633 und
636 mit Rücksetzsignalen über UND-Glieder 632 und 635 versorgt,
denen jeweils die Wählsignale SLbb und SLca zugeführt
sind. Folglich können sie rückgesetzt werden, wenn
die Signale SLbb und SLca jeweils auf "1" sind.
In dem Multiplexsteuersignalgenerator 64 A gemäß Fig. 15,
der bereits teilweise erläutert worden ist, werden ein Inverter
646 und ein NAND-Glied 647 zum Erzeugen eines Schreibsteuersignals
für den Teilbildspeicher der nächsten Stufe verwendet.
Bei dem Ausführungsbeispiel gemäß Fig. 15 wird ein
Signal NORM, das im Zustand "1" die Normalwiedergabebetriebsart
und im Zustand "0" die Sonderwiedergabebetriebsart
wiedergibt, von der Betriebsartsteuerung eines Bandgerätes
(nicht dargestellt) einem ODER-Glied 648 zugeführt,
um davon ein Teilbildspeicherschreibsteuersignal WCTLa abzuleiten.
Daher ist, wenn das Signal NORM auf "1" ist, das
Signal WCTLa stets auf "1" und wird ein Schreibbefehl für
den Teilbildspeicher erzeugt. Weiter wird im Fall der Sonderbetriebsart
das Signal WCTLa zu "1" jeweils, wenn das
Signal NDTa auf "1" ist, wenn das Signal ORDYba auf "1"
ist und wenn das Signal ORDYca auf "1" ist, so daß der
Schreibbetrieb für den Teilbildspeicher durchgeführt wird.
Für die Daten, die bereits in dem Teilbildspeicher gespeichert
sind, geben jedoch die Signale NDTa, ORDYba und
ORDYca "0" wieder, so daß das Signal WCTLa nicht zu "1"
wird und der Schreibbetrieb des Teilbildspeichers für solche
Daten nicht durchgeführt wird.
Die Wählsignale werden gemäß folgender Logikgleichungen
erzeugt:
SLaa = · ORDYba
SLab = · · ORDYca
SLba = · ORDYcb
SLbb = · · ORDYab
SLca = · ORDYac
SLcb = · · ORDYbc
Die von jedem Multiplexer 50 abgegebenen digitalen Daten
sind in Fig. 16J dargestellt. Wie sich aus Fig. 16J ergibt,
sind die digitalen Daten gegenüber den Eingangsdaten
um 2 CKBR-Taktsignale verzögert. Weiter sind Verriegelungsschaltungen
66-69 für jeden Kanal vorgesehen zum Einstellen
der Zeitsteuerung bzw. der Zeitpunkte der obigen Signale.
Die Ausbildung jedes Zeitbasiskorrekturgliedes (TBC) ist
in Fig. 17 dargestellt, wobei beispielsweise das Zeitbasiskorrekturglied
32 A vier Pufferspeicher 321-324, einen Schreibadreßzähler
325, einen Leseadreßzähler 326 und eine Folgesteuerung
75 A aufweist. Jeder der Pufferspeicher 321-324 besitzt
eine Speicherkapazität von einem oder mehreren Unterblöcken.
Auf der Schreibseite wird ein wiedergegebenes Digitalsignal
mit Ausnahme dessen Blocksynchronsignals SYNC sequentiell
in den Speicher 321 gemäß einem Taktsignal eingeschrieben,
das mit diesem Digitalsignal synchronisiert ist, wobei
gleichzeitig die Anzahl der Daten, die in die Speicher
321 eingeschrieben werden, durch den Zähler 325 gezählt werden.
Wenn der Speicher 321 mit eingeschriebenen Daten gefüllt
ist, geht der Schreibbetrieb zum Speicher 322 über.
Dann, wenn der Speicher 322 mit eingeschriebenen Daten gefüllt
ist, geht der Schreibbetrieb weiter über zum Speicher
323. Auf diese Weise werden Signale sequentiell und zyklisch
in die Speicher 321-324 eingeschrieben.
Der Lesebetrieb wird ebenfalls in grundsätzlich der gleichen
Weise wie der Schreibbetrieb durchgeführt, und die Inhalte
der Speicher 321-324 werden sequentiell ausgelesen gemäß
stabilen Taktsignalen, die durch das stationäre Synchronsignal erzeugt
sind. In diesem Fall wird ein grundsätzlicher Zeitsteuer-Offset
entsprechend zweier Speicherkapazitäten erreicht
zwischen dem Schreibbetrieb und dem Lesebetrieb in
Bezug auf Konstruktionsgründe, so daß dann, wenn beispielsweise
der Speicher 323 im Lesezustand ist, der Schreibzustand
grundsätzlich beim Speicher 321 durchgeführt wird,
d. h., eine Synchronisationsstörung (jitter) von lediglich
± einer Speicherkapazität kann absorbiert werden.
Während der Normalwiedergabebetriebsart sind als Durchschnittswert
die Schreibgeschwindigkeit und die Lesegeschwindigkeit
gleich, so daß in einen Speicher nicht simultan
eingeschrieben und aus ihm ausgelesen wird. Jedoch wird
beim Schnellsuchlauf der Schreibpunkt durch den Lesevorgang
mitunter überholt oder überschritten. Daher wird, wenn
irgendein Speicher gerade seinen Lesebetrieb beendet hat
und gleichzeitig in den nächsten Speicher noch eingeschrieben
wird, der Lesebetrieb wieder für den gleichen
Speicher durchgeführt. Ein Signal, das zunächst von diesem
Speicher ausgelesen wird, wird das letzte bzw. neueste Signal,
und das Signal DVLD ist auf "1", während ein Signal, das
wieder ausgelesen wird, ein altes Signal wird, und das
Signal DVLD auf "0" ist.
Fig. 18 zeigt einen Datenkennzeichengenerator 70 A bzw. 70 B,
70 C zum Erzeugen eines Kennzeichensignals PAWENa, das das
Vorhandensein oder die Lage der Signale ID und AD, der Daten
(Data) und des CRC-Codes anzeigt, die in dem Unterblock SB
enthalten sind. Wenn das erste Bit SPa der Signale ID
und AD am Wiedergabeprozessor 31 A erfaßt wird, wird ein
Flipflop 701 gesetzt, so daß das Kennzeichen PAWENa zu "1"
wird, wobei auch ein Freigabeeingang EN eines Zählers 702
zu "1" gemacht wird zum Zählen eines Taktsignals RCKWa,
das von dem Phasenregelkreis 311 im Prozessor 31 A (Fig. 6)
abgeleitet ist.
Dann wird wegen der parallelen 8-Bit-Verarbeitung, wenn
N Zählungen durchgeführt worden sind, wobei N durch Subtrahieren
von 1/8 der Bitzahl des Blocksynchronsignals SYNC
von 1/8 der Bitzahl eines Unterblocks erhalten wird,
ein Übertragausgangssignal CR erhalten, um das Kennzeichen
PAWENa zu "0" zu machen, wobei auch die Konstante N in
den Zähler 702 eingegeben wird zum Warten auf den nächsten
Unterblock. Folglich ist das Kennzeichensignal PAWENa auf
"1" während einer Periode, während der die Signale ID und
AD, die Daten und der CRC-Code erhalten werden, so daß
die Existenz dieser Signale angezeigt wird.
Fig. 19 zeigt den Schaltungsaufbau der Folgesteuerung 75 A
des Zeitbasiskorrekturglieds 32 A (bzw. der Folgesteuerung
75 B, 75 C), in der Steuersignale der Speicher 321-324 und
das Signal DVLDa erzeugt werden. Auf der Schreibseite wird
ein Impuls TSTW, der am Anfang jedes Teilbildes angeordnet
ist, von einem Impuls vorgesehen, der die Drehphase jedes
Drehkopfes 1 A-1 C wiedergibt, wobei der letztere Impuls
bei der Nachführservosteuerung verwendet wird. Der Impuls
TSTW wird zum Löschen eines Schreibadreßzählers 751 verwendet,
wobei dann das daran zugeführte Signal PAWENa zu
"1" wird, so daß das Taktsignal RCKWa im Zähler 751
vorwärtsgezählt wird.
Wenn einmal der Zähler 751 die Kapazität Amax eines Pufferspeichers
erreicht, wird das Ausgangssignal eines Decodierers
752 zu "1", derart, daß ein Speicherwählzähler 753
einen Impuls RCKWa zählt und dessen Zählwert um "Eins"
erhöht wird. Gleichzeitig wird das Ausgangssignal des
Decodierers 752 über ein ODER-Glied 754 dem Zähler 751 zugeführt
zu dessen Löschung, derart, daß der Zähler 751
von neuem beginnt, Impulse RCKWa zu zählen. Folglich wird
der Zähler 753 zum Startzeitpunkt jedes Teilbildes gelöscht
und zählt dann um einen Inmpuls RCKWa vorwärts,
jedesmal, wenn der Zähler 751 eine der Zahl Amax entsprechende
Anzahl von Impulsen RCKWa zählt.
Daher werden Ausgangssignale BSW 1 bis BSW 4 eines Decodierers
755 sequentiell zu Eins bei jeder der Zahl Amax entsprechenden
Anzahl von Impulsen RCKWa. Diese Ausgangssignale werden als
Wählsignale verwendet, wenn in die Speicher 321-324 jeweils
eingeschrieben wird, wobei auch der Inhalt des Zählers
751 als ein Adreßsignal für die Speicher 321-324 verwendet
wird. Als Schreibtaktsignal des Speichers wird der Impuls
RCKWa verwendet.
Auf diese Weisen werden die Signale ID und AD, die Videodaten
und der CRC-Code in jeden Speicher eingeschrieben.
In diesem Fall bewirken, wenn der Schreibbetrieb irgendeines
Speichers beendet ist, die Ausgangssignale der Decodierer
752 und 755 das Setzen eines Flipflops unter den
Flipflops 756-759, das diesem Speicher entspricht, über
eines der UND-Glieder 768-771, so daß dessen Kennzeichensignal
FLG auf "1" übergeht.
Währenddessen wird an der Leseseite ein Signal TSTR, das
gegenüber dem Signal TSTW um eine Zeit verzögert ist,
die dem Betrag zweier Speicher entspricht, gebildet, und
wird ein Leseadreßzähler 760 durch das Signal TSTR gelöscht.
Der Zähler 760 ist mit einem Signal PAREN versorgt,
das dem Signal PAWENa auf der Schreibseite ähnlich ist,
wie das im folgenden ausführlich erläutert werden wird,
als dessen Freigabeeingangssignal und ist auch mit dem
stabilen Taktsignal CKBR, das durch das stationäre Synchronsignal
erzeugt ist, als dessen Takteingangssignal versorgt.
Daher wird die gleiche Betriebsweise wie auf der Schreibseite
an der Leseseite durchgeführt. Das heißt, jedesmal,
wenn der Zähler 760 eine der Zahl Amax entsprechende Anzahl
von Taktsignalen CKBR zählt, wird der Zählerstand
oder Zählwert eines Speicherwählzählers 761 um "Eins"
erhöht und werden auch Ausgangssignale BSR 1-BSR 4 eines
Decodierers 763 sequentiell zu "1" bei jeder der Zahl Amax
entsprechenden Anzahl von Impulsen CKBR. Diese Ausgangssignale
BSR 1-BSR 4 werden jeweils als Wählsignal beim Auslesen
jedes Speichers verwendet, wobei auch der Inhalt
des Zählers 760 als ein Adreßsignal jedes Speichers verwendet
wird. Als Lesetaktsignal des Speichers wird das Taktsignal
CKBR verwendet. Folglich werden die Inhalte der Speicher
sequentiell ausgelesen und wird auch die Zeitbasis eines
Signals, das zu dieser Zeit ausgelesen wird, stabilisiert.
In diesem Fall werden jedoch die Ausgangssignale des Decodierers
763 und ein Ausgangssignal eines Decodierers 762
über UND-Glieder 764-767 den Flipflops 756-759 als jeweiliges
Rücksetzsignal zugeführt, um ein Kennzeichen rückzusetzen,
das einem Speicher entspricht, der gerade ausgelesen
wird.
Das Ausgangssignal des Zählers 761 wird einem Multiplexer
776 zum Wählen eines Kennzeichens FLG zugeführt, das einem
als nächstes auszulesenden Speicher entspricht. Dieses
Kennzeichen FLG wird zum Verknüpfen des Freigabeeingangs
des Zählers 761 an einem UND-Glied 775 verwendet, so daß
dann, wenn das gewählte Kennzeichen FLG auf "0" ist, d. h.,
der Schreibbetrieb des als nächstes auszulesenden Speichers
noch nicht beendet ist, der Zähler 761 nicht zählen kann.
Folglich wird der Speicher, der gerade ausgelesen worden
ist, auch zur nächsten Zeit ausgelesen. In ähnlicher
Weise wird das Ausgangssignal des Zählers 761 einem Multiplexer
777 zugeführt zum Wählen des Kennzeichens FLG für
den Speicher, der gerade im Schreibbetrieb ist, wobei
dieses Kennzeichen FLG ein Ausgangssignal als ein Signal
DVLDa bildet. Der Zähler 760 wird durch das Signal TSTR,
das über ein ODER-Glied 778 zugeführt ist, oder
das Ausgangssignal des Decodierers 762 gelöscht, das durch
ein UND-Glied 775 zugeführt wird.
Jedes Ausgangssignal der Flipflops 756-759 wird zu "1"
vom Beginn des Datenschreibbetriebes und kehrt auf "0" zurück,
wenn das Datenlesen einmal beendet ist. Jeder zu verwendende
Pufferspeicher 321-324 ist ein Wiederhol-Speicher
(recycle type memory), so daß, selbst wenn die Daten einmal
ausgelesen sind, die gleichen Daten im Speicher verbleiben.
Wenn jedoch der Inhalt des Speichers zwangsweise zum zweiten
Mal ausgelesen wird, ist das Ausgangskennzeichen eines Flipflops
auf "0", weshalb auch das Signal DVLDa im "0"-Zustand
ist.
Daher wird im Zeitbasiskorrekturglied 32 die Zeitbasis
eines wiedergegebenen Signals korrigiert und wird das Signal
DVLD gebildet.
Das Schreibtaktsignal RCKW und das Lesetaktsignal CKBR besitzen
die gleiche durchschnittliche Geschwindigkeit, und
der Schreibbetrieb wird für lediglich die Signale ID und
AD, die Daten und den CRC-Code durchgeführt. Folglich ist
es an der Leseseite notwendig, intermittierend den Lesebetrieb
lediglich für eine Zeitdauer durchzuführen, die
diesen Signalen ID, AD, den Daten und dem CRC-Code entspricht.
Ein Signal, das für diesen Zweck verwendet wird,
ist das Signal PAREN, das durch die Schaltung gemäß beispielsweise
Fig. 20 erzeugt wird. In dieser Schaltung sind
ein Zähler 801 und ein Flipflop 802 so ausgebildet, daß
sie in der gleichen Weise arbeiten, wie die Schaltung gemäß
Fig. 18. Das heißt, der Impuls TSTR wird über ein
ODER-Glied 803 dem Flipflop 802 zugeführt, um es zu setzen,
so daß das Signal PAREN zu "1" wird. Gleichzeitig beginnt
der Zähler 801 das Taktsignal CKBR rückwärts zu zählen.
Wenn er in einer der Konstanten N entsprechenden Zahl
rückwärtsgezählt hat oder um 1/8 der Bitzahl der Signale
ID und AD, der Daten und des CRC-Codes, wird dessen Übertragausgangssignal
CR dem Flipflop 802 zugeführt, um dieses so
rückzusetzen, daß das Signal PAREN zu "0" wird, wobei auch
der Zähler 801 von neuem mit der Konstanten N für das
nächste Zählen geladen wird.
Das Übertragsausgangssignal CR des Zählers 801 wird auch
einem Flipflop 804 zugeführt, um dieses zu setzen, so
daß ein Zähler 805 beginnt, das Taktsignal CKBR rückwärtszuzählen.
Wenn er in einer der Konstanten M entsprechenden
Anzahl rückwärtsgezählt hat oder um 1/8 der Bitzahl des
Blocksynchronsignals SYNC, wird ein Übertragsausgangssignal
CR des Zählers 805 dem Flipflop 804 zugeführt, um
es rückzusetzen, so daß dessen Zählen angehalten wird,
wobei auch die Konstante M von neuem in den Zähler 805
für das nächste Zählen geladen bzw. eingegeben wird.
Das Übertragsausgangssignal CR des Zählers 805 wird auch
zum Setzen des Flipflops 802 verwendet, und der Zähler 801
beginnt sein Rückwärtszählen. Folglich wird das Signal
PAREN zu "1" während einer Zeitdauer des Signals ID und
AD, der Daten und des CRC-Codes und wird intermittierend
in Intervallen der Zeitdauer des Blocksynchronsignals
SYNC erhalten.
Die obige Beschreibung erfolgte für ein Ausführungsbeispiel,
bei dem die Signalaustauscheinrichtung 33 Pufferspeicher enthält.
Es kann jedoch auch eine Signalaustauscheinrichtung
verwendet werden, die keine Pufferspeicher aufweist.
In diesem Fall kann der Datenidentifiziersignalgenerator
62 A (bzw. 62 B, 62 C) gemäß Fig. 14, wie in Fig. 21 dargestellt,
vereinfacht werden, in der ein Datenidentifiziersignalgenerator
90 A bzw. 90 B, 90 C zur Erläuterung dargestellt
ist.
Wenn das Signal DVLDa vom Zeitbasiskorrekturglied 32 A (TBC)
auf "1" ist und das Signal CHa auf "1" ist, wird das Signal
NDTa zu "1" und werden die Daten vom Zeitbasiskorrekturglied
32 A in den Teilbildspeicher eingeschrieben, der in
dem Fehlerkorrekturdecodierer 34 A enthalten ist. Das heißt,
das Signal DVLDa auf dem Pegel "1" wird über ein ODER-Glied
904 einem Flipflop 903 zur Speicherung darin zugeführt.
Folglich wird der gleiche Signalverlauf wie der des Signals
BLKRD von einem UND-Glied 905 erhalten und wird das
Signal NDTa mit dem Pegel "1" von einem UND-Glied 909
erhalten.
Wenn nun das Signal DVLDa auf "1" und das Signal CHb
(oder CHc) auf "1" sind, wird das Signal NDTa zu "0",
wird jedoch das Signal ORDYab (oder ORDYac) mit Pegel "1"
von einem UND-Glied 910 (bzw. 911) erhalten. Dies bedeutet,
daß das Ausgangssignal des Zeitbasiskorrekturglieds
32 A den Daten des Kanals B oder C entspricht. Folglich
wird, wenn das Signal NDTb (bzw. das Signal NDTc) auf dem
Pegel "0" ist, das Ausgangssignal des Zeitbasiskorrekturglieds
32 A in den Teilbildspeicher des Fehlerkorrekturdecodierers
34 B (bzw. 34 C) eingeschrieben.
Der Datenidentifiziersignalgenerator 90 A gemäß Fig. 21
kann folgenden Sonderbetrieb durchführen.
Wenn nämlich das Signal DVLDa auf "1" und das Signal CHb
auf "1" sind, wird ein Signal ORDYab mit Pegel "1" erhalten,
wie das erläutert ist. Wenn jedoch das Signal NDTb
auf "1" in dem Datenidentifiziersignalgenerator 90 B ist,
wird das Ausgangssignal des Zeitbasiskorrekturglieds 32 B vorzugsweise
in den Teilbildspeicher des Fehlerkorrekturdecodierers
34 B eingeschrieben. In diesem Fall ist das Ausgangssignal
des Zeitbasiskorrekturglieds 32 A nicht verwendet worden,
unabhängig davon, daß es neue Daten enthält, vielmehr
wird das Signal NDTb über das UND-Glied 908 und ein ODER-Glied
906 einem Flipflop 901 zugeführt, um dieses zu löschen.
Da nun angenommen war, daß jeder der Pufferspeicher 321,
322, 323 und 324 des Zeitbasiskorrekturglieds 32 A eine Speicherkapazität
von zwei Unterblöcken besitzt, wird das Ausgangssignal
des Flipflops 901 einmal einem Flipflop 902 zugeführt,
so daß das Ausgangssignal des Flipflops 903 den Pegel "1"
während eines Intervalls von vier Signalen BLKRD halten
kann. Folglich können, wenn das Signal DVLDa auf "0",
das Signal CHb auf "1" und das Signal NDTb auf "0"
während der nächsten beiden Unterblockintervallen sind,
in denen die Daten nicht verwendet werden, selbst wenn
das Signal DVLDa auf "0" ist, die Daten des Zeitbasiskorrekturgliedes
32 A in den Teilbildspeicher des Fehlerkorrekturdecodierers
34 B eingeschrieben werden.
In ähnlicher Weise ist ein UND-Glied 907 für den Kanal C
vorgesehen.
Claims (6)
1. Einrichtung für eine digitale Videosignal-Wiedergabevorrichtung
mit einem Aufzeichnungsmedium (2), auf dem mehrere Kanäle
(A-C) digitaler Videosignale in einer gleichen Anzahl Spuren
(3 A-3 C) aufgezeichnet sind,
wobei die Einrichtung mehrere, den Kanälen (A-C) zugeordnete Umsetzereinrichtungen (1 A-1 C) zum Wiedergeben der digitalen Videosignale von den Spuren (3 A-3 C) aufweist,
wobei jede Umsetzereinrichtung (1 A-1 C) normal einen zugeordneten vorbestimmten Kanal der digitalen Videosignale wiedergibt, gekennzeichnet durch
eine Erfassungseinrichtung zum Erfassen eines den speziellen Kanal des durch jede Umsetzereinrichtung (1 A-1 C) wiedergegebenen digitalen Videosignals anzeigenden Identifizierungssignals (ID) und durch
eine mehrere Kanalausgänge aufweisende Signalaustauscheinrichtung (33), die auf die Erfassungseinrichtung anspricht, um digitale Videosignale, die von Umsetzereinrichtungen wiedergegeben worden sind, welche Kanälen zugeordnet sind, die von den Kanälen der wiedergegebenen digitalen Videosignale verschieden sind, auf die richtigen Kanalausgänge zu verteilen, wie sie von der Erfassungseinrichtung bestimmt sind.
wobei die Einrichtung mehrere, den Kanälen (A-C) zugeordnete Umsetzereinrichtungen (1 A-1 C) zum Wiedergeben der digitalen Videosignale von den Spuren (3 A-3 C) aufweist,
wobei jede Umsetzereinrichtung (1 A-1 C) normal einen zugeordneten vorbestimmten Kanal der digitalen Videosignale wiedergibt, gekennzeichnet durch
eine Erfassungseinrichtung zum Erfassen eines den speziellen Kanal des durch jede Umsetzereinrichtung (1 A-1 C) wiedergegebenen digitalen Videosignals anzeigenden Identifizierungssignals (ID) und durch
eine mehrere Kanalausgänge aufweisende Signalaustauscheinrichtung (33), die auf die Erfassungseinrichtung anspricht, um digitale Videosignale, die von Umsetzereinrichtungen wiedergegeben worden sind, welche Kanälen zugeordnet sind, die von den Kanälen der wiedergegebenen digitalen Videosignale verschieden sind, auf die richtigen Kanalausgänge zu verteilen, wie sie von der Erfassungseinrichtung bestimmt sind.
2. Digitaldaten-Wiedergabevorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß jeder der Wiedergabekanäle
eine Speichereinrichtung (321-324) aufweist und daß die
verteilten digitalisierten Videosignale in richtige Adressen
der Speichereinrichtung abhängig von Adressen gespeichert
werden, die jedem der Datenblöcke zugeordnet sind.
3. Digitaldaten-Wiedergabevorrichtung nach Anspruch 1
oder 2, dadurch gekennzeichnet, daß die Signalaustauscheinrichtung
(33) eine Pufferspeichereinrichtung (51) enthält
und daß die wiedergegebenen digitalisierten Videosignale
für andere Kanäle einmal der Pufferspeichereinrichtung
(51) zuführbar sind.
4. Digitaldaten-Wiedergabevorrichtung nach einem der Ansprüche 1
bis 3, gekennzeichnet durch eine Zeitbasisfehlerkorrektureinrichtung
(32), die in jedem der Wiedergabekanäle
enthalten ist, wobei die wiedergegebenen digitalisierten
Videosignale der Signalaustauscheinrichtung (33) zugeführt
sind, nachdem Zeitbasisfehler in der Zeitbasisfehlerkorrektureinrichtung
(32) entfernt worden sind.
5. Digitaldaten-Wiedergabevorrichtung nach einem der Ansprüche 1
bis 4, dadurch gekennzeichnet, daß die Umsetzereinrichtung
mehrere Magnetköpfe (1 A bis 1 C) enthält, die jeweils einem
der Wiedergabekanäle entsprechen.
6. Digitaldaten-Wiedergabevorrichtung nach Anspruch 5,
dadurch gekennzeichnet, daß das Aufzeichnungsmedium ein
Videoband (2) ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12833879A JPS5651174A (en) | 1979-10-04 | 1979-10-04 | Reproducing device of video signal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3036899A1 DE3036899A1 (de) | 1981-04-23 |
DE3036899C2 true DE3036899C2 (de) | 1989-05-03 |
Family
ID=14982318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803036899 Granted DE3036899A1 (de) | 1979-10-04 | 1980-09-30 | Digitaldaten-wiedergabevorrichtung |
Country Status (14)
Country | Link |
---|---|
US (1) | US4392162A (de) |
JP (1) | JPS5651174A (de) |
AT (1) | AT383923B (de) |
AU (1) | AU540959B2 (de) |
BR (1) | BR8006396A (de) |
CA (1) | CA1165867A (de) |
CH (1) | CH654133A5 (de) |
DE (1) | DE3036899A1 (de) |
FR (1) | FR2466925B1 (de) |
GB (1) | GB2064258B (de) |
MX (1) | MX148064A (de) |
NL (1) | NL8005526A (de) |
SE (1) | SE450864B (de) |
SU (1) | SU1003774A3 (de) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4321704A (en) * | 1980-02-01 | 1982-03-23 | Ampex Corporation | Parity checking circuitry for use in multi-bit cell PCM recording and reproducing apparatus |
JPS5746585A (en) * | 1980-09-03 | 1982-03-17 | Hitachi Denshi Ltd | Digital signal recording and reproducing method |
JPS5746586A (en) * | 1980-09-03 | 1982-03-17 | Hitachi Denshi Ltd | Digital signal recording and reproducing method |
JPS5760576A (en) * | 1980-09-26 | 1982-04-12 | Hitachi Ltd | Pcm recorder |
US4563710A (en) * | 1981-02-05 | 1986-01-07 | Independent Broadcasting Authority | Digital television tape recording |
USRE33001E (en) * | 1981-02-05 | 1989-07-25 | Independent Broadcasting Authority | Digital television tape recording |
JPS57132486A (en) * | 1981-02-10 | 1982-08-16 | Sony Corp | Magnetic recorder and reproducer |
GB2098021B (en) * | 1981-05-06 | 1985-06-19 | Sony Corp | Digital television apparatuses |
JPS57211612A (en) * | 1981-06-23 | 1982-12-25 | Sony Corp | Phase servo circuit |
GB2105953B (en) * | 1981-08-14 | 1985-05-22 | Sony Corp | Methods of and apparatus for coding television signals |
US4604658A (en) * | 1981-10-13 | 1986-08-05 | Victor Company Of Japan, Limited | Memory control circuit for removing jitter |
GB2111288B (en) * | 1981-11-20 | 1985-04-11 | Sony Corp | Magnetic tape recording and reproducing arrangements |
JPH07101482B2 (ja) * | 1982-01-23 | 1995-11-01 | ソニー株式会社 | ディジタル信号記録装置 |
JPH0657068B2 (ja) * | 1982-03-11 | 1994-07-27 | ソニー株式会社 | 多チャンネル記録再生装置 |
JPS58187087A (ja) * | 1982-04-27 | 1983-11-01 | Victor Co Of Japan Ltd | ディジタル信号記録方法 |
JPS58188307A (ja) * | 1982-04-27 | 1983-11-02 | Matsushita Electric Ind Co Ltd | 記録再生装置 |
JPS58195380A (ja) * | 1982-05-10 | 1983-11-14 | Sony Corp | ビデオ信号再生装置 |
JPS60113301A (ja) * | 1983-11-25 | 1985-06-19 | Victor Co Of Japan Ltd | 記録再生装置 |
JPS6177386A (ja) * | 1984-09-22 | 1986-04-19 | Canon Inc | 半導体装置 |
JPS61177884A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Denshi Ltd | 画像データ記録再生方法 |
JP2608261B2 (ja) * | 1985-02-27 | 1997-05-07 | キヤノン株式会社 | データ記録装置 |
JPH0722411B2 (ja) * | 1985-05-13 | 1995-03-08 | 株式会社日立製作所 | デイジタル記録再生装置 |
GB2182817B (en) * | 1985-11-06 | 1989-10-25 | Sony Corp | Video replay stores |
JPH0711789B2 (ja) * | 1985-12-28 | 1995-02-08 | 株式会社日立製作所 | 同時デ−タ転送制御装置 |
JPS62234476A (ja) * | 1986-04-04 | 1987-10-14 | Sony Corp | デイジタル映像信号再生装置 |
JPH0771250B2 (ja) * | 1986-05-20 | 1995-07-31 | ソニー株式会社 | デイジタルビデオテ−プレコ−ダ |
US4870510A (en) * | 1986-06-23 | 1989-09-26 | Canon Kabushiki Kaisha | Video signal reproducing apparatus using memory |
US5214515A (en) * | 1986-10-28 | 1993-05-25 | Mitsubishi Denki Kabushiki Kaisha | Video signal recording/reproducing apparatus |
JPH06103945B2 (ja) * | 1987-03-19 | 1994-12-14 | 松下電器産業株式会社 | 記録再生装置 |
DE3719496A1 (de) * | 1987-06-11 | 1988-12-29 | Bosch Gmbh Robert | Speicheranordnung fuer ein digitales videobandgeraet |
US5031218A (en) * | 1988-03-30 | 1991-07-09 | International Business Machines Corporation | Redundant message processing and storage |
US5130863A (en) * | 1988-04-11 | 1992-07-14 | Canon Kabushiki Kaisha | Digital signal recording apparatus for recording plural kinds of digital information signals having different respective bit rates |
GB2221811B (en) * | 1988-06-28 | 1993-04-28 | Canon Kk | Multichannel digital-signal reproducing apparatus |
WO1990003083A1 (en) * | 1988-09-02 | 1990-03-22 | Matsushita Electric Industrial Co., Ltd. | Apparatus for recording and reproducing digital pal signals |
DE69021144T2 (de) * | 1989-06-16 | 1995-11-30 | Sony Corp | Verfahren und Gerät zur Wiedergabe eines digitalen Videosignals. |
JP2969682B2 (ja) * | 1989-10-02 | 1999-11-02 | ソニー株式会社 | 磁気記録再生装置 |
JPH03132183A (ja) * | 1989-10-18 | 1991-06-05 | Hitachi Ltd | ディジタル画像再生方式 |
KR920006995B1 (ko) * | 1990-06-27 | 1992-08-24 | 삼성전자 주식회사 | 디지탈신호 재생처리장치 |
GB2248717B (en) * | 1990-08-17 | 1994-10-19 | Mitsubishi Electric Corp | Magnetic recording and reproducing apparatus |
US5583650A (en) * | 1992-09-01 | 1996-12-10 | Hitachi America, Ltd. | Digital recording and playback device error correction methods and apparatus for use with trick play data |
US5623344A (en) * | 1992-09-01 | 1997-04-22 | Hitachi America, Ltd. | Digital video recording device with trick play capability |
US5625504A (en) | 1992-09-10 | 1997-04-29 | Hitachi, Ltd. | Magnetic recording and reproducing system |
US5444575A (en) * | 1994-01-21 | 1995-08-22 | Hitachi America, Ltd. | Method for recording digital data using a set of heads including a pair of co-located heads to record data at a rate lower than the full recording rate possible using the set of heads |
US5726711A (en) * | 1993-01-13 | 1998-03-10 | Hitachi America, Ltd. | Intra-coded video frame data processing methods and apparatus |
US5887115A (en) * | 1993-01-13 | 1999-03-23 | Hitachi America, Ltd. | Method and apparatus for implementing a video tape recorder for recording digital video signals having either a fixed or variable data transmission rate |
US5805762A (en) * | 1993-01-13 | 1998-09-08 | Hitachi America, Ltd. | Video recording device compatible transmitter |
US5778143A (en) * | 1993-01-13 | 1998-07-07 | Hitachi America, Ltd. | Method and apparatus for the selection of data for use in VTR trick playback operation in a system using progressive picture refresh |
US5717816A (en) * | 1993-01-13 | 1998-02-10 | Hitachi America Ltd. | Method and apparatus for the selection of data for use in VTR trick playback operation in a system using intra-coded video frames |
US5673358A (en) * | 1993-01-13 | 1997-09-30 | Hitachi America, Ltd. | Method for generating a reduced rate digital bitstream by selecting data as a function of the position within an image to which the data corresponds |
JP3508168B2 (ja) * | 1993-07-07 | 2004-03-22 | ソニー株式会社 | 再生装置 |
JP3322998B2 (ja) | 1994-04-12 | 2002-09-09 | 三菱電機株式会社 | ディジタルvtr |
GB2323240B (en) * | 1994-04-12 | 1998-12-09 | Mitsubishi Electric Corp | Digital vtr |
US6283760B1 (en) | 1994-10-21 | 2001-09-04 | Carl Wakamoto | Learning and entertainment device, method and system and storage media therefor |
US6701484B1 (en) * | 2000-08-11 | 2004-03-02 | International Business Machines Corporation | Register file with delayed parity check |
US8381601B2 (en) * | 2008-05-05 | 2013-02-26 | John F. Stumpf | Transducer matrix film |
US8091437B2 (en) * | 2008-05-05 | 2012-01-10 | John Stumpf | Transducer matrix film |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1049904B (de) * | 1955-12-13 | 1959-02-05 | Ampex Corporation, Redwood City, Calif. (V. St. A.) | Verfahren und Vorrichtung zur magnetischen Aufzeichnung und Wiedergabe von breitbandigen Signalen, insbesondere von Fernsehsignalen |
US3158846A (en) * | 1961-01-23 | 1964-11-24 | Silverman Daniel | Information retrieval systems |
US3320590A (en) * | 1963-09-12 | 1967-05-16 | North American Aviation Inc | Switching system for selectively connecting plural signal sources to output channels |
US3371157A (en) * | 1964-02-28 | 1968-02-27 | Minnesota Mining & Mfg | Frequency division multiple track recording of wideband signals |
US3569618A (en) * | 1966-11-04 | 1971-03-09 | Nippon Electric Co | Switching device for magnetic recording/reproducing apparatus |
US3769465A (en) * | 1969-08-18 | 1973-10-30 | Ibm | Electronic servo in magnetic recording readout |
US3721773A (en) * | 1970-10-09 | 1973-03-20 | Ampex | Magnetic head transducer assembly for redundantly recording data on and reproducing data from dual-tracks of a magnetic recording medium |
DE2108837C3 (de) * | 1971-02-25 | 1973-11-15 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur Abtastung von Signalen längs mindestens einer Spur |
US3921209A (en) * | 1971-06-18 | 1975-11-18 | Matsushita Electric Ind Co Ltd | Digital recording and reproducing system employing ' pcm |
GB1445337A (en) * | 1972-08-24 | 1976-08-11 | Independent Broadcastin Author | Television systems |
JPS5818026B2 (ja) * | 1973-11-20 | 1983-04-11 | ソニー株式会社 | シンゴウデンソウホウシキ |
DE2642019C2 (de) * | 1976-09-18 | 1982-06-03 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur Wiedergabe von auf einem Aufzeichnungsträger - vorzugsweise Magnetband - in einzelnen Spuren aufgezeichneten Videosignalen |
GB1599156A (en) * | 1976-12-24 | 1981-09-30 | Indep Broadcasting Authority | Recording digital signals |
JPS53115131A (en) * | 1977-03-17 | 1978-10-07 | Matsushita Electric Ind Co Ltd | Magnetic picture recording/reproducing system |
US4193098A (en) * | 1977-03-24 | 1980-03-11 | Spin Physics, Inc. | Segmented video playback apparatus with ancillary recording medium |
USRE30756E (en) | 1978-02-01 | 1981-09-29 | Arvin Industries, Inc. | Method and apparatus for video signal recording |
US4179717A (en) * | 1978-02-01 | 1979-12-18 | Arvin Industries, Inc. | Method and apparatus for video signal recording |
GB2014396B (en) * | 1978-02-02 | 1982-09-15 | Independet Broadcasting Author | Digital television system and method |
JPS5593530A (en) * | 1978-12-29 | 1980-07-16 | Sony Corp | Magnetic head unit |
-
1979
- 1979-10-04 JP JP12833879A patent/JPS5651174A/ja active Granted
-
1980
- 1980-09-24 AU AU62685/80A patent/AU540959B2/en not_active Expired
- 1980-09-30 US US06/192,196 patent/US4392162A/en not_active Expired - Lifetime
- 1980-09-30 FR FR8020962A patent/FR2466925B1/fr not_active Expired
- 1980-09-30 DE DE19803036899 patent/DE3036899A1/de active Granted
- 1980-10-02 CA CA000361375A patent/CA1165867A/en not_active Expired
- 1980-10-02 CH CH7355/80A patent/CH654133A5/de not_active IP Right Cessation
- 1980-10-03 SE SE8006920A patent/SE450864B/sv not_active IP Right Cessation
- 1980-10-03 MX MX184195A patent/MX148064A/es unknown
- 1980-10-03 GB GB8032022A patent/GB2064258B/en not_active Expired
- 1980-10-03 BR BR8006396A patent/BR8006396A/pt not_active IP Right Cessation
- 1980-10-04 SU SU802992248A patent/SU1003774A3/ru active
- 1980-10-06 AT AT0495980A patent/AT383923B/de not_active IP Right Cessation
- 1980-10-06 NL NL8005526A patent/NL8005526A/nl not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH056395B2 (de) | 1993-01-26 |
DE3036899A1 (de) | 1981-04-23 |
ATA495980A (de) | 1987-01-15 |
JPS5651174A (en) | 1981-05-08 |
AT383923B (de) | 1987-09-10 |
SE8006920L (sv) | 1981-04-05 |
BR8006396A (pt) | 1981-04-14 |
AU540959B2 (en) | 1984-12-13 |
FR2466925A1 (fr) | 1981-04-10 |
GB2064258B (en) | 1984-03-14 |
US4392162A (en) | 1983-07-05 |
AU6268580A (en) | 1981-04-09 |
SU1003774A3 (ru) | 1983-03-07 |
GB2064258A (en) | 1981-06-10 |
MX148064A (es) | 1983-03-09 |
CA1165867A (en) | 1984-04-17 |
FR2466925B1 (fr) | 1986-04-25 |
CH654133A5 (de) | 1986-01-31 |
SE450864B (sv) | 1987-08-03 |
NL8005526A (nl) | 1981-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3036899C2 (de) | ||
DE2734339C2 (de) | ||
DE3114631C2 (de) | ||
DE2711992C3 (de) | Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen | |
DE2914022C2 (de) | ||
DE3115902C2 (de) | ||
DE3102996C2 (de) | Verfahren und Anordnung zur Speicherung und/oder Übertragung eines digitalen Farbfernsehinformationssignals | |
DE3039106C2 (de) | Vorrichtung und Verfahren zur Verarbeitung von Farbvideoinformation | |
DE2620962C2 (de) | Zeitbasis-Korrekturschaltung | |
AT389608B (de) | Digitaler geschwindigkeitsfehlerkompensator | |
DE3586505T2 (de) | Vorrichtung zum verarbeiten eines digitalen fernsehsignals. | |
DE2903926A1 (de) | Verfahren und einrichtung zum zusammensetzen von ein fernsehbild repraesentierenden digitalen daten | |
DE2557864A1 (de) | Einheit zur zeitbasiskorrektur | |
DE3036898C2 (de) | Einrichtung und Verfahren zum Verarbeiten eines PAL-Farbvideosignals | |
DE2711947A1 (de) | Fernsehsynchronisierschaltung | |
DE2637642A1 (de) | Einrichtung zur kompensation von signalfehlern in einem aufnahme/wiedergabegeraet fuer videosignale | |
DE3632866A1 (de) | Spezialwiedergabeeinrichtung fuer einen video-bandrecorder | |
DE2924695C2 (de) | ||
DE3026473C2 (de) | ||
DE3102987A1 (de) | Anordnung zur erzeugung von digitalen ersatzdaten in einer folge von laufenden daten, insbesondere fernsehdaten | |
DE69027390T2 (de) | Synchronisierungssignalgenerator für ein Bildsignalwiedergabegerät | |
DE3442040C2 (de) | ||
DE3702333C2 (de) | Aufzeichnungssystem und Wiedergabegerät für ein digitales Fernsehsignal | |
DE2748233A1 (de) | Verfahren und vorrichtung zum einsetzen eines adressensignales in ein videosignal | |
DE69617279T2 (de) | Datenaufzeichnung und -wiedergabe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |