DE2648940C3 - Verfahren und Schaltungsanordnung zum Übertragen von binär codierter Information - Google Patents

Verfahren und Schaltungsanordnung zum Übertragen von binär codierter Information

Info

Publication number
DE2648940C3
DE2648940C3 DE2648940A DE2648940A DE2648940C3 DE 2648940 C3 DE2648940 C3 DE 2648940C3 DE 2648940 A DE2648940 A DE 2648940A DE 2648940 A DE2648940 A DE 2648940A DE 2648940 C3 DE2648940 C3 DE 2648940C3
Authority
DE
Germany
Prior art keywords
pulse
signal
binary
output
data pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2648940A
Other languages
English (en)
Other versions
DE2648940A1 (de
DE2648940B2 (de
Inventor
Delon C. Hanson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE2648940A1 publication Critical patent/DE2648940A1/de
Publication of DE2648940B2 publication Critical patent/DE2648940B2/de
Application granted granted Critical
Publication of DE2648940C3 publication Critical patent/DE2648940C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/363—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider taps being held in a floating state, e.g. by feeding the divider by current sources
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/508—Pulse generation, e.g. generation of solitons
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Description

Die Erfindung betrifft ein Verfahren und eine zu dessen Durchführung geeignete Schaltungsanordnung gemäß den Oberbegriffen der Ansprüche 1 und 3.
Binär codierte Information wird in weitem Umfang in der Industrie sowohl für Berechnungszwecke als auch zur Steuerung von Anordnungen und Anlagen verwendet. Häufig wird ein Computer benutzt, um eine Anordnung zu steuern, die an einem anderen Ort untergebracht ist, und es ist dabei erforderlich, eine Kommunikationsverbindung zwischen dem Computer und dieser Anordnung herzustellen. Wenn ein Computer viele Vorgänge oder verschiedene Teile einer Anordnung steuert, ist es häufig erforderlich, daß ein Datenverbindungsglied vorgesehen wird, das hohe Übertragungsgeschwindigkeiten und eine hohe Störsicherheit aufweist. Faseroptik-Übertragungsglieder eriillen diese Anforderungen gut wegen der hohen bei optischen Signalen möglichen Bandbreite sowie der
Tatsache, daß ein Kabel aus (Glas-)Fasermaterial leicht gegen Störeinflüsse abgeschirmt werden kann.
Eines der bisher auftretenden Probleme bei der Verwendung von Faseroptik-Datenübertragungsgliedern ist das Erfordernis, daß optische Signale erzeugt werden, welche leicht und eindeutig am Ausgangsende des Kabels decodiert werden können. Natürlich kann ein einfaches binäres Signal, beispielsweise »Licht eingeschaltet« für den hohen Pegel und »Licht ausgeschaltet« für den tiefen Pegel verwendet werden.
Indessen ergibt ein solches Signal verschiedene Probleme bei der Decodierung. Da die bei der Prozeß-Steuerung verwendeten Signale unterschiedliche Bit-Obertragungr,geschwindigkeiten haben und nicht synchron zu einem Taktgeber verlaufen, ist es für den Empfänger erforderlich, eine volle Verstärkung für Gleichstrom bzw. -spannung sowie Frequenzen bis einschließlich der maximalen Datenübertragungsgeschwindigkeit für ein asynchrones Steuersignal zu erreichen, das unbegrenzt lange auf einem ~beren oder unteren Pegel verbleiben kann. Wegen der hohen Verstärkung für Gleichstrom bzw. -spannung und niedrige Frequenzen ergeben sich bei einem derartigen System Nullpunktschwankungen, Rauschen bei Niederfrequenz und andere Störungen. Auch ist es nicht möglich herauszufinden, ob der tiefe Pegel, der durch die Abwesenheit eines Lichtsignals dargestellt wird, aufgrund eines entsprechenden Logiksignals oder einer Unterbrechung im optischen Datenübertragungsglied zustande kommt
Es sind zahlreiche Codes vorgeschlagen und verwendet worden, um die vorgehenden Probleme zu lösen. Einer der am besten bekannten Codes ist der Manchester-Code, bei dem ein Signal mit einer konstanten Frequenz abgegeben wird, welche der höchsten Datenübertragungsgeschwindigkeit der zu codierenden binären Information entspricht. Die Phase des gemäß diesem Code codierten Signais beträgt etwa 0° oder 180° entsprechend der binären Information, und die Phase des Signals kann bestimmt und decodiert werden, um ein binäres Signal zurückzugewinnen Während ein solches Signal die mit dem Rauschen bei niedrigen Frequenzen verbundenen Störungen vermeidet, da keine volle Verstärkung für die vom Empfänger aufgenommenen Gleichspannungssignale erforderlich ist, ergibt sich das Problem, daß die Bandbreite nicht wirkungsvoll ausgenützt wird und eine zeitliche Quantisierung erforderlich ist, welche die Übertragung der Impulszüge mit kontinuierlich veränderlicher Frequenz verhindert. Es wird jedoch angezeigt, ob das Datenübertragungsglied in Betrieb ist oder nicht.
Aus der DE-OS 24 48 885 ist ein Code bekannt, bei dem das Pulscode-Signal einen Datenimpuls einer ersten Polarität aufweist, wenn sich das binär codierte Signal von dem ersten in den zweiten Zustand ändert, und ein Datenimpuls einer zweiten Polarität aufweist, wenn sich das binär codierte Signal von dem zweiten in den ersten Zustand ändert. Dies hat gegenüber dem Manchester-Code den Vorteil, daß keine Gleichspannungskomponenten vorhanden sind und daß die vorhandene Bandbreite des Übertragungsweges voll ausgenützt werden kann. Nachteilig ist bei diesem Code aber, daß bei ihm nicht feststellbar ist, ob der Übertragungsweg unterbrochen ist. Vielmehr wird, wenn am Ende des Übertragungsweges kein Impuls ankommt, angenommen, daß der letzte Zustand des binär codierten Signals andauert.
Aus dem CCITT-Grünbuch. Band III-l (Genf 1973), Seiten 872 und 873, ist ;ine Codierung bekannt, bei der längere Reihen von Nullen des zu übertragenden Binärsignals in Vierergruppen aufgeteilt werden, deren jeweils erstes und letztes Zeichen besonders codiert werden. Bei diesem Code wird zwar eine hohe Übertragungssicherheit ohne Auftreten einer Gleichspannungskomponente erreicht, jedoch ist die Codierung recht kompliziert.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren bzw. eine Schaltungsanordnung der eingangs genannten Art zu schaffen, mittels welchem bzw. welcher eine volle Bandbreitenausnützung des Übertragungskanals bei minimalen Gleichspannungskomponenten möglich ist, wobei gleichzeitig sichergestellt ist, daß Unterbrechungen im Übertragungsweg erkannt werden. Die Lösung dieser Aufgabe ist in den Ansprüchen 1 und 3 gekennzeichnet.
Durch den erfindungsgemäß vorgesehenen Erneuerungsimpuls wird angezeigt, daß der Datenübertragungsweg in Betrieb ist. Bei jedem Übergang des binär codierten Signals von einem Zustand in den anderen wird ein Datenimpuls erzeugt, und die Polarität des Datenimpulses einspricht der Richtung des Übergangs. Wenn ein Übergang während einer vorbestimmten Zeitspanne nicht erfolgt ist, wird ein Erneuerungsimpuls mit der gleichen Polarität so oft erzeugt, wie der letzie erzeugte Datenimpuls andauert. Dadurch ergibt sich eine fortlaufende Anzeige, daß der Datenübertragungsweg funktioniert und daß sich das binär codierte Signal nicht geändert hat In einem optischen Übertragungssystem können die Impulse dadurch erzeugt werden, daß eine Leuchtdiode verwendet wird, welche im Ruhezustand mit halber Lichtstärke leuchtet. Wenn sich das der Schaltungsanordnung zugeführte binär codierte Signal beispielsweise von dem niedrigen Pegel zu dem hohen Pegel ändert, schaltet die Leuchtdiode auf volle Leuchtstärke beim Wechseln des binären Signals um. Falls das binäre Signal mehr als eine vorbestimmte Zeitspanne den hohen Pegel hat, schaltet die Leuchtdiode wieder auf volle Leuchtstärke um und zeigt dadurch an, daß das binäre Signal noch den hohen Pegel hat. Wenn das binäre Signal den tiefen Pegel annimmt, wird die Leuchtdiode vorübergehend ausgeschaltet, und diese schaltet dann wieder auf halbe Leuchtstärke um. Falls das binäre Signal langer als während der vorbestimmten Zeitspanne den unteren Pegel annimmt, wird die Leuchtdiode wiederum durch einen Impuls ausgeschaltet, so daß sie anzeigt, daß das Signal noch den tiefen Pegel hat.
Vorteilhafte Ausführungsformen bzw. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen erläutert; es stellt dar
F i g. 1 ein Blockdiagramm eines Faseroptik-Datenübertragungsgliedes,
F i g. 2 schematisch den zeitlichen Verlauf von Signalen in dem Datenübertragungsglied gemäß F i g. 1,
F i g. 3 eine Sendeeinrichtung, die bei der Realisierung des Übertragungsverfahrens verwendbar ist,
Fig.4 ein Blockdiagramm eines Empfängers zur Verwendung für das Datenübertragungsverfahren,
F i g. 5 schematisch einen Strom/Spannungs-Umformer zur Verwendung in der Schaltungsanordnung gemäß Fig.4,
F i g. 6 schematisch einen Verstärker mit Verstärkungsregelung zur Verwendung in der Schaltungsan-
Ordnung gemäß F i g. 4,
Fig. 7 schematisch einen gegengekoppelten Verstärker zur Verwendung in der Schaltungsanordnung gemäß Fig.4,
Fig. 8 schematisch einen Spitzenwertdeteklor zur Verwendung in der Schaltungsanordnung gemäß Fig. 4,
F i g. 9 schematisch einen Monitor für das Datenübertragungsglied in der Anordnung gemäß F i g. 4,
Fig. 10 schematisch Schwellwertdetektoren und eine in der Anordnung gemäß F i g. 4 verwendete Kippstufe,
F i g. 11 A, 11 B und 11 C Schaltkreise zur Erzeugung von Referenzspannungen und -strömen.
Fig. I stellt ein typisches Faseroptik-Kommunikationssystem 10 mit einer Quelle 12 für binäre Signale, beispielsweise einen Computer dar, der mit einem optischen Sender 14 verbunden ist, welcher seinerseits durch ein Faseroptik-Kabel 16 mit einem optischen Empfänger 18 verbunden ist. Der Empfänger 18 ist wiederum mit einer Anordnung 20 verbunden, die binäre Information von der Anordnung 12 aufnimmt. In vielen Fällen überträgt die Anordnung 20 auch Information zurück zur Quelle 12 über ein ähnliches Faseroptik-Übertragungsglied, wie es durch den Sender 14', das Faseroptik-Kabel 16' und den Empfänger 18' gebildet wird. Es gibt natürlich andere Konfigurationen, die für Faseroptik-Kommunikationseinrichtungen verwendet werden können.
In F i g. 2 sind schematisch ein binär codiertes Signal 22 und ein Pulscode-Signal 24 dargestellt. Bekanntlich schwankt ein binär codiertes Signal zwischen den beiden Pegeln »1« und »0«. Das gemäß der Erfindung erzeugte Pulscode-Signal hat einen Ruhepegel »1/2« in F i g. 2. Wenn sich das binär codierte Eingangssignal von 0 auf 1 ändert, wird vorübergehend ein Impuls 26 mit einem Pegel »1« erzeugt, um die Zustandsänderung des binär codierten Signals anzuzeigen. Dieser Impuls dauert wenigstens eine Periode von VR0, wobei R0 die maximale Geschwindigkeit ist. Das Signal kehrt dann zu dem Ruhepegel zurück, und falls in dem Pegel des binär codierten Signals während einer Zeitspanne von Tr keine Änderungen auftreten, wird ein Erneuerungsimpuls 28 erzeugt Diese Erneuerungsimpulse werden weiter erzeugt, bis in dem Pegel des binär codierten Signals eine Änderung auftritt. Wenn das binär codierte Signal wieder auf den Pegel 0 fällt, wird ein Datenimpuls 30 mit einem Pegel »0« erzeugt, und zwar wiederum während der Dauer l//?o. Das Signal kehrt wieder in den Ruhezustand zurück und bleibt dort entweder bis das binär codierte Signal den Zustand ändert oder ein Erneuerungssignal, beispielsweise ein Impuls 32. erzeugt wird. Die in dem Pulscodesignal genannten drei Pegel können beispielsweise durch eine Lichtquelle erzeugt werden, die etwa die Hälfte des maximalen Ausgangswertes abgibt und welche impulsweise entweder ausgeschaltet oder auf maximalen Lichtausgang geschaltet wird. Falls elektrische Signale für den Impuls verwendet werden, könnten der Ruhepegel 0 V und die Pegelwerte 1 und 0 entsprechende positive und negative Pegel sein.
F i g. 3 stellt eine bevorzugte Ausführungsform eines Senders zur Erzeugung des Pulscodesignals gemäß F i g. 2 dar. Der Sender 14 hat Eingänge 40 und 42. Der Eingang 40 ist mit einem Schmitt-Trigger 44 verbunden, der zur Regeneration der Übergänge von binär codierten Signalen verwendet wird, welche keine scharfen ansteigenden und abfallenden Flanken aufweisen. Jene Signale, welche eine geeignete Kurvenform aufweisen, können dem Eingang 42 zugeführt werden. Das binär codierte Eingangssignal wird Pulsgeneratoren 46 und 48 zugeführt. Der Pulsgenerator 46 erzeugt einen positiven Ausgangsimpuls, beispielsweise den Impuls 26, wenn das binär codierte Signal sich von einem tiefen zu einem hohen Pegel ändert. Das binär codierte Signal wird dem einen Eingang eines UND-Gliedes 50 zugeführt. Der andere Eingang des UND-Gliedes ist mit einer Leitung 52 verbunden, die auf einem hohen Pegel gehalten wird, wie nachfolgend im einzelnen erläutert wird. Wenn sich ein binär codiertes Signal von einem tiefen Pegel ändert und auf einem hohen Pegel verbleibt, schaltet das Ausgangssignal vom UND-Glied 50 nach einer Zeitspanne auf den hohen Pegel um, die durch eine Verzögerungsschaltung 54 bestimmt wird, und verbleibt auf dem hohen Pegel. Das Signal wird durch einen Inverter 56 invertiert und einem Eingang eines NAND-Gliedes 58 zugeführt. Der andere Eingang des NAND-Gliedes 58 erhält ebenfalls das binär codierte Signal, und wenn dieses Signal auf den hohen Pegel umschaltet, nimmt das Ausgangssignal des NAND-Gliedes 58 den tiefen Pegel an. Nach der durch die Verzögerungsschaltung 54 bestimmten Zeitspanne nimmt der Ausgang des Inverters 56 den tiefen Pegel an, und der Ausgang des NAND-Gliedes nimmt wieder den hohen Pegel an. Der Ausgangsimpuls vom NAND-Glied 58 wird dann einer Leuchtdiode 60 zugeführt, die nachfolgend im einzelnen erläutert wird.
Das binär codierte Signal gelangt durch einen Inverter 62 zu einem Impulsgenerator 48, und das invertierte binär codierte Signal wird einem UND-Glied 64 und einem NAND-Glied 70 zugeführt. Das UND-Glied 64 und die zugeordnete Verzögerungsschaltung 66, der Inverter 68 und das NAND-Glied 70 arbeiten in der Weise, wie es für die ähnlichen Bauteile in dem Impulserzeuger 46 beschrieben wurde. Wegen des Inverters 62 spricht der Impulserzeuger auf Änderungen des binär codierten Signals von dem hohen zum tiefen Pegel an, und zwar komplementär zum Ausgangssignal des Impulserzeugers 46. Das Ausgangssigna! des NAND-Gliedes 70 wird einem Inverter 72 zugeführt, so daß der Ausgang des Inverters 72 normalerweise den tiefen Pegel führt, während der Ausgang des NAND-Gliedes 70 normalerweise den hohen Pegel führt. Der Inverter 72 arbeitet daher als Stromsenke für die Leuchtdiode 60, und er verbraucht die Hälfte des für den normalen Leuchtbetrieb der Leuchtdiode verbrauchten Stromes. Daher ist die Leuchtdiode ungefähr mit halber Leuchtkraft »eingeschaltet«, wenn keine Impulse durch einen der beiden Impulsgeneratoren erzeugt werden. Wenn der Impulsgenerator 46 einen Impuls erzeugt, zieht das NAND-Glied 58 zusätzlichen Strom von der Leuchtdiode 60 und erhöht die Leuchtkraft der Leuchtdiode. Wenn umgekehrt der Pulsgenerator 48 einen Impuls erzeugt tritt am Ausgang des Inverters 72 ein hoher Pegel auf, und die Stromsenke wird abgeschaltet wodurch die Leuchtdiode 60 abgeschaltet wird.
Wenn das binär codierte Signal in einem Zustand länger als ein vorbestimmtes Zeitintervall bleibt wird ein Erneuerungssignal erzeugt und das vorbestimmte Zeitintervall durch einen Impulsgenerator 74 für Erneuerungsimpulse bestimmt Der Emeuerungs-Impulsgenerator hat einen Eingang 76, der mit den Eingängen des NAND-Gliedes 58 über das UND-Glied 78 verbunden ist und einen Eingang 88, der mit den Eingängen des NAND-Gliedes 70 über das UND-Glied
86 verbunden ist. Wenn aufgrund eines Übergangs des binär codierten Eingangssignals ein Impuls der Dauer 1/Λο am Ausgang des NAND-Gliedes 58 oder 70 auftritt, erscheint der hohe Pegel während des gleichen Zeitintervalls \/Ro am Eingang 76 und 88, wobei beide Eingangssignale normalerweise den niedrigen Pegel führen. Die Eingänge 76 und 88 sind mit einem NOR-Glied 80 in dem Erneuerungsimpuls-Generator 74 verbunden. Der Ausgang des NOR-Gliedes 80 ist mit einer Verzögerungsschaltung 82 verbunden, die wiederum über ein UND-Glied 83 mit einem Eingang eines NOR-Gliedes 84 verbunden ist. Es wird angenommen, daß der andere Eingang des UND-Gliedes 83 dauernd den hohen Pegel und der andere Eingang des NOR-Gliedes 84 dauernd den tiefen Pegel führt. Ein Übergang vom tiefen zum hohen Pegel an einem Eingang des NOR-Gliedes 80 erzeugt einen Übergang vom hohen zum tiefen Pegel am Ausgang des NOR-Gliedes 80. Dieser Übergang wird durch eine Verzögerungsschaltung 82 unbedeutend verzögert. Somit erreicht das Ausgangssignal des NOR-Gliedes 80 einen tiefen Pegel innerhalb des Zeitintervalls l//?o des hohen Pegels am Eingang 76 oder 88. Nachdem der Impuls am Ausgang des NAND-Gliedes 58 oder 70, der einen Übergang des binär codierten Eingangssignals anzeigt, aufgehört hat, wird wieder ein Zustand hergestellt, bei dem beide Eingänge des NOR-Gliedes 80 den niedrigen Pegel führen. Daher tritt am Ausgang des NOR-Gliedes 80 ein Übergang von dem tiefen zum hohen Pegel auf. Dieser Übergang wird durch die «i Verzögerungsschaltung 82 wesentlich verzögert. Das Zeitintervall Tr zwischen dem Zeitpunkt, in welchem beide Eingänge des NOR-Gliedes 80 wieder den tiefen Pegel führen und dem Zeitpunkt, in dem der Ausgang des NOR-Gliedes 80 einen hohen Pegel erreicht, ist ir< typischerweise gleich hundertmal der Impulsdauer VR11 am Ausgang des NAND-Gliedes 58 oder 70 bei der bevorzugten Ausführungsform.
Wenn nun Übergänge in dem binär codierten Eingangssignal mit einer Geschwindigkeit auftreten, bei welcher das Zeitintervall zwischen aufeinanderfolgenden Übergängen nicht das Zeitintervall Tk überschreitet, erreicht der Ausgang des NOR-Gliedes 80 niemals einen hohen Pegel, und der Ausgang des NOR-Gliedes 84 bleibt konstant auf dem hohen Pegel. Wenn einem Übergang des binär codierten Eingangssignals kein Übergang innerhalb des Zeitintervalls Tr folgt, erscheint am Ausgang des NOR-Gliedes 80 ein hoher Pegel, der den Ausgang des NOR-Gliedes 84 auf einen niedrigen Pegel schaltet. Das Ausgangssignal des 5« NOR-Gliedes 84 speist die Leitung 52 zu den Eingängen der UN D-Glieder 50 und 64.
Faiis das binär codierte Eingangssignal auf einem hohen Pegel bleibt, erzeugt der Übergang von dem hohen zu dem niedrigen Pegel am Ausgang des si NOR-Gliedes 84 einen Übergang von einem hohen zu einem niedrigen Pegel am Ausgang des UND-Gliedes 50. Der Ausgang des UND-Gliedes 64 bleibt aufgrund des tiefen Ausgangspegels des Inverters 62 auf dem tiefen Pegel. w»
Falls das binär codierte Eingangssignal auf dem tiefen Pegel bleibt, erscheint der Übergang vom hohen zum tiefen Pegel am Ausgang des NOR-Gliedes 84 auch am Ausgang des UND-Gliedes 64, da auch dessen anderer durch den Inverter 62 gespeister Eingang den hohen es Pegel führt. Der Ausgang des UND-Gliedes 50 hat jetzt den tiefen Pegel, und es ergibt sich kein Obergang, da der andere Eingang dieses Gliedes durch das binär codierte Eingangssignal auf dem tiefen Pegel gehalten wird. Der Übergang vom hohen zum tiefen Pegel beim Ausgang des UND-Gliedes 50 oder 64 wird nur unbedeutend beeinflußt durch Verzögerungsschaltungen 54 bzw. 66, und dieses führt zu einem schnellen Übergang vom tiefen zum hohen Pegel am Ausgang des Inverters 56, wenn das binär codierte Eingangssignal den hohen Pegel hat, oder am Ausgang des Inverters 68, wenn das binär codierte Eingangssignal den tiefen Pegel führt. Wenn das binär codierte Eingangssignal den hohen Pegel hat, führen der Eingang des NAND-Gliedes 58 und Eingang des UND-Gliedes 78 den hohen Pegel. Dieses Signal zusammen mit dem Übergang von dem tiefen Pegel zum hohen Pegel vom Ausgang des Inverters 56 an die anderen Eingänge des NAND-Gliedes 58 und des UND-Gliedes 78 löst einen Impuls am Ausgang des NAND-Gliedes 58 aus und erzeugt einen Übergang vom tiefen zum hohen Pegel am Ausgang des UND-Gliedes 78. Wenn umgekehrt das binär codierte Eingangssignal den tiefen Pegel führt, wird am Ausgang des NAND-Gliedes 70 ein Impuls ausgelöst und an einem Ausgang des UND-Gliedes 86 ein Übergang vom tiefen zum hohen Pegel erzeugt. Die Impulsflanke beim Übergang vom tiefen zum hohen Pegel über die Eingänge 76 bzw. 88 zu den Eingängen des NOR-Gliedes 80 erzeugt einen Übergang vom hohen zum tiefen Pegel am Ausgang des NOR-Gliedes. Wie erwähnt wurde wird ein Übergang vom hohen zum tiefen Pegel nur unbedeutend durch die Verzögerungsschaltung 82 beeinflußt. Im Ergebnis erscheint am Ausgang des NOR-Gliedes 84, der über eine Leitung 52 mit den Eingängen der UND-Glieder 50 und 64 verbunden ist, ein Übergang vom tiefen zum hohen Pegel.
Wenn das binär codierte Eingangssignal auf dem hohen Pegel bleibt, tritt am Ausgang des UND-Gliedes 50 ein Übergang vom tiefen zum hohen Pegel auf, der durch die Verzögerungsschaltung 54 verzögert wird. Nachdem ein hoher Pegel erreicht wurde, tritt am Ausgang des Inverters 56 der tiefe Pegel auf, und der Impuls am Ausgang des NAND-Gliedes 58 sowie der hohe Pegel am Ausgang des UND-Gliedes 78 werden beendet. Somit tritt am Ausgang des NOR-Gliedes 80 ein neuer Übergang vom tiefen zum hohen Pegel auf, der um ein neues Zeitintervall Tr durch die Verzögerungsschaltung 82 verzögert ist. Gleichzeitig verbleibt am Ausgang des UND-Gatters 64 der niedrige Pegel aufgrund des niedrigen Pegels an dem Eingang des UN D-Gatters 64, der mit dem Inverter 62 verbunden ist, dessen Ausgangspegel niedrig ist, wenn der Pegel des binär codierten Eingangssignals hoch ist.
Wenn das binär codierte Eingangssignal weiter den tiefen Pegel führt, erzeugt der erwähnte Übergang von dem niedrigen zu dem hohen Pegel auf der Leitung 52 einen Übergang vom tiefen zum hohen Pegel am Ausgang des UND-Gliedes 64, verzögert durch die Verzögerungschaltung 68. Gleichzeitig bleibt am Ausgang des UND-Gliedes 50 der tiefe Pegel. Der Übergang vom hohen zum tiefen Pegel am Ausgang des Inverters 68 beendet den Impuls am Ausgang des NAND-Gliedes 70 und den hohen Pegel am Ausgang des UND-Gliedes 86, der ein neues Zeitintervall Tr einleitet
Als Ergebnis des beschriebenen Betriebs des Erneuerungs-PuIsgenerators 74 wird ein Erneuerungsimpuls im NAND-Glied 58 erzeugt wenn das binär codierte Eingangssignal einen hohen Pegel behält und ein Erneuerungsimpuls wird im NAND-Glied 70 erzeugt wenn das binär codierte Eingangssignal weiter einen
tiefen Pegel hat. In beiden Fällen wird der Erneuerungsimpuls in einem Zeitintervall Tr nach der Beendigung eines vorhergehenden Erneuerungsimpulses oder nach einem Impuls erzeugt, der durch einen Übergang in dem binär codierten Eingangssignal erzeugt wurde.
Wegen des Unterschiedes zwischen der Erzeugung von Datenimpulsen und Erneuerungsimpulsen ergibt sich auch ein Unterschied in der Breite beider Impulse. Die Breite des Datenimpulses ist prinzipiell gleich der Verzögerung zwischen einem Übergang von einem tiefen zum hohen Pegel am Eingang des UND-Gatters 50 oder 64 und dem Ausgang des Inverters 56 oder 68. Die Erneuerungsimpulse sind breiter als die Datenimpulse, und zwar um die Verzögerung zwischen einem Übergang vom tiefen zum hohen Pegel am Eingang des UND-Gliedes 78 oder 86 und dem Ausgangssignal vom NOR-Glied 84. Diese Verzögerung schließt die Wirkung der Verzögerungsschaltung 82 auf Übergänge vom hohen zum tiefen Pegel am Ausgang des NOR-Gliedes 80 ein, und diese Verzögerung sollte vernachlässigbar gehalten werden, falls im wesentlichen gleich breite Erneuerungs- und Datenimpulse erforderlich sind.
Der Sender 14 hat auch Eingänge 90 und 92. Durch ein Signal am Eingang 90 kann durch ein weiteres Signal der Sendebetrieb eingeschaltet bzw. ausgeschaltet werden, wobei ein hoher Pegel des binär codierten Eingangssignals bewirkt, daß die Leuchtdiode 60 mit maximaler Helligkeit leuchtet. Ein tiefer Pegel bedeutet entsprechend, daß die Leuchtdiode 60 abgeschaltet wird. Durch ein entsprechendes Signal am Eingang 92 kann der Erneuerungsimpulsgenerator abgeschaltet und damit die Ausgabe von Erinnerungsimpulsen verhindert werden.
Gemäß F i g. 1 ist die Leuchtdiode 60 mit einem 3s Empfänger 18 durch ein Glasfaserkabel 16 verbunden. Fig.4 zeigt schematisch einen Empfänger 18 mit einer Photodiode 100 am Eingang. Die Leitfähigkeit der Photodiode 100 ändert sich mit dem Lichteinfall, und die Diode ist mit dem Eingang eines Strom/Spannungsverstärkers 102 verbunden. Der Ausgang dieses Verstärkers ist mit einem Verstärker 104 mit Verstärkungsregelung verbunden, der ein Rückkopplungssignal auf einer Leitung 106 aufnimmt, wie noch im einzelnen erläutert wird. Der Verstärker 104 ist mit einer dritten Verstärkerstufe 108 verbunden, deren differentieller Ausgang mit einem Widerstandsnetzwerk 110 verbunden ist Das andere Ende des Widerstandsnetzwerks 110 ist mit einer Referenzstromquelle 112 verbunden. Ein Schwellwertdetektor 114 ist mit einem Widerstandsnetzwerk 110 verbunden, und die Ausgänge des Schwellwertdetektors sind mit einer Kippstufe 116 durch Kcpp!i!ngskondensatorcn 118 und 120 verbunden. Der Ausgang der Kippstufe 116 führt das wiederhergestellte binär codierte Signal und ist bezeichnet mit Datenausgang. Der Schwellwertdetektor 114 enthält zwei Komparatoren 122 und 124, deren Eingänge über das Widerstandsnetzwerk 110 verbunden sind. Eine Spitzenwertdetektorschaltung 126 ist ebenfalls über ein Widerstandsnetzwerk 110 verbunden. Der Spitzenwertdetektor spricht auf Impulse der einen oder anderen Polarität an und erzeugt eine Spannung beim Empfang von Impulsen an einem Kondensator 128, der mit dem Ausgang des Spitzenwertdetektors verbunden ist Der Ausgang des Spitzenwertdetektors ist mit dem Verstärker 104 über die Leitung 106 verbunden und ändert die Verstärkung dieses Verstärkers entsprechend dem Pegel des empfangenen Signals.
Diese automatische Verstärkungssteuerung erlaubt somit Änderungen in der Amplitude des optischen Signals, die auf Änderungen in den Längen der Faseroptikkabel und dergleichen beruhen. Der Ausgang des Spitzenwertdetektors 126 ist auch mit einem Eingang eines Komparators 130 verbunden, der das Ausgangssignal vom Spitzenwertdetektor mit einer Referenzspannungsquelle 132 verbindet. Wenn das Ausgangssignal des Spitzenwertdetektors über der Referenzspannung liegt, erzeugt der Komparator 130 ein Ausgangssignal für einen Monitor, der anzeigt, daß das Datenübertragungsglied funktioniert, da Impulse über diese Leitung empfangen werden.
Mit dem Widerstandsnetzwerk 110 ist auch ein Rückkopplungsverstärker 134 verbunden, um ein Gleichspannungs-Gegenkopplungssignal an den Strom/ Spannungs-Umformerverstärker abzugeben, wodurch ein Referenzpegel für den Ruhepegel »1/2« des optischen Signals erzeugt und eine wirksame Wechselspannungskopplung am Eingang des Verstärkers 102 erzeugt wird, ohne einen großen Reihenkondensator zu erfordern.
Fig. 5 zeigt ein schematisches Diagramm des Strom/Spannungsverstärkers 102. Eine Diode 100 ist mit der Basis eines Transistors 140 in Emitterschaltung verbunden, der wiederum mit einem Transistor 142 in Kollektorschaltung verbunden ist Das Gegenkopplungssignal auf der Leitung 135 wird auch dem Eingang des Spannungs/Strom-Umformerverstärkers zugeführt. Das Ausgangssignal des Verstärkers erscheint auf der Leitung 144.
Fig.6 zeigt die Verstärker 104 und 108 sowie das Widerstandsnetzwerk 110. Das Ausgangssignal vom Verstärker 102 auf der Leitung 144 wird einem Eingang eines Paares von Transistoren 146 im Differenzverstärker 104 zugeführt. Der andere Eingang des Transistorpaares 146 ist mit einer Referenzspannungsquelle 149 verbunden. Das Ausgangssignal vom Spitzenwertdetektor auf der Leitung 106 wird den Transistoren des Transistorpaares 148 zugeführt. Der andere Transistor in dem Paar ist mit einer Referenzspannung von Vcc— 3 Vbe verbunden, wobei Kecden Spannungsabfall an dem Basis/Emitterübergang eines Transistors oder an einer in Durchlaßrichtung vorgespannten Diode, typischerweise 0,7 V bei einer Siliziumdiode, bedeutet. Der Ausgang dieses Verstärkers ist mit einem Paar Dioden verbunden, die wiederum mit den Kollektoren der Transistoren 146 verbunden sind und zur Steuerung der Verstärkung dieses Verstärkers dienen. Der Ausgang des Verstärkers 104 ist über Leitungen 150 und 152 mit den Differenzeingängen des Verstärkers 108 verbunden. Die Ausgänge des Verstärkers 108 sind mit dem Widerstandsnetzwerk l!0 verbunden, das Widerstände 154, 155, 156 und 157 enthält Das andere Ende des Widerstandsnetzwerks ist mit Transistoren 158 und 160 verbunden, deren Basisanschlüsse an eine Referenzspannung B angeschlossen sind. Das Widerstandsnetzwerk gibt Wechselspannungsausgangssignale ab, die den Eingangs-Impulscodesignalen mit den verschiedenen Gleichstromverschiebungen entsprechen, die für die nachfolgenden Schaltkreise erforderlich sind.
Fig.7 stellt schematisch einen gleichstrommäßig rückgekoppelten Verstärker 134 dar, dessen Eingänge Φ und L mit den entsprechenden Punkten auf dem Widerstandsnetzwerk 110 verbunden sind. Der Verstärker 134 formt die Spannungsimpulse am Ausgang des Verstärkers 108 in ein Stromsignal um, welches dem Eingang des Verstärkers 102 über eine Leitung 135
zugeführt wird, um den Ruhepegel in Abhängigkeit von dem Pegel der empfangenen Impulse einzustellen.
F i g. 8 stellt ein schematisehes Diagramm des Spitzenwertdetektors 126 dar, dessen Eingänge Q und L mit einem Transistorpaar 162 und dessen Eingänge Φ und /V mit einem Transistorpaar 164 verbunden sind. Diese differentiellen Transistorpaare sind wiederum mit einem Paar Transistoren 168 in Emitterfolgeschiiltung verbunden, die mit einem Kondensator 128 und einem Puffertransistor 170 verbunden sind. Das Ausgangssignal des Spitzenwertdetektors wird am Kondensator 128 abgenommen und über den Puffertransistor 170 der Leitung 106 zugeführt.
In F i g. 9 ist schematisch der Komparator dargestellt, der das Ausgangssignal des Monitors erzeugt. Der Ausgang des Spitzenwertdetektors ist mit einem Eingang eines Transistorpaares 172 und der andere Eingang ist zur Aufnahme einer Referenzspannung Vim von einer Referenzspannungsquelle 132 verbunden. Wenn das Ausgangssignal des Spitzenwertdetektors größer als Vlm ist, hat das Ausgangssignal des Monitors 174 den hohen Pegel. Wenn das Signal des Spitzenwertdetektors unter Vlm fällt, nimmt das Ausgangssignal des Monitors den tiefen Pegel an und stellt eine Leitungsunterbrechung dar.
Fig. 10 zeigt schematisch den Schwellwertdetektor 114 und die Kippstufe 116. Der Komparator 122 im Schwellwertdetektor 114 ist mit den Ausgängen Mund Φ des Widerstandsnetzwerks 110 und der Komparator
ίο 124 mit den Ausgängen L und P verbunden. Diese Verstärker sind wiederum mit der Kippstufe 116 über Kopplungskondensatoren 118 bzw. 120 verbunden. Der Ausgang der Kippstufe 116 wird über den Verstärker 176 gepuffert, um einen mit TTL-Schaltungen verträglichen Datenausgang zu ergeben.
Die F i g. 11 A, 11 B und 11 C stellen Beispiele von Referenzspannungs- und Stromformen entsprechender Strom- und Spannungsquellen dar, die in den beschriebenen Schaltungsanordnungen vorkommen.
Hierzu 7 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. Verfahren zum Übertragen binär codierter Information, bei welchem ein binär codiertes Signal mit einem ersten und einem zweiten Pegel empfangen wird und entsprechend diesem binär codierten Signal ein Pulscodesignal erzeugt wird, das einen Datenimpuls einer ersten Polarität aufweist, wenn das binär codierte Signal sich von dem ersten zu dem zweiten Pegel ändert, und einen Datenimpuls einer zweiten Polarität aufweist, wenn das binär codierte Signal sich von dem zweiten zu dem ersten Pegel ändert, dadurch gekennzeichnet, daß das Pulscodesignal einen Erneuerungsimpuls (28 oder 32) aufweist, der die gleiche Polarität wie der vorhergehende Datenimpuls hat, wenn während eines vorbestimmten Zeitintervalls (Tr) kein nachfolgender Datenimpuls auftritt, und daß der Erneuerungsimpuls periodisch wiederholt wird, bis ein nachfolgender Datenimpuls erzeugt worden ist
2. Verfahren nach Anspruch 1, bei dem das Pulscodesignal empfangen und daraus wieder ein binär codiertes Signal hergestellt wird, dadurch gekennzeichnet, daß ein Monitorsignal über das Datenübertragungsglied beim Empfang des Pulscodesignals erzeugt wird.
3. Schaltungsanordnung zur Ausführung des Verfahrens nach einem der vorhergehenden Ansprüche mit einer Eingabeeinrichtung zur Aufnahme des binär codierten Signals mit einem ersten und einem zweiten Zustand, dadurch gekennzeichnet, daß ein Impulsgenerator (46, 48, 74) mit dem Eingang verbunden ist und ein Pulscodesignal erzeugt, das einen Datenimpuls einer ersten Polarität aufweist, wenn das binär codierte Signal sich von dem ersten zu dem zweiten Zustand ändert, einen Datenimpuls einer zweiten Polarität enthält, wenn das binär codierte Signal sich von dem zweiten zu dem ersten Zustand ändert, und einen Erneuerungsimpuls enthält, der die gleiche Polarität wie der vorhergehende Impuls hat, wenn während eines vorbestimmten Zeitintervalls kein nachfolgender Impuls auftritt.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Impulserzeuger einen ersten Datenimpulserzeuger (46) aufweist, welcher einen mit der Eingabeeinrichtung verbundenen Eingang aufweist, der auf den Übergang des binär codierten Signals von dem ersten in den zweiten Zustand anspricht, indem er den Datenimpuls der ersten Polarität an einem Ausgang des ersten Datenimpulsgenerators erzeugt, daß der Impulsgenerator einen zweiten Datenimpulsgenerator (48) aufweist, dessen einer Eingang mit der Eingabeeinrichtung verbunden ist und auf einen Übergang des binär codierten Signals von dem zweiten in den ersten Zustand anspricht, indem der Datenimpuls der zweiten Polarität an einem Ausgang des zweiten Datenimpulsgenerators erzeugt wird und eine lichtemittierende Einrichtung mit den Ausgängen der ersten und zweiten Datenimpulsgeneratoren verbunden ist.
5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Impulsgenerator eine Zeitschaltung (74) aufweist, die mit den Eingangen und den Ausgängen der ersten und zweiten Datenimpulsgeneratoren verbunden ist und einen Datenimpuls von einem der ersten und zweiten
Datenimpulsgeneratoren aufnimmt und ein Signal an den Eingang des Datenimpulsgenerators abgibt, von dem der Datenimpuls nach einer Verzögerung aufgenommen wurde, die im wesentlichen gleich dem vorbestimmten Zeitintervall ist.
6. Schaltungsanordnung nach Anspruch 3 mit einer Einrichtung zur Aufnahme des Pulscodesignals zwecks Erzeugung eines wiederhergestellter, binär codierten Signals und einer Übertragungseinrichtung zur Kopplung der vorgenannten Einrichtung mit dem Impulsgenerator, dadurch gekennzeichnet, daß ein Monitor mit der Übertragungseinrichtung und der Einrichtung zur Wiederherstellung eines binär codierten Signals vorgesehen ist und ein Monitorsignal erzeugt, während das Pulscodesignal empfangen wird.
7. Schaltungsanordnung nach Anspruch 6, bei welcher die Einrichtung zum Wiederherstellen eines binär codierten Signals eine Eingabeeinrichtung zur Aufnahme des Pulscodesignals und einen mit der Eingabeeinrichtung verbundenen Signalverstärker aufweist, dadurch gekennzeichnet, daß ein Schwellwertdetektor (114) einen mit dem Signalverstärker (102, 104, 108) verbundenen Eingang zum Erfassen der Datenimpulse der ersten und zweiten Polarität aufweist und einen Ausgang zur Anzeige der Aufnahme eines Datenimpulses der ersten oder zweiten Polarität hat und ein Speicherelement (116) mit dem Ausgang des Schwellwertdetektors verbunden ist und eine Anzeige der Polarität des zuletzt aufgenommenen Datenimpulses aufweist.
8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Monitor einen mit dem Signalverstärker (102, 104, 108) verbundenen Spitzenwertdetektor (126) und einen mit dem Spitzenwertdetektor verbundenen Schwellwertdetektor (130) aufweist.
9. Schaltungsanordnung nach Anspruch 7 oder 8, bei welcher die Eingabeeinrichtung einen Photodetektor und das Speicherelement eine Kippstufe aufweist, dadurch gekennzeichnet, daß der Signalverstärker eine Verstärkungsstufe (104) mit veränderlicher Verstärkung und einen mit dem Spitzenwertdetektor verbundenen Steuereingang (106) aufweist.
DE2648940A 1975-11-28 1976-10-28 Verfahren und Schaltungsanordnung zum Übertragen von binär codierter Information Expired DE2648940C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/636,004 US4027152A (en) 1975-11-28 1975-11-28 Apparatus and method for transmitting binary-coded information

Publications (3)

Publication Number Publication Date
DE2648940A1 DE2648940A1 (de) 1977-06-08
DE2648940B2 DE2648940B2 (de) 1978-07-20
DE2648940C3 true DE2648940C3 (de) 1981-09-03

Family

ID=24550013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2648940A Expired DE2648940C3 (de) 1975-11-28 1976-10-28 Verfahren und Schaltungsanordnung zum Übertragen von binär codierter Information

Country Status (12)

Country Link
US (1) US4027152A (de)
JP (1) JPS5267203A (de)
AU (1) AU500403B2 (de)
BR (1) BR7607902A (de)
CA (1) CA1077170A (de)
DE (1) DE2648940C3 (de)
FR (1) FR2333387A1 (de)
GB (1) GB1504449A (de)
IT (1) IT1074615B (de)
MX (1) MX3848E (de)
SE (1) SE414442B (de)
ZA (1) ZA765660B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3247120A1 (de) * 1982-12-20 1984-07-26 Siemens Ag Verfahren und schaltungsanordnung zur umsetzung eines zwischen zwei pegeln wechselnden binaersignals in ein pulscodesignal, das datenimpulse und erneuerungsimpulse aufweist

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4114141A (en) * 1977-01-14 1978-09-12 Datrix Corporation Digital communication system for transmitting digital information between a central station and a number of remote stations
DE2718226C3 (de) * 1977-04-23 1980-07-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Datenübertragungssystem aus einem Sender und einem Empfänger
US4144550A (en) * 1977-08-30 1979-03-13 Xerox Corporation Reproduction machine using fiber optics communication system
US4297729A (en) * 1977-11-24 1981-10-27 Emi Limited Encoding and decoding of digital recordings
US4229831A (en) * 1978-12-22 1980-10-21 Burroughs Corporation Drift compensated fiber optic-receiver
US4317232A (en) * 1979-01-12 1982-02-23 Deere & Company Fiber optic signal conditioning circuit
US4276656A (en) * 1979-03-19 1981-06-30 Honeywell Information Systems Inc. Apparatus and method for replacement of a parallel, computer-to-peripheral wire link with a serial optical link
DE2911175A1 (de) * 1979-03-22 1980-09-25 Licentia Gmbh Verfahren zur ueberwachung des signal/ rausch-verhaeltnisses auf optischen uebertragungsstrecken
US4236256A (en) * 1979-03-26 1980-11-25 Bell Telephone Laboratories, Incorporated Asynchronous data receiver
DE3061481D1 (en) * 1979-04-17 1983-02-03 Marconi Avionics Data transmission systems
US4249266A (en) * 1979-11-06 1981-02-03 Perkins Research & Mfg. Co., Inc. Fiber optics communication system
CA1159129A (en) * 1979-11-27 1983-12-20 Kazuo Murano Asynchronous transmission system for binary-coded information
US4310755A (en) * 1979-12-26 1982-01-12 Pitney Bowes Inc. Electronic postage meter radiant energy device circuit
US4257126A (en) * 1980-01-28 1981-03-17 The Singer Company Logarithmic receiver for fiber optic signals
CA1175919A (en) * 1980-02-20 1984-10-09 Toshitaka Tsuda Device for discriminating between two values of a signal with dc offset compensation
FR2511566A1 (fr) * 1981-08-12 1983-02-18 Thomson Csf Recepteur optique a seuils pour systeme de transmission numerique a debit variable
FR2511824A1 (fr) * 1981-08-21 1983-02-25 Thomson Csf Systeme emetteur-recepteur de transmission numerique par voie optique et a debit variable
US4475212A (en) * 1981-09-11 1984-10-02 Digital Equipment Corporation Frequency-independent, self-clocking encoding technique and apparatus for digital communications
DE3224425A1 (de) * 1982-06-30 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Bussystem mit lichtwellenleitern
US4454383A (en) * 1982-11-22 1984-06-12 Bell Telephone Laboratories, Incorporated Asynchronous data transmission method and circuitry
US4481677A (en) * 1983-01-31 1984-11-06 Northern Telecom Limited Optical transmitting and receiving apparatus
GB2138233A (en) * 1983-04-12 1984-10-17 British Telecomm Optical transmission
JPS59231941A (ja) * 1983-06-14 1984-12-26 Nissan Motor Co Ltd 光受信装置
GB2147477B (en) * 1983-09-28 1987-07-08 Philips Electronic Associated Data transmitter data receiver and data transmission system
JPS61292434A (ja) * 1985-05-17 1986-12-23 Fujitsu Ltd バツフアメモリ
US4713841A (en) * 1985-06-03 1987-12-15 Itt Electro Optical Products, A Division Of Itt Corporation Synchronous, asynchronous, data rate transparent fiber optic communications link
DE3524871A1 (de) * 1985-07-12 1987-01-22 Licentia Gmbh Verfahren zur optischen rbertragung binaerer signale und anordnung zur durchfuehrung des verfahrens
US4742531A (en) * 1986-09-02 1988-05-03 Gte Communication Systems Corporation Encoding method for T1 line format for CCITT 32k bit per second ADPCM clear channel transmission
US4805236A (en) * 1986-12-15 1989-02-14 Oy Nokia Ab Method and arrangement for increasing the dynamic range at an input stage of an optical receiver
JPH0683270B2 (ja) * 1988-12-08 1994-10-19 鋼管電設工業株式会社 ノイズ防御装置
JPH0786513B2 (ja) * 1988-12-14 1995-09-20 三菱電機株式会社 データ受信装置
US4979185A (en) * 1989-10-30 1990-12-18 Texas Instruments Incorporated High speed serial data link
US5602873A (en) * 1994-10-14 1997-02-11 International Business Machines Corporation Flash NRZI infrared modem
DE19503106A1 (de) * 1995-02-01 1995-08-17 Joerg Dipl Ing Becker Verfahren und Vorrichtung zur galvanisch entkoppelten breitbandigen Übertragung binärer Signale
DE19521134C2 (de) * 1995-06-09 1998-02-26 Siemens Ag Schaltungsanordnung zur Entzerrung von Signalen bei der Datenübertragung
JP3487723B2 (ja) * 1996-09-19 2004-01-19 沖電気工業株式会社 インタフェース回路及び信号伝送方法
DE69835259T8 (de) * 1997-01-22 2007-10-31 Advantest Corp. System und verfahren zur optischen pulsübertragung
US5952849A (en) * 1997-02-21 1999-09-14 Analog Devices, Inc. Logic isolator with high transient immunity
US6873065B2 (en) * 1997-10-23 2005-03-29 Analog Devices, Inc. Non-optical signal isolator
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
JP3502264B2 (ja) * 1998-06-10 2004-03-02 株式会社沖コムテック 受信装置
WO2001015321A1 (en) * 1999-08-23 2001-03-01 Pr Electronics A/S Apparatus for analogue information transfer
US6262600B1 (en) * 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
US6703949B2 (en) * 2001-10-11 2004-03-09 Sun Microsystems, Inc. Method and apparatus for facilitating balanced bundles of electrical signals
DE10205705C1 (de) * 2002-02-12 2003-05-08 Infineon Technologies Ag Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung
DE10229860A1 (de) * 2002-07-03 2004-01-29 Infineon Technologies Ag Verfahren und Sendevorrichtung zum Übertragen eines zweiwertigen Signals
US7283068B2 (en) * 2002-07-08 2007-10-16 Stmicroelectronics Pvt. Ltd. Binary decoders in electronic integrated circuits
FR2843251A1 (fr) * 2002-07-31 2004-02-06 Koninkl Philips Electronics Nv Convertisseur analogique-numerique comportant des echelles de resistances dynamiques.
DE10262239B4 (de) * 2002-09-18 2011-04-28 Infineon Technologies Ag Digitales Signalübertragungsverfahren
EP1618712A2 (de) * 2003-04-30 2006-01-25 Analog Devices, Inc. Signalisolatoren mit mikrotransformatoren
US8169108B2 (en) 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US8049573B2 (en) * 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US7577223B2 (en) * 2004-06-03 2009-08-18 Silicon Laboratories Inc. Multiplexed RF isolator circuit
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7737871B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US7460604B2 (en) 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7738568B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. Multiplexed RF isolator
US7821428B2 (en) * 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US7302247B2 (en) * 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7902627B2 (en) * 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
DE102004035604B3 (de) * 2004-07-22 2005-08-11 Infineon Technologies Ag Verfahren zur Ansteuerung eines Halbleiterschaltelements in einer Halbbrücke und Schaltungsanordnung mit einer Halbbrücke
DE102004039218A1 (de) * 2004-08-12 2006-03-09 Infineon Technologies Ag Verfahren zur Datenübertragung über eine Datenübertragungsstrecke mit induktiven Übertragern und Datenübertragungsvorrichtung
US7720170B2 (en) * 2005-12-13 2010-05-18 Awq Consulting Inc. Low emission signal generator and distributor system
DE102006014640B4 (de) * 2006-03-29 2009-11-26 Infineon Technologies Austria Ag Verfahren zur Datenübertragung über eine Datenübertragungsstrecke mit induktiven Übertragern und Datenübertragungsvorrichtung
US7719305B2 (en) * 2006-07-06 2010-05-18 Analog Devices, Inc. Signal isolator using micro-transformers
ITTO20060515A1 (it) * 2006-07-14 2008-01-15 St Microelectronics Srl "dispositivo per rivelare il valore di picco di un segnale"
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US8093983B2 (en) * 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US9313052B2 (en) * 2008-01-31 2016-04-12 Infineon Technologies Austria Ag Method and apparatus for signal transmission
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
US8451032B2 (en) 2010-12-22 2013-05-28 Silicon Laboratories Inc. Capacitive isolator with schmitt trigger
US8558344B2 (en) 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US8786393B1 (en) 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
US9537382B2 (en) 2014-07-03 2017-01-03 CT-Concept Technologie GmbH Switch controller with validation circuit for improved noise immunity
US10270630B2 (en) * 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9660848B2 (en) 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
EP3293888B1 (de) 2016-09-13 2020-08-26 Allegro MicroSystems, LLC Signalisolator mit bidirektionaler kommunikation zwischen chips
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2954267A (en) * 1958-06-05 1960-09-27 Olivetti Corp Of America Modified return-to-zero digital recording system
US3402352A (en) * 1965-09-16 1968-09-17 Bell Aerospace Corp System for transmitting the difference between an information signal and a variable reference voltage
US3528011A (en) * 1967-12-22 1970-09-08 Gen Electric Limited energy speech transmission and receiving system
NL7109293A (de) * 1971-07-06 1973-01-09
US3858184A (en) * 1973-01-22 1974-12-31 Monolithic Syst Corp Automatic non-interrupting refresh technique
US3809908A (en) * 1973-06-29 1974-05-07 Itt Electro-optical transmission line
FR2249506A1 (en) * 1973-10-24 1975-05-23 Constr Telephoniques Transmission system for binary signals - pulses of opposite polarities are transmitted at each pos and neg. change

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3247120A1 (de) * 1982-12-20 1984-07-26 Siemens Ag Verfahren und schaltungsanordnung zur umsetzung eines zwischen zwei pegeln wechselnden binaersignals in ein pulscodesignal, das datenimpulse und erneuerungsimpulse aufweist

Also Published As

Publication number Publication date
AU500403B2 (en) 1979-05-17
DE2648940A1 (de) 1977-06-08
IT1074615B (it) 1985-04-20
US4027152A (en) 1977-05-31
AU2002276A (en) 1978-06-01
MX3848E (es) 1981-08-18
BR7607902A (pt) 1977-11-08
FR2333387A1 (fr) 1977-06-24
FR2333387B1 (de) 1981-09-25
CA1077170A (en) 1980-05-06
JPS5267203A (en) 1977-06-03
ZA765660B (en) 1977-08-31
SE414442B (sv) 1980-07-28
GB1504449A (en) 1978-03-22
DE2648940B2 (de) 1978-07-20
SE7613276L (sv) 1977-05-29

Similar Documents

Publication Publication Date Title
DE2648940C3 (de) Verfahren und Schaltungsanordnung zum Übertragen von binär codierter Information
DE3414768C2 (de)
DE2944459C2 (de) Verfahren zum Übertragen von Bipolarsignalen mittels eines optischen Senders
DE2643692C2 (de) Vorrichtung und Verfahren zur schnelleren Zeitbasisfehler-Korrektur
DE2614075C3 (de) Datenübertragungsanlage
EP0491209B1 (de) Signalverarbeitung für optisches Übertragungssystem
DE3041945A1 (de) Sender-empfaenger fuer mittels optischer fasern uebertragene daten
DE3010357A1 (de) Verfahren und anordnung zum uebertragen von daten zwischen systemeinheiten
DE2801468A1 (de) Dekodierschaltung fuer digitale signale
DE2403098B2 (de) Verfahren und Anordnung zum Übertragen spaltphasen-kodierter zweiwertiger Datensignale
DE2705780B2 (de) Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen
DE3224425A1 (de) Bussystem mit lichtwellenleitern
DE1934869B2 (de) Verfahren uns schaltungsanordnung zur kodierung asynchroner binaerer digitalsignale
EP0121177A2 (de) Vorrichtung zur Rückgewinnung eines Taktes aus einer Signalfolge
DE2910497A1 (de) Anordnung zur aussendung und zum empfang von daten
DE2838228A1 (de) Verfahren und anordnung zur synchronisation von datenbitfolgen
CH617051A5 (de)
DE2847833C2 (de) Einrichtung zur Verarbeitung binärdigitaler und kodierter Datensignale
DE3723187A1 (de) Digitales nachrichtenuebertragungssystem
DE102005009735A1 (de) Datenübertragungsverfahren, Sender und Empfänger dafür
EP0332054B1 (de) Verfahren zum Übertragen eines digitalen Signals und einer Statusinformation
DE2854001C2 (de) Verfahren zur Abtastung und Regenerierung pulsdauermodulierter digitaler Signale
DE3932316A1 (de) Verfahren und anordnungen zur uebertragung eines binaersignals und zugehoeriger taktimpulse
DE1512587C3 (de) Datenübertragungseinrichtung zur Übertragung einer binären Zahleninformation
DE4207036A1 (de) Lichtsignaluebertragungsstrecke

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee