DE10205705C1 - Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung - Google Patents
Integrierbare Schaltungsanordnung zur potenzialfreien SignalübertragungInfo
- Publication number
- DE10205705C1 DE10205705C1 DE10205705A DE10205705A DE10205705C1 DE 10205705 C1 DE10205705 C1 DE 10205705C1 DE 10205705 A DE10205705 A DE 10205705A DE 10205705 A DE10205705 A DE 10205705A DE 10205705 C1 DE10205705 C1 DE 10205705C1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- pulses
- primary
- arrangement according
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 title claims abstract description 90
- 238000007667 floating Methods 0.000 title claims description 3
- 238000012546 transfer Methods 0.000 title description 5
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 4
- 210000004072 lung Anatomy 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
Abstract
Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung mit einem eine Primärwicklung und eine Sekundärwicklung aufweisenden Transformator (Trf, Tr1, Tr2), einer Primärwicklung vorgeschalteten Ansteuerschaltung (AST), einer mit der Sekundärwicklung verschalteten, durch Impulse angesteuerten Auswahlschaltung (K1, K2, TG1, TG2), einer der Auswahlschaltung (K1, K2, TG1, TG2) nachfolgenden Verriegelungsschaltung (VRS), die eine Weiterleitung unter bestimmten Bedingungen unterbindet, und einem Speicherelement (FF), das ein Ausgangssignal führt.
Description
Die Erfindung betrifft integrierbare Schaltungsanordnung zur
potenzialfreien Signalübertragung.
Beispielsweise in der industriellen Leistungselektronik und
Anlagentechnik müssen oft die Steuerkreise und die Leistungs
kreise voneinander galvanisch getrennt werden. Arbeitsbedingt
unterliegen die Steuerkreise sehr starken Störungen, die
nicht selten zur Fehlfunktion oder zum Ausfall der elektri
schen Anlage führen. Die Störungen entstehen aufgrund sich
schnell ändernder Spannungen und Ströme im Leistungskreis.
Auf diese Weise entstehen sehr starke und sich schnell än
dernde elektrische (dU/dt) und magnetische (dΦ/dt) Felder,
die die Steuerkreise durchdringen und sie beeinflussen. Zur
galvanischen Trennung werden dabei meistens Optokoppler oder
Puls-Transformatoren eingesetzt. Bei sehr hochfrequenten Än
derungen elektrischer Felder werden Verschiebungsströme durch
parasitäre Kopplungskapazitäten eingeprägt. Diese Ströme kön
nen zu Fehlfunktionen von Optokopplern oder Puls-Transfor
matoren führen. Darüber hinaus können starke Magnetfelder
speziell in den Transformatorwicklungen zusätzlich ungewollte
Störspannungen induzieren, die ebenso Fehler verursachen. Op
tokoppler haben darüber hinaus den Nachteil eines hohen
Stromverbrauchs. Des weiteren sind sowohl Optokoppler und als
auch vor allem Puls-Transformatoren aufgrund ihrer beträcht
lichen äußeren Abmessungen in vielen Fällen ungeeignet oder
zumindest unerwünscht.
Aus der US 6262600, der US 5952849 und der US 4027152 sind
Übertrageranordnungen bekannt, die zumindest teilweise in ei
nem Halbleiterkörper integrierbar sind. Jedoch erfordern die
se einen hohen schaltungstechnischen Aufwand.
Der Arbeitsbereich eines Transformators ist nämlich aufgrund
parasitärer Effekte bei hohen und tieferen Frequenzen einge
schränkt. Jeder Transformator verhält sich demnach wie ein
Bandpassfilter. Der Arbeitsfrequenzbereich hängt dabei sehr
stark von der Konstruktion und von der Größe des Transforma
tors ab. Die bekannten planaren Transformatoren, die auf der
Oberfläche eines Halbleiterchips aufgebracht sind, haben spi
ralförmige Wicklungen und diese Wicklungen haben ihrereseits
einen relativ hohen Leiterbahnwiderstand. Deshalb ist das
Verhältnis der Selbstinduktivität L der Wicklung zu deren Wi
derstand R ungünstig. Das Verhältnis beider ergibt die Zeit
konstante der Wicklung Tp = L/R. Diese Zeitkonstante schränkt
die Arbeitsfrequenz des Transformators insbesondere bei tie
feren Frequenzen ein. Beispielsweise für planare Transforma
toren mit Außendurchmessern von bis zu 500 µm, hergestellt in
einer Standard Technologie, liegt die Zeitkonstante im Be
reich von 1. . .5 ns, das heißt, dass die minimale Arbeitsfre
quenz (-3 dB) bei 35 MHz bis 165 MHz liegt.
Um Informationen durch einen derartigen Transformator zu ü
bertragen, muss die Signaldauer in der Größenordnung der
Zeitkonstante sein. Dies erfordert aber aufwendige Hochfre
quenzschaltungen, um die kurzen Impulse erzeugen zu können,
denn bei längeren Impulsen geht die Wicklung in die Sätti
gung, so dass eine Informations- oder Energie-Übertragung
nicht mehr möglich ist.
Aufgabe der Erfindung ist es daher, eine Übertrageranordnung
anzugeben, die diese Nachteile nicht aufweist.
Die Aufgabe wird durch eine Übertageranordnung gemäß Patent
anspruch 1 gelöst. Ausgestaltungen und Weiterbildungen des
Erfindungsgedankens sind Gegenstand von Unteransprüchen.
Die erfindungsgemäße Übertrageranordnung hat den Vorteil,
dass neben den geringen Abmessungen nur ein geringer Aufwand
erforderlich ist, nur ein geringer Leistungsverbrauch gegeben
ist und die Störanfälligkeit gering ist.
Erzielt wird dies durch eine Schaltungsanordnung mit einem
Transformator mit zwei magnetisch miteinander gekoppelten
Wicklungen, von denen eine als Primärwicklung und die andere
als Sekundärwicklung vorgesehen ist. Der Primärwicklung
ist dabei eine Ansteuerschaltung vorgeschaltet, die die
Flanken eines logischen Eingangssignals in dem Eingangssig
nal entsprechende primärseitige Impulse umwandelt, wobei
durch jeden primären Impuls in der Primärwicklung den Flanken
des Eingangssignals zuordenbare sekundäre Impulse in der Se
kundärwicklung erzeugt werden. Mit der Sekundärwicklung ist
eine durch die sekundären Impulse angesteuerte Auswahlschal
tung verschaltet, die die sekundären Impulse nach jeweiliger
Zuordnung zur Flanke des Eingangssignals trennt. Schließlich
ist eine der Auswahlschaltung nachfolgende Verriegelungs
schaltung vorgesehen, die getrennte sekundäre Impulse mitein
ander vergleicht und bei gleichzeitigem Auftreten getrennter
sekundärer Impulse und/oder bei in kurzzeitiger Folge auftre
tenden sekundären Impulsen eine Weiterleitung der sekundären
Impulse zu einem Speicherelement unterbindet, das durch se
kundäre Impulse der einen Polarität gesetzt und durch sekun
däre Impulse der anderen Polarität rückgesetzt wird und ein
Ausgangssignal führt.
Die Dauer der Impulse kann derart bemessen sein, dass der
Transformator in Sättigung betrieben wird.
Beim linearen Betrieb des Transformators wie beim Stand der
Technik wird es vermieden, den Sättigungszustand zu errei
chen, weil dann keine Spannung in der sekundären Wicklung in
duziert wird. Bei der üblichen Signalübertragung ohne Sätti
gung des Transformators ist die Impulsbreite der Ausgangspan
nung der Impulsbreite der Eingangsspannung gleich. Auch die
Spannungsform am Eingang und am Ausgang ist annährend gleich.
Die beiden Signale sind zeitlich koinzident. Die hier proble
matische Eigenschaft der sehr kurzen Zeitkonstante TP = L/R der
Primärwicklung wird bei der Weiterbildung der Erfindung dazu
genutzt, dass mit jedem Spannungsimpuls an der primären Wick
lung, zwei sehr kurze Impulse der entgegengesetzten Polarität
und sehr kurz nacheinander folgend in der sekundären Wicklung
induziert werden. Die Polarität der Ausgangsimpulse ist der
Polarität der Flanken der Eingangsspannung eindeutig zugeord
net, so dass nur eine einfache Ansteuerschaltung und eine
einfache Auswerteschaltung notwendig sind.
Die obige Weiterbildung der Erfindung beruht also auf der Be
rücksichtigung der Eigenschaften des planaren Transformators
in einer Schaltung, die nicht den linearen Arbeitsbereich des
Transformators nutzt. Dies wird insbesondere dadurch er
reicht, dass die maximale Arbeitsfrequenz der elektronischen
Schaltung, die den Transformator ansteuert, unter dem Ar
beitsfrequenzbereich des Transformators liegt. Die Ansteuer-
und Auswertemethode erlaubt eine treue Widerherstellung der
Information trotzt der unterschiedlichen Arbeitsfrequenzen.
Es ist folglich nicht notwendig eine teuere Hochfrequenztech
nologie für die Schaltung einzusetzen, um den integrierten
planaren Transformator für die galvanische Trennung der Sig
nale zu nutzen.
Nach jedem erzeugten primären Impuls kann in Weiterbildung
der Erfindung ein primärer Auffrischimpuls erzeugt werden,
der im Falle des Nichtansprechens der Schaltungsanordnung
nach dem ersten Impuls dann zu einem sicheren Ansprechen im
zweiten Versuch führt.
Die Auswahlschaltung kann zwei Komparatoren aufweisen, die
einerseits jeweils mit einem Referenzpotential beaufschlagt
sind, und die andererseits zueinander invers mit den sekundä
ren Impulsen angesteuert werden.
Bei den vorgenannten Schaltungsanordnungen können auch zwei
Transformatoren vorgesehen werden, von denen zwei als primäre
Wicklungen und zwei als sekundäre Wicklungen vorgesehen sind,
wobei jede der primären Wicklungen mit je einer der sekundä
ren Wicklungen magnetisch gekoppelt ist.
Dabei kann die Ansteuerschaltung zur Ansteuerung beider pri
märer Wicklungen ausgelegt sein, wobei die Ansteuerschaltung
beide primären Wicklungen invers zueinander ansteuert oder
bei Auftreten eines Zustandswechsels des Eingangssignals je
nach Richtung des Zustandswechsels die eine oder die andere
primäre Wicklung ansteuert.
Darüber hinaus kann die Auswahlschaltung vier Komparatoren
aufweisen, die einerseits jeweils mit einem Referenzpotential
beaufschlagt sind, und die andererseits paarweise zueinander
invers mit den sekundären Impulsen angesteuert werden, wobei
die Ausgänge der Komparatoren eines Paares über jeweils ein
UND-Gatter (oder entsprechende Verknüpfungen) mit den Ausgän
gen des anderen Paares verknüpft sind.
Die Verriegelungsschaltung kann zwei steuerbare Schalter
aufweisen, die jeweils den Signalformern nachgeschaltet sind
und die durch eine Koinzidenzschaltung gesteuert werden.
Dabei kann die Koinzidenzschaltung die Koinzidenz von in den
sekundären Wicklungen auftretenden Signalen bestimmen, bei
Vorliegen koinzidenter Signale auf beiden sekundären Wicklun
gen eine fehlerhafte Übertragung erkennen und dementsprechend
die Weiterleitung der sekundären Impulse unterbinden. Alter
nativ kann sie die Koinzidenz von nach den sekundären Wick
lungen getrennten sekundären Signalen bestimmen und bei Vor
liegen koinzidenter Signale entsprechend eine fehlerhafte Ü
bertragung erkennen.
Die Koinzidenzschaltung umfasst bevorzugt ein UND-Gatter oder
zwei über Kreuz mit den Schaltern gekoppelte Zeitglieder zur
Bestimmung der Koinzidenz.
In Ausgestaltung der Erfindung kann die (jeweilige) primäre
und sekundäre Wicklung in Richtung der Wicklungsachsen in
verschiedenen Ebenen ausgebildet sein. Des Weiteren werden
die Wicklungen vorzugsweise spiralförmig ausgebildet.
Schließlich ist die Schaltungsanordnung teilweise oder bevor
zugt vollständig in einen Halbleiterkörper integriert.
Die Erfindung wird nachfolgend anhand der in den Figuren der
Zeichnung dargestellten Ausführungsbeispiele näher erläutert.
Es zeigt:
Fig. 1 das Ersatzschaltbild eines üblichen Transformators,
Fig. 2 die Simulation von Primär- und Sekundärspannung bei
einem planaren Transformator,
Fig. 3 eine Ausführungsform einer erfindungsgemäßen Schal
tungsanordnung mit einem Transformator,
Fig. 4 den Verlauf verschiedener Signale bei der Schal
tungsanordnung nach Fig. 3,
Fig. 5 den bevorzugten Aufbau einer Transformatoranordnung
bei einer erfindungsgemäßen Schaltungsanordnung,
Fig. 6 den Verlauf von Störfeldern bei Einwirkung auf die
sekundären Wicklungen einer Transformatoranordnung
nach Fig. 5,
Fig. 7 die Polarität der Spannungen an den sekundären
Wicklungen einer erfindungsgemäßen Übertrager
anordnung bei Auftreten der in Fig. 6 gezeigten
Störfelder,
Fig. 8 eine erste Ausführungsform einer erfindungsgemäßen
Schaltungsanordnung mit zwei Transformatoren,
Fig. 9 eine zweite Ausführungsform einer erfindungsgemäßen
Schaltungsanordnung mit zwei Transformatoren und
Fig. 10 eine dritte Ausführungsform einer erfindungsgemäßen
Schaltungsanordnung mit zwei Transformatoren.
Um die erfindungsgemäße Signalübertragung zu erklären, sind
in Fig. 1 ein einfaches Ersatzschaltbild eines Transforma
tors Trf und seine Spannungsverläufe dargestellt. Eine Pri
märspannung Up wird in eine Reihenschaltung aus einem primä
ren Bahnwiderstand Rp, einer primären Leitungsinduktivität
Lpl und der Induktivität der Primärwicklung Lpp einen Strom
Ip ergebend eingespeist. Auf der Sekundärseite wird daraus in
der Induktivität Lss eine Spannung erzeugt, die über einen
sekundären Bahnwiderstand Rp und einer sekundären Leitungsin
duktivität Lpp als sekundäre Spannung Us und als sekundärer
Strom Is abnehmbar ist.
In Fig. 2 ist dazu der Verlauf von primärer und sekundärer
Spannung Up und Us eines planaren Transformators Trf im Sät
tigungsbetrieb über der Zeit t gezeigt. Bei exponentionellem
Anstieg bzw. Abfall der primären Spannung Up sind bei der se
kundären Spannung Us ein anfängliches starkes Ansteigen mit
nachfolgendem Abfall zu sehen, d. h., dass die sekundäre
Spannung Us nicht mit der Form der primären Spannung Up über
einstimmt. Eine solche Übereinstimmung wird nur im linearen
Bereich erreicht. Die sekundäre Spannung Us wird nur annä
hernd während der Zeitdauer 3.Tp induziert, danach fällt sie
zu Null ab. Die Polarität der sekundären Impulse entspricht
der Polarität der Flanken der primären Impulse.
Bei dem in Fig. 3 gezeigten Ausführungsbeispiel wird einer
Ansteuerschaltung AST eine Eingangsspannung Uin zugeführt.
Die Ansteuerschaltung AST enthält beispielsweise ein Mono
flop, das auf die positive Flanke der Eingangsspannung Uin
einen positiven Impuls, also einen Impuls der Spannung Up mit
der Dauer T erzeugt. Die negative Flanke der Eingangsspannung
Uin bewirkt wiederum einen negativen Impuls, also einen Im
puls der Spannung -Up. Die Flankensteilheit und die Dauer
dieser Impulse werden von der maximalen Schaltgeschwindigkeit
der Ansteuerschaltung AST bestimmt.
Der planare Transformator Trf wandelt die aus der Eingangs
spannung Uin hervorgehende primäre Spannung Up, wie in Fig.
4 dargestellt, in mindestens zwei kurze, nacheinander folgen
de Impulse um, die in zwei Komparatoren K1 und K2 mit Refe
renzpotentialen +Uref und -Uref (gemäß Fig. 3) verglichen
werden. Die Komparatoren K1 und K2 erzeugen kurze Impulse,
die an eine Verriegelungsschaltung VRS weitergegeben werden.
Die Verriegelungsschaltung VRS umfasst beispielsweise zwei
NAND-Gatter G2, G3 als steuerbare Schalter, die eingangssei
tig jeweils zum einen mit dem Ausgang eines der beiden Kompa
ratoren K1 und K2 und zum anderen über ein Zeitglied ZG1 bzw.
ZG2 zur Erzeugung einer Verzögerungszeit τ mit dem Ausgang
des jeweils anderen NAND-Gatters G3, G2 verschaltet sind. Den
NAND-Gattern G2, G3 folgt schließlich ein Speicherelement FF
in Form eines RS-Flip-Flops, bei dem der Setzeingang S mit
dem Ausgang des Gatters G2 und der Rücksetzeingang R mit dem
Ausgang des Gatters G3 verbunden ist. Am Ausgang Q des Spei
cherelements FF ist die Ausgangsspannung Uout abgreifbar.
Der erste ankommende Impuls (mit positiver Polarität entspre
chend der positiven Flanke oder negativer Polarität für die
negative Flanke) verriegelt diese Einrichtung für die Verzö
gerungszeit τ, sodass der zweite nachkommende Impuls nicht
weiter an die Eingänge des Speicherelements FF geleitet wird.
Das Speicherelement FF kann dadurch nur von dem ersten Impuls
getriggert werden. Auf diese Weise wird der Verlauf des Ein
gangssignals Uin beim Ausgangssignal Uout wiederhergestellt.
Um die Verriegelung zu gewährleisten, muss die Verzögerungs
zeit τ länger sein als die Dauer T der primären Impulse der
Spannung Up. Um die Sicherheit der Übertragung zu erhöhen,
werden beim Ausführungsbeispiel Auffrischimpulse erzeugt, die
in gewissen Zeitabständen Tr in den ersten Impulsen erzeugt
werden. Es werden sowohl positive als auch negative Auf
frischimpulse generiert, deren Polarität von dem Zustand der
Eingangsspannung Uin abhängt.
Bei dem in Fig. 5 gezeigten Ausführungsbeispiel sind vier
identische, spiralförmige planare Spulen L1, L2, L3, L4 in
einem Kareé an der Oberfläche eines Halbleiterkörpers SC an
geordnet. Die Spulen sind als Leiterbandstrukturen in einem
Halbleiterkörper SC realisiert, wobei die äußeren Anschlüsse
2, 4 der primären Wicklungen L1 und L3 miteinander verschal
tet sind. Die inneren Anschlüsse 1, 3 der primären Wicklungen
L1 und L3 sind beispielsweise als Bondpads ausgeführt und
können dementsprechend zur Befestigung von Bonddrähten die
nen. Die beiden identischen primären Wicklungen L1 und L3
sind dabei bezüglich einer Achse Y nebeneinander, also in ei
ner Ebene angeordnet. In gleicher Weise sind zwei identische
Wicklungen L2 und L4, die die sekundären Wicklungen bilden,
in Richtung ihrer Spulenachse bezüglich der Achse Y nebenein
ander, also in einer Ebene angeordnet. Die beiden Ebenen sind
dabei wiederum untereinander angeordnet. Der größeren Über
sichtlichkeit halber sind diese in der Zeichnung um eine
rechtwinklig zur Achse Y und zwischen den primären und sekun
dären Wicklungen verlaufenden Achse X gegeneinander verscho
ben (oder nach oben geklappt) dargestellt. Dabei sind die äu
ßeren Anschlüsse 2', 4' der sekundären Wicklungen L2 und L4
(= Übertrager Tr2) in gleicher Weise wie bei den Wicklungen
L1 und L3 (= Übertrager Tr1) miteinander verschaltet. Die in
neren Anschlüsse 1' und 3' sind als Ausgänge der Transforma
toren vorgesehen.
Fig. 6 zeigt die Einwirkung eines Störfeldes SF auf die se
kundären Wicklungen L2 und L4 und die sich daraus ergebenden
Spannungen an den Wicklungsenden 1', 2' bzw. 3', 4'. Wie zu
ersehen ist, bewirkt das Störfeld SF (dΦ/dt oder dU/dt) zwei
gleichgepolte Spannungen U1, U2 an den Wicklungsenden 1', 2'
bzw. 3', 4'. Diese Wirkung ist im einzelnen nochmals in Fig.
7 schematisch dargestellt.
In Fig. 8 ist eine Schaltungsanordnung dargestellt, die die
sen Umstand ausnützt. Zur Übertragung eines logischen Ein
gangssignals E als Impuls von bestimmter Spannung und be
stimmter Länge wird zunächst ein die ansteigende Flanke des
Eingangssignals E charakterisierender kurzer Impuls P1 auf
einer ersten Leitung A1 erzeugt und entsprechend für die fal
lende Flanke auf einer Leitung A2 ein Impuls P2. Der Abstand
zwischen den beiden Impulsen P1 und P2 entspricht der Impuls
dauer ton des Eingangssignals E.
Der Impuls P1 dient zur Ansteuerung eines Transistors T1 und
der Impuls P2 zur Ansteuerung eines Transistors T2. Die ge
steuerte Strecke des Transistors T1 ist in Reihe zur Wicklung
L1 geschaltet derart, dass der Source-Anschluss des Transis
tors T1 mit einem Bezugspotential M1 verschaltet ist, der
Drain-Anschluss des Transistors T1 mit dem Wicklungsende 1
der Wicklung L1 verbunden ist und das Wicklungsende 2 der
Wicklung L1 an einem Bezugspotential angeschlossen ist. In
entsprechender Weise ist der Source-Anschluss des Transistors
T2 an einem Bezugspotential gelegt, der Drain-Anschluss des
Transistors T2 mit dem Wicklungsende 3 der Wicklung L3 ver
bunden und das Wicklungsende 4 der Wicklung L3 an das
Versorgungspotential Vcc angeschlossen.
Bei der mit der Wicklung L1 magnetisch gekoppelten Wicklung
L2 ist das Wicklungsende 2' mit dem nicht invertierenden Ein
gang des als Signalformer ausgebildeten Komparators K1 gekop
pelt. Der invertierende Eingang des Komparators K1 ist an ein
Referenzpotential Uref angeschlossen. In gleicher Weise ist
das Wicklungsende 4' der mit der Wicklung L3 magnetisch ge
koppelten Wicklung L4 an den nicht invertierenden Eingang ei
nes ebenfalls als Signalformer dienenden Komparators K2 ange
schlossen, dessen invertierender Eingang ebenfalls an das Re
ferenzpotential Uref angeschlossen ist. Die miteinander ge
koppelten Wicklungsenden 1' und 3' der Wicklungen L2 und L4
sind an ein weiteres Bezugspotential M2 angeschlossen.
Die Ausgänge der Komparatoren K1 und K2 sind zum einen je
weils auf einen der beiden Eingänge eines NAND-Gatters G1 und
zum anderen jeweils über ein Laufzeitglied D1, D2 auf ein
AND-Gatter G2' bzw. G3' geführt, wobei der jeweils andere
Eingang der Gatter G2' und G3' mit dem Ausgang des Gatters G1
verbunden ist. Schließlich ist noch ein RS-Flip-Flop FF vor
gesehen, an dessen Ausgang das Ausgangssignal A abgreifbar
ist und dessen Setzeingang S mit dem Gatter G2' und dessen
Rücksetzeingang R mit dem Ausgang des Gatters G3' verschaltet
ist. Das Ausgangssignal A ist dann wieder ein Impuls der Län
ge ton.
Nutzsignale, die die Transistoren T1 und T2 für nur sehr kur
ze Zeit einschalten, werden entsprechend der positiven oder
der negativen Flanke des Nutzsignals aufbereitet. Der
Übertrager Tr1 mit den Wicklungen L1 und L2 überträgt die In
formationen, wenn die Ausgangsspannung ansteigt. Der Übertra
ger Tr2 mit den Wicklungen L3 und L4 überträgt hingegen die
Informationen, wenn die Ausgangsspannung abfällt. Die ent
sprechenden Signale werden dann an das RS-Flip-Flop FF wei
tergeleitet, wobei Störungen, die sich auf beiden Übertragern
bemerkbar machen, durch die Verriegelung mit den Gattern G1,
G2' und G3' blockiert werden.
Die Erfindung sieht also kleine planare Transformatoren vor,
die beispielsweise auf der Oberfläche eines integrierten
Schaltkreises für Steuer- und/oder Schaltzwecke integriert
sind. Die Wicklungen der Übertrager sind spiralförmig ange
ordnet. Für einen Übertragungskanal werden zwei Übertrager
benutzt, während zumindest sekundäre Wicklungen in dem selben
Wicklungssinn angeordnet sind. Magnetische Störfelder indu
zieren in diese Wicklungen Störspannungen, die in Phase zu
einander sind.
Eine unaufwendige elektronische Verriegelung erkennt die Ko
inzidenz der Signale und erkennt somit den Zustand als eine
Störung. Die beiden Übertrager sind weitgehend identisch und
symmetrisch ausgebildet, so dass die Störungen, die durch hohe
elektrische Störfelder (dU/dt) entstanden sind auch gleiche
Phasen haben analog zu den magnetischen Störungen. Die Ver
riegelung erkennt auch diese Fehlfunktion. Die Realisierung
einer zugehörigen Schaltungsanordnung ist sehr einfach und
effizient und bedarf nur weniger Funktionen. Auch die Ansteu
erung der Übertrager und die Auswertung der Übertragungssig
nale erfolgt unipolar, d. h. es können einfachste Schaltkreise
verwendet werden.
Die Erfindung unterscheidet sich jedoch deutlich von der be
kannten Differenzial-Übertragungstechnik, die üblicherweise
zur Minimierung von Störungen eingesetzt wird. Auch bei der
bekannten Differenzial-Übertragungstechnik werden zwei Kanäle
benutzt, jedoch haben die Nutzsignale immer entgegengesetzte
Polarität, um die Gleichtaktstörung zu eliminieren. Dagegen
wird bei der vorliegenden Ausgestaltung pro Signaländerung
nur ein Impuls erzeugt und dieser auch nur über einen Kanal
gesendet. Die Ansteuerung und die Auswertung der Signals ist
dadurch einfacher als bei der bereits bekannten Methode.
Bei dem in Fig. 9 gezeigten Ausführungsbeispiel werden wie
derum zwei Transformatoren Tr1 und Tr2 wie in Fig. 8 verwen
det, wobei jedoch die Anschlüsse 2 und 4 sowie die Anschlüsse
2' und 4' miteinander verbunden sind. Die Anschlüsse 2' und
4' sind darüber hinaus mit einer sekundärseitigen Masse ver
bunden. Die Ansteuerung der in Reihe geschalteten primären
Wicklungen wird dabei durch die in Fig. 9 nicht näher darge
stellte Ansteuerschalterschaltung AST angesteuert, die über
eine Brückenschaltung die Primärwicklung versorgt, so dass
die Betriebsspannung Vcc optimal ausgenutzt wird. Die Brü
ckenschaltung besteht aus zwei Endstufen mit jeweils zwei
Transistoren TE1, TE2 bzw. TEB und TE4. Die beiden Endstufen
sind identisch ausgebildet, wobei die Laststrecken der beiden
Transistoren TE1 und TE2 bzw. TE3 und TE4 jeweils in Reihe
zwischen eine primärseitige Masse und das Versorgungspotenti
al Vcc geschaltet sind. Am jeweiligen Abgriff der Transisto
ren TE1, TE2 bzw. TE3, TE4 sind die Anschlüsse 1 bzw. 3 der
Transformatoren Tr1 bzw. Tr2 angeschlossen. Die dem Versor
gungspotential Vcc zugewandten Transistoren TE1 und TE3 wer
den dabei jeweils über einen Inverter IN1 und IN2 angesteu
ert, während die verbleibenden Transistoren TE2 und TE3 di
rekt durch das Ausgangssignal, der in Fig. 9 nicht gezeigten
Ansteuerschaltung AST, angesteuert werden. Die Ansteuerung
der einzelnen Endstufen ihrerseits erfolgt dabei überkreuz,
d. h. invers zueinander.
Sekundärseitig werden die Anschlüsse 1' und 3' der Transfor
matoren Tr1 und Tr2 über die Laststrecken von Transistoren
TG1 und TG2 auf jeweils einen Schmitt-Trigger ST1 und ST2 ge
führt, wobei zusätzlich in den Eingang des Schmitt-Triggers
ein Referenzstrom IR1 bzw. IR2 durch eine Referenzstromquelle
RC1 bzw. RC2 eingespeist wird. Die Ausgänge der beiden
Schmitt-Trigger ST1 und ST2 dienen dann zur Ansteuerung einer
Verriegelungsschaltung, der ein Speicherelement nachgeschal
tet ist. Verriegelungsschaltung und Speicherelement sind da
bei in gleicher Weise wie in Fig. 3 gezeigt aufgebaut und
weisen NAND-Gatter G2 und G3 und Verzögerungsglieder ZG1 und ZG2
auf. Das Speicherelement wird wiederum durch das RS-Flip-Flop
FF gebildet. Das Ausführungsbeispiel ermöglicht sowohl diffe
rentielle als auch zeitliche Verriegelung.
Das in Fig. 10 gezeigte Ausführungsbeispiel geht aus dem in
Fig. 3 gezeigten Ausführungsbeispiel dadurch hervor, dass
der Transformator Trf und die beiden Komparatoren K1 und K2
durch eine Anordnung mit zwei Transformatoren Tr1, Tr2 und
vier Komparatoren K3 bis K6 in Verbindung mit zwei AND-
Gattern G4 und G5 ersetzt werden. Die Transformatoren Tr1 und
Tr2 können dabei wie bei den vorherigen Ausführungsbeispielen
ausgebildet sein. Im vorliegenden Fall sind jedoch die primä
ren Wicklungen einander parallel geschaltet derart, dass die
Anschlüsse 1 und 3 sowie 2 und 4 jeweils miteinander ver
schaltet und an den Ausgang der Ansteuerschaltung AST ange
schlossen sind. Die sekundärseitigen Windungen sind hingegen
wie beim Ausführungsbeispiel nach Fig. 9 derart miteinander
verschaltet, dass die Anschlüsse 2' und 4' miteinander sowie
mit einer sekundärseitigen Masse verbunden sind. Der An
schluss 1' des Transformators Tr1 ist dabei mit dem invertie
renden Eingang des Komparators K3, dessen nicht invertieren
der Eingang an das Referenzpotential -Uref angeschlossen ist,
und mit dem nicht invertierenden Eingang des Komparators K4,
dessen invertierender Eingang an das Referenzpotential +Uref
angeschlossen ist, verbunden. In analoger Weise ist der An
schluss 3' des Transformators Tr2 mit den invertierenden Ein
gang des Komparators K5, dessen nicht invertierender Eingang
an das Referenzpotential -Uref angeschlossen ist, und an den
nicht invertierenden Eingang des Komparators K6, dessen in
vertierender Eingang an das Referenzpotential +Uref ange
schlossen ist, verbunden. Die Ausgänge der Komparatoren K4
und K5 sind hierbei auf die Eingänge des Gatters G5 geführt,
während die Ausgänge der Komparatoren K3 und K6 mit den Ein
gängen des Gatters G4 verbunden sind. Die Ausgänge der Gatter
G4 und G5 dienen dann zur Ansteuerung der Verriegelungsschal
tung VRS, die ihrerseits die invertierenden Rücksetz und
Setzeingänge RS des Flip-Flops FF steuert.
Schließlich ist noch ein AND-Gatter G6 vorgesehen, dessen
Eingänge mit den Ausgängen der Gatter G5 und G4 verbunden
sind und an dessen Ausgang ein Signal FS abgreifbar ist, mit
dem eine fehlerhafte Übertragung angezeigt werden kann.
Claims (16)
1. Integrierbare Schaltungsanordnung zur potenzialfreien
Signalübertragung mit
einem Transformator (Trf; Tr1, Tr2) mit zwei magnetisch miteinander gekoppelten Wicklungen, von denen eine als Pri märwicklung und die andere als Sekundärwicklung vorgesehen ist,
einer der Primärwicklung vorgeschalteten Ansteuerschal tung (AST), die die Flanken eines logischen Eingangssig nals (Uin) in dem Eingangssignal (Uin) entsprechende primär seitige Impulse umwandelt, wobei durch jeden primären Impuls in der Primärwicklung den Flanken des Eingangssignals (Uin) zuordenbare sekundäre Impulse in der Sekundärwicklung erzeugt werden,
einer mit der Sekundärwicklung verschalteten, durch die sekundären Impulse angesteuerten Auswahlschaltung (K1, K2, TG1, TG2), die die sekundären Impulse nach jeweiliger Zuord nung zur Flanke des Eingangssignals (Uin) trennt,
einer der Auswahlschaltung (K1, K2; TG1, TG2) nachfolgen den Verriegelungsschaltung (VRS), die getrennte sekundäre Im pulse miteinander vergleicht und bei gleichzeitigem Auftreten getrennter sekundärer Impulse und/oder bei in kurzzeitiger Folge auftretenden sekundären Impulsen eine Weiterleitung der sekundären Impulse unterbindet, und
einem Speicherelement (FF), das durch sekundäre Impulse der einen Polarität gesetzt und durch sekundäre Impulse der anderen Polarität rückgesetzt wird und ein Ausgangssignal führt.
einem Transformator (Trf; Tr1, Tr2) mit zwei magnetisch miteinander gekoppelten Wicklungen, von denen eine als Pri märwicklung und die andere als Sekundärwicklung vorgesehen ist,
einer der Primärwicklung vorgeschalteten Ansteuerschal tung (AST), die die Flanken eines logischen Eingangssig nals (Uin) in dem Eingangssignal (Uin) entsprechende primär seitige Impulse umwandelt, wobei durch jeden primären Impuls in der Primärwicklung den Flanken des Eingangssignals (Uin) zuordenbare sekundäre Impulse in der Sekundärwicklung erzeugt werden,
einer mit der Sekundärwicklung verschalteten, durch die sekundären Impulse angesteuerten Auswahlschaltung (K1, K2, TG1, TG2), die die sekundären Impulse nach jeweiliger Zuord nung zur Flanke des Eingangssignals (Uin) trennt,
einer der Auswahlschaltung (K1, K2; TG1, TG2) nachfolgen den Verriegelungsschaltung (VRS), die getrennte sekundäre Im pulse miteinander vergleicht und bei gleichzeitigem Auftreten getrennter sekundärer Impulse und/oder bei in kurzzeitiger Folge auftretenden sekundären Impulsen eine Weiterleitung der sekundären Impulse unterbindet, und
einem Speicherelement (FF), das durch sekundäre Impulse der einen Polarität gesetzt und durch sekundäre Impulse der anderen Polarität rückgesetzt wird und ein Ausgangssignal führt.
2. Schaltungsanordnung nach Anspruch 1, bei der die Dauer
der Impulse derart bemessen ist, dass der Transformator (Trf,
Tr1, Tr2) in Sättigung betrieben wird.
3. Schaltungsanordnung nach Anspruch 1 oder 2, bei der
nach jedem erzeugten primären Impuls ein primärer Auffrisch
impuls erzeugt wird.
4. Schaltungsanordnung nach einem der vorherigen Ansprü
che, bei der die Auswahlschaltung zwei Komparatoren (K1, K2)
aufweist, die einerseits jeweils mit einem Referenzpotential
(Uref) beaufschlagt sind, und die andererseits zueinander in
vers mit den sekundären Impulsen angesteuert werden.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,
bei der zwei Transformatoren (Tr1, Tr2) vorgesehen sind,
von denen zwei als primäre Wicklungen (L1, L3) und zwei als sekundäre Wicklungen (L2, L4) vorgesehen sind,
wobei jede der primären Wicklungen (L1, L3) mit je einer der sekundären Wicklungen (L2, L4) magnetisch gekoppelt ist.
von denen zwei als primäre Wicklungen (L1, L3) und zwei als sekundäre Wicklungen (L2, L4) vorgesehen sind,
wobei jede der primären Wicklungen (L1, L3) mit je einer der sekundären Wicklungen (L2, L4) magnetisch gekoppelt ist.
6. Schaltungsanordnung nach Anspruch 5, bei der die An
steuerschaltung zur Ansteuerung beider primärer Wicklungen
(L1, L3) vorgesehen ist, wobei die Ansteuerschaltung beide
primären Wicklungen invers zueinander ansteuert.
7. Schaltungsanordnung nach Anspruch 5, bei der die An
steuerschaltung zur Ansteuerung beider primärer Wicklungen
(L1, L3) vorgesehen ist, wobei die Ansteuerschaltung bei Auf
treten eines Zustandswechsels des Eingangssignals je nach
Richtung des Zustandswechsels die eine oder die andere primä
re Wicklung (L1, L3) ansteuert.
8. Schaltungsanordnung nach einem der Ansprüche 5 bis 7,
bei der die Auswahlschaltung vier Komparatoren (K3. . .K6) auf
weist, die einerseits jeweils mit einem Referenzpotential (U
ref) beaufschlagt sind, und die andererseits paarweise zuein
ander invers mit den sekundären Impulsen angesteuert werden,
wobei die Ausgänge der Komparatoren eines Paares über jeweils
ein UND-Gatter (G4, G5) mit den Ausgängen des anderen Paares
verknüpft sind.
9. Schaltungsanordnung nach einem der vorherigen Ansprü
che, bei der die Verriegelungsschaltung zwei steuerbare
Schalter (G2', G3') aufweist, die jeweils den Signalformern
(K1, K2) nachgeschaltet sind und die durch eine Koinzidenz
schaltung (G1) gesteuert werden.
10. Schaltungsanordnung nach Anspruch 9, bei der die Ko
inzidenzschaltung die Koinzidenz von in den sekundären Wick
lungen (L2, L4) auftretenden Signalen bestimmt und bei Vor
liegen koinzidenter Signale auf beiden sekundären Wicklungen
(L2, L4) eine fehlerhafte Übertragung erkennt und dementspre
chend die Weiterleitung der sekundären Impulse unterbindet.
11. Schaltungsanordnung nach Anspruch 9, bei der die Ko
inzidenzschaltung die Koinzidenz von getrennten sekundären
Signalen bestimmt und bei Vorliegen koinzidenter Signale auf
eine fehlerhafte Übertragung erkennt und dementsprechend die
Weiterleitung der sekundären Impulse unterbindet.
12. Schaltungsanordnung nach Anspruch 10 oder 11, bei der
die Koinzidenzschaltung ein UND-Gatter (G1) zur Bestimmung
der Koinzidenz aufweist.
13. Schaltungsanordnung nach Anspruch 10 oder 11, bei der
die Koinzidenzschaltung zwei über Kreuz mit den Schaltern
(G2', G3') gekoppelte Zeitglieder (ZG1, ZG2) zur Bestimmung
der Koinzidenz aufweist.
14. Schaltungsanordnung nach einem der vorherigen Ansprü
che, bei der (jeweils) primäre und sekundäre Wicklung (L1 bis
L4) in Richtung der Wicklungsachsen in verschiedenen Ebenen
ausgebildet sind.
15. Schaltungsanordnung nach einem der vorherigen Ansprü
che, bei der die Wicklungen (L1 bis L4) spiralförmig ausge
bildet sind.
16. Schaltungsanordnung einem der vorherigen Ansprüche,
bei der die Schaltungsanordnung vollständig in einen Halblei
terkörper (SC) integriert ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10205705A DE10205705C1 (de) | 2002-02-12 | 2002-02-12 | Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung |
US10/365,040 US6720816B2 (en) | 2002-02-12 | 2003-02-12 | Integratable circuit configuration for potential-free signal transmission |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10205705A DE10205705C1 (de) | 2002-02-12 | 2002-02-12 | Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10205705C1 true DE10205705C1 (de) | 2003-05-08 |
Family
ID=7713792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10205705A Expired - Lifetime DE10205705C1 (de) | 2002-02-12 | 2002-02-12 | Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6720816B2 (de) |
DE (1) | DE10205705C1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005047055A1 (de) * | 2005-09-30 | 2007-04-05 | Infineon Technologies Austria Ag | Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement |
DE102006036348A1 (de) * | 2006-08-03 | 2008-02-07 | Infineon Technologies Ag | Schaltungsanordnung mit Filtern |
EP1909404A1 (de) * | 2006-10-02 | 2008-04-09 | Infineon Technologies Austria AG | Verfahren zur Datenübertragung über eine Potentialbarriere |
DE102006044188B3 (de) * | 2006-09-20 | 2008-04-10 | Siemens Ag | Verfahren und Vorrichtung zur potentialfreien Ansteuerung eines abschaltbaren Leistungshalbleiterschalters |
US8189693B2 (en) | 2002-09-18 | 2012-05-29 | Infineon Technologies Ag | Digital signal transfer method and apparatus |
EP2748928A1 (de) * | 2011-08-26 | 2014-07-02 | Siemens Aktiengesellschaft | Potentialtrennungsschaltung |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030042571A1 (en) | 1997-10-23 | 2003-03-06 | Baoxing Chen | Chip-scale coils and isolators based thereon |
US7075329B2 (en) * | 2003-04-30 | 2006-07-11 | Analog Devices, Inc. | Signal isolators using micro-transformers |
US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
US7302247B2 (en) | 2004-06-03 | 2007-11-27 | Silicon Laboratories Inc. | Spread spectrum isolator |
US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
US8169108B2 (en) * | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
US8049573B2 (en) * | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
US7447492B2 (en) | 2004-06-03 | 2008-11-04 | Silicon Laboratories Inc. | On chip transformer isolator |
US7738568B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
US8198951B2 (en) * | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
US7577223B2 (en) * | 2004-06-03 | 2009-08-18 | Silicon Laboratories Inc. | Multiplexed RF isolator circuit |
US7821428B2 (en) | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
DE102004039218A1 (de) * | 2004-08-12 | 2006-03-09 | Infineon Technologies Ag | Verfahren zur Datenübertragung über eine Datenübertragungsstrecke mit induktiven Übertragern und Datenübertragungsvorrichtung |
US7514844B2 (en) * | 2006-01-23 | 2009-04-07 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic data coupling system and method |
US7586392B2 (en) * | 2006-01-23 | 2009-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Dual path acoustic data coupling system and method |
US7719861B2 (en) | 2006-02-22 | 2010-05-18 | Ixys Corporation | Signal differentiation with differential conversion circuit |
US7719305B2 (en) * | 2006-07-06 | 2010-05-18 | Analog Devices, Inc. | Signal isolator using micro-transformers |
CH698721B1 (de) * | 2006-07-18 | 2009-10-15 | Ct Concept Holding Ag | Verfahren und Schaltungsanordnung zum Übertragen eines zweiwertigen Signals. |
US9313052B2 (en) * | 2008-01-31 | 2016-04-12 | Infineon Technologies Austria Ag | Method and apparatus for signal transmission |
US8432182B2 (en) | 2009-03-30 | 2013-04-30 | Analog Devices, Inc. | USB isolator with advanced control features |
EP2533482B1 (de) | 2010-02-01 | 2019-01-16 | Toyota Jidosha Kabushiki Kaisha | Signalübertragungsvorrichtung |
JP5282846B2 (ja) | 2010-03-09 | 2013-09-04 | トヨタ自動車株式会社 | 信号伝達装置 |
US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
JP2012244389A (ja) * | 2011-05-19 | 2012-12-10 | New Japan Radio Co Ltd | グリッジ処理回路 |
US9293997B2 (en) | 2013-03-14 | 2016-03-22 | Analog Devices Global | Isolated error amplifier for isolated power supplies |
WO2015136769A1 (ja) * | 2014-03-13 | 2015-09-17 | 三菱電機株式会社 | 信号伝達回路およびそれを備えた電力変換装置 |
US9537382B2 (en) * | 2014-07-03 | 2017-01-03 | CT-Concept Technologie GmbH | Switch controller with validation circuit for improved noise immunity |
US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
EP3386106B1 (de) | 2015-07-08 | 2021-03-24 | Power Integrations Switzerland GmbH | Empfängerschaltung |
TWI569127B (zh) * | 2016-05-03 | 2017-02-01 | 晨星半導體股份有限公司 | 電子裝置及相關的訊號處理方法 |
US10205442B2 (en) | 2016-08-08 | 2019-02-12 | Analog Devices Global | Galvanically isolated data isolator with improved common mode transient rejection |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4027152A (en) * | 1975-11-28 | 1977-05-31 | Hewlett-Packard Company | Apparatus and method for transmitting binary-coded information |
US5952849A (en) * | 1997-02-21 | 1999-09-14 | Analog Devices, Inc. | Logic isolator with high transient immunity |
US6262600B1 (en) * | 2000-02-14 | 2001-07-17 | Analog Devices, Inc. | Isolator for transmitting logic signals across an isolation barrier |
-
2002
- 2002-02-12 DE DE10205705A patent/DE10205705C1/de not_active Expired - Lifetime
-
2003
- 2003-02-12 US US10/365,040 patent/US6720816B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4027152A (en) * | 1975-11-28 | 1977-05-31 | Hewlett-Packard Company | Apparatus and method for transmitting binary-coded information |
US5952849A (en) * | 1997-02-21 | 1999-09-14 | Analog Devices, Inc. | Logic isolator with high transient immunity |
US6262600B1 (en) * | 2000-02-14 | 2001-07-17 | Analog Devices, Inc. | Isolator for transmitting logic signals across an isolation barrier |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8189693B2 (en) | 2002-09-18 | 2012-05-29 | Infineon Technologies Ag | Digital signal transfer method and apparatus |
US10419251B2 (en) | 2002-09-18 | 2019-09-17 | Infineon Technologies | Digital signal transfer using integrated transformers with electrical isolation |
DE102005047055A1 (de) * | 2005-09-30 | 2007-04-05 | Infineon Technologies Austria Ag | Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement |
US7560833B2 (en) | 2005-09-30 | 2009-07-14 | Infineon Technologies Austria Ag | Drive circuit having a transformer for a semiconductor switching element |
DE102006036348A1 (de) * | 2006-08-03 | 2008-02-07 | Infineon Technologies Ag | Schaltungsanordnung mit Filtern |
DE102006044188B3 (de) * | 2006-09-20 | 2008-04-10 | Siemens Ag | Verfahren und Vorrichtung zur potentialfreien Ansteuerung eines abschaltbaren Leistungshalbleiterschalters |
EP1909404A1 (de) * | 2006-10-02 | 2008-04-09 | Infineon Technologies Austria AG | Verfahren zur Datenübertragung über eine Potentialbarriere |
US8184736B2 (en) | 2006-10-02 | 2012-05-22 | Infineon Technologies Austria Ag | Encoding bits into simultaneous pulse pairs |
EP2748928A1 (de) * | 2011-08-26 | 2014-07-02 | Siemens Aktiengesellschaft | Potentialtrennungsschaltung |
Also Published As
Publication number | Publication date |
---|---|
US20030151442A1 (en) | 2003-08-14 |
US6720816B2 (en) | 2004-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10205705C1 (de) | Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung | |
DE2759052A1 (de) | Verfahren und vorrichtung zum wahlweisen verbinden einer druck- und temperatur-sonde mit einer uebertragungsleitung | |
CH620557A5 (de) | ||
DE112016000392T5 (de) | Signalübertragungs-Einrichtung | |
DE10130122B4 (de) | Verzögerungsregelkreis | |
DE10130123B4 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE19960785A1 (de) | Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms | |
EP1110320B1 (de) | Ausgangstreiberschaltung | |
CH629027A5 (de) | Hochspannungsfeste signaluebertragungseinrichtung mit einem trennuebertrager. | |
DE102004039218A1 (de) | Verfahren zur Datenübertragung über eine Datenübertragungsstrecke mit induktiven Übertragern und Datenübertragungsvorrichtung | |
EP0977406B1 (de) | Schaltungsanordnung zum galvanisch getrennten Übertragen von Digitalsignalen | |
DE10244186A1 (de) | Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren | |
DE102007033228A1 (de) | Verfahren und Schaltungsanordnung zum Übertragen eines zweiwertigen Signals | |
DE19905053C2 (de) | Komparatorschaltung | |
DE4004381A1 (de) | Eingangspuffer | |
DE19909536C1 (de) | Integrierte Schaltung zur Erzeugung zweier Ausgangstakte mit zeitlich nicht überlappenden Pegeln | |
EP0220360A2 (de) | Expandersystem für Pulssignale | |
DE10262270B4 (de) | Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren | |
DE2907682C2 (de) | Schaltungsanordnung zum Speichern der Phasenlage einer Wechselspannung | |
DE112013007148B4 (de) | Datenspeicherelement und Signalverarbeitungsverfahren | |
DE2148072B2 (de) | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz | |
AT226281B (de) | Einrichtung zur Feststellung von Betriebsfehlern in impulsregenerierenden Zwischenverstärkern | |
DE10041670B4 (de) | Ortungsschleife für die Ermittlung des Fehlerortes eines fehlerbehafteten Kabels | |
AT115138B (de) | Verfahren zum Ausgleich von Fernsprechkabeln. | |
DE102006003390B3 (de) | Verfahren und Takteinrichtung zum Bilden von Taktsignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |