DE2631810C3 - Planares Halbleiterbauelement - Google Patents

Planares Halbleiterbauelement

Info

Publication number
DE2631810C3
DE2631810C3 DE2631810A DE2631810A DE2631810C3 DE 2631810 C3 DE2631810 C3 DE 2631810C3 DE 2631810 A DE2631810 A DE 2631810A DE 2631810 A DE2631810 A DE 2631810A DE 2631810 C3 DE2631810 C3 DE 2631810C3
Authority
DE
Germany
Prior art keywords
contact
contacting
planar
thermocompression
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2631810A
Other languages
English (en)
Other versions
DE2631810A1 (de
DE2631810B2 (de
Inventor
Bernd 7844 Neuenburg Kelpe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2631810A priority Critical patent/DE2631810C3/de
Priority to JP52068051A priority patent/JPS6043664B2/ja
Priority to GB28068/77A priority patent/GB1535656A/en
Priority to NLAANVRAGE7707719,A priority patent/NL183000C/xx
Priority to ES460687A priority patent/ES460687A1/es
Priority to FR7721929A priority patent/FR2358749A1/fr
Publication of DE2631810A1 publication Critical patent/DE2631810A1/de
Publication of DE2631810B2 publication Critical patent/DE2631810B2/de
Application granted granted Critical
Publication of DE2631810C3 publication Critical patent/DE2631810C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein planares Halbleiterbauelement mit mindesten einer, mit dem Halbleiterkörper einen pn-übergang bildenden Zone, die über eine auf einer isolierenden Oberflächenschicht verlaufende Leiterbahn mit einem Kontaktfleck leitend verbunden ist, an dem mittels Thermokompression ein Anschlußdraht angebracht ist. Solche Kontaktsysteme mit verbreiterten Kontakten sind beispielsweise aus der Zeitschrift »Solic-State Electronics« Band 8, 1965, Seiten 735-745, bekannt.
Bei der Massenkontaktierung derartiger Halbleiterbauelemente, insbesondere mittels automatischer Kontaktiermaschinen, treten um so häufiger Fehlkontaktierungen auf, je kleiner die Kontaktflecke bemessen werden, da die Kompressionskontakte aufgrund der den Kontaktierungsmaschinen anhaftenden Toleranzen reproduzierbar nicht exakt zentrisch auf den Kontaktflekken aufgesetzt werden können. Dies hat aber bei Hochfrequenzbauelementen den Nachteil der Vergrößerung und Schwankungen der Kapazitäten zwischen den mit den Kontaktflecken versehenen Leitbahnen und der Zone des Halbleiterkörpers unter den mit den Kontaktflecken versehenen Leitbahnen zur Folge, da zu der Kapazität der Kontaktflecken noch zusätzlich die Kapazität des bei fehlerhafter Kontaktierung überlappenden Teils des Thermokompressionskontaktes hinzukommt
Entsprechend den Flächenschwankungen dieser überlappenden Teile weisen die kontaktierten Bauelemente Schwankungen der obenerwähnten Kapazitäten zwischen den mit den Kontaktflecken versehenen Leitbahnen und dem darunterliegenden Halbleiterkörper auf, der bei Planartransistoren die Kollektorzone ist Bei Hochfrequenz-Planartransistoren sind daher insbesondere Schwankungen und überhöhte Rückwirkungskapazitäten (Ci2) zur Kollektorzone betroffen, in die die Basiszone mit der Emitterzone eingesetzt ist
Man kann zwar einerseits die betroffenen Kapazitäten durch dickere Oxidschichten verringern; dies führt aber zu Nachteilen im Herstellungsprozeß (lange Oxidätzzeiten, starke Unterätzung) und vermindert nicht die Streuung der Kapazitäten. Andererseits können diese Kapazitätsstreuungen zwar durch Vergrößerung der Kontaktflecke vermindert werden, was aber zur Erhöhung der mittleren Kapazitäten führt
Aufgabe der Erfindung ist daher die Verminderung der Zuleitungskapazitäten und der Abhängigkeit der Streuung von Zuleitungskapazitäten von den Streuungen des Kontaktierungsortes bei der Massenkontaktierung von planaren Halbleiterbauelementen mit verbreiterten Kontakten mittels Thermokompression. Die vorstehend genannte Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruches 1 genannte Ausbildung des Kontaktflecks gelöst Vorteilhafte Weiterbildungen und Ausbildungen sind in den Unteransprüchen gekennzeichnet
Die Erfindung wird im folgenden anhand der Zeichnung erläutert. Es zeigt
F i g. 1 einen Schnitt senkrecht zum Halbleiterkörper Yi einer planaren pn-Diode mit einem Thermokompressionskontakt an einem Kontaktfleck einer Leiterbahn,
Fig. 2 einen Schnitt längs der Linie A-A in Fig.3 eines Hochfrequenz-Planartransistors, F i g. 3 die Aufsicht auf den Planartransistor der Fig.2und
Fig.4 in Aufsicht eine weitere Ausführungsform des Kontaktflecks.
Die F i g. 1 zeigt die Schnittansicht einer planaren pn-Diode, deren pn-übergang 15 an der Halbleiteroberfläche von der Oxidschicht 12 abgedeckt ist. Die Zone 13 ist mit der Leiterbahn 10 kontaktiert, die den Kontaktfleck 1 zum Anbringen des Thermokompressionskontaktes 2 aufweist.
Da der Kontaktierungsort des Thermokompressionskontaktes 2 auf dem Kontaktfieck 1 bei einer Kontaktierung, insbesondere bei einer automatischen Kontaktierung, nicht exakt festgelegt werden kann, mu3 der Kontaktfleck 1 eine gewisse Mindestgröße aufweisen, wenn überlappende Teile des Thermokompressionskontaktes 2 im Interesse kleinster Schwankungen der Kapazität zum Halbleiterkörper 14 mit der Isolierschicht 12 als Dielektrium aufgrund überlappender Teile des Thermokompressionskontaktes über die Berandung des Kontaktflecks 1 hinaus vermieden werdensollen.
Die der Erfindung zugrunde liegende Aufgabe kann
im einfachsten Falle bei einer solchen planaren
pn-Diode dadurch gelöst werden, daß der Kontaktfleck 1 innerhalb seiner zur Kontaktierung benötigten Kontaktierungsfläche mit dem Thermokompressionskontakt 2 durchbrochen ist, wie die Fig.3 bei einer Aufsicht auf einen Planartransistor zeigt.
Der Kontaktfleck 1 kann zur Lösung desselben
Problems auch in Teilflecke unterteilt werden, wie die F i g. 4 anhand einer Aufsicht auf einen Planartransistor veranschaulicht
Die F i g. 2 zeigt die Schnittansicht entlang der Linie A-A der F i g. 3 durch das Halbleiterplättchen 7 eines Hochfrequenz-Planartransistors. In das Halbleiterplättchen 7 werden unter Anwendung des allgemein bekannten Planardiffusionsverfahrens die Basiszone 15 und in diese Basiszone 15 die Emitterzone 16 eindiffundiert. Das Halbleiterplättchen 7 stellt die Kollektorzone dar und wird an einer Oberflächenstite von der Isolierschicht 12 abgedeckt
Während die Emitterzone 16 von der Leitbahn 110 kontaktiert ist wird die Basiszone 15 von zwei Leitbahnen 111 kontaktiert, wie die F i g. 3 veranschaulicht Die Kontaktfiecke 11 sind gemäß der Fig.3 innerhalb ihrer Umrandungen netzartig durchbrochen. Daran werden die Thermokompressionskontakte 2 angebracht, die in der F i g. 3 nicht dargestellt sind.
Beide netzartig durchbrochenen Kontaktflecke 11 weisen gemäß der F i g. 3 noch je einen Kontaktbereich 9 auf, dessen Fläche zur vorübergehenden Kontaktierung mittels einer Kontaktnadel bei der Messung und Markierung der einzelnen Planartransistoren vor dem Zerbrechen der Platte verwendet wird.
Als weitere Besonderheit weist der Hochfrequenz-Planartransistor gemäß den Fig.2 und 3 unter den Kontaktflecken 11 je eine planare Zone 6 vom Leitungstyp der Basiszone 15 auf, welche mit dem Halbleiterkörper 7 einen pn-übergang 8 bildet. Diese Zone 6 dient zur weiteren Verminderung der Kapazität zwischen den mit dem Kontaktfleck 11 verbundenen Leitbahnen 111, die zur Kontaktierung der Basiszone 15 dienen, und dem Halbleiterplättchen 7, welches die Kollektorzone bildet. Die planare Zone 6 ist über den Ansatz 112 des Kontaktflecks 11 der Leitbahn 110 an die Emitterzone 16 kontaktiert. Diese Maßnahme ist zwar der Lösung der der Erfindung zugrunde liegenden Aufgabenstellung förderlich, ist aber aus der US-PS 33 73 323 bekannt.
Die Kapazität zwischen dem Kontaktfleck 11 und dem die Kollektorzone bildenden Halbleiterplättchen 7 ist weitgehend unabhängig vom Kontaktierungsort des Thermokompressionskontaktes 2, falls dessen Rand nicht über die Berandung der planaren Zone 6 hinausgeht und falls dessen Kontaktierungsfläche mit dem Kontaktfleck 11 größer ist als die Fläche des Kontaktbereichs und der Masebenweite des netzförmig durchbrochenen Kontaktflecks 11. Diese Kontaktfläche des Thermokompressionskontakts 2, d. h. seine Stirnfläche, beträgt wie die Fig.2 zeigt etwa V4 bis V5 der Gesamtfläche der zur Kontaktierung benötigten Kontaktierungsfläche innerhalb der Berandung des Kontaktflecks 11.
Während bei dem Ausführungsbeispiel der F i g. 2 und 3 auch die von der Stirnfläche des Kompressionskontaktes 2 nicht bedeckten Teile des Kontaktflecks 11 einen Beitrag zur Kapazität zwischen der Basis und dem Kollektor des Planartransistors liefern, da diese nicht bedeckten Teile elektrisch leitend mit den Leitbahnen Ul verbunden sind, veranschaulicht die Fig.4 eine Ausführungsform, bei der von der Stirnfläche des Thermokompressionskontakts 2 nicht bedeckte Teilflecken 30 des Kontaktflecks keinen Beitrag mehr zu dieser Basis-Kollektor-Kapazität liefern.
Bei dieser bevorzugten Ausführungsform der Erfindung gemäß der Fig.4 ist der Kontaktfleck in einen Kontaktbereich 9 und in Teilflecke 30 und 31 aufgeteilt, von denen die beiden Teilflecke 31 mit dem Kontaktbereich 9 über je eine elektrisch leitende Verbindung 5 kontaktiert sind. Der Kontaktbereich 9 ist seinerseits mit der Leiterbahn 4 verbunden.
Diese mit dem Kontaktbereich 9 über je eine elektrisch leitende Verbindung 5 kontaktierten Teilflekke 31 liegen vorzugsweise in Richtung maximaler Schwankungen des Kontaktierungsortes der zum
in Anbringen der Thermokompressionskontakte 2 verwendeten automatischen Kontaktiermaschine. Dies wird verständlich, wenn man annimmt, daß die Kontaktfläche des Thermokompressionskontaktes 2 nicht mehr den Rand des Kontaktbereichs 9 erreicht;
r> dieser Fall tritt ein, wenn der Kontaktierungsort extrem vertikal auswandert. Fehlten in diesem Falle die elektrisch leitenden Verbindungen 5, so wäre die Leiterbahn 4 an der Basiszone nicht mehr mit ihrer Zuleitung verbunden. Die nicht über die Verbindungen 5 mit der Leiterbahn 4 elektrisch leitend verbundenen Teilflecke 30 bilden dabei lediglich Stützpunkte für den Thermokompressionskontakt 2 und sind ohnehin über das Material des Kompressionskontakts 2 mit der Leiterbahn 4 kontaktiert.
Die Teilflecke 30 und 31 können jede denkbare Flächenform aufweisen.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Planares Halbleiterbauelement mit mindestens einer, mit dem Halbleiterkörper einen pn-Obergang bildenden Zone, die über eine auf einer isolierenden Oberflächenschicht verlaufende Leiterbahn mit einem Kontaktfleck leitend verbunden ist, an dem mittels Thermokompression ein Anschlußdraht angebracht ist, dadurch gekennzeichnet, daß der Kontaktfleck (1, 11) innerhalb seiner zur Kontaktierung mit dem Thermokompressionskontakt (2) benötigten Kontaktierungsfläche durchbrochen oder in Teilflecke (30,31) unterteilt ist
2. Planares Halbleiterbauelement nach Anspruch
1, dadurch gekennzeichnet, daß der Kontaktfieck (1) in Teilfleckc (30, 31) aufgeteilt ist, von denen mindestens ein Teilfleck (31) mit der Leiterbahn (4) über eine elektrisch leitende Verbindung kontaktiert ist.
3. Planares Halbleiterbauelement nach Anspruch
2, dadurch gekennzeichnet, daß mindestens ein Teilfleck (31) mit einer elektrisch leitenden Verbindung (5) in Richtung maximaler Schwankungen der Kontaktierungsorte der Thermokompressionskontakte bei einer Massenkontaktierung angeordnet ist.
4. Planares Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Kontaktfleck (11) innerhalb seiner Umrandung netzartig durchbrochen ist.
5. Planares Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Kontaktfleck (1,11; 30,31) einen Kontaktbereich (9) aufweist, dessen Flächengröße zur vorübergehenden Kontaktierung mittels einer Kontaktnadel ausreicht.
6. Planares Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß unter dem Kontaktfleck (1, 11; 30, 31) eine planare Zone (6) angeordnet ist, welche mit dem Halbleiterkörper (7) einen pn-übergang (8) bildet.
DE2631810A 1976-07-15 1976-07-15 Planares Halbleiterbauelement Expired DE2631810C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2631810A DE2631810C3 (de) 1976-07-15 1976-07-15 Planares Halbleiterbauelement
JP52068051A JPS6043664B2 (ja) 1976-07-15 1977-06-10 半導体装置
GB28068/77A GB1535656A (en) 1976-07-15 1977-07-05 Planar semiconductor device
NLAANVRAGE7707719,A NL183000C (nl) 1976-07-15 1977-07-12 Planaire halfgeleiderinrichting voorzien van een in deelcontactvlakken verdeeld contactvlak voor een nagelkopverbinding met een draadvormige geleider.
ES460687A ES460687A1 (es) 1976-07-15 1977-07-13 Un semiconductor planar perfeccionado.
FR7721929A FR2358749A1 (fr) 1976-07-15 1977-07-18 Dispositif semi-conducteur planaire a surfaces de contact discontinues

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2631810A DE2631810C3 (de) 1976-07-15 1976-07-15 Planares Halbleiterbauelement

Publications (3)

Publication Number Publication Date
DE2631810A1 DE2631810A1 (de) 1978-01-19
DE2631810B2 DE2631810B2 (de) 1978-07-06
DE2631810C3 true DE2631810C3 (de) 1979-03-15

Family

ID=5983078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2631810A Expired DE2631810C3 (de) 1976-07-15 1976-07-15 Planares Halbleiterbauelement

Country Status (6)

Country Link
JP (1) JPS6043664B2 (de)
DE (1) DE2631810C3 (de)
ES (1) ES460687A1 (de)
FR (1) FR2358749A1 (de)
GB (1) GB1535656A (de)
NL (1) NL183000C (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5649557A (en) * 1979-09-28 1981-05-06 Toshiba Corp Integrated circuit for high-frequency oscillation circuit
DE2945670C2 (de) * 1979-11-12 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Elektrisch leitende Verbindung der aktiven Teile eines elektrischen Bauelements oder einer integrierten Schaltung mit Anschlußpunkten
FR2481006A1 (fr) * 1980-04-22 1981-10-23 Ferranti Ltd Ensemble de circuit electrique a couche mince
JPS57181135A (en) * 1981-04-30 1982-11-08 Nec Home Electronics Ltd Semiconductor device
JPS59144936U (ja) * 1983-03-17 1984-09-27 オムロン株式会社 近接スイツチ
JPS6138935U (ja) * 1984-08-08 1986-03-11 日本電気株式会社 集積回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3450965A (en) * 1966-05-28 1969-06-17 Sony Corp Semiconductor having reinforced lead structure
GB1277333A (en) * 1969-07-31 1972-06-14 Gen Motors Corp Semiconductor devices
DE2534477C3 (de) * 1975-08-01 1979-04-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Kapazitätsarmer Kontaktierungsfleck

Also Published As

Publication number Publication date
JPS5310267A (en) 1978-01-30
JPS6043664B2 (ja) 1985-09-30
FR2358749A1 (fr) 1978-02-10
GB1535656A (en) 1978-12-13
DE2631810A1 (de) 1978-01-19
NL7707719A (nl) 1978-01-17
NL183000C (nl) 1988-06-16
FR2358749B1 (de) 1984-01-27
ES460687A1 (es) 1978-06-16
DE2631810B2 (de) 1978-07-06
NL183000B (nl) 1988-01-18

Similar Documents

Publication Publication Date Title
DE2603383C2 (de)
DE2608250C3 (de) Verfahren zum Thermokompressions-Verbinden von auf Halbleiterkörpern befindlichen Metall-Anschlußkontakten mit zugeordneten Gehäuseanschlußteilen und Vorrichtung zur Durchführung des Verfahrens
DE1564354A1 (de) Metallteil fuer Halbleiter-Bauelemente
DE2100103B2 (de) Abgeschirmte halbleiteranordnung
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE102007039728A1 (de) Tastkopfanordnung
DE3244323A1 (de) Drahtverbindungsvorrichtung
DE2257650C3 (de) Prüftaster
DE2631810C3 (de) Planares Halbleiterbauelement
EP3066618B1 (de) Ic-modul für unterschiedliche verbindungstechniken
DE2221886B2 (de) Verfahren zum Montieren eines Halbleiterbauelementes
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE19931278B4 (de) Prüfkarte und IC-Prüfgerät
DE19850159A1 (de) Gerät zum Testen einer elektronischen Vorrichtung
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
DE4130569A1 (de) Ic-paketiereinrichtung
DE2528119A1 (de) Elektrisch leitendes band
DE2510982A1 (de) Hybrides halbleiterbauelement
DE102014106640A1 (de) Chipanordnung und Verfahren zur Ausbildung einer Chipanordnung
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10252819A1 (de) Halbleitermodul
DE2039027A1 (de) Halbleitereinrichtung
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
DE60224654T2 (de) Fühlerkartenkontaktblock und elektrische Verbindungseinrichtung
DE112022000871T5 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee