DE10252819A1

DE10252819A1 - Halbleitermodul

Info

Publication number: DE10252819A1
Application number: DE10252819A
Authority: DE
Inventors: Tetsuya Matsuura; Yasushi Kasatani; Kazunari Michii
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-03-13
Filing date: 2002-11-13
Publication date: 2003-10-09
Also published as: TW571425B; US6798056B2; US20030174481A1; CN1444277A; KR20030074088A; JP2003273320A

Abstract

Ein Halbleitermodul weist ein Substrat (4) mit einer Anschlußflächenelektrode (7f, 7h) auf einer Oberfläche, ein Halbleitergehäuse einer unteren Lage (1f), das auf dem Substrat montiert ist und ein Halbleitergehäuse einer oberen Lage (1h), das auf dem Substrat montiert ist, während es an einem Ort angeordnet ist, an dem es im wesentlichen das erstgenannte Gehäuse überlagert, auf. Die mit den Zuleitungen (3f, 3h) dieser Halbleitergehäuse (1f, 1h) verbundenen Anschlußflächenelektroden (7f, 7h) sind alternierend angeordnet. Die Zuleitung (3f, 3h) weist einen Querleisten-Restabschnitt auf. Eine Innenfläche eines Zuleitungs-Abwärts-Abschnitts des Halbleitergehäuses der oberen Lage (1h) ist außerhalb einer Außenfläche eines Zuleitungs-Abwärts-Abschnitts des Halbleitergehäuses der unterlagen Lage (1f) angeordnet.

Description

Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul wie zum Beispiel ein Speichermodul. Hier bezieht sich ein "Halbleitermodul" auf ein Modul mit einem oder mehreren Teilen einschließlich eines auf einem Substrat montierten Halbleitergehäuses.
Datenverarbeitungsgeräte, wie zum Beispiel ein Personalcomputer weisen als Halbleitermodul ein montiertes Speichermodul auf. Ein bekanntes und verbreitetes Speichermodul wird im folgenden beschrieben. In Fig. 9 ist zunächst ein auf einem Speichermodul montiertes Halbleitergehäuse 1 gezeigt. Das Halbleitergehäuse 1 weist einen Gehäusegrundkörper 2 und eine Mehrzahl von Zuleitungen 3, die auf einander gegenüberliegenden Seitenabschnitten parallel hervorragen, auf. Eine Abmessung des Halbleitergehäuses 1 wird durch eine Organisation zum Standardisieren eines Halbleitergehäuses, JEDEC (Joint Electron Device Engineering Council) festgelegt. Ein "TSOP" (Thin Small Outline Package) von "400mil" ist ein Beispiel. Wenn das Halbleitergehäuse 1 ein SDRAM (Synchronous Dynamic Random Access Memory synchroner dynamischer Direktzugriffsspeicher) ist, sind 54 Pins vorgesehen, der Rasterabstand A zwischen den Zuleitungen 3 wird auf 0.8 mm gesetzt und die Breite B einer Zuleitung 3 wird auf 0.3 mm gesetzt.
Wie in Fig. 10 gezeigt, weist ein Speichermodul 100 ein auf einer Oberfläche des Substrats 4 in einer vorgegebenen Anordnung montiertes Halbleitergehäuse 1 auf. Auf der Oberfläche des Substrats 4 sind zusätzlich zu dem Halbleitergehäuse 1 mit Gehäuse versehene Teile 5a, 5b, wie zum Beispiel Widerstände, und ein Puffer-IC (integrierter Schaltkreis) 6 zur Verstärkung und zur Zeitsteuerung eines Signals des Speichers montiert. Zur effektiven Verwendung einer begrenzten Fläche auf dem Substrat 4 werden Gehäuse oft auf einander gegenüberliegenden Oberflächen des Substrats 4 montiert, wie dies in Fig. 11 gezeigt ist. Auf beiden Oberflächen des Substrats 4 sind Anschlußflächen 7 an Orten ausgebildet, die den Zuleitungen 3 entsprechen, die elektrisch mit den Anschlußflächen 7 verbunden werden. In einem in Fig. 10 und 11 gezeigten Beispiel sind neun Halbleitergehäuse 1 auf einer Oberfläche des Substrats 4 mit einer Länge von 133.35 mm und einer Breite von 31.75 mm montiert. Dies entspricht einer entsprechend dem JEDEC-Standard festgelegten Abmessung. Dies bedeutet, daß insgesamt achtzehn Halbleitergehäuse 1 auf beiden Oberflächen montiert sind.
Da die Leistungsfähigkeit von Personalcomputern und dergleichen anwächst, besteht ein Bedarf einer Vergrößerung der Speicherkapazität. Folglich müssen mehr Halbleitergehäuse pro Substrat montiert werden. Um dies zu erreichen wird in der japanischen Offenlegungsschrift JP 4-276649 ein Verfahren zum Stapeln und Montieren eines Halbleitergehäuses vorgeschlagen. Wie in Fig. 12 gezeigt, wird zusätzlich zu dem Halbleitergehäuse 1 gemäß dem Verfahren ein Halbleitergehäuse 1e mit längeren Zuleitungen hergestellt. Wie in Fig. 13 und 14 gezeigt, ist auf einer Oberfläche des Substrats 4 eine zweilagige Struktur vorgesehen. Dies bedeutet, eine innere Anschlußfläche 7 mit einer bekannten Anordnung und eine außerhalb der letzteren angeordnete Anschlußfläche 7e bilden zusammen Anschlußflächen auf der Oberfläche des Substrats 4. Bei dem zweilagigen Aufbau der Halbleitergehäuse ist die Zuleitung 3 des Halbleitergehäuses 1, das sich auf der Seite nahe dem Substrat 4 (hier im folgenden als "untere Lage" bezeichnet) befindet, mit der Anschlußfläche 7 verbunden. Gleichzeitig ist eine Zuleitung 3e des Halbleitergehäuses 1e, daß sich relativ zu dem Halbleitergehäuse 1, dieses überlagernd auf der Seite fern des Substrats 4 (hier im folgenden als "obere Lage" bezeichnet) befindet, mit der Abschlußfläche 7e verbunden und umgeht die Außenseite der Zuleitung 3. In diesem Fall sollte jedoch eine freie von Anschlußflächen 7e für das Halbleitergehäuse 1e der oberen Lage außerhalb einer Reihe von Anschlußflächen 7 für das Halbleitergehäuse 1 der unteren Lage und parallel zu dieser angeordnet sein. Deshalb wird die Breite der Fläche, die auf dem Substrat 4 eingenommen wird, größer sein. Obwohl beispielsweise in bekannter Weise neun Halbleitergehäuse pro Lage auf einer Oberfläche des Substrats 4 angeordnet werden können, können auf einer Oberfläche lediglich acht Halbleitergehäuse pro Lage angeordnet werden, wie dies bei einem Speichermodul 101, das in Fig. 15 gezeigt ist, zu sehen ist.
Wie unten beschrieben, sind weiter verbesserte Verfahren möglich. Wie in Fig. 16 gezeigt, wird ein Halbleitergehäuse 1f hergestellt, das gemäß einem bekannten Standard ein 400mil- Gehäuse mit 54 Pins ist.
Obwohl das Rastermäß zwischen den Zuleitungen 3f das gleiche wie bei einem bekannten Beispiel ist, ist die Breite C einer Zuleitung 3f kleiner als 0.16 mm. Dieses Halbleitergehäuse 1f ist als eine untere Lage vorgesehen. Getrennt davon wird ein Halbleitergehäuse 1g mit einer Zuleitung 3g, die die gleiche Länge aufweist wie die Zuleitung 3f, wenn sie von oben betrachtet wird und eine größere Länge aufweist, wenn sie von der Seite betrachtet wird, hergestellt. Dieses Gehäuse ist als eine obere Lage vorgesehen. Die Breite C einer Zuleitung 3g des Halbleitergehäuses 1g ist ebenfalls kleiner als 0.16 mm.
Beide Gehäuse sind, wie in Fig. 17 und 18 gezeigt, das eine das andere überlagernd montiert. Die Anschlußfläche des Halbleitergehäuses 1g der oberen Lage und die Anschlußfläche des Halbleitergehäuses 1f der unteren Lage sind abwechselnd angeordnet und die Zuleitung 3g des Halbleitergehäuses 1g ist zwischen die Zuleitungen 3f des Halbleitergehäuses 1f gefügt. Wie bei einem in Fig. 19 gezeigten Speichermodul 102 zu sehen ist, können folglich neun Gehäuse pro Lage auf einer Oberfläche des Substrats 4 angeordnet werden, wie in einem bekannten Beispiel.
In Fig. 20 ist eine vergrößerte Ansicht der Umgebung eines Ansatzabschnitts der Zuleitung gezeigt. Im allgemeinen wird eine Mehrzahl von Zuleitungen, die parallel aus einem Seitenabschnitt eines Gehäuse-Grundkörpers des Halbleitergehäuses ragen, in der folgenden Weise hergestellt. Ein Gehäuse- Grundkörper-Abschnitt 2 wird zum teilweisen Bedecken eines einstückig gebildeten Anschlußrahmens 14 mittels einer Harz- Gußform gebildet. Wie in Fig. 21 gezeigt, wird danach eine auf einer Querleiste 12, die jede Zuleitung in einem Abschnitt, die aus dem Seitenabschnitt des Gehäuse-Grundkörpers 2 hervorragt, verbindet, gewählte Stanzregion 13 durchstanzt und somit jede Zuleitung separiert. In einem Versuch die Region zum vollständigen Entfernen der Querleiste 12, die jede Zuleitungen verbindet, die Region zu stanzen, kann ein Stanzer einen Zuleitungsabschnitt treffen und die Zuleitung beschädigen oder die Lebensdauer des Stanzers kann verkürzt werden. Deshalb wird gewöhnlich für eine Stanzregion 13 eine Größe gewählt, bei der lediglich ein Hauptabschnitt der Querleiste 12 abgedeckt ist mit einem kleinen Zwischenraum zu dem Zuleitungsabschnitt, wobei die beiden Enden der Querleiste 12 nicht vollständig abgedeckt sind. Wie in Fig. 22 gezeigt, wird folglich nach dem Stanzen in der Mitte der Zuleitung 3 ein Querleisten- Restabschnitt 8 zurückbleiben. Die Zuleitung wird danach zum Erreichen einer in Fig. 23 gezeigten Gestalt geknickt. In Fig. 23 ist das auf dem Substrat 4 angeordnete Halbleitergehäuse gezeigt. Hier kann die Zuleitung in drei Teile unterteilt werden: einen Zuleitungs-Ansatzabschnitt 31, der horizontal aus dem Seitenabschnitt des Gehäuse-Grundkörpers 2 hervortritt, einen sich abwärts erstreckenden Zuleitungsabschnitt 32 (hier im folgenden als "Zuleitungs-Abwärts-Abschnitt" bezeichnet), der sich zu der Oberfläche des Substrats 4 hinunter erstreckt und einen Zuleitungs-Fußanschnitt 33 zum Kontaktieren der Anschlußflächenelektrode 7.
Eine Seitenansicht der unter Bezugnahme auf Fig. 16 bis 19 beschriebenen Vorgehensweisen ist in Fig. 24 gezeigt. Die Breite der Zuleitung wird sowohl in der oberen als auch in der unteren Lage kleiner gemacht, so daß die Zuleitung 3g des Halbleitergehäuses der oberen Lage 1g durch eine Lücke zwischen den Zuleitungen 3f des Halbleitergehäuses der unteren Lage 1f hindurchpaßt. In der Praxis ist jedoch die Lücke, durch die die Zuleitung 3g hindurchpaßt, klein, da ein Querleisten- Restabschnitt 8 vorhanden ist. Deshalb kann eine lediglich geringe Verschiebung einer Position des oberen oder unteren. Halbleitergehäuses einen Kontakt der Zuleitung 3f mit der Zuleitung 3g bewirken.
Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Halbleitermoduls, das in der Lage ist, die Anzahl der auf einer Oberfläche eines Substrats montierbaren Halbleitergehäuse pro Lage zu erhöhen, sowie Kontakte zwischen den Zuleitungen aufgrund eines Querleisten-Restabschnitts zu verhindern.
Die Aufgabe wird gelöst durch ein Halbleitermodul gemäß Anspruch 1.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Zur Lösung der Aufgabe weist ein Halbleitermodul ein Substrat mit einer Anschlußflächenelektrode auf einer Oberfläche, ein auf dem Substrat montiertes Halbleitergehäuse einer unteren Lage und ein auf dem Substrat montiertes Halbleitergehäuse einer oberen Lage, das an einer Position angeordnet ist, bei der das Halbleitergehäuse der unteren Lage im wesentlichen überlagert wird, auf. Das Halbleitergehäuse der unteren Lage und das Halbleitergehäuse der oberen Lage weisen einen Gehäuse- Grundkörper und eine Mehrzahl von Leitungen, die parallel auf einander gegenüberliegenden Seitenabschnitten des Gehäuse- Grundkörpers hervorragen und elektrisch mit der Anschlußflächenelektrode verbunden sind, auf. Die Anschlußflächenelektrode mit der angeschlossenen Zuleitung des Halbleitergehäuses der oberen Lage und die Anschlußflächenelektrode mit der angeschlossenen Zuleitung des Halbleitergehäuses der unteren Lage sind alternierend angeordnet. Die Zuleitung weist einen Zuleitungs-Ansatz-Abschnitt, der horizontal aus einem Seitenabschnitt des Gehäuse-Grundkörpers hervortritt, einen Zuleitungs-Abwärts-Abschnitt, der sich von dem Zuleitungs-Ansatz- Abschnitt nach unten zu einer Oberfläche des Substrats erstreckt, und einen Zuleitungsfußabschnitt, der sich an ein Kopfende des Zuleitungs-Abwärts-Abschnitts anschließt und die Kontaktflächenelektrode kontaktiert, auf. Die Zuleitung weist einen Querleisten-Restabschnitt auf, der an irgendeiner Stelle in der Mitte zwischen dem Zuleitungs-Ansatz-Abschnitt und dem Zuleitungs-Abwärts-Abschnitt zu der benachbart aus dem gleichen Gehäuse-Grundkörper hervorragenden Zuleitung hervortritt. Eine innere Oberfläche des Zuleitungs-Abwärts-Abschnitts des Halbleitergehäuses der oberen Lage ist außerhalb einer äußeren Oberfläche des Zuleitungs-Abwärts-Abschnitts des Halbleitergehäuses der unteren Lage angeordnet. Durch die Verwendung dieses Aufbaus kann der Kontakt der Zuleitung des Halbleitergehäuses der oberen Lage mit dem Querleisten-Restabschnitt des Halbleitergehäuses der unteren Lage verhindert werden, sogar dann, wenn eine geringfügige Verschiebung der relativen Positionen des Halbleitergehäuses der oberen Lage und des Halbleitergehäuses der unteren Lage, von denen eines das andere überlagert, auftritt.
Vorzugsweise ist bei zweidimensionaler Betrachtung die Anschlußflächenelektrode versetzt angeordnet, so daß, wenn eine auf das Substrat des Gehäuse-Grundkörpers projizierte Region als ein Zentrum dient, die mit dem Halbleitergehäuse der oberen Lage verbundene Anschlußflächenelektrode außen angeordnet ist und die mit dem Halbleitergehäuse der unteren Lage verbundene Anschlußflächenelektrode innen angeordnet ist. Durch Verwenden dieses Aufbaues kann ein Verbindungsabschnitt zu der Zuleitung auf effiziente Weise in einem begrenzten Bereich angeordnet werden, während der Materialbedarf für die Anschlußflächenelektrode minimiert wird.
Vorzugsweise ist ein horizontaler Abstand von dem Gehäuse- Grundkörper zu dem Querleisten-Restabschnitt in dem Halbleitergehäuse der oberen Lage im wesentlichen gleich einem horizontalen Abstand des Gehäuse-Grundkörpers zu dem Querleisten- Restabschnitt in dem Halbleitergehäuse der unteren Lage und die Zuleitungs-Abwärts-Abschnitte des Halbleitergehäuses der oberen Lage und des Halbleitergehäuses der unteren Lage erstrecken sich diagonal relativ zu dem Substrat. Durch Verwendung dieses Aufbaus kann der Kontakt zwischen den Zuleitungs- Abwärtsabschnitten verhindert werden, sogar dann, wenn die Zuleitungs-Ansatzabschnitte dieselbe Länge aufweisen.
Vorzugsweise weist die Zuleitung einen den Querleisten- Restabschnitt einschließenden Abschnitt auf, der breiter ist als andere Abschnitte. Durch Verwendung dieses Aufbaus kann ein bekannter Stanzapparat verwendet werden und die Notwendigkeit eines neuen Stanzapparates umgangen werden.
Die Erfindung weist vorzugsweise einen Aufbau auf, bei dem eine Mehrzahl von Kombinationen des Halbleitergehäuses der oberen Lage und des Halbleitergehäuses der unteren Lage vertikal gestapelt sind. Durch Verwenden dieses Aufbaus kann eine größere Anzahl von Halbleitergehäusen pro Einheitsfläche des Substrats montiert werden und ein Halbleitermodul hoher Dichte und hoher Leistungsfähigkeit kann erhalten werden.
Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Draufsicht auf ein auf ein Halbleitermodul einer ersten Ausführungsform der Erfindung montiertes Halbleitergehäuse,
Fig. 2 eine Seitenansicht des Halbleitermoduls der ersten Ausführungsform der Erfindung,
Fig. 3 eine partiell vergrößerte Draufsicht auf das Halbleitermodul der ersten Ausführungsform der Erfindung,
Fig. 4 eine Draufsicht auf das Halbleitermodul der ersten Ausführungsform der Erfindung,
Fig. 5 eine teilweise vergrößerte Seitenansicht des Halbleitermoduls der ersten Ausführungsform der Erfindung,
Fig. 6 eine teilweise vergrößerte Seitenansicht eines Halbleitermoduls einer zweiten Ausführungsform der Erfindung,
Fig. 7 ein Herstellungsverfahren eines Halbleitergehäuses, das in dem Halbleitermodul der zweiten Ausführungsform der Erfindung verwendet wird,
Fig. 8 eine Seitenansicht eines Halbleitermoduls einer dritten Ausführungsform der Erfindung,
Fig. 9 eine Draufsicht auf ein verbreitetes und bekanntes Halbleitergehäuse,
Fig. 10 eine Draufsicht auf ein erstes bekanntes Halbleitermodul,
Fig. 11 eine Seitenansicht des ersten bekannten Halbleitermoduls,
Fig. 12 eine Draufsicht auf ein in einem zweiten bekannten Halbleitermodul verwendetes Halbleitergehäuse,
Fig. 13 eine Seitenansicht des zweiten bekannten Halbleitermoduls,
Fig. 14 eine teilweise vergrößerte Draufsicht des zweiten bekannten Halbleitermoduls,
Fig. 15 eine Draufsicht auf das zweite bekannte Halbleitermodul,
Fig. 16 eine Draufsicht auf ein in einem dritten bekannten Halbleitermodul verwendetes Halbleitergehäuse,
Fig. 17 eine Seitenansicht des dritten bekannten Halbleitermoduls,
Fig. 18 eine teilweise vergrößerte Draufsicht. auf das dritte bekannte Halbleitermodul,
Fig. 19 eine Draufsicht auf das dritte bekannte Halbleitermodul,
Fig. 20 eine erste Veranschaulichung eines Herstellungsverfahrens eines verbreiteten und bekannten Halbleitergehäuses,
Fig. 21 eine zweite Veranschaulichung des Herstellungsverfahrens des bekannten und verbreiteten Halbleitergehäuses,
Fig. 22 eine dritte Veranschaulichung des Herstellungsverfahrens des verbreiteten und bekannten Halbleitergehäuses,
Fig. 23 eine teilweise vergrößerte Seitenansicht des verbreiteten und bekannten Halbleitergehäuses aus einer ersten Richtung,
Fig. 24 ist eine teilweise vergrößerte Seitenansicht des verbreiteten und bekannten Halbleitergehäuses aus einer zweiten Richtung.

Erste Ausführungsform

Bezugnehmend auf die Fig. 1 bis 4 wird ein Aufbau eines Halbleitermoduls in einer ersten Ausführungsform gemäß der vorliegenden Erfindung beschrieben. In dem Halbleitermodul ist ein in Fig. 16 gezeigtes Halbleitergehäuse 1f als eine untere Lage vorgesehen, während ein in Fig. 1 gezeigtes Halbleitergehäuse 1h als eine obere Lage vorgesehen ist. Das Halbleitergehäuse 1h weist eine Zuleitung 3h auf, deren Breite C gleich 0.16 mm ist. Von oben betrachtet erscheint die Zuleitung des Halbleitergehäuses 1h ein wenig länger als jene des Halbleitergehäuses 1f. Wie in Fig. 2 und 3 gezeigt, sind die beiden obigen Gehäuse, auf ein Substrat 4 montiert. Aus einer Richtung von Fig. 2 betrachtet, scheint die Zuleitung 3h außerhalb der Zuleitung 3f zu verlaufen. Es ist zu beachten, daß in Fig. 2 ein Querleisten-Restabschnitt nicht veranschaulicht ist.
Wie in Fig. 3 gezeigt, sind das Halbleitergehäuse 1f und das Halbleitergehäuse 1h mit einer Versetzung von 0.4 mm, was der Hälfte des Zuleitungs-Rasterabstandes A = 0.8 mm entspricht, übereinander gestapelt. Eine Anschlußfläche 7f für das Halbleitergehäuse 1f und eine Anschlußfläche 7h für das Halbleitergehäuse 1h sind alternierend angeordnet und gleichzeitig versetzt, so daß die Anschlußfläche 7h, von dem Gehäuse- Grundkörper aus betrachtet, außerhalb der Anschlußfläche 7f angesiedelt ist. Ein Speichermodul 110 ist in Fig. 4 in seiner Gesamtheit gezeigt.
Die Anschlußfläche 7h und die Anschlußfläche 7f, die dem oberen bzw. unteren Halbleitergehäuse entsprechen, sind nicht, wie in Fig. 13 und 14 gezeigt, parallel in zwei beabstandeten Reihen angeordnet, sondern in einer alternierenden Zusammenstellung einer versetzten Weise angeordnet. Deshalb ist die horizontale Breite einer Region, die auf dem Substrat 4 durch einen Satz vertikal gestapelter Halbleitergehäuse eingenommen wird, nicht so groß wie jene, die in Fig. 13 und 14 gezeigt ist. Wie in Fig. 4 gezeigt ist, können dadurch neun Halbleitergehäuse pro Lage auf einer Seite eines Substrats 4 mit einer entsprechend dem bekannten. Standard festgelegten Abmessung angeordnet werden, wie in einem bekannten Beispiel.
Wie in Fig. 5 gezeigt, werde zusätzlich angenommen, daß die Zuleitung 3h des Halbleitergehäuses der oberen Lage 1h drei Abschnitte, das heißt, einen Zuleitungs-Ansatz-Abschnitt 31h, einen Zuleitungs-Abwärts-Abschnitt 32h und einen Zuleitungs- Fußabschnitt 33h, aufweise. Weiterhin werde angenommen, daß die Zuleitung 3f des Halbleitergehäuses der unteren Lage 1f drei Abschnitte, das heißt, einen Zuleitungs-Ansatz-Abschnitt 31f, einen Zuleitungs-Abwärts-Abschnitt 32f und einen Zuleitungs-Fußabschnitt 33f, aufweise. Hier ist eine Innenfläche 35 h des Zuleitungs-Abwärts-Abschnitts 32h der Zuleitung 3h außerhalb einer Außenfläche des Zuleitungs-Abwärts-Abschnitts 32f der Zuleitung 3f angeordnet. Selbst wenn eine geringfügige Versetzung der relativen Lagen der Halbleitergehäuse der oberen und der unteren Lage, von denen eines das andere überlagert, auftritt, kann deshalb ein Kontakt des Zuleitungs- Abwärts-Abschnitts 32h der Zuleitung 3h mit dem Querleisten- Restabschnitt 8f der Zuleitung 3f verhindert werden.

Zweite Ausführungsform

Es wird ein Aufbau eines Halbleitermoduls bei einer zweiten Ausführungsform gemäß der vorliegenden Erfindung beschrieben. Wie in Fig. 6 gezeigt, weist das Halbleitermodul, abgesehen von der Gestalt einer Zuleitung jedes Halbleitergehäuses, im wesentlichen in einer ähnlichen Weise wie bei der ersten Ausführungsform ein auf dem Substrat 4 montiertes Halbleitergehäuse 1f als eine untere Lage und ein auf dem Substrat 4 montiertes Halbleitergehäuse 1h als eine obere Lage auf. Von dem Gehäuse-Grundkörper 2 aus betrachtet, weisen die Zuleitungen 3f, 3h in der Umgebung des Ansatzes breite Abschnitte 10f und 10h auf. Die Querleisten-Restabschnitte 8f, 8h sind in den breiten Abschnitten 10f bzw. 10h angeordnet. Die von dem Gehäuse-Grundkörper 2 fernen Seiten der Zuleitungen 3f, 3h sind als schmale Abschnitte 11f, 11h vorgesehen. Die Breite der weiten Abschnitte ist 0.3 mm, was gleich der bekannten Zuleitungsbreite B ist, während die Breite C der schmalen Abschnitte 0.16 mm ist.
Zusätzlich zu den in der ersten Ausführungsform beschriebenen Eigenschaften ist ein Abschnitt der Zuleitung als ein breiter Abschnitt mit der gleichen Breite wie jene der bekannten Zuleitung vorgesehen, wodurch die Größe einer zu stanzenden Region gleich jener in einem bekannten Beispiel (siehe Fig. 21) wird, wie dies in Fig. 7 gezeigt ist. Dadurch kann ein bekannter Stanzapparat verwendet werden und die Notwendigkeit eines neuen Stanzapparats umgangen werden. Darüber hinaus wird durch eine große Breite des Ansatzabschnitts die Stärke der Zuleitung selbst vergrößert.
In der vorliegenden Ausführungsform werden Zuleitungen jedes Halbleitergehäuses der oberen und der unteren Lage mit breiten Abschnitten und schmalen Abschnitten versehen. Weiterhin kann lediglich die Zuleitung jedes Halbleitergehäuses in der oberen Lage mit den weiten und schmalen Abschnitten versehen werden, während die Zuleitung jedes Halbleitergehäuses in der unteren Lage die bekannte Breite, das heißt die gleiche Breite wie der breite Abschnitt, aufweisen kann.

Dritte Ausführungsform

Bezugnehmend auf Fig. 8 wird ein Halbleitermodul einer dritten Ausführungsform gemäß der vorliegenden Erfindung beschrieben. Basierend auf dem Gedanken der ersten und zweiten Ausführungsform, ist in dem Halbleitermodul die Anzahl der Kombinationen von Halbleitergehäusen der oberen und unteren Lage vergrößert und eine Mehrzahl dieser Kombinationen ist vertikal zu der Hauptoberfläche des Substrats (eine Darstellung von oben nach unten in der Zeichnung) übereinander gestapelt. Obwohl in dem in Fig. 8 gezeigten Beispiel einer auf einer Oberfläche des Substrats 4 montierten Kombination zwei Kombinationen, das heißt eine Kombination der Halbleitergehäuse 1h, 1f und eine Kombination der Halbleitergehäuse 1j, 1i übereinander gestapelt sind, können drei oder mehr Kombinationen übereinander gestapelt werden. Weiterhin müssen die auf einer Oberfläche übereinander gestapelten Halbleitergehäuse nicht immer Kombinationen von unteren und oberen Lagen sein. Beispielsweise ist ein Stapel möglich, in dem das Halbleitergehäuse 1j von Fig. 8 fehlt.
Dadurch wird eine größere Anzahl von Halbleitergehäusen pro Einheitsfläche eines Substrats montiert und ein Halbleitermodul hoher Dichte und hoher Leistungsfähigkeit kann erhalten werden. Wenn beispielsweise das Modul ein Speichermodul ist, kann eine große Speicherkapazität erhalten werden.
Sogar bei einer geringfügigen Versetzung der relativen Lagen von Halbleitergehäusen einer oberen und unteren Lage, von denen eines das andere überlagert, kann gemäß der vorliegenden Erfindung der Kontakt der Zuleitung des Halbleitergehäuses der oberen Lage mit dem Querleisten-Restabschnitt des Halbleitergehäuses der unteren Lage verhindert werden.

Claims

1. Halbleitermodul mit:
einem Substrat (4) mit einer Anschlußflächenelektrode (7f, 7h) auf einer Oberfläche,
einem Halbleitergehäuse einer unteren Lage (1f), das auf dem Substrat (4) montiert ist und
ein Halbleitergehäuse einer oberen Lage (1h), das auf dem Substrat (4) montiert ist, während es an einem Ort angeordnet ist, an dem es das Halbleitergehäuse der unteren Lage (1f) im wesentlichen überlagert, wobei
das Halbleitergehäuse der unteren Lage (1f) und das Halbleitergehäuse der oberen Lage (1h) einen Gehäuse-Grundkörper (2) und eine Mehrzahl von Zuleitungen (3f, 3h), die parallel aus einander gegenüberliegenden Seitenabschnitten des Gehäuse- Grundkörpers hervorragen und elektrisch mit der Anschlußflächenelektrode verbunden sind, aufweisen und die Anschlußflächenelektrode (7h), die mit der Zuleitung (3h) des Halbleitergehäuses der oberen Lage (1h) verbunden ist und die Anschlußflächenelektrode (7f), die mit der Zuleitung (3f) des Halbleitergehäuses der unteren Lage (1f) verbunden ist, alternierend angeordnet sind,
die Zuleitung (3f, 3h) einen Zuleitungs-Ansatz-Abschnitt (31f, 31h), der aus einem Seitenabschnitt des Gehäuse-Grundkörpers (2) horizontal hervortritt, einen Zuleitungs-Abwärts-Abschnitt (32f, 32h), der sich von dem Zuleitungs-Ansatz-Abschnitt (31f, 31h) abwärts zu einer Oberfläche des Substrats (4) erstreckt und einen Zuleitungs-Fußabschnitt (33f, 33h), der sich an ein Ende des Zuleitungs-Abwärts-Abschnitts (32f, 32h) anschließt und die Anschlußflächenelektrode (7f, 7h) kontaktiert, aufweist,
die Zuleitung (3f, 3h) einen Querleisten-Restabschnitt (8f, 8h) aufweist, der an irgendeinem Ort des Zuleitungs- Ansatzabschnitts (31f, 31h) oder des Zuleitungs-Abwärts- Abschnitts (32f, 32h) zu der benachbart aus dem gleichen Gehäuse-Grundkörper (2) hervorragenden Zuleitung (3f, 3h) ragt und
eine Innenfläche des Zuleitungs-Abwärts-Abschnitts (32h) des Halbleitergehäuses der oberen Lage (1h) außerhalb einer Außenfläche des Zuleitungs-Abwärts-Abschnitts (32f) des Halbleitergehäuses der unteren Lage (1f) angeordnet ist.

2. Halbleitermodul nach Anspruch 1, bei dem bei zweidimensionaler Betrachtung die Anschlußflächenelektrode (7f, 7h) in einer versetzten Weise angeordnet ist, so daß die Anschlußflächenelektrode (7h), die mit dem Halbleitergehäuse der oberen Lage (1h) verbunden ist, außerhalb angeordnet ist und die Anschlußflächenelektrode (7f), die mit dem Halbleitergehäuse (1f) der unteren Lage verbunden ist, innerhalb angeordnet ist, wobei eine Projektionsregion des Gehäuse-Grundkörpers (2) auf das Substrat (4) als ein Zentrum dient.

3. Halbleitermodul nach Anspruch 1 oder 2, bei dem ein horizontaler Abstand (2) von dem Gehäuse-Grundkörper (2) zu dem Querleisten-Restabschnitt (8h) in dem Halbleitergehäuse der oberen Lage (1h) im wesentlichen gleich einem horizontalen Abstand von dem Gehäuse-Grundkörper (2) zu dem Querleisten-Restabschnitt (8f) in dem Halbleitergehäuse der unteren Lage (1f) ist und die Zuleitungs-Abwärts-Abschnitte (32f, 32h) des Halbleitergehäuses der oberen Lage (1h) und des Halbleitergehäuses der unteren Lage (1f) sich relativ zu dem Substrat (4) diagonal erstrecken.

4. Halbleitermodul nach einem der Ansprüche 1 bis 3, bei dem die Zuleitung (3f, 3h) einen den Querleisten-Restabschnitt (8f, 8h) aufweisenden Abschnitt aufweist, der weiter ist als andere Abschnitte.

5. Halbleitermodul nach einem der Ansprüche 1 bis 4 mit einem Aufbau mit einer Mehrzahl von vertikal übereinander gestapelten Kombinationen des Halbleitergehäuses der oberen Lage und des Halbleitergehäuses der unteren Lage.