DE2554426B2 - Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor - Google Patents

Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor

Info

Publication number
DE2554426B2
DE2554426B2 DE2554426A DE2554426A DE2554426B2 DE 2554426 B2 DE2554426 B2 DE 2554426B2 DE 2554426 A DE2554426 A DE 2554426A DE 2554426 A DE2554426 A DE 2554426A DE 2554426 B2 DE2554426 B2 DE 2554426B2
Authority
DE
Germany
Prior art keywords
doping
transistor
semiconductor body
diffusion
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2554426A
Other languages
English (en)
Other versions
DE2554426C3 (de
DE2554426A1 (de
Inventor
Helmuth Dipl.-Phys. Dr. 8012 Ottobrunn Murrmann
Ernst Dipl.-Ing. 8000 Muenchen Wittenzellner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2554426A priority Critical patent/DE2554426C3/de
Priority to US05/739,730 priority patent/US4118251A/en
Priority to GB48902/76A priority patent/GB1502229A/en
Priority to IT29752/76A priority patent/IT1064433B/it
Priority to FR7636049A priority patent/FR2334198A1/fr
Priority to JP51144601A priority patent/JPS5269277A/ja
Publication of DE2554426A1 publication Critical patent/DE2554426A1/de
Publication of DE2554426B2 publication Critical patent/DE2554426B2/de
Application granted granted Critical
Publication of DE2554426C3 publication Critical patent/DE2554426C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233Integrated injection logic structures [I2L]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Es sind Digitalschaltungen bekannt (Valvo-Berichte, Band XVIII, Heft 1/2, Seiten 215 bis 226), die die sogenannte integrierte Injektionslogik (I2L)^verwenden. Der Grundgattertyp dieser Technik benötigt nur sehr wenig Kristallfläche, und die Verlustleistung kann außerordentlich niedrig gehalten werden. Als Schaltelemente werden bipolare doppeltdiffundierte oder implantierte Transistoren verwendet. Bei einem invers betriebenen Transistor befindet sich aber im Gegensatz zu einem Transistor der üblichen Planartechnik die Emitterzone nicht an der Oberfläche des Halbleiterkörpers beziehungsweise eintr auf einem Halbleitersubstrat abgeschiedenen epitaktischen Schicht, sondern im Halbleiterkörper selbst, das heißt, unterhalb der Oberfläche der epitaktisch abgeschiedenen Schicht. Ein invers betriebener npn-Transistor hat also zum Beispiel eine η-leitende epitaktische Schicht, die normalerweise den Kollektor eines gewöhnlichen Transistors bildet, als Emitter, während die letzte η+ -Diffusion, die normalerweise den Emitter des gewöhnlichen Transistors bildet, als Kollektor dient Dies bedeutet, das Schaltelement der /2L-Technik ist ein invers betriebener bipolarer npn-Transistor in herkömmlicher Planartechnik.
Ein wesentlicher Vorteil der integrierten Injektionslogik liegt in der sehr hohen Packungsdichte, die auf einem Halbleiterkörper für die integrierte Schaltung zu erzielen ist Dies beruht darauf, daß bei einem entsprechenden Schaltungskonzept keine gegenseitige isolierung erforderlich ist. Dagegen besitzen aber invers betriebene Transistoren eine relativ kleine sogenannte Vorwärts-Stromverstärkung, auch Aufwärtsstromverstärkung genannt (Bup), die der inversen Stromverstärkung im normalen Betrieb entspricht Die inverse Stromverstärkung könnte zwar durch eine entsprechend hohe Grunddotierung der epitaktischen Schicht verbessert werden. Eine derartige hohe Dotierung ist aber wenig sinnvoll, da durch sie die Wirksamkeit eines lateralen pnp-Transistors als Injektor verringert wird (vergleiche Valvo-Berichte, Band 18, Heft 1/2, Seiten 216 und 217) und gleichzeitig die Emitter-Basis-Kapazität des /2L-Transistors erhöht
Aus der DE-OS 25 15 431 ist es bei der Herstellung integrierter Schaltungen bekannt, zur Erhöhung des spezifischen Widerstandes einer Oberflächenschicht eines Halbleiterkörpers in den Halbleiterkörper Ionen vom Leitungstyp des Halbleiterkörpers zu implantieren und durch eine thermische Nachdiffusion in die angrenzenden Bereiche auszudiffundieren; vergleiche insbesondere den Anspruch 1. Die Herstellung von Transistoren durch Implantation ist aus der US-PS 37 45 070 bekannt. Aus dem Buch von E. R u g e: »Halbleitertechnologie«, Springer-Verlag Berlin, 1975, Seiten 319 bis 321 ist es bei der Herstellung invers betriebener Planartransistoren bekannt, daß als Halbleiterkörper eine η-leitende epitaktische Schicht auf einem an seiner Oberfläche n+-leitenden Halbleitersubstrat verwendet wird, vergleiche insbesondere die F i g. 11.4 nebst dazugehöriger Beschreibung.
Es ist daher Aufgabe der Erfindung, einen invers betriebenen Transistor anzugeben, der auch bei einer gering dotierten beziehungsweise hochohmigen epitaktischen Schicht oder einem hochohmigen Halbleitersubstrat eine große inverse Stromverstärkung besitzt.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst.
Das erfindungsgemäße Verfahren ermöglicht einen voll wirksamen Injektor und gleichzeitig eine hohe inverse Stromverstärkung. Die parasitäre Kapazität zwischen der genannten Basisfläche und der genannten Emitterfläche ist durch die durch Ionenimplantation eingebrachte höhere lokale Dotierung nur unter der »aktiven« Basisfläche ebenfalls geringer als bei einer erhöhten Grunddotierung der gesamten epitaktischen Schicht beziehungsweise des Substrates. Daraus ergibt sich eine wesentliche Verbesserung des Schaltverhaltens, was einerseits auf dem hohen Injektor-Wirkungsgrad bei dennoch ausreichender inverser Stromverstärkung und andererseits auf einer Verringerung der parasitären Basis-Emitter-Kapazität gegenüber einer Gesamtanhebung der Dotierung beruht.
Vorteilhafte Weiterbildungen der Erfindung sind durch die Merkmale der Patentansprüche 2 bis 5 gegeben.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert. Es zeigt
Fig. 1 eine Draufsicht auf einen invers betriebenen
Transistor,
Fig.2 einen vergrößerten Schnitt Il-II durch die Fig-1,
Fig.3 den Dotierungsverlauf in einem Schnitt IH-III der F i g. 2, wobei auf der Abszisse die Eindringtiefe χ in \Ltn (vergleiche den Pfeil χ in Fig.2) und auf der Ordinate die Dotierungskonzentration K in cm-3 aufgetragen sind,
Fig.4 den Dotierungsverlauf in einem Schnitt IV-IV der F i g. 2 entsprechend der F i g. 3.
Ein Silicium-Halbleiterkörper 1 besteht aus einem n++-leitenden Halbleitersubstrat beziehungsweise aus einer vergrabenen Schicht 2 und einer epitaktisch abgeschiedenen Schicht 3. Die epitaktisch abgeschiedene Schicht 3 hat zum Beispiel eine Schichtdicke von 5 μηι und einen spezifischen Widerstand von 0,8 Qcm entsprechend einer Dotierung von etwa 1016cm-3 (vergleiche die Kurve 31 in Fig.3 und 4). Der Dotierungsverlauf des Halbleitersubstrates 2 ist in den F i g. 3 und 4 durch eine Kurve 32 angedeutet.
In die epitaktisch abgeschiedene Schicht 3 werden mitteis Ionenimplantation n+-ieitende Zonen in den Bereich eingebracht, die später von den Kollektoren überdeckt werden. Die Ionen werden beispielsweise mit 100 keV implantiert Durch eine Nachdiffusion dringen die implantierten Ionen tiefer in die epitaktisch abgeschiedene Schicht 3 ein, so daß die durch sie gebildeten Bereiche 4 höherer Dotierung den in der Fig.2 in Strichlinien dargestellten Verlauf annehmen. In der F i g. 4 ist der Dotierungsverlauf der implantierten Ionen nach der Implantation durch eine Kurve 41 in Strichlinien angedeutet.
Anschließend wird in bekannter Weise die Basis durch Diffusion oder Ionenimplaniation mit Bor dotiert, so daß eine p-leitende Zone 5 mit dem Emitter-Basisübergang bei der Eindringtiefe xeb (vergleiche F i g. 3 und 4) entsteht. Schließlich wird in der Zone 5 eine n+-leitende Zone als Kollektor 6 mit dem Basis-Kollektorübergang bei der Eindringtiefe xsc(vergleiche F i g. 3 und 4) durch Diffusion oder Implantation hergestellt. Die Zone des Kollektors 6 hat eine Eindringtiefe von
ίο etwa 1 μιτι. Der Dotierungsverlauf der Zone 5 beziehungsweise der Zone des Kollektors 6 ist in den Fig.3 und 4 mit 35 beziehungsweise 36 bezeichnet. Schließlich wird in der η-leitenden, epitaktischen Schicht 3 gegebenenfalls zusammen mit der Zone 5 noch eine p-leitende Zone 7 als Injektor durch Diffusion gebildet.
Während der Basisdotierung, einer eventuellen Nachdiffusion und der Dotierung des Kollektors diffundiert die mittels Ionenimplantation eingebrachte Dotierung (vergleiche Kurve 41 in F i g. 4) aus, so daß nach diesen Temperaturbehandlungen ein Dotierungsverlauf entsteht, wie dieser in der F i g. 4 mit der Kurve 42 angedeutet ist.
Die F i g. 3 zeigt den Dotierungsverlauf in einem Schnitt 111- Il I der Fig. 2 ohne den Bereich 4 höherer Dotierung und die Fig.4 den Dotierungsverlauf in einem Schnitt IV-IV mit dem Bereich 4 höherer Dotierung. Die epitaktische Schicht 3 hat unter dem Kollektor 6, also an der Stelle des eigentlichen invers
JO betriebenen Transistors eine höhere Dotierung, die einen guten Emitter-Wirkungsgrad und damit eine hohe inverse Stromverstärkung bewirkt.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem vorzugsweise doppelt diffundierten oder vorzugsweise implantierten, invers betriebenen Planartransistor, der in einem Halbleiterkörper mit einer integrierten Schaltung vorgesehen ist, dadurch gekennzeichnet, daß vor der Basisdotierung in den Halbleiterkörper (3) unterhalb des für der. Kollektor (6) vorgesehenen Bereiches Ionen vom Leitungstyp des Halbleiterkörpers implantiert und anschließend durch eine thermische Nachdiffusion in die angrenzenden Bereiche ausdiffundiert werden, so daß unter der aktiven Basisfläche im Halbleiterkörper ein Bereich (4) höherer Dotierung entsteht.
2. Verfahren nach Anspruch 1, mit den ein npn-Transistor hergestellt wird, dadurch gekennzeichnet, daß die Basisdotierung durch Diffusion oder Implantation von Bor durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Halbleiterkörper (3) eine η-leitende epitaktische Schicht auf einem an seiner Oberfläche n+ +-leitenden Halbleitersubstrat (2) verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ionen mit einer Energie von etwa 100 keV implantiert werden und nach der Nachdiffusion bei einer Eindringtiefe von etwa 2,5 μίτι am Basis-Emitter-Übergang eine Konzentration von etwa 2 · 1017 bis 1O18Cm-3 aufweisen.
5. Invers betriebener Transistor in integrierter Schaltung, hergestellt nach dem Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, daß die epitaktische Schicht (3) eine Schichtdicke von etwa 5 μιη und einen spezifischen Widerstand von etwa 0,8 Ωατι entsprechend einer Dotierung von etwa 1016Cm-3 aufweist, daß die Basiszone (5) eine Schichtdicke von etwa 1,5 μιη und einen Schichtwiderstand von etwa 150Ω/ϋ besitzt und daß der Kollektor (6) eine Eindringtiefe von 1 μπι hat.
45
DE2554426A 1975-12-03 1975-12-03 Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor Expired DE2554426C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2554426A DE2554426C3 (de) 1975-12-03 1975-12-03 Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
US05/739,730 US4118251A (en) 1975-12-03 1976-11-08 Process for the production of a locally high, inverse, current amplification in a planar transistor
GB48902/76A GB1502229A (en) 1975-12-03 1976-11-24 Inverselyoperated planar transistors
IT29752/76A IT1064433B (it) 1975-12-03 1976-11-25 Procedimento per fabbricare un transistore planare con un alto guadagno di corrente locale inverso
FR7636049A FR2334198A1 (fr) 1975-12-03 1976-11-30 Procede d'obtention d'une amplification en courant inverse localement elevee dans un transistor planar
JP51144601A JPS5269277A (en) 1975-12-03 1976-12-01 Method of producing planar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2554426A DE2554426C3 (de) 1975-12-03 1975-12-03 Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor

Publications (3)

Publication Number Publication Date
DE2554426A1 DE2554426A1 (de) 1977-06-16
DE2554426B2 true DE2554426B2 (de) 1978-10-26
DE2554426C3 DE2554426C3 (de) 1979-06-21

Family

ID=5963381

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2554426A Expired DE2554426C3 (de) 1975-12-03 1975-12-03 Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor

Country Status (6)

Country Link
US (1) US4118251A (de)
JP (1) JPS5269277A (de)
DE (1) DE2554426C3 (de)
FR (1) FR2334198A1 (de)
GB (1) GB1502229A (de)
IT (1) IT1064433B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128439A (en) * 1977-08-01 1978-12-05 International Business Machines Corporation Method for forming self-aligned field effect device by ion implantation and outdiffusion
CA1116309A (en) * 1977-11-30 1982-01-12 David L. Bergeron Structure and process for optimizing the characteristics of i.sup.2l devices
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
US4278475A (en) * 1979-01-04 1981-07-14 Westinghouse Electric Corp. Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
US4624046A (en) * 1982-01-04 1986-11-25 Fairchild Camera & Instrument Corp. Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM
CA1188418A (en) * 1982-01-04 1985-06-04 Jay A. Shideler Oxide isolation process for standard ram/prom and lateral pnp cell ram
JPS60251664A (ja) * 1984-05-28 1985-12-12 Sony Corp 半導体装置の製造方法
GB2188478B (en) * 1986-03-26 1989-11-22 Stc Plc Forming doped wells in sillicon subtstrates
FR2636474B1 (fr) * 1988-09-09 1990-11-30 Sgs Thomson Microelectronics Procede de fabrication d'une diode de regulation et de protection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1050478A (de) * 1962-10-08
DE1614827C2 (de) * 1967-06-22 1979-06-21 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen eines Transistors
US3655457A (en) * 1968-08-06 1972-04-11 Ibm Method of making or modifying a pn-junction by ion implantation
BE758683A (fr) * 1969-11-10 1971-05-10 Ibm Procede de fabrication d'un dispositif monolithique auto-isolant et structure de transistor a socle
DE2021824C3 (de) * 1970-05-05 1980-08-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Halbleiterschaltung
DE2507038C3 (de) * 1975-02-19 1980-01-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2507613C3 (de) * 1975-02-21 1979-07-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines invers betriebenen Transistors

Also Published As

Publication number Publication date
FR2334198B1 (de) 1983-01-21
JPS5269277A (en) 1977-06-08
US4118251A (en) 1978-10-03
IT1064433B (it) 1985-02-18
GB1502229A (en) 1978-02-22
FR2334198A1 (fr) 1977-07-01
DE2554426C3 (de) 1979-06-21
DE2554426A1 (de) 1977-06-16

Similar Documents

Publication Publication Date Title
DE2512737C2 (de) Halbleiterbauelement mit einer integrierten Logikschaltung
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2032315B2 (de) Halbleiteranordnung mit emittiergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE2627203A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE2554426C3 (de) Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE3022122C2 (de)
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
CH665308A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0255882A2 (de) npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE19844531A1 (de) Verfahren zur Herstellung von Transistoren
DE3026779C2 (de)
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE3129487C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee