DE2538264A1 - Verfahren zur herstellung einer integrierten halbleiterschaltung - Google Patents

Verfahren zur herstellung einer integrierten halbleiterschaltung

Info

Publication number
DE2538264A1
DE2538264A1 DE19752538264 DE2538264A DE2538264A1 DE 2538264 A1 DE2538264 A1 DE 2538264A1 DE 19752538264 DE19752538264 DE 19752538264 DE 2538264 A DE2538264 A DE 2538264A DE 2538264 A1 DE2538264 A1 DE 2538264A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
window
insulating
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752538264
Other languages
English (en)
Other versions
DE2538264B2 (de
DE2538264C3 (de
Inventor
Jean Pierre Rioult
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2538264A1 publication Critical patent/DE2538264A1/de
Publication of DE2538264B2 publication Critical patent/DE2538264B2/de
Application granted granted Critical
Publication of DE2538264C3 publication Critical patent/DE2538264C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Weting (AREA)

Description

PHF.74579« Va/EVHo
4.8.1975.
Ana-:::-γ. V.J. , i.^rS1 UlO=IlAMPENFABnIEKEN
Ak.c; PHF.74-579
Anmäldvrig vom: 21. AUg. 1975
" Verfahren zur Herstellung einer integrierten Halbleiterschaltung11
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer planaren integrierten Halbleiter- · schaltung, bei dem von einer Halbleiterscheibe ausgegangen wird, von der eine Oberfläche wenigstens teilweise mit einer elektrisch isolierenden Schicht überzogen ist, in der mindestens ein Fens'ter gebildet wird, um darin eine Bearbeitung auf der Halbleiteroberfläche durchzuführen, wobei dieses fenster dann mit einem Isoliermaterial verschlossen wird.
Integrierte Schaltungen erfüllen zahlreiche Sehaltfunktionen und benutzen dazu eine Vielzahl aktiver
981270698
PHF.7^579. h.8.75.
oder passiver Schaltungselemente.
Es ist bekannt, dass bei der Herstellung integrierter Schaltungen in einer Halbleiterschicht von einem bestimmten Leitfähigkeitstyp durch Dotierung eine Vielzahl von Halbleiterzonen gebildet werden muss. Diese Zonen werden gewöhnlich dadurch erhalten, entweder dass Verunreinigungen von der Oberfläche der Halbleiterschicht her durch Oeffnungen oder Fenster, die in einer die Oberfläche der Halbleiterschicht überziehenden Isolierschicht, meist einer Oxidschicht, gebildet sind, eindiffundiert werden, oder dass Verunreinigungen von einer dotierten Oxid- oder Glasschicht aus diffundiert werden.
Auch können die genannten aktiven oder
passiven Elemente durch Ionenimplantation über Fenster in der isolierenden Oxidschicht erhalten werden. Dabei ist es notwendig, dass die unterschiedlichen zum Dotieren verwendeten Oeffnungen in der Isolierschicht und auch die Kontaktfenster genau in bezug aufeinander ausgerichtet sind. Dabei werden bei aufeinanderfolgenden Dotierungen nach einer Dotierung die Fenster, über die die nächstfolgende Dotierung nicht stattfinden soll, wieder verschlossen, zu welchem Zweck ein derartiges ' Fenster mit einer neuen Isolierschicht oder mit einer innerhalb des Fensters thermisch angewachsenen Schicht
609812/0698
PHF.74579.
bedeckt wird· Dadurch weisen diese Fenster nach Durchführung aller Vorgänge an ihrem Rand Pegelunterschiede in Form eines stufenartigen Profils auf und wird im allgemeinen eine Isolierschicht mit zahlreichen Pegel— unterschieden auf der Oberfläche erhalten» Dies ist u.a. für das Anbringen genau definierter Kontakt fenster einer guten und zuverlässigen Metallisierung sehr nachteilig, welche Metallisierung die Neigung hat, gegebenenfalls unter dem Einfluss äusserer Bedingungen an den Stellen stufenförmiger Pegelunterschiede zu zerbrechen. Dieser Nachteil macht sich in erhöhtem Masse bei Mehrschichtenmetallisierungen bemerkbar.
Die Erfindung bezweckt u.a., die genannten Nachteile' zu verringern, dadurch, dass die Pegelunterschiede in. der Isolierschicht auf der Halb 3.e it eroberfläche herabgesetzt werden.
Die Erfindung gründet sich dazu u.a. auf die Erkenntnis, dass dies dadurch erreicht werden kann, dass auf geeignete Weise eine zeitweilige Hilfsschicht verwendet wird, die nachher mit dem darauf liegenden Material entfernt wird.
Daher ist ein Verfahren der eingangs beschriebenen Art nach der Erfindung dadurch gekennzeichnet, dass vor der Bildung des genannten Fensters in einer auf der Halbleiteroberfläche liegenden ersten elektrisch
8 0 9 8 12/0698
PHF.74579. • " 4.8.75.
isolierenden Schicht diese erste Isolierschicht mit einer Hilfsschicht tiberzogen wird, in der an der Stelle des zu bildenden Fensters eine Oeffnung vorgesehen wird} dass dann unter Verwendung der Hilfsschicht als Maske das Fenster in der ersten Isolierschicht gebildet wird; dass anschliessend auf dem Gebilde eine zweite Isolierschicht erzeugt wird, und dass danach die Hilfsschicht. mit den darauf liegenden Teilen der zweiten Isolierschicht entfernt wird, wodurch eine Isolierschicht mit höchstens nur geringer Deniveliierung erhalten wird, von welcher Schicht bei einem nächsten Verfahrensschritt ausgegangen wird ·
Durch das genannte Verfahren ist es möglich, die Oberfläche der Halbleiterscheibe mit einer Isolierschicht zu überziehen, die überall etwa die gleiche Dicke aufweist, wobei die Fenster in der ersten Isolierschicht völlig von der zweiten Isolierschicht ausgefüllt werden.
Es ist vorteilhaft, wenn dazu die Dicke
der zweiten Schutzschicht der Dicke der ersten Isolierschicht entspricht.
Wenn die Schicht überall etwa die gleiche Dicke aufweist, so dass keine Pegelunterschiede oder Stufen mehr am Rande der genannten Fenster auftreten, ist es möglich, eine gute Metallisierung und gegebenenfalls eine Mehrschichtenmetallisierung unter Vermeidung
609812/0693
. . PHF.74579.
4.8.75ο
der vorgenannten Nachteile zu bilden. Es sei bemerkt, dass aus der USA-Patentschrift Nr. 3 442 012 ein Verfahren bekannt ist, bei dem eine metallene Hilfsschicht, die nachher mit dem darauf liegenden Material entfernt wird, bei der Herstellung eines Metallisierungsmusters verwendet wird. Von der Herstellung einer Isolierschicht etwa gleichmässiger Dicke oder von der Herabsetzung von Pegelunterschieden in einer Isolierschicht nach der Bildung von Fenstern darin ist in diesem Falle aber nicht die Rede»
Das Verfahren nach der Erfindung weist noch einen weiteren Vorteil auf: Indem nämlich die zweite Isolierschicht mit einer geeigneten Verunreinigung dotiert wird, ist es möglich, durch einen einzigen Verfahrensschritt einerseits eine lokalisierte Diffussion durchzuführen, d.h. eine Insel von einem bestimmten Leitfähigkeitstyp zu bilden, und andererseits eine Oxidschicht zu bilden,·die das Diffusionsfenster verschliesst und praktisch in der gleichen Ebene wie die erste Isolierschicht liegt.
Nach einer ersten bevorzugten Ausführungsform des erfindungsgemässen Verfahrens ist die als Maske verwendete Hilfsschicht aus Aluminium hergestellt, während die beiden Isolierschichten aus Siliciumoxid bestehen,
60 9 812/0698
PHF.7^579.
4.8.75ο
- 6 -
Diese Ausführungsform ist besonders günstig, wenn in der Halbleiterschicht durch Diffusion von einer
dotierten Oxid- oder Glasschicht aus genau ausgerichtete lokalisierte Zonen gebildet werden sollen, die mit einer gl ei chinäs s ig en Passivierungsschicht über zogen sind.
Nach einer zweiten bevorzugten Ausführungsform des erfindungsgemässen Verfahrens ist die erste
Isolierschicht aus Siliciumoxid hergestellt, ist die
als Maske verwendete Hilfsschicht eine Molybdänschicht
oder eine Wolframschicht und besteht die zweite Isolierschicht aus Siliciumnitrid.
Diese Ausführungsform eignet sich insbesondere zur Herstellung lokaler Zonen durch Ionenimplantation,
gegen die eine Aluminiumschicht nicht in genügendem Masse undurchdringlich ist, oder zur Herstellung lokalisierter Zonen durch Diffusion eines Dotierungsmaterials bei
hohen Temperaturen,,
Eine weitere bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass in der erhaltenen Schicht
mit geringer Deniveliierung an den Stellen auf der
Halbleiteroberfläche zu bildender Kontakte Oeffnungen
vorgesehen werden, wonach ein Metallisierungsmuster
gebildet wird, das an den Stellen der Oeffnungen die
Halbleiteroberfläche kontaktiert.
Einige Ausführungsformen der Erfindung sind
6098 12/069 8
PHF.7^579. 4.8.75.
in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 bis 4 verschiedene Stufen der Durchführung des Verfahrens nach der Erfindung,
Fig· 5 bis 8 scheniatisch ein erstes Anwendungsbeispiel des Verfahrens zur Herstellung einer Zwischenverbindungsmetallisierung, und
Fig. 9 bis 12 schematisch ein zweites Anwendungsbeispiel des Verfahrens zur Herstellung einer Metallisierung im Falle von Mehrschichtenschaltungen.
Die Tatsache soll berücksichtigt werden, dass in den genannten Figuren die Abmessungen übertrieben gross und nicht masstäblich dargestellt sind, um die Deutlichkeit der Zeichnungen zu fördern*
Entsprechend Fig. 1 bis h wird auf der
ganzen Oberfläche 1 eines Halbleitersubstrats 2, in dem lokalisierte Zonen gebildet werden sollen, eine Schicht aus Isoliermaterial gebildet. In dem vorliegenden Beispiel besteht das Substrat 2 aus Silicium und die Schicht 3· aus SiOg·
Auf der ganzen Oberfläche der genannten Schicht 3 wird dann eine Hilfsschicht k gebildet; in diesem Beispiel besteht die Schicht h aus Aluminium.
Der nächste Verfahrensschritt ist das Photoätzen der genannten Metallschicht h mittels eines photo—
R 0 9" 8 1 7/0698
PHF.74579. 4.8.75.
empfindlichen Lackes 5 (Fig. 1); an einer geeigneten Stelle enthält die genannte Metallschicht 4 eine nicht polymerisiert e Zone 6, von welcher Zone her die Schicht 4 zum Erhalten der Aussparung 7 (Fig. 2) mit Hilfe eines chemischen Lösungsmittels geätzt wird, das z.B. Phosphorsäure und Essigsäure enthält.
Dann kann die Schicht 4, die mindestens die Aussparung 7 aufweist, als Maske für das Photoätzen der Schicht 3 aus SiOo verwendet werden, um in dieser Schicht mit Hilfe einer Lösung von HF + NIKF die Aussparung oder das Fenster 8 zu bilden, durch die oder das an der genannten Stelle die Oberfläche 1a des Substrats 2 freigelegt wird. Durch die genannte Oeffnung 8 kann z.B. eine diffundierte Zone in dem Substrat 2 gebildet werden. Dazu besteht eine einfache Lösung darin, dass auf der Oberfläche 4a der Schicht 4 bzw. auf der Oberfläche 1a des Substrats 2 eine zweite Oxidschicht (9» 10) gebildet wird, in der sich Verunreinigungen befinden, die den gewünschten Leitfähigkeitstyp herbeiführen (Fig. 3). .
Mit Hilfe einer Lösung von Phosphorsäure und Essigsäure oder einer Lösung von Ferrichlorid wird dann die Aluminiumschicht 4 mit den darauf liegenden Teilen 9 dex Oxidschicht (9, 10) entfernt, wonach durch Diffusion in dem Substrat 2 die Verunreinigungen angebracht werden, die sich in der Oxidschicht 10 befinden}
60 9 8 12/0698
PHF.74579. 4.8.75.
~9~ 253B264
auf diese Weise wird die Zone 11 erhalten (Fig. 4)»
Nach der Bildung der Zone 11 hat die Oxidschicht 10 praktisch alle Verunreinigungen verloren und kann sie als eine Isolierschicht betrachtet werden, die die Aussparung 9 verschliesst. Auf diese Weise wird also die in Fig. 4 dargestellte Struktur erhalten? eine lokalisierte Zone 11, die in dem Substrat 2 gebildet ist, ist mit einer Isolierschicht mit höchstens nur geringer Denivellierung überzogen, die durch eine erste Isolierschicht 3 i3n.d mindestens eine lokalisierte Zone einer zweiten Isolierschicht 10 gebildet wird.
Nach einer Abwandlung der genannten Ausführungsform kann die Metallschicht 4 eine Wolfram- oder Molybdänschicht sein und in diesem Falle werden zum Aetzen der genannten Schicht'einerseits Kaliumferrocyanid oder Wasserstoffperoxid und andererseits eine Lösung von Kaliumferrocyanid mit Soda oder Kaliumkarbonat oder eine Lösung von Salpetersäure und Schwefelsäure verwendet.
Dieses Verfahren, durch das die Dicke der schützenden Oxidschicht auf einem Halbleitersubstrat gleichmässig gemacht wird, kann bei der Herstellung einer Zwischenverbdjidungskonfiguration, zeB. der in bezug auf die Fig. 5, 6, 7 und 8 beschriebenen Konfiguration, verwendet werden.
Nach diesen Figuren werden in ein Silicium—
609812/0698
PHF.7^579.
substrat 20 z.B. vom η-Leitfähigkeitstyp örtlich Verunreinigungen, die den p~Leitfähigkeitstyp herbeiführen, in einer starken Konzentration eindiffundiert, um so die Zone 21 zu bilden» Fach dieser Diffusion, die über ein Fenster 22 durchgeführt wird, das in der Oxidschicht gebildet ist, wird das genannte Fenster durch Anwendung des ,obenbeschriebenen Verfahrens mit Hilfe einer Oxidschicht 2k verschlossen, deren Dicke gleich der der Schicht 23 ist (Fig. 5) und die z.B. ebenfalls aus SiO-besteht.
In dieser Schicht 24 werden anschliessend zwei. Fenster 25 und 26 (Fig. 6) gebildet, während an der auf diese Weise freigelegten Oberfläche des Substrats und ebenfalls an der Oberflache der Oxidschichten 23 und 24 eine Metallschicht 27 z»B, aus Aluminium, vorgesehen wirdo Durch lokalisierte anodische Oxidation wex-den in der genannten Schicht 27 die Isolierzonen 27a (Fig. 7) gebildet, wodurch es möglich ist, eine Zwischenverbindungskonfiguration zu erhalten, die in Draufsicht in Fig. 8. dargestellt ist und in der sich ein Verbindtings streifen 27b oberhalb der Zone 21 erstreckt, die eine andere Verbindung bildet, deren Enden an der Aussenseite durch Metallstreifen 27c verbunden sind, die von dem genannten Streifen 27b durch isolierende Zonen 27a getrennt sind.
Das Verfahren nach der Erfindung lässt sich
6 0 9812/0698
PHP.7^579. . . ' " 2U8.75ο
auch zur Herstellung einer Mehr schicht en schaltung der an Hand der Fig. 9, 10, 11 und 12 beschriebenen Art verwenden.
Nach den genannten Figuren werden in ein
Siliciumhalbleitersubstrat 30 z,B» vom n-Leitfähigkeitstyp örtlich Veitinreinigungen eindiffundiert, die den p-Leitfähigkeitstyp herbeiführen, um so die Zone 31 zu bilden. Nach dieser Diffusion, die über ein Fenster 32 durchgeführt wird, das in der SiOp-Schicht 33 gebildet ist, wird das genannte Fenster durch Anwendung des obenbeschriebenen Verfahrens mit Hilfe einer Oxidschicht 3^ verschlossen, deren Dicke gleich der der Schicht 33 ist.
In der genannten Schicht 33 wird anschliessend ein Fenster 35 (Fig. 9) geöffnet und an der auf diese ¥eise freigelegten Oberfläche des Substrats 30 und ebenfalls an der Oberfläche der Oxidschichten 33 und wird eine Metallschicht 3C1 z.B. aus Aluminium, gebildet. Auf der genannten Metallschicht 36 wird durch ein bekanntes Verfahren eine neue Oxidschicht 37» die z.B. ebenfalls aus SiO2 besteht, gebildet (Fig. 10). Dank der Anwendung der Erfindung ist diese Schicht 37 etwa flach.
In dieser Schicht 37 werden Fenster 38 und
39 (Fig· 11) geöffnet und in den genannten Fenstern werden die Metallschichten 40 bzw. hl gebildet, die zur Bildung der benötigten Kontakte erforderlich sind (Fig. 12).
B 0981? /069Q
PHF.74579. 4,8,75.
Auf diese Weise wird eine Verbindmgsschaltung erhalten, in der die Kontakte 40 und 41 je für sich mit dem Substrat 30 über die Schicht 36 verbunden sind, die ihrerseits vollkommen gegen die Insel 31 isoliert ist.
In bezug auf die beiden Ausführungsbeispiele nach den Fig. 5 bis 8 bzw. den Fig. ° bis 12 kann also festgestellt werden, dass dank der Anwendung des erfindungsgemässen Verfahrens die Anzahl Pegelunterschiede herabgesetzt ist und dass die Höhe der verbleibenden Pegelunterschiede ebenfalls verringert ist, wodurch die Gefahr vor Bruch der aufeinander angebrachten Schichten an der Substratoberfläche sehr gering ist0
Es dürfte einleuchten, dass sich die
Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind. So kann statt einer metallenc-n. Hilf sschicht erwünschtenfalls auch eine Hilfsschicht aus einem anderen selektiv in bezug auf die erste Isolierschicht ätzbaren Material verwendet werden. Auch können andere Halbleitermaterialien
III V als Silicium, z,B. Germanium oder A B -Verbindungen,
wie GaAs, verwendet werden, wobei:, wenn SiO^-Schichten verlangt werden, diese nicht auf thermischem Wege, sondern auf andere Weise, z.B0 durch pyrolytische Ablagerung, hergestellt werden müssen. Statt Siliciumoxid und Siliciumnitrid können auch andere Isoliermaterialien, z.B. Aluminiumoxid, Anwendung finden.
609812/0698

Claims (1)

  1. PHP.7Ji-579.
    PATENTANSPRUECHE:
    Verfahren zur Herstellung einer planaren integrierten Halbleiterschaltung, bei dem von einer Halbleiterscheibe ausgegangen wird, von der eine Oberfläche wenigstens teilweise mit einer elektrisch isolierenden Schicht überzogen ist, in der mindestens ein Fenster gebildet wird, um darin eine Bearbeitung auf der· Halbleiteroberfläche durchzuführen, wobei dieses Fenster dann mit einem Isoliermaterial verschlossen wird',, dadurch gekennzeichnet, dass vor der Bildung des genannten Fensters in. einer auf der Halbleiteroberfläche liegenden ersten elektrisch isolierenden Schicht diese erste Isolier« schicht mit einer Hilfsschicht Überzogen wird, in der an der Stelle des zu bildenden Fensters eine Oeffnung vorgesehen wird; dass dann unter Verwendung der Hilfsschicht als Maske das Fenster in der ersten Isolierschicht gebildet wird; dass anschliessend auf dem Gebilde eine zweite Isolierschicht gebildet wird, und dass danach die Hilfsschicht mit den darauf liegenden Teilen der zweiten Isolierschicht entfernt wird,*wodurch eine Isolierschicht mit höchstens nur geringer Denivellierung erhalten wird, von welcher Schicht bei einem nächsten Verfahrensschritt ausgegangen wird.
    6098.12/0698
    PHF,74579. 4.8.75.
    2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Dicke der zweiten Isolierschicht praktisch gleich der Dicke der ersten Isolierschicht ist.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,' dass als Hilf ss chic lit eine Metallschicht verwendet wird.
    4. Verfahren nach einem der Ansprüche 1,2 oder 3S dadurch gekennzeichnet, dass die zv/eite Isolierschicht ein Dotierungsmaterial enthält, das durch Diffusion in die Halbleiterscheibe eingeführt wird,
    5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die beiden Isolierschichten aus Siliciumoxid bestehen»
    6ο Verfahren nach einem der Ansprüche 1 bis 4,
    dadurch gekennzeichnet, dass die erste Isolierschicht eine Siliciumoxidschicht und die zweite Isolierschicht eine Siliciumnitridschicht ist-.
    7« Verfahren nach einem der Ansprüche 1 bis 6,
    dadurch gekennzeichnet, dass die Hilfsschicht eine Metallschicht ist, die als Maskierung gegen ein bei hoher Temperatur eindiffundiertes Dotierungsmaterial dient«
    8. Verfahren nach einem der Ansprüche 1 bis 6,
    dadurch gekennzeichnet, dass die Hilfsschicht eine Metallschicht ist, die als Maskierung gegen ein durch Ionenimplantation eingeführtes Dotierungsmaterial dient»
    609812/0698
    PHF.74579. 4.8.75.
    9. Verfahren nach einem der Ansprüche 7 und 8,
    dadurch gekennzeichnet, dass eine Hilfsschicht aus Molybdän verwendet wird,
    10» Verfahren nach einem der Ansprüche 7 und 8,
    dadurch gekennzeichnet, dass eine Hilfsschicht aus Wolfram verwendet wird.
    11c Verfahren nach einem der Ansprüche 1, 2, 3* ^-»
    5, 6 oder 8, dadurch gekennzeichnet, dass eine Hilfsschicht aus Aluminium verwendet wird0
    12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in dei" erhaltenen Schicht mit geringer Denivellierung an den Stellen auf der Halbleiteroberfläche zu bildender Kontakte Oeffnungen vorgesehen werden, wonach ein Metallisierungsrauster gebildet \\rird, das an den Stellen der Oeffnungen die Halbleiteroberfläche kontaktiertβ
    13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass auf dem erhaltenen Metallisierungsmuster mindestens eine weitere Isolierschicht und ein darauf liegendes zweites Metallisierungsmuster, das über Oeffnungen in der zweiten Isolierschicht örtlich mit dem ersten Metallisierungsmuster in Kontakt steht, gebildet vrerden.
    14. Planare integrierte Schaltung, die durch Anwendung des Verfahrens nach einem der vorstehenden Ansprüche hergestellt ist.
    6098 12/0698
    Jh
    L e e r s e i t e
DE2538264A 1974-09-10 1975-08-28 Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung Expired DE2538264C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7430623A FR2284981A1 (fr) 1974-09-10 1974-09-10 Procede d'obtention d'un circuit integre semiconducteur

Publications (3)

Publication Number Publication Date
DE2538264A1 true DE2538264A1 (de) 1976-03-18
DE2538264B2 DE2538264B2 (de) 1981-04-30
DE2538264C3 DE2538264C3 (de) 1982-01-14

Family

ID=9142928

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2538264A Expired DE2538264C3 (de) 1974-09-10 1975-08-28 Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung

Country Status (10)

Country Link
JP (1) JPS5744017B2 (de)
AT (1) AT359562B (de)
CA (1) CA1035470A (de)
CH (1) CH591163A5 (de)
DE (1) DE2538264C3 (de)
FR (1) FR2284981A1 (de)
GB (1) GB1518988A (de)
IT (1) IT1042339B (de)
NL (1) NL7510427A (de)
SE (1) SE415421B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5496775A (en) * 1978-01-17 1979-07-31 Hitachi Ltd Method of forming circuit
FR2535525A1 (fr) * 1982-10-29 1984-05-04 Western Electric Co Procede de fabrication de circuits integres comportant des couches isolantes minces
JPH053192A (ja) * 1991-10-25 1993-01-08 Matsushita Electron Corp 半導体集積回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1536321A (fr) * 1966-06-30 1968-08-10 Texas Instruments Inc Contacts ohmiques pour des dispositifs à semi-conducteurs
US3442012A (en) * 1967-08-03 1969-05-06 Teledyne Inc Method of forming a flip-chip integrated circuit
US3474310A (en) * 1967-02-03 1969-10-21 Hitachi Ltd Semiconductor device having a sulfurtreated silicon compound thereon and a method of making the same
DE1589886B1 (de) * 1966-03-23 1972-05-31 Hitachi Ltd Halbleiterbauelement mit oberflaechenueberzug und verfahren zu seiner herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1531852A (fr) * 1966-07-15 1968-07-05 Itt Procédé de masquage de la surface d'un support
DE2059116C3 (de) * 1970-12-01 1974-11-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines Halbleiterbauelementes
GB1363815A (en) * 1971-12-06 1974-08-21 Tektronix Inc Semiconductor device and method of producing same
JPS4960870A (de) * 1972-10-16 1974-06-13

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589886B1 (de) * 1966-03-23 1972-05-31 Hitachi Ltd Halbleiterbauelement mit oberflaechenueberzug und verfahren zu seiner herstellung
FR1536321A (fr) * 1966-06-30 1968-08-10 Texas Instruments Inc Contacts ohmiques pour des dispositifs à semi-conducteurs
US3474310A (en) * 1967-02-03 1969-10-21 Hitachi Ltd Semiconductor device having a sulfurtreated silicon compound thereon and a method of making the same
US3442012A (en) * 1967-08-03 1969-05-06 Teledyne Inc Method of forming a flip-chip integrated circuit

Also Published As

Publication number Publication date
DE2538264B2 (de) 1981-04-30
CA1035470A (en) 1978-07-25
FR2284981A1 (fr) 1976-04-09
AT359562B (de) 1980-11-25
JPS5153491A (de) 1976-05-11
NL7510427A (nl) 1976-03-12
CH591163A5 (de) 1977-09-15
DE2538264C3 (de) 1982-01-14
SE415421B (sv) 1980-09-29
IT1042339B (it) 1980-01-30
ATA692075A (de) 1980-04-15
GB1518988A (en) 1978-07-26
JPS5744017B2 (de) 1982-09-18
FR2284981B1 (de) 1978-11-24
SE7509970L (sv) 1976-03-11
AU8461075A (en) 1977-03-17

Similar Documents

Publication Publication Date Title
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2745857C2 (de)
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE3750909T2 (de) Halbleiterherstellungsverfahren unter Verwendung eines Maskenersatzes und dotierstoffundurchlässiger Gebiete.
DE2928923C2 (de)
DE68916165T2 (de) Verfahren zum Herstellen von selbstjustierenden Metallhalbleiterkontakten in integrierten MISFET-Strukturen.
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
EP0182088B1 (de) Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE2922016A1 (de) Vlsi-schaltungen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE3039622A1 (de) Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2538264A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2453528C2 (de) Maskierungsverfahren
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE19854911A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee