DE2409472B2 - - Google Patents
Info
- Publication number
- DE2409472B2 DE2409472B2 DE2409472A DE2409472A DE2409472B2 DE 2409472 B2 DE2409472 B2 DE 2409472B2 DE 2409472 A DE2409472 A DE 2409472A DE 2409472 A DE2409472 A DE 2409472A DE 2409472 B2 DE2409472 B2 DE 2409472B2
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- insulating layer
- memory element
- semiconductor memory
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000015654 memory Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000007599 discharging Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YVZQFSNXOYLGMJ-UHFFFAOYSA-L chloro(2-hydroxyethyl)mercury;1-hexadecylpyridin-1-ium;bromide Chemical compound [Br-].OCC[Hg]Cl.CCCCCCCCCCCCCCCC[N+]1=CC=CC=C1 YVZQFSNXOYLGMJ-UHFFFAOYSA-L 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft ein Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET, bei dem in
einem Halbleitergrundkörper zwei beabstandete Dotierungsgebiete als Source- und Drainzonen mit gegenüber
dem Grundkörper entgegengesetzter Leitfähigkeit vorgesehen sind und der Halbleiterkörper im Gate-Bereich
von einer ersten Isolierschicht, einer darüber angeordneten elektrisch isolierten ersten offenen
(floating) Gate-Elektrode sowie einer davon durch eine zweite Isolierschicht getrennten zweiten elektrisch von
außen zugänglichen Gate-Elektrode bedeckt ist
Ein Speicherelement mit einem derartigen strukturellen Aufbau ist bereits aus der Veröffentlichung im
IBM TDB, Vol. 14, No. 11, April 1972, Seite 3356 bekannt Die Erfindung hat sich die Aufgabe gestellt, in
dieser Weise aufgebaute Speicherelemente bezüglich ihres Schaltverhaltens sowie im Sinne einer einfacheren
Herstellbarkeit zu. verbessern. Zui Lösung dieser Aufgabe sieht die Erfindung ein Halbleiterspeicherelement
der im Patentanspruch 1 gekennzeichneten An vor. Vorteilhafte Ausgestaltungen der Erfindung sind in
den Unteransprixhen gekennzeichnet
Die Erfindung wird im folgenden an Hand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen
näher erläutert. Es zeigt
Fi g. 1 ein vereinfachtes schcmatischcs Schaltbild für
die Anwendung einer Speicherzelle nach der Erfindung,
F i g. 2 eine Querschnittsdarstellung einer bevorzugten integrierten Ausführungsform der Speicherzelle von
F i g. 1 und
F i g. 3 ein vereinfachtes Ersatzschaltbild der Löschgate-Struktur
von F i g. 2.
Die in F i g. 2 dargestellte Speicherzelle stellt den Aufbau einer einzelnen Speicherstelle innerhalb einer
umfangreicheren Gesamtanordnung dar. Die Speicherzelle umfaßt einen elektrisch löschbaren Avulaiche-Injektions-FET
I, dei in Reihe mit einem zwischen die Bitleitung 3 und Massepolentia! geschalten Zugriffs-f-ET
2 liegt. Die Gate-Elektrode des FET2 ist mit
der Wortleitung 4 verbunden. Die obere (Lösch-) Gate-Elektrode 5 des FET 1 ist an die Löschleitung 6
angeschlossen. Beide FETs 1 und 2 sind P-Kanal-Fcldeffekttransistoren.
Die Binärinformation »1« wird in den ΓΕΤ 1 durch gleichzeitiges Anlegen eines negativen
Potentials an die Bitlcitung 3 sowie an die Wortleitung 4 eingeschrieben. Im Rahmen des später im Zusammenhang
mii Fig.2 beschriebenen bevorzugten Ausführungsbeispiels
werden an die Bitleitung 3 und die Wortleitung 4 zu diesem Zweck Impulse von -30 V mit
einer Impulslänge von etwa 10 bis 100 \xs angelegt.
Der FET 2 arbeitet bezüglich der angelegten negativen Spannungsimpulse als sogenannte Soiirccfolgcr
und lädt das mit ihm direkt verbundene Draingebiet des FRT 1 so ausreichend auf ein negatives
Potential auf, daß bezüglich des P + -Drainiibcrgangs von FKT 1 zum an Masscpoiential liegenden Substrat
die Avalanche-Bedingungen vorliegen. Das elektrisch nicht fixierte offene (floating) Gate 7 des I'F.T 1 befindet
sich zunächst auf Masscpoiential und wirkt so als
Feldelektrode zur Reduzierung der Durchbrucbspannung an der Oberfläche des Drainübergangs. Der
Lawinendurchbrucheifekt (Avalanche breakdown) des Drain-Obergangs hat zur Folge, daß sogenannte heiße
Elektronen an der Substratoberfläche auftreten, die ihrerseits durch die das offene Gate 7 vom Substrat
trennende Isolierschicht injiziert werden. Diese injizierten Elektronen gehen damit durch das Gate-Oxyd
hindurch und werden schließlich von dem offenen Gate 7 eingefangen. Die auf diese Weise von dem offenen
Gate akkumulierte negative Ladung ist eine Funktion der Amplitude, der Länge der für die Erzeugung des
Lawinendurchbruchs des P+ -Drain-Übergangs von FET 1 verwendeten Impulse sowie der Leckstromeigenschaften
des Dielektrikums, das die obere Gate-Elektrode von dem offenen Gate trennt.
Der Feldeffekttransistor 2 umfaßt, wie aus F i g. 2 hervorgeht, ein P +· Drain-Diffusionsgebiet 8, eine
P-dotierte polykristalline Siliziumelektrode als Wortleitung 4', eine 800 Ä dicke thermisch aufgewachsene
Silizhundioxyd-Gateisolierschicht 10 und ein P+ -dotiertes
Source-Diffusionsgebiet 11. Die Bithitung 3' ist an das Drain-Gebiet 8 angeschlossen. Die Bit- und
Wortleitungen 3' und 4' in F i g. 2 entsprechen den Bit- und Wortleitungen 3 und 4 von Fig. 1. Eine
passivierende Siliziumdioxydschicht 9 vollendet den vertikalen Aufbau dieser Struktur.
Das Drain-Gebiet des FET 1 und das Source-Gebiet des FET 2 von Fig. 1 sind durch das gemeinsame
P+-Diffusionsgebiet 11 in Fig.2 realisiert. Wie weiter
aus Fig.2 hervorgeht, umfaßt der FET 1 das P+-Draindiffusionsgebiet U, eine offene (floating)
P-dotierte polykristalline Silizium-Gateelektrode T, eine 800 Ä dicke thermische SiliziumdioKydschicht als
Gate-Dielektrikum 12, eine 1000 Ä dicke P-dotierte thermisch aufgewachsene Siliziumdioxydschicht 13, eine
Löschleitung 6' sowie ein P+ -Source-Diffusionsgebiet 14, das über den Anschluß 16 mit Massepotential
verbunden ist Beide FETs 1 und 2 sind in einem gemeinsamen N-dotierten Siliziumsubstrat 15 ausgebildet.
Bei genügend großer angesammelter negativer Ladung auf dem offenen Gate wird eine leitfähige
Inversionsschicht zwischen dem Source- und Drain-Gebiet 14 bzw. 11 des Speicherelements gebildet. Bei
Vorhandensein eines leitfähigen Kanals wird in der Nähe der Drain-Zone 11 ein transversales Randfeld
erzeugt, das ein zusätzliches heiße Elektronen erzeugendes Feld bereitstellt. Die Anzahl der erzeugten
heißen Ladungsträger wird mit negativer Aufladung des offenen Gates reduziert. Mit zunehmender negativer
Ladung wird die für den Lawinendurchbruch zwischen dem Draingebiet 11 und dem Substrat 15 erforderliche
Spannung erhöht. Ein Gleichgewichtszustand wird erreicht, wenn dia Spannung zwischen dem Draingebict
11 und der offenen Gate-Elektrode T in dem angeführten Beispiel unterhalb von 10 V fällt. Wie
bereits oben erwähnt, werden Impulse von etwa —30 V und einer Impulsdauer von etwa 10 bis IGOfis an die
Bitleitung 3' und die Wortleitung 4' angelegt, wobei das P + -Diffii$ionsgebief 11 auf etwa -25 V aufgeladen
wird, so daß der Übergang /wischen dem Source-Diffusionsgcbict
11 und dem Substntl Ii unterhalb der
offenen Gaic-Elcktrode T dem Lawincndurchbruchseffekt
unterworfen wird. Um das l.awincndurcl.bruehs potential zu verringern, kann eine Phosphorimplanuition
in das KanalgebK't des Speicherelement»» und zwar in der Nähe des Dirfiisioiisgebictcs Il angewandt
werden. Die Dauer der gleichzeitig an die Bit- und Wortleitungen 3' bzw. 4' angelegten negativen Impulse
ist auf solche Werte beschränkt, die bei normalen Speicher- und Logikanwendungen das Erreichen des
ι Gleichgewichtszustandes nicht erlauben. Zusätzlich
haben Experimente gezeigt, daß die offene Gate-Elektrode T dadurch auf etwa —10 V gehalten bzw.
geklemmt wird, daß zwischen dem Lösch-Gate 5' und dem offenen Gate 7' ein feldabhängiges P-dotiertes
in Oxyd 13 vorgesehen ist. Obwohl die offene Gaieelektrode
T durch Impulse höhere Amplitude oder längere Impulsdauer auf eine demgegenüber höhere Spannung,
z. B. — 15 V, aufgeladen werden kann, wird sich diese auf
dem offenen Gate T befindliche Ladung innerhalb
ι -, weniger Minuten auf — 10 V absenken.
Beim Schreiben einer binären »1« vird demnach eine negative Ladung auf dem offenen Gate T vorhanden
sein. Die elektrische Löschung dieser Ladung wird durch Anlegen einer positiven Spannung an das
κι Lösch-Gate 5' über die Löschleitung 6' bewirkt. Aus
F i g. 3 wird deutlich, daß bei einem <λ das Lösch-Gate 5'
angelegten positiven Impuls eine Spannung V2 über die durch das Oxyd 13 in F i g. 2 dargestellte Kapazität C1
auf dem offenen Gate bewirkt wird. Es gilt:
Vl = VO +
Cl
Cl +Cl
VL.
VO bedeutet dabei das gespeicherte Potential auf «ι dem Gate T und C2 ist die Kapazität des Gate-Dielektrikums
12 von F i g. 2. Wenn man die Abmessungen des Speicherelements derart optimiert, daß der Oxydbereich
oberhalb des offenen Gates T klein ist gegenüber dem Oxydbereich unterhalb des offenen
j-, GaUs (C'1 klein gegenüber C2), wird der größere
Anteil der Löschspannung VL über die obere Oxydschicht 13 (Cl) zwischen dem Löschgate 5' und dem
offenen Gate T eingeprägt. Die thermisch aufgewachsene Oxydschicht 13 unter dem Löschgate ist von der
P-dotierten polykristallinen Siliziumschicht des offenen Gates 7 im Laufe ihrer thermischen Ausbildung
ebenfalls P-dotiert. Die P-Dotierung dieser (Lösch-) Oxydschicht 13 bedingt die im Rahmen der Erfindung
besondere Eigenschaft dieser Schicht, daß sie nämlich einerseits bei kleinen Feldstärken (wenn Information
gespeichert werden soll) nur geringe Leckströme zuläßt, andererseits bei höheren Feldstärken (wenn gespeicherte
Information gelöscht werden soll) hohe Leckstrompfade
bereitstellt. Im Speicherbetrieb ist das Lösch-
-,o Gate 5' an Massepotential angeschlossen. Beim Löschen
wird ein +30V-lmpuls von mindestens Ims und
vorzugsweise von etwa 100 ms Dauer an das Lösch-Gate 5' angelegt, urr. die negative Ladung auf dem
offcien Gate 7' vollständig zu beseitigen.
■->■-, Auf Grund von entsprechenden Versuchen an einer
derartigen Speiciierstruktur nach F i g. 2, kann angenommen werden, daß die Datenhaltezeit etwa ein Jahr
bei einer Kristalltemperatur von 85°C betragen dürfte. Es gibt allerdings Hinweise, daß dabei nur eine
M) beschränkte Anzahl von Spcuk-ivyklen, d. h.
Schreib-ZLöschvorgängen möglich im Ia kann jedoch
v/eiterhin angenommen werden, il.il'. etwa 1000
Arbeitszyklen unter Benutzung derselben Schrcib-ZLöschpotcntialc realisierbar sind. Demzufolge
h-> ist eine Struktur "ntsprechenil F-" ig. 2 in erster Linie
geeignet für Anwendungen im Zusammenhang mit Speichern, die überwiegend ausgelesen werden (sog.
read-mostly memories).
Halbleitermaterialien wie Silizium sind gekenn/eichnet
durch das Vnrh.indensein einer sogenannten
verbotenen /one /wischen dem l.citungs- und Valenzband.
Elektronen im Leitungsband und Defektelektronen bzw. Löcher im Valenzband tragen dabei /um
Leilungsvorgang im Halbleiterkörper bei. Unter Glcichgewiehisbedingungen ist die sogenannte Generations-
mit der Rekombinationsraie gleich, so dall der
Überschtißeffekt Null ist. Unter dem Einfluß hoher elektrischer Feldstärken können in einem einkristallinen
Siliziummatcrial die Elektronen und Löcher jedoch eine
so hohe kinetische Energie gewinnen, dall sie zusätzli
ehe Llektronen und Löcher erzeugen, was zu einer
Vervielfachung der beweglichen Ladungsträger und damit /um Lawinen- bzw. Avalanchc-Effekt führt I1Hi
einen l.awinendurehbrucheffekt zu bekommen, muli
man ein starkes elektrisches Feld vorsehen, um ein Verarmungsgebiet an der Oberfläche des einkristallinen
.Siü/ji:;?; Sühv.ru!·. /t! cr/ci!"c:i /'.:r !likhsrs·· e;"c·.
Vcrarmungsgebicles an der Oberfläche des Siliziumsubstrats
wird ein elektrisches Feld in der normalen Richtung zur Oberfläche so ausgerichtet, dall die
Maioritätsträgcr aus dem Oberflächenbereich verdrängt
werden. Wenn genügend Minoriiätsträgcr
erzeugt werden, tritt normalerweise eine Oberflacheninversion auf. so daß sich das Obcrflachenpotenu.il
stabilisiert. Wenn jedoch das in Normalenriehtiirig zur
Oberfläche angelegte elektrische Feld groll genug und von sehr kurzer Dauer isl. steigt die I eidstärke im
Verarniungsgebict auf den für den Fmsat/ des
Lawinendurchbruchs erforderlichen kritischen Wen an und kann einen Leitungsvorgang durch das
Vcrarmiingsgebiel im Substrat in eine über dem
Substrat befindliche Sili/iumotydschicht bewirken. Im
Falle eines P-dotierten einkristallinen Sili/iumsubstrats
mit einer darüber angeordneten Sili/iumoxydschicht werden auf Cirund einer hochfrequenten sinusförmigen
Anregungsspannung F.lektroncn während jeder positiven
Halbschwingung in die Sili/kimoxydschiehl
inji/iert. Während jedes negativen Schwingungsab Schnitts werden die Elektronen von der Oberfläche des
.Substrats verdrängt.
Da ein Avalanche-Effekl in der oh'n beschriebenen
Weise in Leitern (d.h. auf Äquipotentialflächen) nicht auftreten kann und unter Berücksichtigung der Tatsache,
dall selbst leicht dotiertes polvkristallincs Silizium
einen Leiter darstellt, kann davon ausgegangen werden,
iiall Phänomene, die ein Verarnuingsgehiet erfordern,
wie z. Ii. der Avalanche Effekt, in polvkristallinem
Sili/iummaierial nicht auftreten können. Folglich ergibt
sich die Loschung der negativen Ladung auf der offenen
!'•dotierten polykristallinen Sili/iumgatc-Elektrode T in
I i g. 2 nicht als Folge eines Avalanche-Üffeklcs im
j> ,j...,._.,-!.,,>
.,,,kl.-,it:.η.,,._.,, S:!i.'::.'.':::;:;:!er:::! Vie!::::/!::
ist anzunehmen, was auch durch experimentelle
Untersuchungen unterstützt wird, dall der l.öschvor
gang einfach durch l.eekstromleilung durch die Sili/iumdiowdschiclii 15 zum I.ösch-C'iate V vor sich
geht, wenn ehe l.oschleitiing ft', wie oben beschrieben
wurde, gegenüber dem Substrat 15 mit positiven
Impulsen beaufschlagt wird. Selbst wenn eine gewisse
Tendenz hm zum Avalanche-Diirchbruch bestehen
sollte. \'rd durch den erhohlen l.eckstroni einer
Oxidschicht, die thermisch auf einem l'oKsiliziiimsub
st rat aufgewachsen ist. wie bei der auf dem offenen date
7 aufgewachsenen (Kydschicht I λ. der \iifbau der dazu
erforderlichen kritischen elektrischen Feldstärke über tier Oxidschicht 13 gegenüber dem offenen Cialc 7
verhindert.
Hierzu I Blatt Zeichnungen
Claims (10)
1. Halbleiterspeicherelement mit einem Doppelgate-lsolierschicht-FET,
bei dem in einem Halb- ϊ leitergrundkörper zwei beabstandete Dotierungsgebiete als Source- und Drainzonen mit gegenüber
dem Grundkörper entgegengesetzter Leitfähigkeit vorgesehen sind und der Halbleiterkörper im
Gate-Bereich von einer ersten Isolierschicht, einer darüber angeordneten elektrisch isolierten ersten
offenen Gate-Elektrode sowie einer davon durch eine zweite Isolierschicht getrennten zweiten
elektrisch von außen zugänglichen Gate-Elektrode bedeckt ist, dadurch gekennzeichnet, daß ι}
zur Entladung der ersten Gate-Elektrode (7, T) ein spannungsabhängiger Leckstrompfad durch die
zweite Isolierschicht (13) zur zweiten Gate-Elektrode (5,5' bzw. 6') vorgesehen ist.
2. Halbleiterspeicherelement nach Anspruch 1, dadurch! gekennzeichnet, daß die erste Gate-Elektrode
(7, T) aus dotiertem polykristallinen Halbleitermaterial besteht
3. Halbleiterspeicherelement nach Anspruch 2, dadurch gekennzeichnet, daß die erste Gate-EIek- >i
trode (13) aus P-dotiertem polykristallinem Halbleitermaterial besteht.
4. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die zweite Isolierschicht thermisch auf der m ersten Gate-Elektrode ausgebildet ist.
5. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet,
daß die zweite Isolierschicht aus thermisch aufgewachsenem Siliziufiidiox d besteht, daß durch π
Oxydation der darunterliegenden aus P-dotiertem Silizium bestehenden ersten Gate-Elektrode gebildet
ist, wobei als Dotierungsstoff vorzugsweise Bor verwendet ist.
6. Halbleiterspeicherelement nach einem der w
vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Einschreiben der Speicherinformation
unter Ausnützung eines Avalanche-Effektes über ι iie
erste Isolierschicht eine vorzugsweise negative Ladung auf die erste Gate-Elektrode gebracht wird, r>
und daß zum Löschen der Speichfrinformation der
spannungsabhängige Leckstrompfad über die zweite Isolierschicht ausgenutzt wird.
7. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeich- ">
<> net, daß die Fläche der zweiten Isolierschicht auf der ersten Gate-Elektrode kleiner ist als die Fläche der
ersten Isolierschicht unterhalb der ersten Gate-Elektrode.
8. Halbleiterspeicherelement nach einem der Yi
vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Isolierschicht etwa 800 Ä und die
zweite Isolierschicht etwa 1000 Ä dick ist.
9. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeich- m>
net. daß mm Löschen der Speicherinformalion im
Falle einer negativen gespeicherten Ladung ein positiver Spannungsimpuls von mindestens I ms
Dauer verwendet wird.
10. Halbleiterspeicherelement nach einem der *">
vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Kapa/itätswert der von tier ersten
Gate-elektrode, der /weiten Isolierschicht und der
zweiten Gate-Elektrode gebildeten Kondensatorstruktur (Ci) kleiner ist als der Kapazitätswert der
vom Halbleitergrundkörper, der ersten Isolierschicht und der ersten Gate-Elektrode gebildeten
Kondensatorstruktur (C2).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00341814A US3836992A (en) | 1973-03-16 | 1973-03-16 | Electrically erasable floating gate fet memory cell |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2409472A1 DE2409472A1 (de) | 1974-09-26 |
DE2409472B2 true DE2409472B2 (de) | 1980-12-04 |
DE2409472C3 DE2409472C3 (de) | 1981-10-01 |
Family
ID=23339144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2409472A Expired DE2409472C3 (de) | 1973-03-16 | 1974-02-28 | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET |
Country Status (7)
Country | Link |
---|---|
US (1) | US3836992A (de) |
JP (1) | JPS54155B2 (de) |
CA (1) | CA1023859A (de) |
DE (1) | DE2409472C3 (de) |
FR (1) | FR2221787B1 (de) |
GB (1) | GB1460599A (de) |
IT (1) | IT1006903B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3219217A1 (de) * | 1981-05-22 | 1982-12-09 | Hitachi, Ltd., Tokyo | Elektrisch programmierbarer nur-lese-speicher |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4004159A (en) * | 1973-05-18 | 1977-01-18 | Sanyo Electric Co., Ltd. | Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation |
JPS5916423B2 (ja) * | 1975-02-14 | 1984-04-16 | 日本電気株式会社 | 半導体記憶装置 |
US3992701A (en) * | 1975-04-10 | 1976-11-16 | International Business Machines Corporation | Non-volatile memory cell and array using substrate current |
US4051464A (en) * | 1975-09-08 | 1977-09-27 | Honeywell Inc. | Semiconductor memory cell |
US4070652A (en) * | 1975-11-14 | 1978-01-24 | Westinghouse Electric Corporation | Acousto-electric signal convolver, correlator and memory |
US4010482A (en) * | 1975-12-31 | 1977-03-01 | International Business Machines Corporation | Non-volatile schottky barrier diode memory cell |
NL7700880A (nl) * | 1976-12-17 | 1978-08-01 | Philips Nv | Naar willekeur toegankelijk geheugen met junctieveldeffekttransistoren. |
US4122544A (en) * | 1976-12-27 | 1978-10-24 | Texas Instruments Incorporated | Electrically alterable floating gate semiconductor memory device with series enhancement transistor |
US4112509A (en) * | 1976-12-27 | 1978-09-05 | Texas Instruments Incorporated | Electrically alterable floating gate semiconductor memory device |
US4173791A (en) * | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory array |
DE2743422A1 (de) * | 1977-09-27 | 1979-03-29 | Siemens Ag | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
JPS5457875A (en) * | 1977-10-17 | 1979-05-10 | Hitachi Ltd | Semiconductor nonvolatile memory device |
US4282540A (en) * | 1977-12-23 | 1981-08-04 | International Business Machines Corporation | FET Containing stacked gates |
US4184207A (en) * | 1978-01-27 | 1980-01-15 | Texas Instruments Incorporated | High density floating gate electrically programmable ROM |
US4246502A (en) * | 1978-08-16 | 1981-01-20 | Mitel Corporation | Means for coupling incompatible signals to an integrated circuit and for deriving operating supply therefrom |
US4245165A (en) * | 1978-11-29 | 1981-01-13 | International Business Machines Corporation | Reversible electrically variable active parameter trimming apparatus utilizing floating gate as control |
JPS6046554B2 (ja) * | 1978-12-14 | 1985-10-16 | 株式会社東芝 | 半導体記憶素子及び記憶回路 |
DE2918888C2 (de) * | 1979-05-10 | 1984-10-18 | Siemens AG, 1000 Berlin und 8000 München | MNOS-Speicherzelle und Verfahren zu ihrem Betrieb sowie zu ihrer Herstellung |
US4334347A (en) * | 1979-10-19 | 1982-06-15 | Rca Corporation | Method of forming an improved gate member for a gate injected floating gate memory device |
US4253106A (en) * | 1979-10-19 | 1981-02-24 | Rca Corporation | Gate injected floating gate memory device |
DE3067881D1 (en) * | 1980-02-25 | 1984-06-20 | Ibm | Dual electron injector structures |
US4380773A (en) * | 1980-06-30 | 1983-04-19 | Rca Corporation | Self aligned aluminum polycrystalline silicon contact |
US4363109A (en) * | 1980-11-28 | 1982-12-07 | General Motors Corporation | Capacitance coupled eeprom |
EP0089457A3 (de) * | 1982-03-23 | 1986-01-22 | Texas Instruments Incorporated | Lawineneffekt-Sicherungselement wie ein programmierbarer Speicher |
DE3330011A1 (de) * | 1983-08-19 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | Halbleiter-bauelement mit einem heisse-elektronen-transistor |
US4615020A (en) * | 1983-12-06 | 1986-09-30 | Advanced Micro Devices, Inc. | Nonvolatile dynamic ram circuit |
JPH02357A (ja) * | 1988-05-20 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
US5777361A (en) * | 1996-06-03 | 1998-07-07 | Motorola, Inc. | Single gate nonvolatile memory cell and method for accessing the same |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3755721A (en) * | 1970-06-15 | 1973-08-28 | Intel Corp | Floating gate solid state storage device and method for charging and discharging same |
US3660819A (en) * | 1970-06-15 | 1972-05-02 | Intel Corp | Floating gate transistor and method for charging and discharging same |
DE2201028C3 (de) * | 1971-01-15 | 1981-07-09 | Intel Corp., Mountain View, Calif. | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens |
US3728695A (en) * | 1971-10-06 | 1973-04-17 | Intel Corp | Random-access floating gate mos memory array |
US3774036A (en) * | 1972-02-23 | 1973-11-20 | Searle & Co | Generation of a supply of radionuclide |
GB1354071A (en) * | 1972-12-05 | 1974-06-05 | Plessey Co Ltd | Memory elements |
-
1973
- 1973-03-16 US US00341814A patent/US3836992A/en not_active Expired - Lifetime
-
1974
- 1974-01-15 IT IT19395/74A patent/IT1006903B/it active
- 1974-02-12 FR FR7404781A patent/FR2221787B1/fr not_active Expired
- 1974-02-28 DE DE2409472A patent/DE2409472C3/de not_active Expired
- 1974-03-08 CA CA194,527A patent/CA1023859A/en not_active Expired
- 1974-03-11 GB GB1070874A patent/GB1460599A/en not_active Expired
- 1974-03-14 JP JP2869674A patent/JPS54155B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3219217A1 (de) * | 1981-05-22 | 1982-12-09 | Hitachi, Ltd., Tokyo | Elektrisch programmierbarer nur-lese-speicher |
Also Published As
Publication number | Publication date |
---|---|
DE2409472A1 (de) | 1974-09-26 |
FR2221787A1 (de) | 1974-10-11 |
DE2409472C3 (de) | 1981-10-01 |
IT1006903B (it) | 1976-10-20 |
GB1460599A (en) | 1977-01-06 |
JPS54155B2 (de) | 1979-01-06 |
CA1023859A (en) | 1978-01-03 |
FR2221787B1 (de) | 1976-11-26 |
US3836992A (en) | 1974-09-17 |
JPS49123244A (de) | 1974-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2409472B2 (de) | ||
DE2711895C2 (de) | Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung | |
DE2600337C2 (de) | Halbleiterspeicheranordnung | |
DE2802141C2 (de) | Halbleiteranordnung | |
DE2939300C3 (de) | Nichtflüchtiger Speicher | |
DE2838937A1 (de) | Rom-speicheranordnung mit feldeffekttransistoren | |
DE2838907A1 (de) | Verfahren zum programmieren einer igfet-speicherzelle | |
DE3019850A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3203516A1 (de) | Nicht fluechtige, elektrisch umprogrammierbare floating-gate-speicheranordnung | |
DE2627827A1 (de) | Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert | |
DE2751592C2 (de) | Halbleiter-Speicherschaltung | |
DE2409568A1 (de) | Halbleiter-speicherelement | |
DE2624157A1 (de) | Halbleiterspeicher | |
EP0168528B1 (de) | Ein-Transistor-Speicherzelle für hochintegrierte dynamische Halbleiterspeicher und Verfahren zu ihrer Herstellung | |
DE2606744C2 (de) | Anordnung mit einem Paar komplementärer Feldeffekttransistoren | |
DE2356275A1 (de) | Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren | |
DE2644832A1 (de) | Feldeffekt-transistor und verfahren zu seiner herstellung | |
DE2727147A1 (de) | Halbleiterspeicher | |
DE2201028A1 (de) | Feldeffekt-Speicherelement | |
DE2614698A1 (de) | Halbleiterspeicher | |
DE2818783C3 (de) | Datenspeicherzelle | |
DE2804412B2 (de) | Halbleiterspeicheranordnung | |
EP0135137A2 (de) | Statische Speicherzelle | |
DE2947920C2 (de) | Bauelement in I&uarr;2&uarr; L-Schaltungstechnik | |
DE2734354A1 (de) | Speicherelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OI | Miscellaneous see part 1 | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |