DE2947920C2 - Bauelement in I↑2↑ L-Schaltungstechnik - Google Patents

Description

^gekennzeichnet durch

Kf(e) eine auf dem Basisbereich (15) und/oder dem daran angrenzenden Oberflächenbereich des Substrats (14) angeordnete Ladungsspeichereinrichtung (23) und

(0 eine Einrichtung (21) zur Injizierung von Ladungen In die Ladungsspeichereinrichtung (23). (F ig. 2A)

2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Injizieren von Ladungen in die Ladungsspeichereinrichtung (23) einen Im Oberflächenberelch des Substrats (14) Im Abstand vom Basisbereich (15) angeordneten Steuer-

- Bereich (21) des zweiten Leitfähigkeitstyps umfaßt. (Fig. 2A)

3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ladungsspeichereinrichtung einen auf der Oberfläche des Substrats (14) zwischen dem Basisbereich (15) und der Ladungslnjlzierelnrichtung (21) angeordneten Sillziumoxid-Fllm (22), einen darauf angeordneten Slliziumnitrld-Film und eine auf diesem angeordnete Gate-Elektrode (23) aufweist.

4. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ladungsspeichereinrichtung eine potentialfreie Gate-Elektrode (23) aufweist, die über einen isolierenden Film (22) auf der Oberfläche des Substrats (14) zwischen dem Basisbereich (15) und der Ladungsinjiziereinrichtung (21) angeordnet ist.

5. Bauelement nach einem der Ansprüche 2 bis 4, gekennzeichnet durch eine Einrichtung zum Vorspannen des zwischen dem Steuerbereich (21) und dem Substrat (14) bestehenden PN-Übergangs In Sperrichtung.

6. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß sich die potentialfreie Gate-Elektrode (61) über den Steuerbereich (62) erstreckt. (Flg. 6 A)

7. Bauelement nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß sich die potentialfreie Gate-Elektrode (61) über den Baslsbereich (15) erstreckt und daß eine Einrichtung zum Vorspannen des zwischen dem Substrat (14) und dem Basisbereich (15) vorhandenen PN-Übergang In Sperrlchfung vorgesehen Ist.

8. Bauelement nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß innerhalb des Steuerbereichs (62) ein Schreibbereich (63) des ersten Leltfählgkeltstyps angeordnet Ist, daß sich die potentialfreie Gate-Elektrode (61) über den Schreibbereich (63) erstreckt, und daß eine Einrichtung zur Vorspannung des zwischen dem Schreibbereich (63) und dem Steuerbereich (62) vorhandenen PN-Übergangs In Sperrrichtung vorgesehen Ist. (Flg. 6A)

9. Bauelement nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß Im Oberflächenberelch des Substrats (14) unter der potential freien Gate-Elektrode (61) ein an den Basisbereich (15) angrenzender stark dotierter Bereich (70) des ersten Leitfähigkeitstyps angeordnet Ist. (Flg. 7A)

10. Bauelement nach einem der Ansprüche 4 bis 9, gekennzeichnet durch eine auf der potentialfrelen Gate-Elektrode (57) über einem Isolierfilm angeordnete Steuerelektrode (50), die zur Förderung der Injektion von Ladungen In die potentialfreie Gate-Elektrode (57) an einer Spannung liegt. (Flg. 5B)

11. Bauelement nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, daß das Substrat (14) aus Silizium, die notentlalfrele Gate-Elektrode (23) aus polykristallinem Silizium und der Isolierfilm (22) aus

, Siliziumoxid bestehen.

J 12. Verwendung des Bauelements nach einem der Ansprüche 1 bis 11 in einer Festspeicher-Schaltung mit zwei I²L-Bauelementen, die jeweils im Oberflä-

. chenberelch eines gemeinsamen Substrats (14) angeordnet einen NPN-Transistor (01, Ql) und einen PNP-Transistor (Ql', QV) aufweisen, wobei ein erster Kollektor jedes NPN-Transistors (öl, Ql) mit der Basis des jeweils anderen NPN-Translstors (Ql, Ql) verbunden Ist und jeweils der zweite Kollektor der beiden NPN-Transistoren (öl, Ö2) als Ausgangsanschluß dient. (Flg. 16)

13. Verwendung nach Anspruch 12, dadurch gekennzeichnet, daß die beiden PNP-Translstoren (öl'. Ö2') unterschiedliche Basisbreiten haben. (Flg. 21)

Die Erfindung bezieht sich auf ein Bauelement In I²L-Schaltungstechnlk der Im Oberbegriff des Patentanspruchs 1 angegebenen Gattung. Im folgenden wird ein solches Bauelement In I²L-Schaltungstechnlk der Einfachheit halber kurz als »I²L« bezeichnet.

Das I²L Ist ein neuartiges logisches Bauelement, welches In den folgenden Veröffentlichungen beschrieben 1st: H. H. Berger und S. K. Wledman, Merged-Translstor Logic (MTL)-A Low-Cost Bipolar Logic Concept; IEEE J of SSC, sc-7, 5, Selten 340 bis 346, Oktober 1972, K. Hart und A. Slob, Integrated Injection Logic: A New Approach to LSI; IEEE J. of SSC, sc-7, 5, Seiten 346 bis 351, Oktober 1972, usw. Das I²L ermöglicht eine hohe Pakkungsdichte, weist einen weiten Anwendungsbereich auf, Ist kompatibel mit herkömmlichen bipolaren Transistoren, usw.

Im folgenden sollen zunächst anhand der Fig. IA und IB Einzelheiten und Funktion eines herkömmlichen I²L erläutert werden, wobei Fig. IA ein Ersatzschaltbild und Flg. IB die Struktur dieses Bauelements im Schnitt darstellen. Wie die Flg. IA zeigt, ist das I²L als die Kombination eines PNP-Transistors 11 mit gemeinsamer Basis und eines NPN-Translstors 12 mit gemeinsamem Emitter gebildet. Der Emitter / des Transistors 11 wird gewöhnlich als »Injektor« bezeichnet, wobei eine Stromversorgung mit diesem Anschluß verbunden ist. Die Basis B des Transistors 12 dient als Eingangsanschluß und die Kollektoren C_x bis C% als Ausgangsanschlüsse, wodurch Ausgangssignale In dem Mehrfachkollektor-System geliefert werden. Als Transistor 12 wird ein

gewöhnlicher Planartransistor verwendet, und zwar dadurch, daß dessen Emitter und Kollektor Invertiert werden; der Emitter E Ist gemeinsam für das gesamte Bauelement mit Masse verbunden. Dlesd Situation ergibt sich aus der Schnittansicht der Flg. IB, wobei ein lateraler Transistor als der PNP-Translstor 11 verwendet wird. In welchem ein P-Bereich 13 (mit beispielsweise emer Störstellenkonzentratlon In der Größenordnung von 10¹⁸ cm"³) der Emitter Ist, eine epitaktisch aufgewachsene N-Halblelterschlcht 14 (mit beispielsweise einer Störstellenkonzentration in der Größenordnung von 10¹⁶ cm"³) die Basis und ein P-Be-elch Ii (mit beispielsweise einer Störstellenkonzentratlon In der Größenordnung von 10" cm"³) der Kollektor. Andererseits Ist der NPN-Translstor 12 derart aufgebaut, daß jeder N-Berelch 16 (mit beiapielsweise einer Störstellenkonzentratlon In der Größenordnung von 10²⁰ cm"³) der Kollektor Ist, daß der P- - Bereich 15 die Basis Ist, und daß die epItakUsch aufgewachsene N-halbleltersohicht 14 (beispielsweise eine N-tSilizlum-Epitaxie-Schicht) der Emitter ist. Ein N*-burled-Player 191 und ein N⁺-Berelch 192 (mit beispielsweise ^;%iner Störstellenkonzentratlon in der Größenordnung von 10²⁰ cm"³) dienen zur Herausführung des gemeinsamen ,Masseanschlusses. Der Bereich 192 dient zur Verhinderung des Übersprechens zwischen benachbarten Gates. Er wird als »N*-K.ragen« bezeichnet und weist manchmal einen flachen Bereichstell neben einem den Bereich 191 kontaktierenden Teil auf und umgibt das I²L. Bei 17 ist ein isolierender Film (aus SlO₂ oder ähnlichem) gezeigt Das Bezugszeichen 181 bezeichnet eine Injektorelektrode, das Bezugszeichen 182 eine Basiselektrode, die Bezugszeichen 183, 183' und 183" Kollektorelektroden und das Bezugszeichen 184 eine Masseelektrode, die aus Aluminium oder ähnlichem bestehen. Das Bezugszeichen 10 bezeichnet ein P-leltendes Halbleitersubstrat, welches aus P-Slllzlum oder ähnlichem gebildet ist.

Wie sich aus der Figur ergibt, sind der Kollektor des PNP-Transistors 11 und die Basis des NPN-Transistors \l als identischer P-Halbleiterberelch 15 ausgebildet.

Die Basis des PNP-Transistors 11 und der Emitter des *o NPN-Transistors 12 sind die N-Epitaxieschicht 14, die dem ganzen Bauelement gemeinsam ist.

Das vorstehend erläuterte I²L weist eine kleine Bauelementefläche auf und einen geringen Leistungsverbrauch. Zusätzlich kann dieses Bauelement leicht auf einem monolithischen Halbleiter-IC-Chip zusammen mit einer Analogschaltung mit bipolaren Transistoren integriert werden. Es wird daher in großem Umfang benutzt.

Der Erfindung Hegt die Aufgabe zugrunde, das Bauelement der eingangs bezeichneten Gattung derart auszugestalten, daß es als Festspeicher-Element arbeitet.

Die Lösung dieser Aufgabe ist im Kennzeichenteil des Patentanspruchs 1 angegeben; vortp^f'hafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Aus der US-PS 41 12 509 Ist zwar ein Festspeicherelement bekannt, doch handel' es sich dort um ein Bauelement in FAMOS-Bauweise. Dabei arbeitet ein FAMOS-Bauelement einer ausgewählten Speicherzelle im Lesebetrieb als Schalttransistor eines MOS-Inverters. Daher handelt es sich bei dem Datensignal aus der Speicherzelle um ein kleines Stromsignal. Bei der bekannten Schaltung ist der Aufbau der perlpheren Schaltungskrelse schwierig; außerdem lassen sich Speicher mit kurzer Zugriffszelt bei niedriger Versorgungsspannung mit der bekannten FAMOS-Schaltung nur schwer herstellen.

Bei Verwendung des erfindungsgemäßen Bauelements wirkt dagegen die jeweils angesteuerte Speicherzelle als

30

35

45

55 I²L-Gate. Daher läßt sich aus der angesteuerten Speicherzelle ein Datensignal verhältnismäßig hohen Stroms ableiten, da die Speicherzellen selbst Stromtrelber-Funktlon haben. Somit gestattet es das erfindungsgemäße Bauelement, einen Festspeicher aufzubauen, der bei niedriger Versorgungsspannung hohe Zugriffsgeschwindigkeit gestattet.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigt

Flg. IA ein Schaltungsdiagramm einer Ersatzschaltung bzw. Äquivalenzschaltung eines herkömmlichen I²L;

Fig. IB eine SchnUtansicht eines Bauelements des herkömmlichen I²L;

FIg 2A eine Schnittansicht eines Bauelementeaulbaus eines ersun Ausführungsbeispiels einer I²L-Festwertspeicherzelle gemäß der Erfindung;

,_(] FI g. 2B ein schematiches Layout-Muster des ersten Ausführungsbeispiels der I²L-Festwertspeicherze!Ie gemäß der Erfindung;

Flg. 3 ein schematlsches Schaltungsdiagramm einer Speichermatrix, in welcher die I²L-Festwertspeicherzelle des ersten Ausführungsbeispiels verwendet ist;

Fig. 4A eine Schnittansicht eines Bauelementeaufbaus eines zweiten Ansführungsbeisplels der I²L-Festwertspeicherzelle gemäß der Erfindung;

Flg. 4B ein schematisches Layout-Muster des zweiten Ausführungsbeispiels der I²L-Festwertspeicherzelle gemäß der Erfindung;

Flg. 5A eine Schnittansicht eines Bauelementeaufbaus eines dritten Ausführungsbeispiels der I²L-Festwertspelcherzelle gemäß der Erfindung;

Fig. 5B eine SchnUtansicht eines Bauelementeaufbaus eines weiteren Teils des dritten Ausführungsbeispiels der I²L-Festwertspelcherzelle gemäß der Erfindung;

Fig. 5C ein schematisches Layoui-Muster des dritten Ausführungsbeispiels der I²L-Festwertspelcherzelle gemäß der Erfindung;

Fig. 5D ein schematisches Schaltungsdiagramm einer Speichermatrix, in welcher die I²L-Festwertspeicherzelle .des dritten Ausführungsbeispiels der Erfindung verwendet Ist;

Fig. 6A eine SchnUtansicht eines Bauelementeaufbaus eines vierten Ausführungsbeispiels der I²L-Festwertspeicherzelle gemäß der Erfindung;

Fig. 6B ein schematisches Layout-Muster des vierten Ausführungsbeispiels der I²L-Festwertspelcherzelle gemäß der Erfindung;

■ Fig. 6C ein Äquivalenz-Schaltbild des vierten Ausführungsbeispiels der [²L-Festwertspeicherzel!e gemäß der Erfindung;

Fig. 7A eine Schnittansicht eines Bauelementeaufbaus eines fünften Ausführungsbeispiels der I²L-Festwertspeicherzelle gemäß der Erfindung;

Fig. 7B ein schematisches Layout-Muster des fünften Ausführungsbeispiels der PL-Festwertspeicherzelle gemäß der Erfindung;

Fig. 7C ein Äquivalenz-Schaltbild des fünften Ausfijhrungsbelsplels der I²L-Festwertspeicherzelle gemäß der Erfindung;

Flg. 8A eine SchnUtansicht eines Bauelementeaufbaus eines sechsten Apsführungsbelsplels der PL-Festwertspeicherzelle gemäß der Erfindung;

FI g. 8B ein schematisches Layout-Muster des sechsten Ausführungsbeispiels der I²L-Festwertspelcherzelle gemäß der Erfindung;
Fig. 8C ein Ersatzschaltbild des sechsten Ausfüh-

rungsbeisplels der PL-Festwertspeicherzelle gemäß der Erfindung;

Fig, 9 ein schematisches Layout-Muster eines siebfen Ausführungsbeispiels der 1²L-Festwertspeicherzelle gemäß der Erfindung;

Fig. 1OA eine Schnittansicht einer Bauelerrientestrüktur eines achten Ausführungsbeispiels der PL-Festwertspeicherzelle gemäß der Erfindung;

Fig. 1OB ein schematisches Layout-Muster des achten Ausführungsbeispiels der I²L-Festwertspeicherzelle ge- ίο maß der Erfindung;

Fig. 11A eine Schnittansicht einer Bauelementestruktur eines neunten Ausführungsbeispiels der PL-Festwert- . Speicherzelle gemäß der Erfindung;

Fig. HB ein schematisches Layout-Muster des neun- ,15 ten Ausführungsbeispiels der 1²L-Festwertspelcherzelle ' gemäß der Erfindung;

Fig. 12A, 12B und 12C jeweils eine Schnittansicht, ein schematisches Layout-Musler bzw. ein Ersatzschaltbild einer Bauelementestruktur eines zehnten Ausführungsbeispiels der PL-Festwertspeicherzelle gemäß der Erfindung;

Fig. 13A, I3B und 13C jeweils eine Schnittansichl, ein schematisches Layout-Muster bzw. ein Ersatzschaltbild einer Bauelementestruktur eines elften Ausführungsbelspiels der PL-Festwertspelcherzelle gemäß der Erfindung;

Fig. 14A und 14B eine Schnittansicht bzw. ein schematisches Layout-Muster einer Bauelementestruktur eines zwölften Ausführungsbeispiels der PL-Festwert-Speicherzelle gemäß der Erfindung;

Fig. 15 ein Ersatzschaltbild einer ersten Art der PL-Festwertspeicherzelle gemäß der Erfindung;

Fig. 16 ein Ersatzschaltbild einer Flip-Flop-Schaltung, die unter Verwendung der ersten Art des PL-Dauerspeichers gemäß der Erfindung aufgebaut Ist;

Fig. 17 ein Ersatzschaltbild einer zweiten Art des I²L-Dauerspeichers gemäß der Erfindung;

Fig. '8 ein Ersatzschaltbild einer Flip-Flop-Schaltung, die unter Verwendung der zweiten Art des PL-Dauer-Speichers gemäß der Erfindung aufgebaut ist;

Fig. 19 eine Ansicht einer Fiip-Fiop-SchaUung, die unter Verwendung der ersten und der zweiten Art von erfindungsgemäßen PL-Üauerspeichern aufgebaut 1st;

Fig. 20A. 2OB und 20C jeweils eine Bauelementestruktur im Schnitt, ein schematisches Layout-Muster bzw. ein Ersatzschaltbild eines Ausführungsbeispiels einer Flip-Flop-Schaltung, die unter \ erwendung von PL-Dauerspeichern gemäß der Erfindung aufgebaut ist;

Fig. 2IA, 21B und 21C jeweils eine Bauelementestruktur im Schnitt, ein schematisches Layout-Muster bzw. ein Ersatzschaltbild eines weiteren Ausführungsbeispiels einer Flip-Flop-Schaltung, die unter Verwendung des erfindungsgemäßen PL-Dauerspeichers aufgebaut ist.

Ausführungsbeispiel I:

Die Fig. 2A und 2B dienen zur Erläuterung eines ersten Ausführungsbeispiels der Festwertspeicherzelle gemäß der Erfindung. Die Fig. 2A zeigt eine Schnillansieht der Struktur und die Flg. 2B ein schematisches Layout-Muster. Die F fg. 2A zeigt den Schnitt entlang der Linie H-II* in der Fig. 2B. In den Figuren Ist der Bereich 21 ein P-leltender Bereich (beispielsweise mit einer Slörstellenkonzenlratfon von I0^IT bis 10" era"'). Zwischen einem Basisbereich 15 (mit beispielsweise einer Störstellenkonzentration von 10" bis 10" cm"^J) eines NPN-Transistors und dem P-Berelch 21 Ist In einem isolierenden Film 22 (ein SIO₂-FIIm oder ähnliches) ein freischwebendes Gate 23 angeordnet, das aus polykristallinen! Silizium oder ähnlichem geformt Ist und beispielsweise eine Filmdicke von 0,1 bis 1 μΐη und einen Schichtwiderstand von 20 bis 100 Ω/D aufweist.

Ein von einem Injektor 13 (der aus einem P-Berelch besteht und eine Störstellenkonzentration von beispielsweise 10" bis 10" cm'"³ aufweist) in den Basisbereich 15 zu injizierender Strom wird durch In dem freischwimmenden Gate 23 zu speichernde Ladungen gesteuert. Ein Bereich 14 (eine epitaktisch aufgebrachte N-Sillziumschlcht oder ähnliches mit elnei Störstellenkonzentration von beispielsweise 10¹⁵ bis 10" cm"³) dient als Wortleitung (WR) und gehört durch Isolationsbereiche, die als P-Bereiche 24 (mit einer Störstellenkonzentration von beispielsweise 10²⁰ cm"³) In der FI g. 2ß ausgebildet sind, nur gemeinsam zu den I²Ls In einer Wortleitungsrichtung.

Mit dem Bauelement gemäß diesem Ausführungsbeispiel Ist eine Festwertspeicherzelle unter Berücksichtigung der nachstehend angegebenen Betriebsvorgänge aufgebaut.

(1) Wenn kein Elektron Innerhalb des freischwimmenden Gates 23 existiert, 1st der Kanal eines MIS (Metall-Isolator-Ha!b!eiter)-Feldeffekttranslstors Q_2t (nachstehend mit »MISFET« abgekürzt) nicht In einem N-Berelch 25 unterhalb des Gates geformt und daher arbeitet das vorliegende Bauelement als herkömmliche PL-Schaltung.

(2) Wenn Elektronen innerhalb des freischwimmenden Gates 23 existieren, ist der Kanal im N-Bereich 25 unterhalb des Gates geformt. Dadurch treten die von dem Injektorbereich 13 Injizierten Löcher durch den Basisbereich 15 hindurch, strömen in den Kanalbereich hinein und In den P-Berelch 21 hinaus. Zu diesem Zeltpunkt wird daher der Basisstrom des NPN-Translstors kleiner und damit auch der durch den Kollektor 16 (der ein N*-Bereich ist und eine Störstellenkonzentration von beispielsweise 10" bis 10²¹ cm"³ aufweist) fließende Strom wird kleiner als in dem vorstehend genannten Fa!! (1).

Da wie vorstehend ausgeführt, die Anzahl der dem freischwimmenden Gate 23 gespeicherten Elektronen als Veränderung des Kollektorstroms festgestellt werden kann, wird der Speicherelement-Betrieb möglich Das Schreiben und Lesen dieses Speichers werden wie folgt ausgeführt:

(1) Schreibmodus:

Die Flg. 3 zeigt eine Speichermatrix, welche dieses Bauelement für eine Speicherzelle verwendet. Beim Schreiben werden eine Wortleitung WRl und eine Bitleitung BWl verwendet, um beispielsweise eine Zelle 30 auszuwählen. Der Übergang zwischen dem N-Berelch 14 (Wortleitung WR) und dem P-Berelch 21 (Blileltung BW) wird zum Durchbruch gebracht (bei einer Durchbruchsspannung von beispielsweise 10 bis 100 V), um Elektronen In das freischwimmende Gate zu Injizieren. Wenn ein Teil des Übergangs zwischen der N-Schlcht 14 und dem P-Berelch 21 mit einem In Berührung mit dem P-Berelch stehenden N⁺-Berelch geformt Ist, tritt der Durchbruch bei einer niedrigeren Spannung ein, so daß die Schreibspannung verringert werden kann.

(2) Lesemodus:

Wenn die Wortleitung WRl auf das Potential Null gebracht wird (wobei die Injektionsspannung etwa

29 47

ίο

15

20

0,7 V beträgt), kann entschieden werden, ob die Speicherzelle 3Q auf »1«' öder »0« steht, In .dem der durch eine Bltleitung BR 2 fließende Stron? festgestellt wird. Andere Wortleitungen als die betreffende Wortleitung brauchen dabei 'nlcrlt auf derri hohen Pegel (0,7 V) gehalten werden.

jDer Speicherinhalt wird dadurch gelöscht, daß das Bauelement, mit ultravioletten Strahlen (etwa 10 bis 100 Minuten lang) bestrahlt wird.

Ausfuhrungsbeispiel 2:

Die Bauelemente-Struktur einer Speicherzelle entspricht der Darstellung In den FI g. 4A und 4B; dabei wird das Substrat als Injektor 13 verwendet. Auf dieses Welse v/lrd die benötigte Fläche klein, so daß eine hohe Packungsdichte des LSI-Stromkrelses ermöglicht wird. In . diesem Fall erfolgen das Schreiben, das Lesen und das Löschen genauso wie im Fall des Ausführungsbeispiels 1. Die Fig. 4A Ist eine Schnittansicht entlang der Linie IV-IV in der Fig. 4B eines schematischen Layout-Musters.

Ausführungsbeispiel 3:

Die Fig. 5A, 5B, 5C und 5D zeigen ein Ausführungsbeispiel für den Fall, bei dem als Schreibmittel eine Schrelb-Gateelektrode 15 auf einem freischwimmenden Gate 57 angeordnet Ist. Die Flg. 5A und 5B sind Schnittansichten, die Flg. 5C ein schematiches Layout-Muster und die FI g. 5D ein schema?isches Schaltbild einer Speichermatrix, die das Bauelement dieses Ausführungsbeispiels als Speicherzelle verwendet. Die F i g. 5A verläuft entlang der Linie X-X' In der Flg.5C; während die Fig. 5B entlang der Linie Y-Y' in der Flg. 5C verläuft. In diesem Fall 1st es nicht erforderlich, einen Emitterbereich 55 des NPN-Transistors als Wortleitung zu verwenden. Die Isolationsbereiche können daher weggelassen werden und die Packungsdichte des LSI-Stromkrelses kann im Vergleich mit der der vorhergehenden Ausführungsbeisplele groß gemacht werden. Beim Schreiben wird eine negative Vorspannung an eine Wortleitung WR ~*o (P-Berelch 51) angelegt, so daß Ihre Übergangszone bzw. Sperrschiciii. mit dem N-Bereleh 55 zürn Durehbruch ^v kommt, und eine positive Spannung wird an eine als Steuergate dienende Bitleitung BW angelegt, um Elektronen als »heiße« Ladungsträger hoher Beweglichkeit in « dase freischwimmende Gate zu Injizieren.

Wenn die Wortleitung WR auf einen hohen Pegel gebracht wird (etwa 0,7 V), können beim Auslesen der Daten die Daten in Abhängigkeit von der Größe des durch die Bltleitung BR fließenden Stromes entschieden werden. Während des Auslesens müssen andere Wortleitungen als die zugeordnete Wortleitung WR auf dem Potential Null gehalten werden. Die Struktur dieses Bauelements ist dadurch gekennzeichnet, daß der Injektorbereich 51 als Wortleltung verwendet wird.

Als Beispiel eines Gesichtspunkts der Leistungsfähigkeit eines erfindungsgemäßen Bauelements wird eine ähnliche Bauelementestruktur verwendet und anstelle des freischwimmenden Gates das sog. MNOS-Spelcherbauelement, welches aus einer Gate-Elektrode M aus Metall oder polykristallinem Silizium besteht, bei dem ein Slliziumnltrld-Film Λ' und ein dünner Slllzlumoxld-FlIm O geformt sind, wobei Ladungen In der Nachbarschaft der Grenzfläche zwischen dem N- und 0-FiIm gespeichert werden, so daß die Generation oder Rekombinatlon eines Kanals in der darunterliegenden Slllzlumoberfläche gesteuert werden und der gleiche Effekt erzielbar Ist. Es muß dabei nicht hervorgehoben werden, daß auch andere Permanentspeicher-Bauelementestrukturen ,für den Ladungsspeicherabschnitt anwendbar sind.

Die wesentlichen Punkte der vorstehenden Ausführuhgsbelsplele 1, 2 und 3 sind nachstehend angeführt:
.v

(1) Ein Permanentspeichesr-Bauelement, bei dem unter Verwendung, einer I²L-Schaltung der Basisstrom eines NPN-franslstörs als KoHektprstrpm überwacht

- werden kann',indem der erstere in·Abhängigkeit von . ■/ der Anzahl von Ladungen Innerhalb eines frei-'· schwimmenden Gate moduliert und der modulierte ' Strom verstärkt wird.

(2) Bauelemente-Struktur, in welcher In ein frelschwlm-. rnendes Gate zu injizierende Ladungen dadurch erzeugt werden, daß die Sperrschicht zwischen einem Emitterbereich eines NPN-Transistors und einem P-Steuerbereich, der bezüglich eines Basisbe-• reiche auf der einem Injektorbereich gegenüberliegenden Seite geformt Ist, zum Durchbruch gebracht wird (erstes Ausführungsbeispiel).

(3) Bauelemente-Struktur, in welcher ein Substrat als ■; Injektorbereich benutzt wird und die verbleibende '■'■ Bauelemente-Struktur die gleiche Ist wie in dem Fall

(2) (zweites Ausführungsbeispiel).
.(4) Bauelemente-Struktur, in welcher eine Injektorlei-' tung als Schreib-Blt-Leltung verwendet wird (drittes . AusführungsbelsplelK

(5) Permanentspeicher-Bauelemente-Struktur, die ein MOS-Permanentspelcher-Bauelement verwendet, in welchem In Isolatoren, wie In einer MNOS-Bauelemente-Struktur Ladungen gespeichert werden und ein Kanal in der Oberfläche eines Silizium-Substrats zur Modulierung des Basisstroms eines NPN-Tran-

■ sistors in einer I²L-Schaltung gesteuert wird.

Ausführungsbeispiel 4:

Die Fig.6A, 6B und 6C zeigen ein viertes Ausführungsbeispiel. Die FI g. 6A Ist eine Schnittansicht entlang eier Linie VI-Vi' in einem schematischen Layout-Muster der Flg. 6B; die Fig. 6C stellt ein Ersatzschaltbild dar. Das Bezugszeichen 60 bezeichnet eine N⁺-Schicht, die entweder ein N⁺-Substrat (wie ein N⁺-Sllizlumsubstrat) oder eine N⁺-Vergrabene Schicht In einem Lei-Stromkreis ist, wie mit dem Bezugszeichen 191 in der Fig. 2A angezeigt. Beispielswelse hat sie eine Störstellenkonzentration von 10¹⁸ bis 10²¹ cm'³.

Die Speicherwirkung bei diesem Ausführungsbeispiel besteht darin, daß die Existenz oder Nichtexistenz des Kanals eines MIS-Feldeffekttranslstors ß₆i zwischen P-Berelchen 15 und 62 (mit einer Störstellenkonzentratlon von beispielsweise 10" bis 10" cm"³) hervorgerufen wird, und zwar durch die Existenz oder Nichtexistenz von Ladungen in einem freischwimmenden Gate 61 (welches aus polykristallinen! Silizium oder ähnlichem hergestellt ist und einen Schichtwiderstand von beispielsweise 10 bis 100 LlIU aufweist). Dadurch wird der Leitungszustand .von der Basis 15 des I²L zum P-Berelch 62, der normalerweise auf Erdpotential gehalten Ist, moduliert. Daher wird In einem von einem Injektor 13 (aus einem P-Berelch mit einer Störstellenkonzentratlon von beispielsweise 10" bis 10" cm"³) In die Basis 15 Injizierten Injektlonsstrom ein Strom, der unwirksam In den P-Berelch 62 hinausfließt, einer Variation unterzogen und der Absorptionsstrom eines Kollektors 16 (der ein N⁺-Berelch Ist und eine Störstellenkonzentratlon von beispielsweise 10" bis 10²¹ cm"³ aufweist) verändert sich.
» Zu diesem Zeltpunkt wird der Kollektorstrom das MultlpllkaUonsprodukt eines Baslsstroms und einer

Stromverstärkung, so daß die Variation des Kollektor-.stroms groß wird. Durch Ermittlung dieser Variation wird das Auslesen durchgeführt. Bei dem vorliegenden • Ausführungsbeispiel weist jede Zelle einen N⁺-Bereich 63 (mit, einer Störsteifenkonzentration von beispielsweise 10" bis 10²¹ cm"³) für das Schreiben auf.

Die Betriebsvorgänge der Speicherwirkung des vorliegenden Ausführungsbeispiels werden nachstehend erläutert:

(1) Schreibmodus: Ein positives Potential (etwa 5 bis 50 V) bezüglich des Potentials auf einer Leitung WW (P-Berelch 62) wird an eine Leitung BW (In Kontakt mit dem N-Berelch 63) angelegt, um den Lawlnendurchbruch zwischen den Bereichen 62 und 63 zu verursachen und Elektronen In dem freischwimmenden Gate 61 auf einem isolierenden Film 64 (der aus, SlO₂ oder ähnlichem besteht und eine Dicke von beispielsweise 0,01 bis 0,1 μΐη aufweist) anzusammeln.

(2) Löschmodus: Wird mit ultravioletten Strahlen durchgeführt.

(3) Lesemodus: Während die Leitung WW auf Erdpotential gehalten wird und ein Strom von einer Leitung WR (die mit einer Injektorelektrcde 181 gekoppelt ist und an die eine Spannung von etwa 0,7 V angelegt ist) zugeführt wird, wird der Pegel einer Leitung BR (die mit einer Kollektorelektrode 183 gekoppelt ist) als Kollektorausgang des I²L bestimmt.

Ausführungsbeispie! 5:

Die FIg. 7A, 7B und 7C zeigen die Struktur des Ausfiihrungsbelsplels 5. Die Fig. 7A Ist eine Schnittansicht entlang der Linie VII-VII' in einem sche.-atlschen Layout-Muster der Flg. 7B, und die Fig. 7C .'eilt ein Ersatzschaltbild dar. Bei diesem Ausführungsbeispiel ist ein N⁺-Bereich 70 (mit einer Störstellenkonzentration von beispielsweise 10" bis 10²¹ cm"³), der gewöhnlich den N⁺- Kragenbereich eines I²L bildet, unter einem freischwimmenden Gate 61 angeordnet. In diesem Fall wird das Potential des Basisbereichs 70 eines parasitären PNP-Transistors Q₁₁ , der durch die Bereiche 15, 70, 14 und 62 geformt ist, durch Ladungen in dem freischwimmenden Gate 61 moduliert, wodurch die Stromverstärkung @ des parasitären PNP-Transistors moduliert wird. Durch verschiedene Veränderungen der Länge (In Richtung der Linie VII-VH') und der Breite (in einer senkrecht zur Linie Vll-Vir verlaufenden Richtung) des N*-Bereiches 70 können die Modifizierung des Basispotentials des PNP-Translstors Q_n und der Betrieb eines P-Kanal-MOS-Transis»ors O₇₂, wie er im Ausführungsbeispiel 4 verwendet wurde, parallel zueinander durchgeführt werden. Durch Auswahl der Abmessungen des N⁺-Berelchs 70 kann in entsprechender Weise das Ausmaß der Leitung zwischen den P-Bereichen 15 und 62 willkürlich gewählt werden und das Bauelement kann In einen Leitfähigkeitspegel eingestellt werden, bei dem ein Speichervorgang leicht durchgeführt werden kann.

Die Betriebsvorgänge beim Schreiben, Löschen und Lesen sind die gleichen wie bei dem Ausführungsbeispiel 4.

Ausführungsbeispiel 6:

Die FIg. 8A, 8B und 8C zeigen die Struktur des Ausführungsbeispiels 6. Die FIg. 8A ist eine Schnittansicht entlang der Linie VIII-VIH' in einem schematischen Layout-Muster der Fig. 8B; die FIg. 8C stellt ein Ersatzschaltbild dar. Bei diesem Ausführungsbeisplel 1st ein Steuer-Gate 81 (aus Aluminium, polykristallinem Silizium oder ähnlichem) auf einem freischwimmenden Gate 61 angeordnet. Es ist ein Bauelement dargestellt, bei dem ein Steuergate der Struktur des Ausführungsbelsplels 5 hinzugefügt Ist.

, Nachstehend werden nun die Betriebsvorgänge der Speicherung bei diesem Beispiel erläutert:

(1) Schreibmodus: In einem Zustand, bei dem eine Sperr-Vorspannung zwischen die Leitung WW und einem Masseanschluß GND angelegt Ist, so daß die Sperrschicht zwischen einer P-Schlcht 62 und einer N-Schicht 14 nahe an den Lawlnendurchbruch gerät (mit einer Potentlaidifferenz von beispielsweise 10 bis 100 V), wird eine hohe positive Spannung an eine Leitung BW(d\e mit dem Steuergate 81 verbunden ist) angelegt. Nun werden Elektronen In dem freischwimmenden Gate zum Einschreiben von Daten angesammelt. Dadurch wird das Potential eines N⁺-Bereichs 70 zur negativen Seite verschoben und die Stromverstärkung eines PNP-Translstors Q₁, wächst an.

(2) Löschmodus: Bei dem vorstehend genannten Zustand wird eine hohe negative Spannung (beispielsweise -10 bis -100 V) an das Steuergate 81 angelegt, um L£r,her heranzuziehen und die Daten zu löschen.

(3) Lesemodus: Strom wird in eine Leitung WR eingespeist und der Pegel auf einer Leitung BR wird bestimmt.

Das freischwimmende Gate 61 und das Steuergate 81 können durch die sog. MNOS-Struktur ersetzt werden.

Sogar dann, wenn die N⁺-Schicht 70 von dem vorliegenden Ausführungsbeispiel entfernt wird, so daß der Aufbau der Struktur des Ausführungsbeispiels 4 mit dem zusätzlichen Steuergate (oder MNOS) entsteht, wird ziemlich der gleiche Effekt erzielt.

Ausführungsbeispiel 7:

Die Flg.9 zeigt ein siebtes Ausführungsbeispiel. In dieser Figur bezeichnet das Bezugszeichen 91 einen P⁺- Isolationsbereich, das Bezugszeichen 92 einen N⁺-Kragen und das Bezugszeichen 93 eine Schrelb-Wortleltung WW, die mit einem P-Berelch 62 verbunden Ist. Bei diesem Ausführungsbelsplel wird zur Ausführung der Löschung auch eine Lese-Bit-Leitung BR verwendet.

(1) Schreibmodus: Der Lawlnendurchbruch zwischen der Leitung WW und der Leitung BW wird hervorgerufen.

(2) Löschmodus: Beim Löschen reicht es aus, daß alle Zellen gleichzeitig gelöscht werden können und daher 1st es nicht erforderlich, die Wortleitungen und die Bitleitungen zu trennen. Es wird daher eine Spannung zunehmend zwischen die Leitung BE aller Zellen (d. h. einer Erdpotentialleltung) und der Leitung BR (d. h. den Kollektor des I²L) angelegt, wobei die Leitung BR an der negativen Seite liegt. Nun beginnt der Durchbruch über einen N*-Berelch 70 und einen Basls-P-Berelch 15, bevor eine Spannung (beispielsweise ungefähr 15 V) vorliegt, bei welcher der C-E-Durchbruch eines Transistors auftritt; der Transistor Ist aus der N-Schlcht 92 In Kontakt mit dem Masseanschluß, dem Basls-P-Berelch 15 und einer KoIIektor-N*-Schicht 16 geformt. Eine Spannung zu diesem Zeltpunkt Ist gewöhnlich die Durchbruchsspannung der N*P-Sperrschlcht, deren Wert nahe 7 V beträgt. Wahrend also der Lawinen-

25

30

durchbruch verursacht wird, wird die Leitung WW auf ein negatives Potential gebracht, um Löcher in ein freischwimmendes Gate zu injizieren und Daten zu löschen.

Natürlich kann die Löschung auch mit ultravioletten Strahlen durchgeführt werden.
(3) Lesemodus: Während die Leitung BW (Masseanschluß) und die Leitung WW auf Massepotential gehalten werden und ein Strom an eine gewünschte Leitung WR angelegt wird, wird der Pegel der gewünschten Leitung BR zu diesem Zeitpunkt bestimmt.

Ausführungsbeispiel 8:

Die FIg-IOA und !0B zeigen das Ausführungsbeispiel 8. Die Fig. 1OA ist eine Schnittansicht entlang der Linie X-X' In einem schematischen Layout-Muster der Flg. 1OB. In dem Speicher der Struktur, in welcher ein freischwimmendes Gate 104 auf dem peripheren Teil der Basis 15 eines I²L angeordnet ist, um den Kanal eines -MISFET im peripheren Teil der Basis zu bilden, ist zur Steuerung eine P-Schicht 101 und ein P-Berelch 102 und ein N-Bereich 103 zur Injektion von Ladungen in das freischwimmende Gate vorgesehen.

(1) Schreibmodus: Der Übergang zwischen den Bereichen 102 und 103 wird In den Lawlnendurchbruch oder nahe an den Durchbruch gebracht und der Bereich 102 auf das Potential Null. Ein Masseanschluß GND sowie der Bereich 101 werden auf ein positives Potential bezüglich des P-Bereichs 102 gebracht, um Elektronen In das freischwimmende Gate 104 zu injizieren.

(2) Löschmudus: Während der P-Bereich 102 und der Masseanschluß GND auf dem Potential Null gehalten werden und der P-Bereich 101 auf einem negativen Potential gehalten wird, werden Löcher, die im Übergang zwischen den Bereichen 102 und 103 erzeugt werden, in das freischwimmende Gate 104 injiziert.

(3) Lesemodus: Während der P-Bereich 101 auf Massepotential gehalten wird und ein Strom aus einer Leitung WR (die mit einem injektoranschiuß 181 verbunden ist) zugeführt wild, wird der Pegel einer Leitung BR (die mit einem Kollektoranschluß 183 verbunden ist) bestimmt. Wenn Elektronen in dem freischwimmenden Gate 104 gespeichert sind, wird eine Inversionsschicht (N-Kanal) in der Nachbarschaft der Oberfläche desjenigen Teils einer N-Schicht 14, die zwischen den P-3ere!chen 15 und 101 liegt, gebildet und die Leitfähigkeit zwischen den Bereichen 15 und 101 steigt an. Aus diesem Grund nimmt der unwirksam aus dem Bereich 15 In den Bereich 101 fließende Strom zu, so daß die Stromaufnahme oder -Absorptionsfähigkeit des KoI-Iektors 16 des I²L absinkt und das Potential auf der Leitung BR sich zur hohen Seite verschiebt. Wenn die Ladungen des freischwimmenden Gate gelöscht sind, wird der N-Kanal nicht gebildet, und dadurch verschiebt sich das Potential auf der Leitung BR zur niedrigen Seite. Der Unterschied der Potentiale wird ausgelesen.

Ausführungsbelsplel 9:

Die Fi g. 1IA und IIB zeigen das Ausführungsbeispiel ^fi5 9. Die Flg. HA ist eine Schnittansicht entlang der Linie XI-XI' In einem schematischen Layout-Muster der Fig. UB. Bei diesem Ausführungsbeispiel Ist ein N⁺- Kragen 70 im peripheren Teil der Basis des I²L mit der Struktur des A'.isführungsbelspiels 8 hinzugefügt. In Abhängigkeit von der Existenz oder Nichtexlstenz von Ladungen in dem freischwimmenden Gate 104 wird das Potential des kapazitiv mit dem freischwimmenden Gate 104 gekoppelten N⁺-Bereichs 70 verändert, um die Stromverstärkung @ des PNP-Transistors im Kragenbereich zu verändern. Die Betriebsvorgänge des Schreibens, des Löschens und Lesens sind die gleichen wie bei dem Ausführungsbeispiel 8.

,Bei den Ausführungsbeispielen 8 und 9 wird ein OxIdfllm 105 unter nur einem Teil des freischwimmenden Gate 104 dick gemacht. Diese Maßnahme dient dazu, zu verhindern, daß der Kanal in dem entsprechenden Abschnitt (zwischen ^em Pchreib-P-Bereich 102 und dem Steuer-P-Berelch lOi) wäi.^nu du* '—"--ns oder Löschens geformt wird. Dementsprechend Kann ~/n Kanal-Stopper auch dadurch geformt werden, daß eine N⁺-Schicht in diesen Abschnitt eingeformt wird.

Ausführungsbeispiel 10:

Die Fig. 12A, 12B und 12C sind Diagramme l~. Erläuterung eines zehnten Ausführungsbeispiels des Pfmanentspeichers gemäß der Erfindung. Die Fig. 12A Ist eine Struktur-Schnittansicht, die Fig. 12B ein schematiches Layout-Mus'er und Fig. 12C ein Ersatzschaltbild. DJe Schnittansicht 12A verläuft entlang der Linie XII-XH' in der Fig. 12B.

In den Figuren bezeichnet das Bezugszeichen 60 eine N⁺-Burled-Layer oder ein N⁺-Substrat, welches der Schicht 191 in der Fig. IB entspricht und welches ein Siliziumkörper mit einer Störstellenkonzenlration von 1Ö¹⁸ bis ΙΟ²¹ cm"³ ist. Das Bezugszeichen 14 bezeichnet eine N-Sillzium-Epitaxieschicht, deren Störstellenkonzentration im Bereich von 10¹⁵ bis 10¹⁶ cm"³ liegt, das Bezugszeichen 15 einen P-Bereich, dessen Störstellen konzentration 10ⁿ bis 10" cnr³ beträgt, das Bezugszeichen 25 einen P-Bereich, der dem Bereich 13 in der Fig. IB entspricht und dessen Störstellenkonzentration 10¹⁷ bis 10" cm"³ beträgt, das Bezugszeichen 16 einen .N⁺-Bereich, dessen Störstellenkonzentration 10" bis 10²¹ cm"³ beträgt und das Bezugszeichen 27 einen isolierenden Film (wie einen SIO₂-FIIm). Das Bezugszeichen 28 bezeichnet ein freischwimmendes Gate, das aus polykristalllnem Silizium oder ähnlichem besteht und dessen Schichtwiderstand 10 bis 100 Ω/α beträgt; das Bezugszeichen 26 bezeichnet einen N*-Bereich, der Innerhalb des Injektionsbereichs 25 angeordnet Ist und der eine Störstellenkonzentration von 10¹⁷ bis 10" cm"³ aufweist. Die Buchstaben W,B_w und B_R bezeichnen Elektrodcnleitungen aus Aluminium oder ähnlichem. Bei 121 und 122 sind Elektrodenkontaktabschnitte dargestellt.

Ein Transistor 123 in der Fig. 12C ist aus den Bereichen 60, 14, 15 und 16 in der Fig. 12A aufgebaut; ein Transistor 124 ist aus den Breichen 25, 14 und 15 zusammengesetz; ein Transistor 125 Ist aus den Bereichen 60, .14, 25 und 26 zusammengesetzt; ein MISFET 126 besteht aus den Bereichen 15 und 25, einem das Gate isolierenden Film 27 und dem Gate 28. Wenn man annimmt, daß die Bereiche 26 und 28 der Fig. 12A aus der Struktur entfernt sind. Ist verständlich, daß ein I²L aus den Transistoren 122 und 124 gebildet ist. Erfindungsgemäß liegt das freischwimmende Gate 28 über der Basis des PNP-Translstors des I²L unter Zwischenlage des Oxldfllms. Zur Bildung eines PN-Übergangs zur Injektion von Ladungsträgern In das freischwimmende Gate 28 ist die N*-Schicht 26 innerhalb des Injektionsbereichs 25 angeordnet.

15

Die Betriebsvorgänge als Speiche werden nachfolgend erläutert:

(1) Wenn kein Ladungsträger (Elektron) Innerhalb des freischwimmenden Gate 28 existiert, wird der Kanal eines Feldeffekttransistors mit isoliertem Gate (MIS-FET) in der N-Schicht 14 unterhalb des Gate 28 nicht geformt und daher arbeitet das Bauelement als herkömmliche I²L-Schaltung.

(2) Wenn Ladungsträger (Elektronen) Innerhalb des freischwimmenden Gate 28 existieren und der Kanal' in der N-Schlcht 14 unterhalb des Gate 28 geformt ist, tritt ein Zustand auf, bei dem der PNP-Translstor 124 mit gemeinsamer Basis und der MISFET 126 parallel zwischen den P-Berelchen 25 und 15 angeordnet sind. In diesem Fall ist der in dem Transistor 123 fließende Strom größer als in dem Fall (1), so daß der Kollektorstrom des Transistors 123 größer wird.

Auf die vorstehend erläuterte Weise kann der Inhalt des Speichers in Abhängigkeit von der Größe des Kollektorstroms des NPN-Transistors 123 ausgelesen werden.

Nun werden mit Bezug auf die Fig. 12C die tatsächlichen Schreib- und Leseverfahren beschrieben.

25

(1) Schreibmodus:

Unter Verwendung der Wortleitung W (die mit dem Bereich 25 verbunden ist) und der Bitleitung B_w (die mit dem Bereich 26 verbunden ist) wie erforderlich, wird eine Spannung (von beispielsweise 5 bis 50 V) angelegt, um den Durchbruch des PN-Übergangs (zwischen den Bereichen 25 und 26) hervorzurufen, wodurch Ladungsträger in das freischwimmende Gate 23 injziert werden.

(2) Lesemodus:

Eine Spannung (ungefähr 0,7 V) wird an die erforderliche Wortleitung W angelegt, so daß die Bereiche 25 und 14 in Durchlaßrichtung vorgespannt werden können und Daten von der Bitleitung BR (die mit dem Bereich 16 verbunden ist) ausgelesen werden. Die Daten werden in Abhängigkeit von der Größe des Stroms, der durch die Bitleitung BR fließt, bestimmt.

(3) Der Speicherinhalt kann mit Ultraviolettstrahlung gelöscht werden.

Ausführungsbeispiel 11:

Die Fig. 13A, 13B und 13C zeigen ein elftes Auaführungsbeispiel. Die Fig. 13A ist eine Schnittansicht entlang der Linie ΧΙΙΙ-ΧΙΙΓ in einem schematischen Layout-Muster der Fig. 13B; die Fig. 13C stellt ein Ersatzschaltbild dar. Dieses Ausführungsbeispiel ist ein Beispiel, bei dem eine auf einem freischwimmenden Gate angeordnete Schrelb-Gate-Elektrode 29 als Schreibelement verwendet wird. Der Schrelbme-dus verläuft wie bei dem Ausführungsbeispiel 10.

Das Schreiben erfolgt durch Anlegen einer hohen Spannung an die Schreib-Gate-EIektrode 29 (Bitleltung * 'BW) in einem Zustand, bei dem ein Kanal in der Oberfläche einer N-Schlcht 14 zwischen den P-Berelchen 15 und 13 geformt 1st, und bei dem der Übergang zwischen dem P-Bereich 15 und der N-Schicht 14 In Sperrichtung nahe am Lawlnendurchbruch vorgespannt Ist, während man einen Strom von dem P-Berelch 13 fließen läßt und dabei der P-Bereich 13 und die N-Schlcht 14 auf einer hohen Spannung gehalten werden, während ein N-Bereich 16 auf einer niedrigen Spannung liegt. Zur Absenkung der Schreibspannung kann zwischen dem P-

30

35

40

45 Bereich 15 und die N-Schlcht 14 ein stark dotierter P- oder N-Bereich angeordnet werden.

Bei dem System gemäß diesem Ausführungsbeispiel Ist das freischwimmende Gate 28 derart angeordnet, daß ein Oxldfllm zwischen dem freischwimmenden Gate 28 und dem Gate 29 Hegt. Das freischwimmende Gate 28 kann durch einen SI₃N₄-FiIm ersetzt werden. In diesem Film 1st es nicht erforderlich, den Oxidfilm zwischen dem Si₃N₄-FiIm und dem Gate 29 anzuordnen. Bei Verwendung des Sl₃N₄-FtImS ergibt sich der Vorteil, daß der' Speicherinhalt ohne Verwendung ultravioletter Strahlung elektrisch neu eingeschrieben werden kann.

Ausführungsbeispiel 12:

Die Flg. 14A und 14B sind Ansichten zur Erläuterung eines zwölften Ausführungsbeispiels des Permanentspeichers gemäß der Erfindung. Die Flg. 14A ist eine Schnittansicht entlang der Linie XIV-XIV in einem schematischen Layout-Muster der Fig. 14B.

Das Bauelement gemäß diesem Ausführungsbeispiel unterscheidet sich von den Ausführungsbeispielen 10 und 11 In dein Verfahren des Elnschreibeas In das freischwimmende Gate 28. Es ist dabei ein P-Berelch 141 wie in den Figuren dargestellt angeordnet. Der P-Berelch wird als Steuerbereich (Leitung Q zum Schreiben verwendet. Dieses Bauelement nutzt überdies die Tatsache aus, daß bei Existenz von Ladungen in dem freischwimmenden Gate 28 der Kanal für den MISFET-Betrleb zwischen dem Injektorbereich 25 und dem Basisbereich 16 geformt ist.

Nachstehend wird nun der Schreibmodus, der Löschmodus und der Lesemodus zu dem Zeitpunkt erläutert, wenn das in den Flg. 14A und 14B dargestellte Bauelement als Permanentspeicher betrieben wird.

(1) Schreibmodus: Ein positives Potential wird an eine Leitung 5WOn Berührung mit einem NMJerelch 26 mittels eines Kontakts 121) mit Bezug auf eine Leitung W_w (P-Berelch 25) angelegt, um den Übergang zwischen dem P-Bereich 25 und dem N⁺-Bereich 26 In den Zustand eines Lawlnendurchbruchs oder nahe In den Zustand des Lawinendurchbruchs vorzuspannen. Überdies wird eine positive Spannung, die in einem Bereich, der den Durchbruch nicht hervorruft, an die Leitung C (Steuerbereich 141) sowie an einen Masseanschluß GND mit Bezug auf die Leitung W_w angelegt. Nun zeigt der P-Bereich 141 die Funktion eines Steuergatters für das freischwimmende Gate 28 und das Potential auf dem freischwimmenden Gate 28 wird mit Bezug auf die W_w-Leitung 25 zur positiven Seite gezogen. Deshalb werden von den In der Nachbarschaft des Übergangs zwischen den Bereichen 25 und 26 erzeugten Ladungsträgern Elektronen vorzugsweise in das freischwimmende Gate 28 injiziert, so daß der Schreibvorgang erfolgt.

(2) Löschmodus: In gleicher Welse wie beim Schreiben wird der Übergang zwischen den Bereichen 25 und 26 in den Lawlnendurchbruchszustand oder nahe zum Lawlnenzustand vorgespannt. Zu diesem Zeltpunkt werden jedoch die M^-Leltung 25 und der Masseanschluß auf Massepotential (Potential Null) gehalten und es wird eine große negative Spannung an die C-Lcltung 141 In einem Bereich angelegt, der keinen Durchbruch hervorruft. Auf diese Weise verschiebt sich das Potential auf dem freischwimmenden Gate 28 zur negativen Potentialseite hin. Dementsprechend werden Löcher in das frelschwim-

inende Gate 28 aus dem Übergang zwischen den Bereichen 25 und 26 Injiziert, so daß die Löschung erfolgt.

(3) Lesemodus: Durch Anlegen einer positiven Spannung aa eine Leitung W_R (Injektorbereich 25) wird s ein Strom injiziert und es wird bestimmt, ob der Pegel auf einer Leitung B_R (die mit dem Bereich 16 durch einen Kontaktabschnitt 122 verbunden ist) „hoch" oder „niedrig" 1st.

Wenn In dem freischwimmenden Gate Elektronen angesammelt werden, wird· eine Inversionsschicht (N-Kanal) in der Nachbarschaft der Oberfläche einer N-Schlcht 14 zwischen den P-Berelchen 15 und 25 geformt. Dementsprechend wachst der Injeltlonsstrom des I²L an, so daß der Absorptionsstrom des Kollektors 16 anwächst und das Potential der Leitung BR sich zur »niedrigen^ Seite verschiebt. Wenn andererseits keine Ladung In dem ■freischwimmenden Gate angesammelt wird oder Lächer fdarin angesammelt werden, verändert sich das Potential Jäer ÄR-Leltung zur »hohen« Seite. Diese Veränderung fiwird ausgelesen. Während der Auslesung wird die C-LeI-tung auf dem gleichen Potential gehalten wie die W_R-Leitung, oder es wird freigegeben oder auf Massepotential gebracht.

Die Positionen des Bereichs 141 und der Bereiche 25, In diesem Ausfuhrungsbeispiel können miteinander vertauscht werden. In diesem Fall entspricht die C-LeI-tung 141 dem Injektor des I²L. Die Schreib- und Löschyorgänge können wie bei diesem Ausführungsbeispiel erläutert erfolgen. Im Lesemodus wird der Bereich 141 als die W_Ä-Leltung verwendet und das Potential des Bereichs 25 sowie des Bereichs 26 werden auf einem geeigneten Wert gehalten. Die I²L-Permanentspelcher gemäß den Ausführungsbeispielen 10, 11 und 12 haben die folgenden Eigenschaften:

(1) Anders als bei dem herkömmlichen Dauerspeicher auf der Basis der bloßen MISFETs wird der Strom, der der Kanal-Modulation oder Verschiebung unter dem freischwimmenden Gate unterworfen ist, als Basisstrom des inversen NPN-Transistors verwendet, der das I²L darstellt.

(2) Als Ergebnis der Maßnahme gemäß (1) wird der modulierte oder verschobene Kanal-Strom durch den inversen NPN-Transistor verstärkt und daher wird die Feststellung des Speicherinhalts erleichtert.

(3) Durch Kombination des I²L und der Permanentspeicherstruktur auf der Basis des freischwimmenden Gate, kann die Erzeugung einer hohen Spannung zum Schreiben, die Feststellung zum Auslesen usw. leicht mit herkömmlichen Linearschaitungstechniken bewirkt werden, da die PL-Schaltung mit gewöhnlichen linearen. Schaltungen kompatibel ist.

Die wesentlichen Punkte der Permanentspeicher der „ Ausführungsbeispieie 10, ii und 12 sind wie folgt anzugeben:

(1) Eine Struktur, in welcher ein freischwimmendes Gate über dem Basisabschnitt des PNP-Transistors eines I²L angeordnet ist.

(2) Eine Struktur, In welcher ein freischwimmendes Gate rittlings über einer N-Schlcht 26 angeordnet 1st, die innerhalb des Injektors eines I²L vorgesehen lst(Fig. 12A).

(3) Eine Struktur, In welcher ein freischwimmendes Gate rittlings über einem P-Berelch 15 angeordnet ist, der die Basis des" inversen NPN-Translstors eines I²L darstellt (Fig. 13A).

(4) Eine Struktur, In welcher zur Absenkung einer " Schrejbspannung in der Struktur der Fig. I3A ein

• stark dotierter P-Berelch oder N-Bereich an einem s Teil des Übergangs zwischen dem P-Berelch 15 und

einer N-Schlcht 14 angeordnet st.
'(S) Ein Verfahren, bei dem der Schreibvorgang auf dem

Durchbruch eines PN-Übergangs beruht.
,(6) Ein Verfahren, bei dem der Schreibvorgang auf dem J- Durchbruch eines PN-Übergangs beruht und die '·· Unterstützung des Schreibvorgangs durch Anlegen einer positiven Spannung an eine Steuer-Gate-EIektrode erfolgt.

(7) Ein Verfahren, In welchem die Löschung auf .- Bestrahlung mit ultravioletten Strahlen beruht.

(8) Ein Verfahren, in welchem die Löschung auf dem Durchbruch eines PN-Übergangs beruht, sowie auf

'· der Förderung der Injektion von Löchern durch

• Anlegen einer negativen Spannung an die Steuer-..-' Gate-EJektrode.

<{9) Eine Struktur, in welcher die aufeinandergestapelten - Schichten aus _o einem dünnen Gate-Oxid-Film

.: (höchstens 100 A dick) und einem Sl₃N₄-FiIm beste-

' '■ hen, anstelle des freischwimmenden Gate (die sog.

MNOS-Struktur).

(iü) Eine Struktur, in welcher zum Einschreiben von ■ Daten In das freischwimmende Gate ein P-Berelch und ein N-Berelch Innerhalb des P-Bereichs separat von der PL-Struktur gebildet sind und bei welcher die Durchführung des Schreibvorgangs auf dem Durchbruch des PN-Übergangs zwischen dem P-Berelch und dem N-Berelch beruht.

Wie In der Fig. 15 dargestellt ist, ist die erste Art des erflndungsgemäiJen Permanentspeichers (Ausführungsbeispiele 1 bis 9) dadurch gekennzeichnet, daß sie aus einem Schaltelement SW zum Speichern von Daten und einer PL-Schaltung (die aus den Transistoren Q_x und Q_x besteht) zur Verstärkung der Daten und zur Zuführung eines Signals an eine Bitleitung B aufgebaut ist.

Das Schaltelement SW zum Speichern der Daten ist aus einem MISFET mit einem freischwimmenden Gate, einem PNP-Transistor mit freischwimmendem Gate, oder einem MISFET mit MNOS-Struktur aufgebaut und ist mit der Basis des NPN-Translstors der PL-Schaltung 'verbunden. Die Funktion des Schalters SW wird Im eingeschalteten oder abgeschalteten Zustand durch den NPN-Transistor des PL-Abschnitts verstärkt, um die Bitleitung mit dem Signal zu versorgen. Bei dem Speicher des vorstehend genannten Aufbaus kann eine FIIp-FIop-Schaltung unter Verwendung zweier Speicherschaltungen der Fig. 15 aufgebaut werden, wie in der Fig. 16 gezeigt. In diesem Fall werden in die Schaker SW_x und SW₇ jeweils Inverse Daten eingeschrieben (wenn der Schalter SW_x in den eingeschalteten Zustand gebracht Ist, ist der Schalter SW₇ im abgeschalteten Zustand).

Wenn die Flip-Flop-Schaltung gemäß der Fl g. 16 aufgebaut ist, ergibt sich der Vorteil, daß der Unterschied zwischen dem eingeschalteten und dem abgeschalteten Zustand des Schalters kleiner sein kann als in dem Fall der Schaltung der Fi g. 15. Jn cjem Fall, in welchem der Schalter SW_x, wenn auch geringfügig, mehr In dem eingeschalteten Zustand ist als der Schalter SW₁, wird der Anstieg der Basisspannung des NPN-Transistor Q_x später erfolgen als der Anstieg der Basisspannung des NPN-Translstors Q₂, wenn die Ströme durch die PNP-Translstoren Q_x und Q₂' bei Auswahl einer Wortleitung W zu fließen begonnen haben. An die NPN-Transistoren wird mit dem Anstieg der Basisspannungen der Transistoren

Qi und Q₁ eine positive Rückkopplung angelegt und der Anstieg eier Basisspannung des Transistors Q₁ wird zunehmend langsamer als der des Transistors Q₁, so daß letztlich die NPN-Translstoren Q_] und Q₁ In den abgeschalteten bzw. den eingeschalteten Zustand geraten und stabil bleiben. D. h., daß die Schaltung der Flg. 16 den gleichen Vorgang wie bei einem latenten Speicher ausführt, der gewöhnlich wohlbekannt ist. Auf diese Welse wird bei der Schaltungsanordnung der Fl g. 16 der Unterschied der Zustande zwischen Fällen ausgeprägter. In W denen die Signale von auf den Bitleitungen B₀ und B₁ auftretenden Daten »1« und »0« sind. Da zusätzlich das Bitleitungssignal mittels eines Dlflerentlal-Paars geliefert werden kann, ergibt sich der Vorteil, daß die Bestimmung des Bitleitungssignals erleichtert wird.

Die zweite Art einer erfindungsgemäßen Festwertspeicherzelle (Ausfuhrungsbeispiele 10 bis 12) kann als Modell vie In der Fig. 17 dargestellt werden. Es ist äquivalent mit einer Speicherzelle, In der ein Schaltelement _t .SWparalle! mit dem PNP-Translstor Q₁' einer I²L-Schal-" tung verbunden 1st. Das Schaltelement SW 1st aus einem MISFET mit einem freischwimmenden Gate oder einem iMISFET mit MNOS-Struktur aufgebaut,
' Auch bei dieser Schaltung kann ähnlich wie bei der Schaltung nach Fig. 15 eine Flip-Flop-Schaltung durch Verwendung zweier Speicherzellen in der Flg. 17 aufgebaut werden, wie in der Flg. 18 dargestellt. In diesem - iFall können dadurch, daß den Zuständen der Schalter SW₁ und SW₁ ein Unterschied verliehen wird, die Anstiege der Basisspannungen der NPN-Translstoren Q_x 'und Q₂ unterschiedlich gemacht werden, wenn die Wortleitung W ausgewählt worden Ist. Die Fllp-FIop-Schaltung kann daher als latenter Speicher für den Fall der Fig. 16 betrieben werden und weist den gleichen Vorteil auf, wie in Verbindung mit der Flg. 16 ausgeführt.

ι Wie vorstehend erläutert wurde, können beide Arten der erfindungsgemäßen Permanentspeicher als latente Speicher durch Aufbau der Flip-Flop-Schaltungen betrieben werden.

Eine Flip-Flop-Schaltung kann auch unter Verwen- <fo dung beider Permanentspeicher nach den Fig. 15 und 17 aufgebaut werden.

Nachstehend wird nun ein Beispiel beschrieben, bei dem die Speicher der Flg. 15 und 17 kombiniert sind.

Die Fig. 19 Ist eine Ansicht dieses Beispiels. Ein freischwimmendes Gate F, zwischen dem Injektor 13 eines Transistors Q₁ und der Basis IS2 des Transistors Q₁ ist mit einem freischwimmenden Gate F₁ zwischen der Basis 151 und der P-Schicht 21 eines Transistors Q₂ angeschlossen. Überdies ist ein freischwimmendes Gate F_x zwischen dem Injektor 13 des Transistors Q₁ und seiner Basis 151 mit einem freischwimmenden Gate F,' zwischen der Basis 152 und der P-Schicht 21 des Transistors Qi verbunden.

Es wird beispielsweise angenommen, daß die freischwimmenden Gates F_x und F₂' mit Elektronen geladen sind, während die freischwimmenden Gates F₂ und F₁' mit Löchern geladen sind (oder Im ungeladenen Zustand gelassen werden). In diesem Fall werden unter den Gates Ff und F₁ Kanäle geformt, so daß die Leitung leicht erfolgt, während unter den Gates F₂ und F₁' kein Kanal geformt ist, so daß nur eine schlechte Leitfähigkeit besteht. Dadurch wird die positive Rückkopplung der Fllp-FIop-Schaltung noch mehr verstärkt. Der Transistor 0i neigt daher mehr dazu, einzuschalten und der Translstör neigt mehr dazu abzuschalten als diejenigen eines Permanentspeichers mit einem Aufbau, der nur entweder die Gates F₁, F₂ oder die Gates F,', F₁ verwendet; folg-

55

60 Hch v/elst diese Fllp-FIop-Schaltung den Vorteil auf, daß die Unterscheldbarkelt von »1« und »0« leichter Ist. In dieser Figur bezeichnet das Bezugszeichen 60 eine N⁺- Schlcht, das Bezugszeichen 14 eine N-Schlcht und die Bezugszeichen 161 und 162 N*-Bereiche, die als Kollektoren dienen.

Ausführungsbelsplel 13:

Die FIg 2öA, 2OB und 2OC sind Strukturdiagramme eines ersten Ausführungsbeispiels in der kombinierten Form. Die Struktur der Flg. 19 Ist dabei unter Verwendung von Zwelschicht-Zwlschenverblndungen realisiert und die PN-Übergangsberelche (entsprechend W_w, 3_WI und B_wl) zum Schreiben sind zusätzlich hinzugefügt. Die Fig. 20A Ist eine Schnittansicht entlang der Linie XX-XX' in der Flg. 2GB und die Zwischenverbindungen der zweiten Schicht sind durch strichpunktierte Linien In der Draufsicht der FIg. 2OB bezeichnet. Die Flg. 2OC Ist ein Ersatzschaltbild.

" Schreibmodus: Wenn ein Transistor 0, abgeschaltet und ein Transistor Q₁ eingeschaltet werden sollen, wird der Lawlnendurchbruch zwischen der Schrelb-Wortleltung W_w (P-Bereich 62 eines Steuerbereichs) und der Bitleitung B_Wi (N⁺-Bereich 63) herbeigeführt, um Elektroden In ein freischwimmendes Gate 61 und In ein damit verbundenes freischwimmendes Gate 28' zu Injizieren. Genaugenommen werden alle Zellen vorher durch Bestrahlung mit ultravioletter Strahlung gelöscht. Danach wird eine positive Spannung von etwa 7 bis 30 V an die B_m -Leitung bezüglich der ^-Leitung angelegt, um den Lawinendurchbruch zwischen dem P-Bereich 62 und dem N⁺-Berelch 63 auszulösen. Von den bei dem Lawinendurchbruch erzeugten Elektronen und Löchern haben die Elektronen eine höhere Wahrscheinlichkeit, durch einen Oxidfilm hindurch an den freischwimmenden Gates anzugelangen und daher wird die Injektion der Elektronen bewirkt und die freischwimmenden Gates werden mit einem negativen Potential »beschrieben«. (Wenn die Transistoren Q_x und Q₁ In die Inversen Zustände gebracht werden sollen, wird das Schreiben zwischen der Leitung V/_w und der Leitung B_W1 nach Ausführung der Löschung mit ultravioletten Strahlen durchgeführt.)

Lesemodus: Die Leitungen W_w und die Leitungen B_wx und B_W2 werden alle auf Massepotential gehalten. Eine positive Spannung (ungefähr 0,7 V) bezüglich Masse wird an eine Leitung W_R angelegt, um In diese einen Strom zu injizieren. Die Leitung W_n (P-Bereich 13) wirkt als der Injektor des I²L. Aufgrund des vorhergegangenen Schreibvorgangs speichern das freischwimmende Gate 61 und das damit verbundene freischwimmende Gate 28' die Elektronen in sich und sind daher negativ geladen. Auf diese Weise werden Jnverslonsschlchten (P-Kanäle) in denjenigen Teilen einer N-Schicht 41 gebildet, die unter dem Gate 28' und dem Gate 61 liegen. Aus diesem Grunde fließt der Injektorstrom des Transistors Q₁ mehr als der des Transistors Q₁, so daß der Transistor Q₁ mit einem höheren Grad eingeschaltet 1st als der Transistor Qi. Zusätzlich wird der von der Basis des Transistors Q_x an die Leitung W_w des Steuerbereichs entweichende Strom größer als der Strom, der von der Basis des Transistors Q₁ an die Leitung W_w entweicht, und dieser Zustand neigt wiederum dazu, den Transistor Q₁ noch stärker in den abgeschalteten Zustand zu bringen. Dementsprechend wird eine Leitung B_R0 geöffnet und eine Leitung ß_KI gerät auf einen niedrigen Pegel, so daß »1« oder »0« ausgelesen werden kann. (Wenn der Schreibvorgang mit den Leitungen B_wl und W_w erfolgt

10

Ist, nähert der Transistor Q₁ den eingeschalteten Zustand an und der Transistor Q₁ nähert sich dsm abgeschalteten Zustand, wobei die Pegel der Leitungen B_R0 und B_Ki inverse Werte annehmen. Auf dies« Wels* kann »1« oder »0« unterschieden werden.)

Löschmodus: Ein Speicherinhalt wird mit ultravioletten Strahlen gelöscht.

Ausführungsbelsplei 14:

Die Flg. 2IA, 21B und 21C sind Strukturdarstellungen eines. zweiten Ausführungsbeispiels In kombinierter Gestalt. Bei dem vorhergehenden Ausführungsbeispiel 13 sind die beiden Leitungen der Leitung B_m auf der (?,-Sette und die Leitung B_W1 auf der 0₂-Seite als Schreib- Bitleitungen erforderlich. Bei diesem Ausführungsbeispiel besteht ein beträchtlicher Unterschied zwischen den Transistoren Q_u und Q₁ in der Mustergestalt^eines N⁺- fCragens 100, der die Basis eines I²L umgibt,'wodurch der , ,Transistor Q₂ früher 'elnschaltev-wenri-'durch'-das "schwimmende Gate (Im gelöschten Zustand)'kein Einfluß ausgeübt wird. Bei diesem Ausführangsbeispiel sind die N⁺-Krägen 10» derart ausgebildet, daß'die einander zugewandte Länge zwischen dem Injektor und der Basis des Transistors Q₁ kürzer werden kann eis die des Transistors Q₁. (Die Schraffierung In der Flg. 21B bezeichnet keine Schnittflachen, sondern die N*-Krägen.) Bei einer deartigen Struktur werden die Pegel so bestimmt, daß alle Transistoren Q₂ in dem Zustand, In welchem alle Zellen gelöscht sind, einschalten.

Schreibmodus: Nur dann, wenn es gewünscht Ist, den Zustand des Transistors Q_t In den Einschaltzustand und den Zustand des Transistors Q₂ In den ausgeschalteten Zustand zu verändern, wird eine Sperr-Vorspannung an •Jen Übergang zwischen einer Leitung W_w und einer Leitung B_w angelegt, um einen Lawlnendurchbnich hervorzurufen und Elektronen in das freischwimmende Gate zu injizieren.

Lessmodus: Ein Injektorstrom wird aus einer Leitung W_w injiziert und die Entscheidung beruht auf dem Vorzeichen der Pegeldifferenz zwischen ₍den ^Leitungen B_M und B_1n Zu diesem Zeitpunkt werden die'Pegel der LeI-" tungen W_w und B_w ähnlich denjenigen im Ausführungs-.belspiel 13 gemacht. ' '

Löschmcdus Es werden ultraviolette Strahlen verwendet.

Hierzu 15 Blatt Zeichnungen

Claims (1)

10 Patentansprüche:

1. Bauelement In 1²L-Schaltungstechnlk, enthaltend

(a) ein Halbleitersubstrat (14) eines ersten Leitfähigkeltstyps,

(b) einen Im Oberflächenberelch des Substrats (14) angeordneten Injektionsbereich (13) des zu dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Ultfühlgkeltstyps,

(c) einen Im Oberflächenberelch des Substrats (14) In Abstand zu dem Injektionsbereich (13) angeordneten Basisbereich (15) des zweiten Leltfählgkeltstyps, und

(d) einen Innerhalb des Baslsberelchs (15) angeordneten Kollektorbereich (16) des ersten Leitfähigkeitstyps,