NL7908660A - Halfgeleidergeheugen. - Google Patents

Halfgeleidergeheugen. Download PDF

Info

Publication number
NL7908660A
NL7908660A NL7908660A NL7908660A NL7908660A NL 7908660 A NL7908660 A NL 7908660A NL 7908660 A NL7908660 A NL 7908660A NL 7908660 A NL7908660 A NL 7908660A NL 7908660 A NL7908660 A NL 7908660A
Authority
NL
Netherlands
Prior art keywords
region
floating gate
area
transistor
base
Prior art date
Application number
NL7908660A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14648678A external-priority patent/JPS5574179A/ja
Priority claimed from JP14648778A external-priority patent/JPS5574180A/ja
Priority claimed from JP1908679U external-priority patent/JPS55122299U/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of NL7908660A publication Critical patent/NL7908660A/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233Integrated injection logic structures [I2L]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

i 793538/K/cd Ji .
-1- v *
Aanvraagster: HITACHI, ltd·, te Tokio, Japan·
Titel: Halfgeleidergeheugen*
De uitvinding heeft betrekking op een geintegreerde injek-tielogica (hierna aangeduid als I 1 integrated injection logic device).
2
De I 1 is een nieuwe logische inrichting waarover gepubli- 5 eeerd is door HoH.Benger en S.E. Viedman: Merged-Transistor logic (MTL)-A low-Gost Bipolar logic Concept; IEEE J. of SSC, sc-7, P· 340-346 (1972, okt·), E. Hart en A.Slob: Integrated Injection logic: A Hew Approach to 1SI: IKES J. of SSC, sc-7, jj, p. 346-35*1 (1972,okt) 2 enz. Het opmerkelijke van de I 1 is dat bij een hoge pakdichtheid 10 mogelijk maakt, met een breed toepassingsgebied, terwijl hij vergelijkbaar is met conventionele bipolaire transistors enz.
Pig. 1a toont een equivalente keten van de I 1 en fig. 1 b toont een doorsnede door de struktuur van de inrichting. Zoals weer- 2 gegeven in fig. 1a wordt de I I uitgedrukt als de kombinatie van een 15 gewone PEP transistor 11 van basistype en een gewone IPIT transistor 12 van emit ter type· De emitter I van de transistor 11 wordt gewoonlijk ”injektorM genoemd, en met die klem is een voedingsbron verbonden. De basis B van de transistor 12 wordt gebruikt als ingangs-klem, en de collectors C^ tot G^ als uitgangsklemmen, om zo uit-20 gangen te verkrijgen in het systeem met meerdere collectors. Als transistor 12 wordt een gewone transistor van planair type gebruikt door omkering van de emitter en collector ervan; de emitter 3 wordt gebruikt als de gemeenschappelijke aarde voor de hele inrichting.
De situatie blijkt uit de doorsnede van fig. 1B, waarin men een la-25 terale transistor ziet die wordt gebruikt als PIP transistor 11, waarin een gebied van p-type 13 (met bijvoorbeeld een onzuiverheids- ί8 concentratie in de orde van 10 cm 'j de emitter is, een epitaxi- aal gekweekte halfgeleiderlaag 14 (met bijvoorbeeld een onzuiver- 16 heidsconeentratie in de orde van 10 cm"*'') de basis, en een gebied 30 15 van p-type (met bijvoorbeeld een onzuiverheidsconcentratie in de 1 ft „7 orde van 10 cm’"'') de collector. Anderzijds is de IPI-transistor 12 zo opgebouwd dat elk gebied van If-type 16 (met bijvoorbeeld een 2o —3 onzuiverheidsconcentratie in de orde van 10 cm de collector is, /933638 *a‘ · 2 dat het gebied 15 van P-type de basis is, en dat de epitaxiaal gekweekte halfgeleiderlaag 14 van ïï-type (bijvoorbeeld een epitaxiale laag van Si van I-type) de emitter0 Sen begraven laag 1j?1 van -type en een gebied 192 van H+-type (met bijvoorbeeld een onzuiverheidscon-5 oentratie in de orde van 10 cm J) dienen voor het naar buiten brengen van de gemeenschappelijke aardkiem. Het gebied 192 dient om over-spraak te voorkomen tussen naburige poorten» Dit gebied wordt "kraag van ïï+~type<· genoemd en het heeft soms een ondiep gedeelte naast een 2 gedeelte dat in aanraking is met het gebied 191 en de I 1 omgeeft· 10 Door 17 is een isolerende laag aangeduid (van SiO^ of dergelijke)»
Het verwijzingscijfer 181 duidt een injektie-elektrode aan, 182 een basiselektrode, 183, 1831 en 183" collectorelektroden en 184 een aard- elektrodej ze bestaan allemaal uit 11 of dergelijk materiaal. 10 duidt een halfgeleider substraat aan met een geleidbaarheid van P-type, be- 15 staande uit Si van P-type of dergelijk materiaal. Zoals blijkt uit de figuur worden de collector van transistor van P-type en de basis van de transistor 12 van HPH-type identiek gevormd door het halfgeleider- gebied 15 van’P-type» De basis van de PUP-transistor 11 en de emitter van de ΗΡΗ-transistor 12 worden gevormd door de epitaxiale laag 14 van 20 H-type, die gemeenschappelijk is voor de hele inrichting» 2 -
De aldus uitgevoerde I 1 neemt in het oppervlak van de inrichting een kleine ruimte in en heeft een lage energie-ontwikkeling» Bovendien wordt hij gemakkelijk geïntegreerd op een monolytische half-geleidership met geïntegreerde keten, tezamen met een analoge keten 25 waarin bipolaire transistors worden gebruikt» Hij wordt dan ook op grote schaal gebruikt.
2
De uitvinding beoogt de I L volgens de bekende techniek te verbeteren en er een nieuwe funk tie aan te geven»
Meer in het bijzonder beoogt de.uitvinding een geheugenfunk-30 tie toe te voegen, en wel nog meer speciaal een niet-vluchtige geheu-genfunktie.
2
Daartoe is de geheugeninrichting van I L-type volgens de 2 uitvinding opgebouwd uit I L die omvat: 1) Hetzij een drijvende poort die aangebracht is op een ba-35 sisgebied van een laterale PUP-transistor en/of een inverse ΕΤΗ-transistor door een isolatielaag, 7908660 f* * 3 2) hetzij een drijvende poort die aangebracht is door een isolatielaag op een oppervlak tegebied van een halfgeleidersubstraat dat ligt tussen een stuurgebied dat gevormd is tegenover een basisgebied van een inverse NBT-transistor en het basisgebied, 5 en verder middelen voor het injekteren van dragers in de drij vende poort of poorten.
Meer in het bijzonder heeft de eerste vorm van het niet vluch- 2 tige geheugen volgens de uitvinding van I h-type een struktuur waarin een stuurgebied van P-type aangebracht is in de nabijheid van een 2 10 basisgebied van ΗΡΙΓ-transistor van I Ju, en is een drijvende poort aangebracht door een isolatielaag op het oppervlak van een halfgelei- derlaag liggend tussen het basisgebied en het stuurgebied van P-type.
Het geheugen volgens de uitvinding stuurt stroom die vloeit door het 2 basisgebied van de ΕΕΕΓ-·transistor van I 1, door middel van ladingen 15 die opgeslagen mos ten worden in de drijvende poort. Dit wil zeggen, 2 dat de basistroom van de I i-poort naar het stuurgebied van P-type gaat vloeien door een kanaal onder de drijvende poort zoals zich dat ontwikkelt afhankelijk van het bestaan of niet bestaan en de polariteit van de ladingen binnen de drijvende poort, waardoor de collector- 2 20 uitgangsstroom van de HEET-·transistor van de I 1 wordt bestuurd. Het gevolg is dat er een variatie van de basisstroom verschijnt als uit- 2 gangssignaal aan de collectorklem van de UPiT-transistor van I L, en dat in de drijvende poort opgeslagen gegevens kunnen worden uitgelezen.
25 De tweede vorm van het geheugen volgens de uitvinding heeft een struktuur waarin een drijvende poort is aangebracht op een basis- 2 gebied van een laterale PHP-transistor van een I L door de isolatielaag. Het geheugen volgens de uitvinding bestuurt de dragerconeentra-tie van een oppervlaktegebied van een epitaxiaal gekweekte halfgelei- 30 derlaag van H-type die dient als basisgebied van de PBP-transistor van 2 I D, door middel van ladingen die opgeslagen moeten worden in de drijvende poort.
Dit wil zeggen dat de colleotorstroom van de PIT?-transistor wordt gemoduleerd afhankelijk van het bestaan of niet bestaan, het 35 aantal en de polariteit van de ladingen binnen de drijvende poort, 7903830 4 4ί ' i en dat de aan een inverse ÏTPIff-transistor toe te voeren stroom wordt gevarieerd» Deze variatie van de stroom wordt versterkt door de inverse ÏÏPI-transistor, en de versterkte collectorstroom wordt waargenomen als signaaluitgangsstroom, waardoor de uitlezing tot stand komt 5 van het geheugen volgens de uitvinding.
De uitvinding zal hierna worden toegelicht aan ie hand van de bijgaande tekening.
Fig. 1a is een schakelschema van een equivalente keten van een 2 I I» volgens de bekende techniek.
10 Fig. 1 1 is een doorsnede waarin de struktuur zichtbaar is van de bekende inrichtingo
Fig. 2A is een doorsnede die de struktuur toont van een eerste- 2 uitvoering van het niet-vluchtige geheugen van I L-type volgens de uitvinding.
15 Fig. 2B toont schematisch het patroon van de opmaak van de eerste uitvoeringsvorm van het geheugen volgens de uitvinding.
Fig. 3 is een schakelschema van een geheugenmatrix waarin het geheugen volgens de eerste uitvoering wordt'gebruikt als geheugenoel.
Fig. 4A is een doorsnede die de struktuur toont van een geheu- 20 gen in een tweede uitvoeringsvorm;. .
Fig. 4B laat schematisch het patroon van de opmaak van de tweede uitvoeringsvorm zien.
Figo 5A is een doorsnede die de struktuur laat zien van een derde uitvoeringsvorm.
25 Fig. 5B is een doorsnede die de struktuur laat zien van een ander gedeelte van de derde uitvoeringsvorm.
Fig. 5G toont schematisch de opmaak van de derde uitvoeringsvorm.
Fig. 5D is een schakelschema van een geheugenmatrix waarin 30 het geheugen volgens de derde uitvoering als geheugenoel wordt gebruikt.
Fig. 6a is een doorsnede die de struktuur laat zien van een vierde uitvoeringsvorm.
Fig. 6b toont schematisch de opmaak van de vierde uitvoeringsvorm.
35 Fig. 6C.is een equivalent schema van de vierde uitvoerings vorm.
' 7908650 5
Pig. 7A is een doorsnede die de struktuur laat zien van een vijfde uitvoeringsvorm.
Pig. 7B toont schematisch de opmaak van. de vijfde uitvoeringsvorm.
5 Pig· 70 is een equivalent schema van de vijfde uitvoeringsvorm·
Pig. 8A is een doorsnede die de struktuur laat zien van een zesde uitvoeringsvorm.
Pig. 8B toont de opmaak van de zesde uitvoeringsvorm.
Pig. 8G is een equivalent schema van de zesde uitvoeringsvorm.
10 Pig· 9 toont schematisch de opmaak van een zevende uitvoerings vorm o
Pig. 10A is een doorsnede die de struktuur laat zien van een achtste uitvoeringsvorm.
Pig. 10B toont schematisch de opmaak van de achtste uitvoe-15 rings vorm.
Pig. 11A is een doorsnede die de struktuur laat zien van een negende uitvoeringsvorm.
Pig. 11B toont schematisch de opmaak van de negende uitvoeringsvorm.
20 Pig. 12A, 12B en 12C tonen een doorsnede, de opmaak en een equivalente keten van een inrichting in een tiende uitvoeringsvorm.
Pig. I3A, 13S en 13G geven op dezelfde wijze een elfde uitvoeringsvorm weer·
Pig. I4A en 14B zijn een doorsnede respektievelijk een patronn 25 van de opmaak van een twaalfde uitvoeringsvorm.
Pig. 15 is een equivalent schema van een eerste soort van het 2 niet-vluchtige geheugen van I i-type volgens de uitvinding.
Pig. 16 is een equivalent schema van een flip~flopketen die opgebouwd is met gebruik van het geheugen volgens de uitvinding in de 30 eerste soort.
Pig. 17 is een equivalent schema van een tweede soort van het geheugen.
Pig. 18 is een equivalent schema van een flip-flopketen die opgebouwd is met gebruikmaking van het geheugen van de tweede soort.
35 Pig. 19 toont de opzet van een flip-flopketen die opgebouwd 7903330 , β is met de geheugens volgens de uitvinding van de eerste en de tweede soort»
Pig, 20A, 2QB en 20G tonen een doorsnede, een overzicht van de opmaak en een équivalent schakelschema van een uitvoeringsvorm 5 van een flip-flopketen die opgebouwd is met gebruikmaking van geheugens volgens de uitvinding.
Figo 21 A, 21B en 21C tonen op overeenkomstige wijze als de vorige figuur een andere uitvoeringsvorm van een flip-flopketen.
7oorbeeld Io 1Ω w Een eerste uitvoeringsvorm van het geheugen volgens de uit vinding wordt toegelicht aan de hand van fig. 2A en 2B$ fig. 2A is genomen volgens de pijlen II-II' in fig. 2B. In deze figuren is het gebied 21 een gebied van P-type (bijvoorbeeld met een onzuiverheids- concentratie van 10 - 10 7 cm ^). Tussen een basisgebied 15 (bij- ή r 17 19 —3 3 voorbeeld met een onzuiverheidsconcentratie van 10 tot 10 7 cm ) van een ϊΓΡϋΓ-transistor en een gebied 21 van P-type is een drijvende poort (gevormd uit polykristallijn silicium of dergelijke, en bijvoorbeeld met een laagdikte van 0,1-1 μιη en een specifieke laagweerstand van 20 - 100 ohm/ο), aangeduid door 23, aangebracht door een isole-20 rende laag 22 (bijvoorbeeld een SiOg-laag).
Be stroom die vanuit een injektor 13 (een gebied van P-type 17 19 met een onzuiverheidsconcentratie van bijvoorbeeld 10-10 cm ) geinjekteerd moet worden in het basisgebied 15 wordt gestuurd door ladingen die opgeslagen moeten worden in de drijvende poort 23· Ben 25 gebied 14 (een epitaxiaal gekweekte Si-laag van U-type of dergelijk materiaal, met een onzuiverheidsconcentratie van bijvoorbeeld 10 - ' Λ f -ζ 10 cm”·5) dient als woordlijn (WR) en wordt alleen gemeenschappelijk 2 gemaakt met I L’s in woordlijnrichting door isol&rtiegebieden die gebieden van P-type zijn (met een onzuiverheidsconcentratie van bij-30 voorbeeld 10 cm in fig, 2B«
Bij de inrichting volgens deze uitvoering wordt het geheugen geconstrueerd op de volgende wijze.
1) In het geval waarin er geen elektronen bestaan binnen de drijvende poort 23, wordt het kanaal van een veldeffekttransistor van 35 MIS-type (Metal-Insulator-Semiconductor) (hierna afgekort tot "MISZET”) Qg-j niet gevormd in een gebied 25 van ΪΓ-type onder de poort, 7908660 2 7 ί zodat dus de onderhavige inrichting werkt als een conventionele I L.
2) Wanneer er elektronen bestaan binnen de drijvende poort 23 wordt het kanaal gevormd in het gebied 25 van W-type onder de poort.
Als gevolg daarvan zullen vanuit het injektorgebied 15 geinjekteerde 5 gaten door het basisgebied 15 heengaan, het kanaalgebied in stromen en verdwijnen naar het gebied 21 van P-type. Op dit moment wordt dus de bassstroom van de ITPH-transistor kleiner en ook de stroom die vloeit door de collector 16 daarvan (bestaande uit een gebied van 1 -type en 19 21 -3\ met een onzuiverheidsconcentratie van bijvoorbeeld 10-10 cm ) 10 wordt kleiner dan in geval 1).
Omdat, zoals hierboven vermeld, het aantal in de drijvende poort 23 opgeslagen elektronen waargenomen kan worden als de variatie van de collectorstroom, wordt het mogelijk de inrichting als geheugen te laten werken. Het inschrijven en uitlezen van dit geheugen worden 15 op de volgende manier uitgevoerd, 1) De schrijfmodusi
Pig. 3 toont een geheugenmatrix die deze inrichting gebruikt als geheugencel. Bij het inschrijven worden een woordlijn WR2 en een bitliju BW2 gebruikt om bijvoorbeeld een cel 30 te kiezen. De overgang 20 tussen het gebied 14 van H-type (woordlijn WE) en het gebied 21 van P-type (bitlijn BW) laat men doorslaan (met een doorslagspanning van bijvoorbeeld 10-100 V) om elektronen in de drijvende poort te injekteren. Eieraan moet worden toegevoegd dat, wanneer een gedeelte van de overgang tussen de lagen 14 van W-type en het gebied 21 van P-type gevormd 25 is met kontakt tussen een gebied van ÏT^-type en het gebied van P-type, de doorslag plaats vindt bij een lagere spanning, zodat de schrijf-spanning kan worden verlaagd.
2) De leesmodus:
Wanneer de woordlijn W.2 op nulspanning wordt gebracht(terwijl 30 de injektiespanning ongeveer 0,7 T is), kan beslist worden of de geheugencel 30 °P ft1" is of op "0", door waarneming van de stroom die vloeit door een bitlijn BB2. Andere woordlijnen dan de aangewezen woordlijn dienen op de hoge waarde te worden gehouden (θ,7 V)·
De geheugeninhoud wordt gewist door bestraling van de inrich-35 ting met ultraviolette straling (bijvoorbeeld gedurende 10-100 min.).
7903650 3
Uitvoeringsvorm II.
De struktuur van een geheugsncel is zoals weergegeven in fig» 4A en 4B, en het substraat wordt gebruikt als injektor 13» Zcyfoordt het oppervlak klein om een hoge pakdichtheid van de LSI mogelijk te 5 maken. In dit geval geschieden het schrijven, het lezen en het wissen op dezelfde manier als in het geval van uitvoeringsvorm I. Pig. 4A is een doorsnede volgens de pijlen IY-IY* in fig» 4b van de opmaak. Uitvoeringsvorm III.
Pig» 5A, 53» 50 en 5b tonen een uitvoeringsvorm in het geval 10 waarin, als middel om te schrijven, een schrijfpoortelektrode 50 aangebracht is op een drijvende poort 57» Pig* 5A en 53 zijn doorsneden, fig. 5C toont de opmaak en fig. 5b is een schema waarin een ge-heugenmatrix weergegeven is die de inrichting volgens deze uitvoeringsvorm gebruikt als geheugencel. Pig. 5A is genomen volgens de pijlen 15 X-X‘ in fig» 5ö en fig. 5B is genomen volgens de lijn Y-Y’ in fig* 5C« In dit geval is het onnodig om een emittergebied 55 van de HTU-transistor als woordlijn te gebruiken. De isolatiegebieden kunnen dus achterwege blijven, en de pakdichtheid van de LSI kan hoog gemaakt worden in vergelijking met die van de vorige uitvoeringsvormen. Bij het 20 schrijven wordt een negatieve voorspanning aangelegd aan een woordlijn WR (gebied 51 van P-type), om doorslag te bereiken van de over-gang van dit gebied naar het gebied 55 van W-type, terwijl een positieve spanning aangelegd wordt aan een bitlijn BW, die de stuurpoort is, voor het injekteren van elektronen in hete dragers in de drijvende 25 poort.
Bij het uitlezen van gegevens, wanneer men aan de woordlijn WR een hoog niveau geeft (ongeveer 0,7 V) kan omtrent de gegevens worden beslist afhankelijk van de grootte van de stroom die vloeit door de bitlijn BR» Tijdens het uitlaen moet-en andere woordlijnen dan 30 de aangewezen woordlijn WE op nulspanning worden gehouden. De struktuur van deze inrichting wordt gekarakteriseerd door het gebruik van het injektorgebied 51 als woordlijn.
Als een voorbeeldvan de goede eigenschappen van de uitvinding wordt een soortgelijke struktuur voor de inrichting gebruikt en wordt 35 inplaats van de drijvende poort de geheugeninrichting gevormd van het zogenaamde MOS-type, bestaande uit een poortelektrode M welke ver- 79n ? 6 *s ö 9 vaardigd is uit metaal of polykristallijn silicium, een siliciumni-tridelaag S' sn een dunne siliciumoxydelasg 0, waarbij ladingen opge-s lag en worden in de nabijheid van het grensvlak tussen de S en 0-laag, waardoor het ontstaan of de reoombinatie van een kanaal in het eronder 5 liggende siliciumvlak wordt gestuurd en hetzelfde effekt kan worden bereikte» Uiteraard zijn andere strukturen voor niet vluchtige geheugen-· inrichtingen toepasbaar voor het gedeelte waarin de ladingen worden opgeslageno
Be wezenlijke punten in de bovenstaande uitvoeringen 1, II 10 en III zijn de volgende; 1) Een niet vluchtige geheugeninrichting waarin, met gebruik- 2 making van een I L keten, de basisstroom van een UPET-transistor waargenomen kan worden als eolleetorstroom door het moduleren van eerstgenoemde in afhankelijkheid van het aantal ladingen binnen een drij-15 vende poort en versterking van de gemoduleerde stroom».
2) Een inrichtingsstruktuur waarin ladingen die in een drijvende poort geinjekteerd moeten worden, worden opgewekt door te zorgen voor het doorslaan van de overgang tussen een emittergebied van een UH7-transistor en een stuurgebied van P-type dat gevormd is aan de 20 van het injektorgebied afgekeerde zijde ten opzichte van een basisgebied (eerste uitvoering)» 3) Een inrichtingsstruktuur waarin een substraat wordt gebruikt als injekts-orgebied en de rest van de struktuur van de inrichting hetzelfde gemaakt wordt als in geval 2) (tweede uitvoering)» 25 4) Een inrichtingsstruktuur waarin een injektorlijn wordt gebruikt als schrijfbitlijn (derde uitvoering)» 5) Een struktuur van een niet vluchtige geheugeninrichting waarin, met gebruikmaking van een niet vluchtige geheugeninrichting van I-ïQS-type waarin latingen worden opgeslagen in isolators zoals 30 bij een inrichtingsstruktuur van MOS-type, een kanaal in het oppervlak van een Si-substraat wordt gestuurd voor het moduleren van de 2 basisstroom van een UFU-transistor in een I B.
Uitvoering IT.
Pig. 6a, 63 en 6G tonen een vierde uitvoering. Fig. 6a is een 55 doorsnede volgens de pijlen 71-71* in de opmaak die weergegeven is 79086*0 10 . * in fig. 6b, en fig. 6C is een equivalent schakelschema. Set verwij-zingscijfer 60 duidt een laag van IT-type aan, welke ofwel een substraat van ÏT+-type kan zijn (zoals een Si-substraat) of een in een .LSI begraven laag van If*"-type zoals 191 in fig. 2A. Bij wijze van 18 5 voorbeeld heeft deze laag een onzuiverheidsconcentratie van 10 tot 1021 cm"5.
Het geheugen van deze uitvoering is zodanig dat het bestaan of niet bestaan van het kanaal van een MIS veldeffekttransistor teweeg gebracht wordt tussen gebieden 15 en 62 van P-type,(met een 10 onzuiverheidsconcentratie van bijvoorbeeld 10 tot 10 * cm "J door het bestaan of niet bestaan van ladingen in een drijvende poort 61 (bestaande uit polykristallijn Si of dergelijk materiaal en met een oppervlakteweerstand van bijvoorbeeld 10-100 ohm/p).
Als gevolg daarvan wordt de begeleiding van de basis 15 van 2 15 de I i naar het gebied 62 van P-type, dat gewoonlijk op aardpotenti- aal wordt gehouden, gemoduleerde Aldus zal, in de injektorstroom die geinjekteerd moet worden vanuit een injektor 15 (bestaande uit een gebied van P-type en met een onzuiverheidsconcentratie van bijvoorbeeld 17 19 «3 10 ' - 10 7 cm J) in de basis 15» stroom, die op niet effektieve wijze 20 wegstroomt naar het gebied 62 van P-type, een variatie ondergaan en zal de absorptiestroom van een collector 16 (bestaande uit een gebied van N+«type en met een onzuiverheidsconcentratie van bijvoorbeeld 19 21 -3 10 7 - 10 cm"; variëren»
Op dat moment wordt de coliectorstroom de vermenigvuldiging 25 van de basisstroom met een stroomversterkingsfaktor, zodat de variatie van de collectorstroom groot iso Door het waarnemen van deze variatie vindt de uitlezing plaats» In deze uitvoeringsvorm heeft elke cel een gebied 63 van U+-type (met een onzuiverheidsconcentratie van 19 21 ~3 bijvoorbeeld 10 ^ - 10 cm y) voor inschrijven» 30 Het geheugen volgens deze uitvoeringsvorm werkt als volgt» 1) Schrijfmodus. Een positieve potentiaal (ongeveer 5“50 Y) ten opzichte van de potentiaal van de lijn WW (gebied 62 van P-type) wordt aangelegd aan een lijn BW (in katakt met het gebied 63 van H-type) , om de doorslagstroom te doen ontstaan, tussen de gebieden 62 en 63 35 en om elektronen op te zamelen in de drijvende poort op een isolatie- 7908560 • * 11 laag 64 (bestaande uit SiOg of dergelijk materiaal en met een dikte van bijvoorbeeld 0,01-0,1 μπι)® 2) De wismoduso Wordt uitgevoerd met ultravioletstraling.
3) De leesmodus. Terwijl de lijn WW op aardpotentiaal wordt 5 gehouden en vanuit een lijn W. (gekoppeld met een injektorelektrode 181 en met een aangelegde spanning van ongeveer 0,7 Y) wordt beslist wat het niveau is van een lijn 32. (gekoppeld met een colieotorelektro- o de 183) welke de collectoruitgang is van de Π,
Uitvoering 7« 10 3?ige 7A, 7B en JQ tonen de struktuur van uitvoering 7, waarin figo 7A een doorsnede is volgens de pijlen YII-YII* in fig. JB, en fig. 7C een equivalent schakelschema is0 In deze uitvoering is een gebied J0 van ÏF+-type (met een onzuiverheidsconcentratie van bijvoor-beeld 10 y - 10 cm"';, dat gewoonlijk het kraaggedeelte van W-type 15 vormt van een I h, aangebracht onder een drijvende poort 61« In dit geval wordt de potentiaal van het basisgebied 70 van een parasitaire HIP-transistor gevormd door gebieden 15, 70» H en 62 gemoduleerd door ladingen in de drijvende poort 61, met de bedoeling om de stroom-versterking α van de parasitaire PUP-transistor te moduleren,, De op 20 verschillende manieren de lengte (in de richting 711-7111) en breedte (in de richting loodrecht op de richting YII-7II*) van het gebied 70 van ïi+-type te veranderen, kan de modificatie van de basispotentiaal van de PUP-transistor en de werking van de P-kanaal MQS-'transistor 72 die in uitvoering IY gebruikt wordt, parallel worden uitgevoerd, 25 Door keuze van de afmetingen van het gebied 70 van -type kan dan ook de mate van geleiding tussen de gebieden van P-type 15 en 62 naar wens worden gekozen en kan de inrichting worden ingesteld op een gelei-dingsniveau dat gemakkelijk is voor geheugenwerking o Het schijven, wissen en uitlezen geschieden op dezelfde manier als in uitvoering IY. 30 Uitvoering 71«
Pig. 8A, 83 en 80 tonen de struktuur van uitvoering 71, waarin fig, 8A een doorsnede is volgens de pijlen YIII-YIII* in fig„ 83 en fig. 8C een equivalent schema is„ Deze uitvoering is zodanig dat een siuurpoort 81 (bestaande uit Al, polykristallijn Si of dergelijk ma-35 tsriaal) aangebracht is op een drijvende poort 61„ Hier is een in-
79 0 8 6 S O
12 richting weergegeven waarin de stuurpoort toegevoegd is op de structuur van uitvoering Y.
Het geheugen volgens deze uitvoering werkt als volgt.
1) De schrijfmodus. In de staat waarin een voorspanning in 5 omgekeerde richting aangelegd wordt over een lijn W en een aardkiem GED, zodat de overgang tussen een laag 62 van P-type en een laag 14 van U-type dichtbij de 'doorslag komt te liggen (met een potentiaalverschil van bijvoorbeeld 10-100 Y) wordt een positieve hoge spanning aangelegd aan een lijn BV (voor banden met de stuurpoort 81)®.Dan 10 worden elektronen opgezameld in de drijvende poort voor het inschrijven van -gegevenso Als gevolg daarvan verschuift de potentiaal van een gebied 70 van N+-type naar de negatieve kant en neemt de stroomversterking α van een PEP-transistor toe.
2) De wismodus. In de bovengenoemde staat wordt een negatieve 15 hogo spanning (bijvoorbeeld -10 tot -IOO Y) aangelegd aan de stuurpoort 81 om gaten te trekken en de gegevens te wissen.
3) De leesmodus. Er wordt stroom aangelegd aan een lijn WE en het niveau van een lijn BR wordt bepaald.
De drijvende poort 61 en de stuurpoort 81 kunnen worden ver-20 vangen door de zogenaamde MOS-struktuur®
Zelfs wanneer de laag 70 van U+-type uit deze uitvoering wordt verwijderd tot een konstruktie met de struktuur van uitvoering IY plus de stuurpoort (of MOS) kan hetzelfde effekt worden bereikt.
Uitvoering Vil» 25 Pig® 9 toont de zevende uitvoering® In deze figuur wordt door 91 een isolatiegebied van P -type aangeduid, door 92 een kraag van E -type, en door 95 een schrijfwoordlijn WW die verbonden is met een gebied 62 van P-type® In deze uitvoering wordt ook een leesbitlijn BR. gebruikt voor het uitvoeren van wissen® 30 1) De schrijfmodus. Er wordt doorslag opgewekt tussen de lijn WW en de lijn BB® 2) De wismodus. Yoor het wissen is het voldoende dat alle cellen gelijktijdig kunnen worden gewist, zodat het dus niet nodig is om woordlijnen en bitlijnen onder te verdelen. Er wordt dus toenemend 35 een spanning aangelegd over de lijn BE van alle cellen (d.w.z. een 7908660 15
O
aardaanslxu.tingsli.jn) en de lijn BR (d.w.z. de collector van de II), waarbij men de lijn BR de negatieve kant maakt. Ban begint de doorslag over een gebied fO van U+~type en een basisgebied 15 van P-type vödr een spanning (van omstreeks 15 V) waarbij de doorslag C-E van 5 een transistor optreedt, welke transistor wordt gevormd door de laag 92 van ET-type in kontakt met de aardaansluiting, bet basisgebied 15 van P-type en een collectorlaag 16 van Ei -type «, Een spanning op dit moment is gewoonlijk de doorslagspanning van de overgang Λ, wat een waarde is nabij 7 T. Zo brengt men, terwijl de doorslag op-10 treedt, de lijn,WW tot een negatieve potentiaal voor het injekteren van gaten in een drijvende poort en het wissen van gegevens.
Uiteraard is wissen mogelijk met ultravio-lette stralen.
5) Be leefmoduso Terwijl de lijn BW (aardkiem) en de lijn WW op aardpotentiaal gehouden worden en stroom wordt toegevoerd aan een 15 gewenste lijn WH, wordt het niveau vastgesteld van de gewenste lijn BR.
Uitvoering VIII.
Pigo 10A en 1QB tonen uitvoering VIII. Pig. 10A is een doorsnede volgens de pijlen X-X* in fig. 10B0 In het geheugen van de struk- 20 tuur waarin een drijvende poort 104 aangebracht is aan het omtreks- 2 gedeelte van de basis 15 van I I, voor de vorming van het kanaal van jKESPET in het omtreksgedeelte van de basis, zijn er een laag 101 van P-type voor het sturen, een gebied 102 van P-type en een gebied 105 van IT-type voor het injekteren van ladingen in de drijvende poort 25 aangebracht.
1) Be schrijfmodus. Be overgang tussen de gebieden 102 en 105 wordt gebracht tot doorslaan of tot nabij doorslag, en aan het gebied 102 wordt nulspanning gegeven» 3en aardkiem GUB evenals het gebied 101 worden op positieve potentiaal gebracht ten opzichte van het ge- 30 bied 102 van P-type, om elektronen te injekteren in de drijvende poort 104.
2) «· Be wismodus. Terwijl het gebied 102 van P-type en de uitgang GUB op nulpotentiaal worden gehouden en het gebied 101 van P~ type op een negatieve potentiaal, worden gaten, die ontstaan zijn in 55 de overgang tussen de gebieden 102 en 103, geinjekteerd in de drijvende poort 104° 7 9 ö 8 6 c ö . Ί Λ 5) Be leesmodus, Terwijl het gebied 1Q1 van P-type op aard-potentiaal wordt gehouden en stroom aangelegd wordt vanuit een lijn WEL (verbonden met een injektoraansluiting 181) wordt het niveau bepaald van een lijn BR (verbonden met een collectoraansluiting 185), 5 Wanneer elektronen opgeslagen zijn in de drijvende poort 104 wordt een inversielaag (n-kanaal) gevormd in de omgeving van het oppervlak van dat gedeelte van een laag 14 van ¥-type dat ligt tussen de gebieden 15 en 101 van P-type, en dan gaat de geleidbaarheid tussen de gebieden 15 en 101 omhoog. Om deze reden zal stroom die niet effek- 10 tief wegvloeit uit het gebied 15 naar het gebied 1Q1 toenemen, zodat het vermogen van de collector 16 van de I L om stroom terug te brengen of te absorberen zal afnemen en de potentiaal van de lijn IR naar hogere waarden zal verschuiven. Wanneer de ladingen van de drijvende poort gewist zijn wordt het K-kanaal niet gevormd, zodat dus de po- 15 tentiaal van de lijn BR naar lagere waarden verschuift. Het verschil van de potentialen wordt uitgelezen.
Uitvoering IX,
Pig* 11A en 113 tonen uitvoering IX. Pig. 11A is een doorsnede volgens de pijlen XI-XI’ in fig. 1133, Deze uitvoering is zodanig dat 20 een kraag "JO van I+-type toegevoegd is in het omtreksgedeelte· van de 2 basis van de I L met de struktuur van uitvoering Till. Afhankelijk van het al of niet bestaan van ladingen in de drijvende poort 104 zal de potentiaal van het gebied 70 Van U+-type dan capacitief gekoppeld is met de drijvende poort 104 variëren om de stroomversterking a van 25 de PUP-transistor in het kraaggedeelte te doen variëren. Het schrijven, wissen en lezen geschieden hetzelfde als in uitvoering TUI.
In uitvoeringen Till en IX wordt een oxydelaag 105 onder slechts een gedeelte van de drijvende poort 104 dik gemaakt. Deze maatregel is bedoeld om te voorkomen dat het kanaal wordt gevormd in het des-betreffende gedeelte (tussen het schrijfgebied 102 van P-type en het sturende gebied 101 van P-type)tijdens schrijven of wissen. Aldus kan goed een kanaalstopper worden gevormd door in dit gedeelte een laag van U+-type te diffunderen.
Uitvoering X.
55 pig, 12A, 12B en 120 dienen ter toelichting van een tiende 7908660 1 · » 15 uitvoering van het niet vluchtige geheugen volgens de uitvinding.
ïig^ 12A laat de doorsnede zien, fig. 12B toont schematisch de opaaak
en fig. 12C is een equibalent schakelschema. De doorsnede van fig. 12A
is genomen volgens de lijn XII-XIX* in fig. 12B<> 5 Door 60 is een begraven laag van 2F+-type of een substraat van 2T+~type aangeduid, overeenkomend met de laag 191 in fig. 1Bj dit is 18 21 “3 een Si-lichaam met een onsuiverheidsoonoentratie van 10 tot 10 cm” ·
Door 14 is een epitaxiale silioiumlaag van Π-type aangeduid, waarvan 15 16 —3 de onzuiverheidsconcentratie ligt in de orde van 10 tot 10 cm , 10 15 is een gebied van P-type, waarvan de onzuiverheidsconcentratie 17 19 —3 10 ' tot 10 ^ cm is, 25 is een gebied van P-type dat overeenkomt met de gebieden 13 in fig» 1B en waarvan de onzuiverheidsconcentratie 17 4g + 10 ' tot 10 ^ cm is, 16 is een gebied van N -type waarvan de onzuiver- 19 21 —3 heids concentratie 10 ' tot 10 cm ^ is, en 2J is een isolerende laag 15 (zoals een SiOg-laag). Het verwij zingscijfer 28 duidt een drijvende poort aan die gemaakt is uit polykristallijn silicium of dergelijk materiaal, en waarvan de oppervlakteweerstand 10-100 ohm/Q bedraagt, en 26 duidt een gebied aan van 3Sf+-type dat aangebracht is binnen het 17 injektorgebied 25 en dat een onzuiverheidsconcentratie heeft van 10 20 tot 1019 cm"^. De letters W, B^· en Ig duiden elektrodeaansluitingen aan van Al of dergelijk materiaalo Het 121 en 122 zijn elektrodekon-taktplaatsen aangeduid.
Een transistor 123 in fig. 120 is opgebouwd uit de gebieden 60, 14» 15 en 16 in 12A; een transistor 124 is opgebouwd uit de ge-.
25 bieden 25, 14 en 15j een transistor 125 is opgebouwd uit de gebieden 60, 14, 25 en 26j en een I4ISPSI 126 is opgebouwd uit de gebieden 15 en 25, een poortisolatielaag 27 en de poort 28. Wanneer de struktuur
wordt beschouwd met weglating van de gebieden 26 en 28 in fig. 12A
2_ ziet men dat een I n wordt samengesteld uit de transistors 123 &a 50 124. Yolgens de uitvinding ligt de drijvende poort 28 boven de basis 2 van de P2TP-transistor van de I i door de oxydelaag heen. Yerder is, om een HT-overgang te maken voor het injekteren van dragers in de drijvende poort 28, de laag 26 van H+-type aangebracht binnen het injektorgebied 25 o
Het geheugen werkt als volgto 7903660 16 1) In het geval waarin er geen drager (elektron) bestaat binnen de drijvende poort 28 wordt het kanaal van een veldeffekt- transistor met geïsoleerde poort (MISFEl) niet gevormd in de laag 14 van I-type onder de poort 28, zodat de inrichting dus werkt als 2 5 een conventionele I i-keten.
2) Wanneer er dragers (elektronen) aanwezig zijn binnen de drijvende poort 28 en het kanaal wordt gevormd in de laag 14 van W-type onder die poort, komt de vorm tot stand waarin de PUP-transistor 124 van het type met gemeenschappelijke basis en de MI3FS.T 126 10 parallel staan tussen de gebieden 25 en 15 van P-type. In dit geval is de stroom die vloeien moet in de transistor 125 groter dan in het eerste geval, zodat de coliectorstroom van de transistor 125 groter wordt.
Op bovenstaande wijze kan de inhoud van het geheugen worden 15 uitgelezen afhankelijk van de grootte van de coliectorstroom van de 35ΓΡΙ-transistor 123.
Nu zal worden beschreven op welke wijze het inschrijven en uitlezen werkelijk plaatsvindt en wel aan de hand van fig. 12C„ 1) De Schrijfmoduso 20 Met gebruikmaking van de woordlijn W (verbonden met het ge bied 25) en de bitlijn BW (verbonden met het gebied 26) zoals nodig is, wordt een spanning (van bijvoorbeeld 5-5Q TT) aangelegd zodat de PW-overgang (tussen de gebieden 25 en 26) doorslaat, waardoor dragers geinjekteerd worden in de drijvende poort 28.
25 2) Leesmoduso
Er wordt een spanning (omstreeks 0,7V) aangelegd aan de vereiste woordlijn W, zodat de gebieden 25 en 14 in voorwaartse richting onder spanning komen, en dan worden gegevens uitgelezen vanuit de bitlijn B^ (verbonden met het gebied 16). De gegevens worden bepaald 50 afhankelijk van de waarde van de stroom die door d© bitlijn vloeite 5) De geheugeninhoud kan worden gewist met ultraviolette stralen. ·
Uitvoering XI.
Fig. 13A, 15B en 13© tonen een elfde uitvoering. Fig. 13A is 35 een doorsnede volgens <|e lijn XIII-XIIIr .In fig* 1.3B en fig. 13© Is 7908620 17 een equivalent schakelschema. Deze uitvoering is een voorbeeld waarin een sehrijfpoortelektrode 29, die aangebracht is op een drijvende poort, gebruikt wordt voor het inschrijven. De leesmodus is hetzelfde als in uitvoering Σ.
5 , Het schrijven wordt gedaan door het aanleggen van een hoge spanning aan de sehrijfpoortelektrode 29 (bitlijn B^) in de staat waarin een kanaal wordt gevormd in het oppervlak van een laag 14 van iï-type tussen de gebieden 15 en 13 van P-type, en waarin de overgang tussen de gebieden 15 en 14 in omkeerrichting onder spanning staat 10 tot nabij de doorslag, terwijl men stroom laat wegvloeien uit het gebied 13 van P-type terwijl dit gebied 13 evenals de laag 14 van lï-type gehouden worden op een hoge spanning en het gebied 16 van H-type op een lage spanning. Om de schrijfspanning te verlagen kan een zwaar gedoteerd gebied van P-type of ΪΓ-type worden aangebracht tussen het 15 gebied 15 van P-type en de laag 14 van IT-type.
31ijkt het systeem volgens deze uitvoering is de poort 28 aangebracht met een oxydelaag tussen die poort en poort 29. De drijvende poort 28 kan vervangen worden door een Si^H^-laag. In dat geval is het niet nodig om een oxydelaag aan te brengen tussen de Si^lT^-laag 20 en de poort 29«. In het geval van het gebruik van de Si^ïï^-laag bestaat het voordeel dat de geheugeninhoud elektrisch kan worden herschreven zonder gebruikmaking van ultravioletstralen.
Uitvoering XII.
Pi go I4A en 142 illustreren een twaalfde uitvoering van het 25 geheugen volgens de uitvinding. Fig. 14A is een doorsnede volgens de pijlen XI7-XIT’ in fig. 142.
De inrichting volgens deze uitvoering verschilt van uitvoeringen «IQ en 11 in de methode van inschrijven in de drijvende poort 280 Dit wil zeggen, dat er nu, zoals weergegeven, een gebied 141 van P-type 30 is aangebracht. Dit gebied 141 wordt gebruikt als stuurgebied (lijn C) voor het schrijven» Ook gebruikt deze inrichting het feit, wanneer er ladingen aanwezig zijn in de drijvende poort 28, het kanaal voor de I'üSPSÏÏ-werking wordt gevormd tussen het injektorgebied 25 en het basisgebied 16.
^ Hierna zullen de schrijfmodus, de wismodus en de leesmodus ?9« 3150 18 worden beschreven op het moment waarop de inrichting volgens fig. 14A en 14B werkt als niet vluchtig geheugen.
1) Be schrijfmodus. Er wordt een positieve spanning aangelegd aan een lijn B^. (in aanraking met een gebied 26 van £f+-type door mid- 5 del van een kontakt 121) ten opzichte van een lijn W^. (gebied 25 van P-type), om een spanning te zetten over de overgang tussen het gebied 25 van P-type en het gebied 26 van ïT+-type tot de toestand van doorslag of de toestand dichtbij de doorslag.
Yerder wordt een positieve spanning, die groot- is in een ge-10 bied dat geen aanleiding geeft tot doorslag, aangelegd aan de lijn C (stuurgebied 141) j en oök een aardaansluiting GI'TD, ten opzichte van de lijn Wy. Dan vervult het gebied 141 van P-type de funktie van stuurpoort voor de drijvende poort 28 en wordt de potentiaal van de drijvende poort 28 naar de positieve kant getrokken ten opzichte van 15 de W^-lijn 25. Onder de dragers die opgewekt worden in de nabijheid van de overgang tussen de gebieden 25 en 26 worden dan ook elektronen voornamelijk geinjekteerd in de drijvende poort 28 zodat er geschreven wordt.
2) De wismodus» Op dezelfde manier als bij het schrijven wordt 20 de overgang tussen de gebieden 25 en 26 onder spanning gezet tot de toestand van doorslag of nabij de toestand van doorslag. Op dit moment worden echter de W^. lijn 25 en de aardaansluiting op aardpotentiaal gehouden (nulspanning) en wordt een grote negatieve spanning aangelegd aan de C-lijn 141 in een gebied dat geen doorslag veroorzaakt. Aldus 25 verschuift de potentiaal van de drijvende poort 28 naar de kant van negatieve potentiaal. Er zullen dan ook gaten worden geinjekteerd in de drijvende poort 28, vanuit de overgang tussen de gebieden 25 en 26, zodat er gewist wordt.
5) De leesmodus. Sr wordt stroom geinjekteerd door het aan-30 leggen van een positieve spanning en een lijn W^ (injektorgebied 25)» en er wordt beslist of het niveau van een lijn B^ (verbonden met het gebied 16 door een kontaktgedeelte 122) hoog of laag is.
Wanneer elektronen worden opgezameld in de drijvende poort wordt een inversielaag (kanaal van H-type) gevormd in de omgeving van 35 het oppervlak van een laag 14 van W-type tussen de gebieden 15 sa 2 25 van P-type. Zo neemt de injektor stroom van de I L toe, zodat de 7908860 19 absorptiestroom van de collector 16 toeneemt en de potentiaal van de lijn verschuift naar de lage kant. Anderzijds zal, wanneer er geen lading wordt opgezameld in de drijvende poort of er gaten worden opgezameld, de potentiaal van de lijn veranderen naar de hoge kant toe. 5 Deze verandering wordt uitgelezen,, ïijdens het uitlezen wordt de 0 lijn op dezelfde potentiaal gehouden als de lijn of open gemaakt of op aardpotentiaal gelegde
De plaatsen van het gebied 141 en de gebieden 25 en 26 in deze uitvoering kunnen onderling worden verwisseld» In dat geval komt de ^ C lijn 141 overeen met de injektor van Het schrijven en wissen geschieden zoals voor deze uitvoeringsvorm beschreven. In de leesmodus wordt het gebied 141 gebruikt als de lijn en wordt de spanning van
XL
het gebied 25 en van het gebied 26 op geschikte lage waarde gebracht» 2
De geheugens volgens de uitvinding van het I L type in de ^5 beschreven uitvoeringen 10, 11 en 12 hebben de volgende eigenschappen.
1) Anders dan het bekende niet vluchtige geheugen dat gebaseerd is op de enkele ICESi'SÏ wordt de stroom die onderhevig is aan de kanaal- modulatie of verschuiving onder de drijvende poort gebruikt als basis- 2 stroom voor de inverse HPIT-transistor die de I L vormt.
20 2) Als gevolg van de eerste eigenschap wordt de gemoduleerde of verschoven kanaalstroom versterkt door de omgekeerde ΙίΡΙί-transistor, zodat dus de detectie van de geheugeninhoud wordt vergemakkelijkt.
2 5)' Bij het combineren van de I L en de op de drijvende poort gebaseerde struktuur van het niet vluchtige geheugen kan gemakkelijk 25 een hoge spanning voor schrijven, het detecteren voor uitlezen enz.
worden verkregen met conventionele lineaire ketentechnieken omdat de 2 I L gemakkelijk gecombineerd kan worden met gewone lineaire ketens.
De essentiele punten van de geheugens in de uitvoeringen X, XE en XEI zijn de volgendej 30 1) üfen struktuur waarin een drijvende poort is aangebracht 2 boven het basisgedeelte van de PI'P-transistor van I L.
2) Een struktuur waarin een drijvende poort is aangebracht schrijlings over een laag 26 van IT-type die aangebracht is binnen de 2 injektor van I L (fig. 12A)» 35 3) Ben struktuur waarin een drijvende poort schrijlings is J ié v v t) 0 0 20 aangebracht over een gebied 15 van P-type dat de basis is van de in-verse PUP-transistor I L (fig. 13A).
4) Een struktuur waarin, ter verlaging van de schrijf spanning in de struktuur van fig. 1JA, een zwaar gedoteerd gebied van P-type 5 of een gebied van IT-type aangebracht is als deel van de overgang tussen het gebied 15 van P-type en een laag 14 van ü-type. - 5) Een werkwijze waarbij het schrijven de doorslag benut van een PIT-over gang.
6) Een werkwijze waarin het schrijven de doorslag benut van 10 een HT-overgang en het schrijven wordt bevorderd door het aanleggen van een positieve spanning aan een stuurpoortelektrode.
7) Een werkwijze waarin het wissen geschiedt door bestraling met ultraviolette stralen.
8) Een werkwijze waarin voor het wissen gebruik gemaakt wordt 15 van de doorslag van een PiJ-overgang en waarin de ingek tie van gaten wordt bevorderd door het aanleggen van een negatieve spanning aan de stuurpoortelektrode.
9) Een struktuur waarin de gestapelde lagen van een dunne poortoxydelaag (hoogstens 1QQ 2. dik) en een Si^N^-laag aanwezig zijn 20 inplaats van de drijvende poort (de zogenaamde MOS-struktuur).
10) 0Een struktuur waarin, om .gegevens in de drijvende poort in te schrijven, een gebied van P-type en een binnen dit gebied aange- 2 bracht gebied van H-type los staan van de I 1 struktuur,· en waarbij het schrijven wordt uitgevoerd door gebruikmaking van de doorslag 25 van de PN-overgang tussen het gebied van P-type en het gebied van U-type.
Zoals weergegeven in fig. 15 is het eerste type van het geheugen volgens de uitvinding (uitvoeringen 1-3¾ gekarakteriseerd doordat het is opgebouwd uit een schakelelement SV voor het opslaan van 2 30 gegevens en een I 1 keten (bestaande uit transistors en Q^f) voor het versterken van de gegevens en het toevoeren van een signaal aan een bitlijn B.
Het schakelelement SW voor het opslaan van de gegevens is opgebouwd uit een ÏCESEEÏ die gebruik maakt van een drijvende poort, 35 een ΡΒΓΡ-transistor met een drijvende poort, of een MISEET met de MOS- 7908660 21 struktuur, en tiet is verbonden met de basis van de HET-transistor van p de I L keten· Het feit of deze schakelaar SV zich in de staat "aan" of de staat "uit” bevindt wordt versterkt door de PUP-transistor van het I L gedeelte, om aan de bitlijn het signaal te leveren· 5 Overeenkomstig het geheugen met de bovenstaande konstruktie kan een flip-flopketen worden geconstrueerd met gebruikmaking van twee geheugehketens uit fig0 15» zoals weergegeven in fig· 16. In dat geval worden inverse gegevens ingeschreven in schakelaars S¥^ resp„ SWg (in het geval waarin de schakelaar S¥^ in de staat "aan” wordt 10 gebracht, wordt de schakelaar SWg in de staat "uit" gebracht)·
In het geval waarin de fli$-flop keten is opgebouwd zoals weergegeven in fig. 16 heeft- men het voordeel dat het verschil tussen de staat "aan” en de staat "uit" van de schakelaar kleiner kan zijn dan in het geval van de keten van fig» 15o Dit wil zeggen wanneer de 15 schakelaar S¥^ zich meer in de staat "aan" bevindt dan de schakelaar SW2» al is het maar zeer weinig, komt de stijging van de basisspanning • van de HELT-'transistor ^ later dan de stijging van de basisspanning van de PSP-transistor wanneer er stromen zijn begonnen te vloeien door de BIP-transistors 1 en Qg 1 bij selektie van een woordlijn W« 20 Omdat de XPH-transistors 0,^ en Q2 flip-flop keten vormen wordt de positieve terugkoppeling aangelegd met de stijging van de basisspanningen van de transistors ^ en Qg, de stijging van de basisspanning van de transistor wordt steeds langzamer dan die van de transistor Qg, en uiteindelijk bereiken de PEP transistors en Qg staten "uit" 25 respektievelijk"aan" en worden ze stabiel· Dit wil zeggen dat de keten van fig. 16 hetzelfde doet als die van een latent geheugen dat gewoonlijk goed bekend is0 Op deze manier wordt, bij schakeling van fig· 16, het verschil tussen de staten duidelijker tussen gevallen waarin de signalen met gegevens die op de bitlijnen Bq en verschijnen "1" en JO "0" zijn· Eovendien is er, omdat het bitlijnsignaal geleverd kan worden door middel van een differentieel paar, hst voordeel dat de detectie van het bitlijnsignaal wordt vergemakkelijkt.
Eet niet vluchtige geheugen van het tweede type (uitvoeringen X t/m XII) volgens de uitvinding kan gebracht worden in een model dat 55 weergegeven is in fig. 17. Set is equivalent met een geheugencel waarin 7908660 22 een schakelelement S¥ parallel geschakeld is met de PHP-transistor 2 » van I L keten* Het schakelelement SW is opgebouwd uit een ÏCLSPEÏ met een drijvende poort, of een MISP3T met MTOS-struktuur,
Ook in het geval van deze keten kan, evenals met de keten 5 van fig. 15» een flip-flop keten worden geconstrueerd met gebruikmaking van twee geheugencellen uit fig. 17» zoals weergegeven is in fige 18, In dat geval zal, uitsluitend door enig verschil te geven aan de staten van de schakelaars SV/^ en SWg, de stijging van de basisspanningen van deUPU-transistors en Qg meer verschillend kunnen worden 10 gemaakt wanneer de woordlijn ¥ is gekozen. Men kan de flip-flop keten dus laten werken als een latent geheugen, evenals in het geval van fig, 16, en het heeft dezelfde voordelen als aan de hand van fig. 16 beschreven.
Zoals in het bovenstaande beschreven kunnen de beide typen ”*5 van het niet vluchtige geheugen volgens de uitvinding werken als latent geheugen door het construeren van de flip-flop ketens.
Een flip-flop keten kan ook worden geconstrueerd met gebruikmaking van de beide geheugens uit fig. 15 en 17«» ¥an deze combinatie zal nu een voorbeeld worden beschreven, 20 Pig, 16 toont er een overzicht van<> Een drijvende poort P^ tussen de injektor 15 van een transistor en de basis 152 van de transistor is verbonden met een drijvende poort Pg* tussen de basis 151 en de laag 21 van P-type van een transistor <4go 7erder is een drijvende poort Pg tussen de injektor 15 van de transistor Qg en 25 basis 151 daarvan verbonden met een drijvende poort P.j * tussen de basis 152 en de laag 21 van P-type van de transistor Q-j,
Bij wijze van voorbeeld wordt verondersteld dat de drijvende poorten P.j en Pg* geladen zijn met elektronen, terwijl de drijvende poorten Pg en P^1 geladen zijn met gaten (of in ongeladen toestand 30 worden geladen), In dat geval worden kanalen gevormd onder de poorten P.j en Pg1, zodat de geleiding gemakkelijk is, terwijl er geen kanaal wordt gevormd onder de poorten Pg en P^ *, zodat de geleiding moeilijk is. Hierdoor wordt nog meer de positieve terugkoppeling bevorderd van de flip-flop keten. Het is dus waarschijnlijker dat de transistor 35 aangaat in dat de transistor Qg uitgaat dan bij het gsheug n in de 7908660 23 vorm waarin slechts gebruik gemaakt wordt ofwel van de poorten ofw-.-l van de poorten 1 2°^3^ ^us deze flip-flop keten het voordeel heeft dat de diserominatie van M1tt en "O" gemakkelijer is·
In de tekening is door 60 een laag van W+-type aangeduid, door 14 een 5 laag van IT-type, en door 161 en 162 gebieden van ïl+-type die dienen als collectors·
Uitvoering XIII· lig· 20A, 20B en 200 zijn structuurschema's van een eerste uitvoering in de gecombineerde vorm· Hier wordt de struk tuur van figo1$ 10 gerealiseerd door het gebruik van dubbellaags onderlinge verbindingen, terwijl verder ΡΙΓ-overgsngsgebieden (overeenkomend met en B^) toegevoegd zijn voor het schrijven· lig· 20A is een doorsnede volgens de pijlen XZ-ZX* in fig· 20B, en de onderlinge verbindingen in de tweede laag zijn in het bovenaanzicht van 20 B aangeduid door ge-15 broken lijnen· lig· 20G is een equivalent schekelschema.
Be schrijfmodus· Wanneer het de bedoeling is om een transistor Q1 uit te zetten en een transistor aan» laat men een lawinedoorslag optreden tussen de schrijfwoordlijn W(gebied 62 van P-type uit een ” * stuurgebied) en de bitlijn B^ (gebied 65 van ΙΓ -type) om elektronen 20 te injekteren in een drijvende poort 61 en een daarmee verbonden drijvende poort 28'· Goncreet gesproken worden alle cellen gewist door ze tevoren met ultraviolette stralen te bestralen· Vervolgens wordt een positieve spanning van ongeveer 7”30 V aangelegd aan de B^ lijn ten opzichte van de WT/- lijn voor het teweeg brengen van de doorslag tus-25 sen het gebied 62 van P-type en het gebied 63 van IT+-type. Daarna is het, bij de elektronen en de gaten die ontstaan zijn in de lawine tij de doorslag, waarschijnlijker dat de elektronen bij de drijvende poorten aankomen doordat ze door een osydelaag heengaan, zodat dus de injektie van de elektronen wordt uitgevoerd en de drijvende poorten 50 ingeschreven worden met een negatieve potentiaal· (Wanneer het de bedoeling is om de transistors en in &e inverse staten te brengen, wordt het schrijven uitgevoerd tussen de lijn en de lijn B^2 na wissen met ultraviolette stralen)·
Be lees modus» Be lijn W^. en de lijnen 3T^ en B^ worden al-35 lemaal op aardpotentiaal gehoudeno Sr wordt een positieve spanning 7 ft ft 5 5 5 Λ / » U 3 0 0 u 24 (omstreeks 0,7 V) ten opzichte van aarde Aangelegd aan een lijn W-^ om daarin stroom te injekteren. De lijn \L· (gebied 13 van P-type) o " fungeert als de injektor van de I 10 Doordat tevoren ingeschreven was zullen de drijvende poort 61 en de ermee verbonden blijvende poort 5 28* de elektronen opslaan en negatief worden opgeladene Zo ontstaan inversielagen (p-kanalen) in die delen van een laag 14 van U-type die liggen onder de poort 28* en de poort 61« Om deze reden zal er meer injektorstroom in de transistor Qg vloeien dan in de transistor Q^, zodat transistor Qg in sterkere mate aan is dan transistor Bovendien ^ wordt de stroom die ontsnapt vanaf de basis van de transistor naar de lijn W^. van het stuurgebied meer dan de stroom die ontsnapt vanaf de basis van de transistor naar de lijn W^, en dit funktioneert in de richting van het nog meer aanzetten van de transistor » Aldus wordt een lijn B^q open en komt een lijn B^j, op laag niveau, zodat een ^5 1 of een 0 kan worden uitgelezen* (Wanneer het schrijven uitgevoerd is met de lijnen ea W.^ nadert de transistor Q,1 de aan-toe stand en de transistor ^ de uit~toestand en worden de niveaux van de lijnen B^q en B^ het omgekeerde» Zo wordt gediscrimineerd tussen 1 of O)»
Wismoduso Een geheugeninhoud wordt gewist met .ultraviolette 20 stralen.
Uitvoering XIV<,
Pig. 21A, 2lB en 21C zijn struktuurdiagrammen van een tweede uitvoering in de gecombineerde vorm» In de vorige uitvoering XIII zijn de twee lijnen, B^ aan de kant van en B^ aan &e kant van Qg» 25 nodig als schrijfbitlijneno In deze uitvoering ontstaat een belangrijk verschil tussen de transistors en Qg *n vorm van het patroon van een kraag 100 van U+-type die de basis omgeeft van een I^L, waardoor de transistor Qg altijd eerder aangaat wanneer er geen invloed van de drijvende poort is (in gewiste staat)o In deze uitvoering zijn de kra-50 gen 100 van M+»type zo ontworpen dat de naar elkaar gekeerde lengte tussen de injektor en de basis van de transistor korter kan worden dan bij de transistor Qg® (^e arceringen in fig» 21B zijn gebruikt op de kragen van U+~type duidelijk zichtbaar te maken en duiden niet op doorsneden). Bij deze struktuur worden niveaux zo bepaald, dat alle 35 transistors Qg aangaan in de staat waarin alle cellen gewist zijn.
7908660 25
Be schrijfmodus. Alleen op een plaats waar men de staat van transistor wil veranderen in aan, en de staat van de transistor Qg in uit, wordt een spanning in keerricliting aangelegd aan de over-gang tussen een lijn en een lijn £^. om doorslag te laten optreden 5 en elektronen te injekteren in de drijvende poort.
Be leesmodus, Er wordt een injektorstroom geinjekteerd vanuit een lijn en de beslissing hangt af van het teken van het niveauverschil tussen de lijn en Op dit moment worden de ni veaus van de lijnen Ww en 3L·. hetzelfde gemaakt als in uitvoering 10 BB.
Be wismoduso Er worden ultraviolette stralen gebruikt.
-Conclusies- 7303360

Claims (13)

  1. 2. Inrichting volgens conclusie 1, met het kenmerk, dat een stuurgebied aanwezig is, dat zodanig is aangebracht in het gebied van het oppervlaktesubstraat dat het op afstand ligt van het basisgebied, en dat het tweede geleidbaarheidstype heeft, terwijl ver-20 der de ladingsopslagmiddelen opgebouwd zijn uit een laag silieium-oxyde die aangebracht is op het gebied van het substraatoppervlak tussen het basisgebied en het stuurgebied, een siliciumnitridelaag die aangebracht is op de siliciumoxyde 1 aag én een poorteleketrode die aangebracht is op de siliciumnitridelaag* 25 3o Inrichting volgens conclusie 1,met het kenmerk, dat verder een stuurgebied aanwezig is dat zodanig is aangebracht in het gebied van het substraatoppervlak dat het op afstand ligt van het basisgebied, en dat het tweede geleidbaarheidstype heeft, terwijl verder de ladingsopslagmiddelen bestaan uit een drijvende poort die aangebracht is door een isolerende laag op het gebied van het substraat-oppervlak tussen het basis» en het stuurgebied, 7908660 9 » 4o Inrichting volgens conclusie 3, m e ΐ he t k e η -merk, dat de drijvende poort op het stuurgebied ligt, terwijl een ΡΙΓ-overgang tussen het substraat en het stuurgebied en middelen voor het in keerrichting voorspannen van deze Ef-overgang worden gebruikt 5 als middelen voor het injekteren van ladingen.
  2. 5· Inrichting volgens conclusie 3, e e t het kenmerk, dat een PU-overgang tussen het injektorgebied en het substraat en middelen voor het in keerrichting voorspannen van deze PU~overgang worden gebruikt als middelen voor het injekteren van ladingen,, 10 6, Inrichting volgens conclusie 3, ae t het ken merk, dat een schrijfgebied van het eerste geleidbaarheidstype aangebracht is binnen het stuurgebied, dat de drijvende poort op het schrijfgebied ligt, en dat een EU-overgang tussen het schrijfgebied en het stuurgebied en middelen voor het in keerrichting voorspannen 15 van deze Pil-overgang worden gebruikt als middelen voor het injekteren van ladingen.
  3. 7. Inrichting volgens conclusie 3, a s t het kenmerk, dat verder in het gebied van het hoofdvlak van het substraat een la-dingsinjektiegebied aanwezig is voor het injekteren van ladingen in de 20 drijvende poort, welk gebied bestaat uit een eerste gebied van het tweede geleidbaarheidstype en een tweede gebied van het eerste geleid-baarheidstype dat binnen het eerste gebied is aangebracht, waarbij de drijvende poort op het tweede gebied ligt en een EU-overgang tussen het ladingsinjektiegebied en middelen voor het in keerrichting voor- 25 spannen van de PÊT-overgang worden gebruikt, als ladingsinjektiemiddelen*
  4. 8. Inrichting volgens één der conclusies 3» 4» 6 of 7» & e t het kenmerk, dat een sterk gedoteerd gebied aan het eerste geleidbaarheidstype aangebracht is in het gebied van het hoofdvlak van het substraat onder de drijvende poort, grenzend aan het basisge- 30 bied.
  5. 9. Inrichting volgens één der conclusies 3-7» met het kenmerk, dat verder een stuurpoort aangebracht is op de drijvende poort door een isolatielaag heen, en dat een bepaalde spanning aan de stuurpoort wordt aangelegd voor het bevorderen van de injektie van 7903660 ( ladingen in de drijvende poort* 10* Inrichting volgens één der conclusies 3-7» met het kenmerk, dat het half geleide rsubstraat bestaat uit silicium, de drijvende poort uit polykristallijnsilicium, en de isolerende laag 5 uit siliciumoxydeo 11* Inrichting volgens conclusie 1,methetken-m e r k, dat de ladingsopslagmiddelen bestaan uit een siliciumoxydelaag die aangebracht is op het gebied van het substraatoppervlak tussen het injektorgebied en basisgebied, een siliciumnitridelaag die aange-10 bracht is op de siliciumoxydelaag, en een poortelektrode die aangebracht is op de siliciumnitridelaag* 12* Inrichting volgens conclusie 1, m e t het k e n -m e r k, dat de ladingsopslagmiddelen bestaan uit een drijvende poort die aangebracht is door een isolerende laag op het gebied van het sub-15 straatoppervlak tussen het injektorgebied en het basisgebied* 13* Inrichting volgens conclusie 12,met het kenmerk, dat de drijvende poort ligt op het basisgebied, en dat een PET-overgang tussen het substraat en hét basisgebied en middelen voor het in keerrichting voorspannen van deze HT-overgang worden gebruikt als ladingsinjektiemiddelen* 14* Inrichting volgens conclusie 12, met het kenmerk, dat verder een schrijfgebied van het eerste geleidbaarheids-type aangebracht is binnen het injektorgebied, dat de drijvende poort ligt op het schrijfgebied, en dat een PH-overgang tussen het schrijf-25 gebied en het injektorgebied en middelen voor het in keerrichting voorspannen van deze PET-overgang worden gebruikt als ladingsinjektiemiddelen·
  6. 15. Inrichting volgens conclusie 12,met het kenmerk, dat verder een ladingsinjektiegebied aanwezig is voor het in-30 jekteren van ladingen in de drijvende poort, welk gebied aangebracht is in het gebied van het hoofdvlak van het substraat en bestaat uit een eerste gebied van het tweede geleidbaarheidstype en een tweede gebied van het eerste geleidbaarheidstype dat binnen het eerste gebied is aangebracht, terwijl de drijvende poort ligt op het tweade gebied 7908660 en dat een PIT-over gang "binnen het ladingsinjektiegebied en middelen voor het in keerrichting voorspannen van de PIT-overgang worden gebruikt als 1adingsinj ek tiemidde le n . 16o'Inrichting volgens êên. der conclusies 12-15# met het 5 kenmerk, dat verder een stuurpoort is aangebracht op de drijvende poort door een isolerende laag, en dat een bepaalde spanning van deze stuurpoort wordt aangelegd ter bevordering van de injektie van ladingen in de drijvende poort.
  7. 17. Inrichting volgens éln der conclusies 12-15, m e t h e t 10 kenmerk, dat het halfgeleidersubstraat bestaat uit silicium, de drijvende poort uit polykristallijn silicium, en de isolerende laag uit siliciumoxyde.
  8. 18. Half geleiderinrich ting, met het kenmerk, dat deze omvat: 15 een eerste (geïntegreerde injektielogica-inrichting) die ' bestaat uit een eerste IPU-transistor en een eerste PUP-transistor die aangebracht zijn in een oppe rvl ak te ge bie d van een halfgeleidersub-straat, een tweede I L die bestaat uit een tweede PUP-transistor en een tweede UPIi-transistor die aangebracht zijn in een oppervlak tege-20 bied van het identieke halfgeleidersubstraat, wssrbij een eerste collector van de eerste lïPU-transistor en een basis van die IHI-transistor verbonden zijn, een eerste collector van de tweede UPU-transistor en een basis van die UPU-transistor verbonden zijn, en dat tweede collectors van de eerste respektievelijk de tweede UPU-transistor worden ge-25 bruikt als uitgangsklemmen, en waarbij verder een niet vluchtig geheugen aanwezig is met tenminste éin drijvende poort die gekozen is uit de groep die bestaat uit: 1. een eerste drijvende poort die aangebracht is op een ba-30 sisgebied van de eerste PUP-transistor door een isolerende laag heen, 2. een tweede drijvende poort die aangebracht is op een basisgebied van de tweede PUP-transistor door een isolerende laag heen, 5. een derde drijvende poort die aangebracht is door een isolerende laag op een oppe rvlak te ge bied van een halfgeleidersubstraat 7908335 -lotussen het basisgebied van de eerste PIP-transistor en een stuurgebieds dat tegenover dit basisgebied is aangebracht, en 4. een drijvende poort die aangebracht is door een isolerende laag op een oppervlaktegebied van het halfgeleider substraat tussen het 5 basisgebied van de tweede IPI~transistor en een stuurgebied dat teger-over dit basisgebied is aangebracht, en middelen voor het injekteren van ladingen in de drijvende poert of poorten. 19ο Inrichting volgens conclusie 18, gekenmerkt dooi 10 de aanwezigheid van de eerste en de tweede drijvende poort.
  9. 20. Inrichting volgens conclusie 18, gekenmerkt dooi de aanwezigheid van de derde en de vierde drijvende poort en de stuui* gebieden.
  10. 21. Inrichting volgens conclusie 18, gekenmerkt dooi 15 de aanwezigheid van de eerste en de derde drijvende poort en het stuurgebied.
  11. 22. Inrichting volgens conclusie 21, met het kenmerk, dat de eerste en de' derde drijvende poort verbonden zijn.
  12. 23. Inrichting volgens conclusie 22, verder gekenmerk t 20 doordat het de tweede en de vierde drijvende poort bevat, welke poorten verbonden zijn. 24c Inrichting volgens conclusie 22,met het k e n -m e r k,dat een basisbreedte(lengte) van de eerste PIP-transistor kleiner is dan die van de tweede PlP-transistor.
  13. 25. Halfgeleiderinrichting, gekenmerkt door een niet vluchtig halfgeleidergeheugen dat, in hoofdvlakgebieden van een halfgeleidersubstraat van een geleidbaarheidstype, bestaat uit een injektorgebied met een geleidbaarheidstype tegengesteld aan dat van een substraat, een basisgebied van dit tegengestelde geleidbaarheids-30 type dat zodanig is aangebracht dat het op afstand ligt van het injektorgebied, een collectorgebied van het genoemde eerste geleidbaar-heidstype dat binnen het basisgebied is aangebracht, een stuurgebied jyan het genoemde tegengestelde geleidbaarheidstype dat zodanig is aan- 7908660 _ gebracht dat het op afstand ligt van het basisgebied, en een drijvende poort die aangebracht is door een isolerende laag op het hoofdvlak van het halfgeleidersubstraat tassen het stuurgebied en het basisgebied, terwijl verder middelen aanwezig zijn voor het injekteren 5 van ladingen in de drijvende poort» 26» Saifgeleiderinrichting, gekenmerkt door een niet vluchtig halfgeleidergeheugen dat, in hoofdvlakgebieden van een halfgeleidersubstraat van een eerste geleidbaarheidstype, bestaat uit een injektorgebied met een geleidbaarheidstype tegengesteld aan dat van 10 het substraat, een basisgebied met dit tegengestelde geleidbaarheids-type en zodanig aangebracht dat het op afstand ligt van het injektorgebied, een collectorgebied van het eerste geleidbaarheidstype dat aangebracht is binnen het basisgebied, en een drijvende poort die aangebracht is door een isolerende laag op het hoofdvlak van het 15 substraat tussen het injektorgebied en het basisgebied, terwijl verder middelen aanwezig zijn voor het injekteren van ladingen in de drijvende poort» Ί 7908860
NL7908660A 1978-11-29 1979-11-29 Halfgeleidergeheugen. NL7908660A (nl)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP14648678A JPS5574179A (en) 1978-11-29 1978-11-29 Semiconductor non-volatile memory
JP14648678 1978-11-29
JP14648778 1978-11-29
JP14648778A JPS5574180A (en) 1978-11-29 1978-11-29 Non-volatile memory
JP1908679 1979-02-19
JP1908679U JPS55122299U (nl) 1979-02-19 1979-02-19

Publications (1)

Publication Number Publication Date
NL7908660A true NL7908660A (nl) 1980-06-02

Family

ID=27282490

Family Applications (1)

Application Number Title Priority Date Filing Date
NL7908660A NL7908660A (nl) 1978-11-29 1979-11-29 Halfgeleidergeheugen.

Country Status (5)

Country Link
US (1) US4429326A (nl)
CA (1) CA1128660A (nl)
DE (1) DE2947920C2 (nl)
GB (1) GB2037076B (nl)
NL (1) NL7908660A (nl)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706107A (en) * 1981-06-04 1987-11-10 Nippon Electric Co., Ltd. IC memory cells with reduced alpha particle influence
JPS5851561A (ja) * 1981-09-24 1983-03-26 Hitachi Ltd 半導体集積回路装置
US5541875A (en) * 1994-07-01 1996-07-30 Advanced Micro Devices, Inc. High energy buried layer implant to provide a low resistance p-well in a flash EPROM array
KR100241524B1 (ko) * 1996-12-28 2000-02-01 김영환 플래쉬 메모리 셀
US6091634A (en) * 1997-04-11 2000-07-18 Programmable Silicon Solutions Compact nonvolatile memory using substrate hot carrier injection
US6717203B2 (en) * 2002-07-10 2004-04-06 Altera Corporation Compact nonvolatile memory using substrate hot carrier injection
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893085A (en) * 1973-11-28 1975-07-01 Ibm Read mostly memory cell having bipolar and FAMOS transistor
US4112509A (en) * 1976-12-27 1978-09-05 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device

Also Published As

Publication number Publication date
DE2947920C2 (de) 1984-01-26
DE2947920A1 (de) 1980-06-04
GB2037076B (en) 1983-05-05
GB2037076A (en) 1980-07-02
CA1128660A (en) 1982-07-27
US4429326A (en) 1984-01-31

Similar Documents

Publication Publication Date Title
US7939879B2 (en) Semiconductor device
US4233526A (en) Semiconductor memory device having multi-gate transistors
JP3909116B2 (ja) シングルゲート不揮発性メモリセル
CA1078516A (en) Bulk charge coupled devices with read out gates
US6081451A (en) Memory device that utilizes single-poly EPROM cells with CMOS compatible programming voltages
CA1116297A (en) Ram jfet memory with floating gates
GB1602361A (en) Semiconductor memory devices
EP0198040B1 (en) Nonvolatile memory cell
CN106233455B (zh) 非易失性半导体存储装置
TW200402872A (en) Semiconductor memory device
US5760438A (en) High speed flash memory cell structure and method
NL7908660A (nl) Halfgeleidergeheugen.
WO2006033719A2 (en) Low voltage non-volatile memory cells using twin bit line current sensing
IE861393L (en) Charge coupled device
NL8000435A (nl) Niet-vluchtige, statische geheugeninrichting met vrije toegankelijkheid, alsook een werkwijze voor het niet-vluchtig opslaan van informatie in een geheugen inrichting.
KR960006053A (ko) 플래시 이피롬 어레이에 저저항 피-웰을 제공하는 고에너지 매몰층 임플란트
JPS63252481A (ja) 不揮発性半導体メモリ
US5850093A (en) Uni-directional flash device
GB2225485A (en) A nonvolatile semiconductor memory cell
KR950004867B1 (ko) 반도체 장치
US7759721B2 (en) Single poly non-volatile memory device with inversion diffusion regions and methods for operating the same
KR101700992B1 (ko) 비휘발성 메모리 및 비휘발성 메모리의 제조 방법
CN104201194B (zh) 一种具有超低比导通电阻特性的高压功率器件
US5796801A (en) Charge coupled device with high charge transfer efficiency
JPH10163457A (ja) 共通ソースとしてnタンクを用いたepromセル・アレイ

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed