DE2334225B2 - Verfahren zur herstellung von schaltungsanordnungen aus integrierten schaltungskreisen - Google Patents
Verfahren zur herstellung von schaltungsanordnungen aus integrierten schaltungskreisenInfo
- Publication number
- DE2334225B2 DE2334225B2 DE19732334225 DE2334225A DE2334225B2 DE 2334225 B2 DE2334225 B2 DE 2334225B2 DE 19732334225 DE19732334225 DE 19732334225 DE 2334225 A DE2334225 A DE 2334225A DE 2334225 B2 DE2334225 B2 DE 2334225B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- circuits
- passages
- mask
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910052749 magnesium Inorganic materials 0.000 claims description 11
- 239000011777 magnesium Substances 0.000 claims description 11
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 10
- SNAAJJQQZSMGQD-UHFFFAOYSA-N aluminum magnesium Chemical compound [Mg].[Al] SNAAJJQQZSMGQD-UHFFFAOYSA-N 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 description 20
- 239000011521 glass Substances 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 12
- 230000000873 masking effect Effects 0.000 description 10
- 238000012360 testing method Methods 0.000 description 7
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11801—Masterslice integrated circuits using bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung komplizierter Schaltungsanordnungen, bei dem
verschiedene Funktionen erfüllende Schaltungskreise als monolithische Einheiten auf der Oberfläche einer
gemeinsamen Halbleiterscheibe erzeugt und dann die tür die Schaltungsanordnung benötigten, durch Messen
als brauchbar festgestellten Schaltungskreise durch abwechselndes Aufbringen von mindestens
zwei durch isolierende Schichten getrennte metallische Schichten miteinander zu der gewünschten
Schaltungsanordnung verbunden werden.
Solche Verfahren sind durch die US-PS 3 553 830. 3633268 und 3618201 bekannt. Den bekannten
Verfahren ist gemeinsam, daß die auf der Oberfläche der gemeinsamen Halbleiterscheibe gebildeten monolithischen
Einheiten auf ihre Funktionsfähigkeit geprüft werden und dann nur die funktionsfähigen
Einheiten zu der gewünschten komplizierten Schaltungsanordnung verbunden werden. Bei dem Verfahren
nach der US-PS 3553 830 werden zwar die Einheiten zunächst gruppenweise parallel geschaltet,
jedoch werden alle Einheiten einer Parallelschaltung einzeln geprüft, bis eine brauchbare Einheit gefunden
ίο worden ist. Die anderen Einheiten werden dann aus
der Parallelschaltung entfernt. Dabei findet also nicht
einmal eine vollständige Prüfung aller Elemente statt. Die US-PS 3633268 offenbart eine spezielle Leitungsführung
zur Überbrückung nicht brauchbarer
Elemente. Aus der US-PS 3 618 201 ist es endlich bekannt,
Blockbereiche zu bilden, die eine geeignete Anzahl als brauchbar festgestellte Elemente enthalten,
und die brauchbaren Elemente eines Blockbereiches nach vorbereiteten Standardmustern so zu verknüpfen,
daß eine Anzahl integrierter Schaltungen verschiedener Typen auf der gemeinsamen Halbleiterscheibe
gebildet werden.
Endlich ist aus der DT-OS 1945 665 ein Verfahren
der eingangs beschriebenen Art bekannt, bei dem zunächst alle Elemente einer Halbleiterscheibe geprüft
und die Anschlußstellen der als brauchbar festgestellten Elemente mittels einer ersten Metallisierungsschicht so verlegt werden, daß die Verknüpfung der
Schaltungselemente von den neuen Anschlußstellen aus nach einem Standardmuster erfolgen kann.
Besonders dieses Verfahren macht es möglich, mit geringem Aufwand komplizierte Schaltungsanordnungen
zu erstellen und auch eine relativ hohe Ausbeute an Halbleiterscheiben mit funktionierenden,
komplizierten Schaltungsanordnungen zu erzielen. Im Gegensatz dazu führt beispielsweise das Verfahren
nach der US-PS 3 633 268 lediglich zu einer Vielzahl von einfachen Schaltungen, die beispielsweise durch
Zertrennen der Scheibe dann einzeln verwendet werden können.
Das die Herstellung komplizierter Schaltungsanordnungen ermöglichende Verfahren nach der DT-OS
1 945 665 ist besonders zur Herstellung von Versuchsanordnungen oder Prototypen geeignet, weil es
den Zugang zu dem größten Teil der viellagigen, der Signalführung dienenden Verbindungsleitungen ermöglicht
und die meisten Möglichkeiten zur Anbringung von Änderungen oder Korrekturen bietet. Für
die Serienfertigung haben sich jedoch gewisse Probleme
daraus ergeben, daß auch bei der Weiterverarbeitung der Halbleiterscheibe, die zur Herstellung der
gewünschten, komplizierten Schaltungsanordnung erforderlich ist, Defekte auftreten können, welche die
Halbleiterscheibe unbrauchbar machen können. Von besonderer Bedeutung hat sich dabei das Problem feiner
Löcher in den Isolierschichten erwiesen. Es besteht die Gefahr, daß sich unter solchen feinen Löchern
befindende monolithische Einheiten oder Zellen bei der Weiterverarbeitung der Halbleiterscheibe
zerstört werden, ohne daß eine solche Zerstörung bei der Produktion festgestellt werden könnte.
Es besteht auch keine Möglichkeit, das nach dem Prüfen der Schaltungselemente festgelegte Leitungsmuster
noch zu ändern, wenn eine vorher ordnungsgemäß funktionierende Einheit bei der Weiterverarbeitung
der Halbleiterscheibe defekt wird. Auf diese Weise kann noch immer ein erheblicher Ausschuß entstehen.
Der Erfindung liegt die Aufgabe zugrunde, das ein-
gangs genannte Verfahren so zu verbessern, daß insbesondere
bei Serienprodukten der Umfang des aus den genannten Gründen auftretenden Ausschusses
vermindert wird.
Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß nach dem Aufbringen einer Durchlässe zu
den Anschlußstellen dei Schaltungskreise aufweisenden ersten Isolierschicht und einer mit den Anschlußstellen
verbundenen, vorläufige Signalwege für die Funktion der Schaltungsanordnung bildenden ersten
Metallschicht die Funktion aller Schaltungskreise geprüft und die Lage aller ordnungsgemäß funktionierenden
Schaltungskreise bestimmt und aufgezeichnet wird und danach auf die erste Metallschicht eine
zweite Isolierschicht, die ebenfalls wenigstens zu den ordnungsgemäß funktionierenden Schaltungskreisen
führende Durchlässe aufweist, und darauf eine durch die Durchlässe hindurchgreifende zweite Metallschicht
aufgebracht wird, die gemäß einer Anschlußstellen-Verlegungsmaske ausgewählte Anschlußstellen
bildet, die mit den ordnungsgemäß funktionierenden und zu der komplizierten Schaltungsanordnung
verknüpften Schaltungskreisen in Verbindung stehen.
Bei dem erfindungsgemäßen Verfahren wird also im Gegensatz zu den bekannten Verfahren der Verfahrensschritt
zum Testen und Registrieren aller Zellen der Scheibe an eine Stelle verlegt, die dem Aufbringen
der ersten Metallschicht folgt, und es sind die Schritte zum Erzeugen der Ap.schlußstellen-Verlegungsschicht
und der Signalführungsschicht vertauscht. Infolge dieser beiden Änderungen ist ein
Verlust an brauchbaren Schaltungskreisen, der durch das Aufbringen der ersten Isolier- und Metallschichten
eintritt, durch die nachfolgende Prüfung der Schaltungskreise feststellbar und kann bei der Ausbildung
der zweiten Metallschicht berücksichtigt werden. Demgemäß braucht eine Scheibe, bei der durch das
Aufbringen der ersten Isolier- und Metallschichten Schaitungskreise defekt geworden sind, nicht als Ausschuß
ausgeschieden zu werden, und es wird eine höhere Ausbeute an guten Scheiben erzielt. Zwar ist es
auch noch möglich, daß die erste Metallschicht beim Aufbringen der zweiten Metallschicht beschädigt
wird, weil die dazwischen angeordnete Isolierschicht Unterbrechungen, insbesondere feine Löcher aufweist,
jedoch ist diese Wahrscheinlichkeit bedeutend geringer, weil die Metallisationsschicht, welche die
Leitungen zur Verbindung der Elemente der monolithischen Einheiten aufweist, sehr viel empfindlicher
ist als die darüber angeordnete, erste Metallisationsschicht. Beispielsweise haben die Leitungen zur Verbindung
der Elemente der monolithischen Einheiten eine typische Breite von 10 μιτι und eine Dicke von
I μηη, wogegen Verbindungsleitungen in der ersten
Metallisationsschicht eine Mindestbreite von 50 μΐη
und eine Dicke von 2 μιτι aufweisen. Weiterhin ist
die Dichte der Verbindungsleitungen der monolithischen Einheiten gewöhnlich wenigstens doppelt so
groß wie diejenige der Verbindungsleitungen in der ersten Metallisationslage. Infolgedessen ist die Wahrscheinlichkeit,
daß in der ersten Metallisationslage Schäden entstehen, welche die hergestellte Schaltungsanordnung
unbrauchbar machen, nur sehr gering.
Bei einer bevorzugten Ausführungsform des erfindurtgsgemäßen
Verfahrens wird zur Herstellung wenigstens einer der Metallschichten auf die Isolier-
«u-hicht eine Maske aufgebracht, welche die Teile und
die Durchlässe der Isolierschicht frei läßt, welche von der Metallschicht bedeckt werden sollen, und welche
aus einer Grundschicht aus Magnesium und einer über die Grundschicht überstehenden Deckschicht aus
Aluminium besteht. Dann wird die Metallschicht auf die Maske, die Isolierschicht und die im Bereich von
deren Durchlässen freien Stellen der darunterliegenden Oberfläche aufgebracht und weiterhin die Magnesium-Aluminium-Maske
mit den darauf abgeschiedenen Teilen der Metallschicht entfernt.
Nach dem beschriebenen Verfahren hergestellte Scheiben oder Scheibenteile umfassen integrierte
Schaltungskreise kleiner oder mittlerer Größe (»small scale integrated circuits« SSI b?.w. »medium scale in-
*5 tegrated circuits« MSI), deren Verbindungen durch
drei Metallisationslagen gebildet werden. Die Verbindungen zwischen verschiedenen Metallisationslagen
werden als Durchlässe bezeichnet. Die drei Metallisationslagen werden als (1) interne Verbindungen zur
Bildung von SSI- oder MSI-Zellen, (2) Anschlußstellen-Verlegungsschicht,
die in bezug auf die Lage der brauchbaren Schaltungskreise für eine einzelne Scheibe oder eine Mehrfachscheibe ausgewählt ist,
und (3) Signalführungsschicht, die vornehmlich zur Verbindung der Zellen zur vollständigen Schaltungsanordnung
dient, bezeichnet.
Bei Anwendung des Verfahrens wird ein monolithischer, integrierter Schaltungskreis zur Ausführung
einer logischen Funktion gebildet, der Zellen und elektrische Kontaktstellen an der Oberfläche einer
Halbleiterscheibe umfaßt. Die Technik zur Herstellung monolithischer, integrierter logischer Schaltungskreise
auf einer Scheibe aus einem geeigneten Halbleitermaterial, wie beispielsweise Silizium, ist bekannt.
Als Ergebnis einer solchen Behandlung ist die Scheibe mit einer Vielzahl von Zellen und einer ersten
Metallisationslage versehen.
Beispielsweise können die Zellen und die erste Metallisationslage durch Anwendung der folgenden Verfahrensschritte
erhalten werden. Zunächst wird eine Scheibe aus p-Halbleitermaterial beschafft. Als zweites
wird die Scheibe oxydiert, um an der Oberfläche der Scheibe eine isolierende Schicht zu bilden, beispielsweise
aus Siliziumdioxid. Als drittes wird die Siliziumdioxidschicht selektiv maskiert. Als viertes wird
die Scheibe mit der maskierten Siliziumdioxidschicht einem Diffusionsprozeß unterworfen, um mit Fremdatomen
dotierte Bereiche tief in die Scheibe einzubringen. Als fünftes wird auf der Scheibe durch Epitaxie
eine Schicht vom η-Typ aufgebracht. Als sechstes wird die Scheibe mit einer Isolationsschicht selektiv
maskiert und durch einen Diffusionsvorgang weiter dotiert. Als siebentes werden durch selektive Maskierung
und Diffusionsvorgänge Widerstands- und Basisbereiche in der Scheibe erzeugt. Als achtes werden
durch selektive Maskierung und Diffusionsvorgänge Emitter und η-dotierte Bereiche erzeugt. Als neuntos
wird in die gesamte Rückseite der Scheibe Gold eindiffundiert.
Als zehntes werden in der Oxidschicht auf der Oberfläche der Scheibe durch eine selektive Maskierung
in der Oxidschicht Kontaktstellen geöffnet. Als elftes werden galvanische Kontakte erzeugt, beispielsweise
mit Hilfe eines Legicrungs-Sintervcrfahrens aus Aluminium. Endlich wird als zwölftes die
Aluminiumschicht selektiv maskiert und geätzt, um eine logische Basiszelle vom SSl- oder MSI-Typ zu
bilden.
L·
Nach der Herstellung der logischen Basiszellen auf der Scheibe wird die vervollständigte Scheibe mit einer
komplizierten Schaltungsanordnung nach der nachstehend aufgeführten Verfahrensfolge erzeugt:
1. Abscheiden von Mg und Al
2. Erzeugen der Pilzmaske
3. Aufbringen von Glas (1. Durchlässe)
4. Entfernen der Pilzmaske
5. Abscheiden von Al
6. Maskieren und Ätzen der Signalführungsschicht
7. Testen und Registrieren aller Zellen der Scheibe
8. Abscheiden von Mg und Al
9. Erzeugen der Pilzmaske
10. Aufbringen von Glas (2. Durchlässe)
11. Entfernen der Pilzmaske
12. Abscheiden von Al
13. Maskieren und Ätzen der Anschlußstellen-Verlegungsschicht.
Bei dem Verfahren wird also zunächst eine isolierende Glasschicht aufgebracht, wozu die Schritte 1 bis
4 dienen. Diese vier Schritte bilden eine Methode zur Ausbildung einer Glasschicht mit sich verjüngenden
Aussparungen, die durch die Anwendung einer Magnesium-Aluminium-Maske mit einer pilzförmigen
Gestalt erzielt werden, bei der das Magnesium den Stiel und das Aluminium den überstehenden Hut bildet.
Wenn Glas durch Zerstäuben auf eine solche Scheibe aufgebracht wird, die an ausgewählten Stellen
eine solche pilzförmige Maske aufweist, lagert sich das Glas auf der Scheibe und den Hüten der Pilze sowie
am Stiel der Pilze in einer verlaufenden Form ab. Die pilzförmige Maske wird dann entfernt, so daß in der
Glasschicht sich nach außen erweiternde öffnungen oder Durchlässe zurückbleiben. Diese Methode ist in
der US-PS 3 700510 vom 24. 10. 1972 beschrieben.
Nach der Bildung der Glasschicht mit den ersten Durchlässen wird eine Aluminium-Metallisationslage
mit einem speziellen Muster von Verbindungsleitungen erzeugt, wie es die Schritte 5 und 6 angeben. In
der beschriebenen Folge wird eine Aluminiumschicht auf die Glasschicht mit den ersten Durchlässen aufgebracht
und dann derart maskiert und geätzt, daß das gewünschte Muster der Verbindungsleitungen entsteht.
Bei dein Verfahren kann das Muster der Aluminium-VcrbindungsIeitungen
auch durch eine negative Maskierung erzielt werden, beispielsweise nach der Methode, die in der Patentanmeldung P 2334213.4
beschrieben ist. Bei einer negativen Maskierung wird im Anschluß an die Schritte 1 bis 4 zunächst auf die
Glasschicht mit den ersten Durchlässen eine Magnesiumschicht und dann auf die Magnesiumschicht eine
Aluminiumschicht aufgebracht. Die Aluminiumschicht wird dann unter Verwendung einer Photolackmaske
mit einem Ätzmittel geätzt, das Magnesium nicht wesentlich angreift. Dann wird das Magnesium
unter Verwendung der Aluminiumschicht als Maske mit einem Ätzmittel geätzt, welches das Aluminium
nicht wesentlich angreift, um das unter dem Aluminium liegende Magnesium wegzuätzen. Das Ergebnis
ist eine Magnesium-Aluminium-Maske, die Öffnungen aufweist, weiche den Verlauf der Verbindungsleitungen
definieren. Auf die freigelegten Teile der
Glasschicht mit den ersten Durchlässen und auf die Magnesium-Aluminium-Maskc wird dann gemäß
Schritt 5 eine Aluminiumschicht aufgebracht. Anschließend wird an Stelle von Schritt (·>
die Magnesium-Aluminium-Maske entfernt, die dann eine Metallisationslage mit den gewünschten Verbindungsleitupgen
zurückläßt. In beiden Fällen erfolgt dann im Schritt 7 das Testen und Registrieren aller Zellen. Danach
wird eine Glasschicht mit zweiten Durchlässen auf die Scheibe und die Aluminiumlage mit den speziellen
Verbindungsleitungen aufgebracht, wie es die Verfahrensschritte 8 bis 11 angeben. Diese Verfahrensschritte
sind die gleichen wie die Schritte 1 bis
ίο 4, die von der in der US-PS 3 700510 beschriebenen
Methode Gebrauch machen.
Dann wird auf die Glasschicht mit den zweiten Durchlässen eine Aluminiumschicht aufgebracht, wie
es der Verfahrensschritt 12 angibt. Der letzte Schritt, nämlich der Schritt 13, besteht im Maskieren und Ätzen
spezieller Verbindungsleitungen.
Bei dem Verfahren ist demnach der Verfahrensschritt zum Testen und Registrieren aller Zellen der
Scheibe an eine Stelle verlegt worden, die dem Aufbringen der zweiten Metallisationslage folgt. Daher
ist der Verlust an brauchbaren Schaltungskreisen, der zwischen den Schritten 1 bis 6 eintritt, durch den Test
und die Registrierung im Schritt 7 feststellbar und dann durch die Anschlußstcllen-Verlagerungsschicht
nach Schritt 13 korrigierbar. Demgemäß braucht eine Scheibe, die infolge der sich an die Herstellung der
Basiszellen anschließenden Verfahrensschritte einige nicht funktionierende Zellen oder Schaltungskreise
aufweist, nicht ausgeschieden zu werden. Auf diese Weise wird eine höhere Ausbeute an guten Scheiben
erzielt. Dabei kann die Identität der Scheibe in bezug auf die Maske bis zu einem späteren Punkt im Verfahren
offengehalten werden. Selbst wenn sich herausstellen sollte, daß ein größerer Anteil der Schaltungskreise
nicht funktioniert, ist es möglich, die Scheibe zugebrauchen. Wenn beispielsweise in der Isolationsschicht
Unterbrechungen vorhanden sind, wie sie unter anderem als feine Löcher vorkommen, ist die
Wahrscheinlichkeit, daß die erste Metallisationslage durch diese Unterbrechungen hindurch beschädigt
wird, beim Ätzen der zweiten Metallisationslage größer als bei nachfolgenden Ätzvorgängen. Diese Beschädigung
erfolgt mit größerer Wahrscheinlichkeit, weil die erste Metallisationsschicht dünner, schmaler
und dichter ist als die folgenden Metallisationsschichten. Beispielsweise haben Verbindungsleitungen der
ersten Metallisationsschicht eine typische Breite von 10 μιτι und eine Dicke von 1 μίτι, wogegen Verbindungsleitungen
der zweiten Metalhsationslage eine Mindestbreite von 50 μπι und eine Dicke von 2 μιτι
aufweisen. Die Dichte der Verbindungsleitungen der ersten Metallisationslage ist gewöhnlich wenigstens
doppelt so groß wie diejenige der Verbindungsleitungen der zweiten Metallisationslage.
Die beschriebene Anwendung einer negativen Maskierung führt bezüglich der Signalführung zu dem
gleichen Resultat. Der Vorteil der negativen Maskierung
besteht darin, daß die metallischen Verbindungsleitungen abgerundete oder abgeschrägte Ränder
erhalten, die zu einer größeren Zuverlässigkeit bei der Erzeugung mehrlagiger Verbindungen führen, wie
es in der genannten Patentanmeldung P 2334213.4
behandelt ist. Da weiterhin das für Magnesium verwendete Ätzmittel Aluminium nicht wesentlich an-
greift, wird auch bei der Existenz eines kleinen Loches in der Glasschicht darunterliegendes Aluminium nicht
angegriffen, so daß die Wahrscheinlichkeit der Erzeugung unbeschädigter Scheiben erhöht wird.
Soweit bei dem Verfahren die dem Testen folgen- den durch nachfolgende Behandlungsschritte tieferden
Behandlungsschritte noch tieferliegende Kompo- liegende Komponenten nicht zerstört, weil durch die
nenten zerstören können, ist die mangelnde Funktion Verwendung eines Magnesium-Ätzmittels an Stelle
feststellbar und der Fehler durch eine Verlegung der eines Aluminium-Ätzmittels tieferliegendes Alumi-Anschlußstellen
korrigierbar, indem eine andere 5 nium nicht angegriffen wird. Infolgedessen hat diese
funktionierende, sonst nicht benutzte Zelle verwendet Variante des Verfahrens eine höhere Ausbeute an
wird. Bei Anwendung der negativen Maskierung wer- brauchbaren Zellen zur Folge.
Claims (2)
1. Verfahren zur Herstellung komplizierter Schaltungsanordnungen, bei dem verschiedene
Funktionen erfüllende Schaltungskreise als monolithische Einheiten auf der Oberfläche einer gemeinsamen
Halbleiterscheibe erzeugt und dann die für die Schaltungsanordnung benötigten, durch
Messen als brauchbar festgestellten Schaltungskreise
durch abwechselndes Aufbringen von mindestens zwei durch isolierende Schichten getrennte
metallische Schichten miteinander zu der gewünschten Schaltungsanordnung verbunden
werden, dadurch gekennzeichnet, daß nach dem Aufbringen einer Durchlässe zu den Anschlußstellen
der Schaltungskreise aufweisenden ersten Isolierschicht und einer mit den Anschlußstellen
verbundenen, vorläufige Signalwege für die Funktion der Schaltungsanordnung bildenden ersten
Metallschicht die Funktion aller Schaltungskreise geprüft und die Lage aller ordnungsgemäß
funktionierenden Schaltungskreise bestimmt und aufgezeichnet wird und danach auf die erste Metallschicht
eine zweite Isolierschicht, die ebenfalls wenigstens zu den ordnungsgemäß funktionierenden
Schaltungskreisen führende Durchlässe aufweist, und darauf eine durch die Durchlässe hindurchgreifende
zweite Metallschicht aufgebracht wird, die gemäß einer Anschlußstellen-Verlegungsmaske
ausgewählte Anschlußstellen bildet, die mit den ordnungsgemäß funktionierenden und
zu der komplizierten Schaltungsanordnung verknüpften Schaltungskreisen in Verbindung stehen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung wenigstens einer
der Metallschichten auf die Isolierschicht eine Maske aufgebracht wird, welche die Teile und die
Durchlässe der Isolierschicht freiläßt, welche von der Metallschicht bedeckt werden sollen, und welche
aus einer Grundschicht aus Magnesium und einer über die Grundschicht überstehenden Deckschicht
aus Aluminium besteht, daß die Metallschicht dann auf die Maske, die Isolierschicht und
die im Bereich von deren Durchlässen freien Stellen der darunterliegenden Oberfläche aufgebracht
und dann die Magnesium-Aluminium-Maske mit den darauf abgeschiedenen Teilen der Metallschicht
entfernt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US00272706A US3821045A (en) | 1972-07-17 | 1972-07-17 | Multilayer silicon wafer production methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2334225A1 DE2334225A1 (de) | 1974-02-14 |
| DE2334225B2 true DE2334225B2 (de) | 1977-09-01 |
Family
ID=23040930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732334225 Withdrawn DE2334225B2 (de) | 1972-07-17 | 1973-07-05 | Verfahren zur herstellung von schaltungsanordnungen aus integrierten schaltungskreisen |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3821045A (de) |
| JP (1) | JPS4960183A (de) |
| DE (1) | DE2334225B2 (de) |
| FR (1) | FR2193259B1 (de) |
| GB (1) | GB1416633A (de) |
| NL (1) | NL7309532A (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207561A (ja) * | 1982-05-27 | 1983-12-03 | Honda Motor Co Ltd | 自動変速プ−リ |
| US4796194A (en) * | 1986-08-20 | 1989-01-03 | Atherton Robert W | Real world modeling and control process |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1054514A (de) * | 1963-04-05 | 1900-01-01 | ||
| FR1495285A (fr) * | 1965-10-01 | 1967-09-15 | Texas Instruments Inc | Procédé de fabrication perfectionné de circuits intégrés et circuits en comportant application |
| GB1117579A (en) * | 1967-06-09 | 1968-06-19 | Standard Telephones Cables Ltd | Manufacture of integrated circuits |
| US3618201A (en) * | 1968-02-19 | 1971-11-09 | Hitachi Ltd | Method of fabricating lsi circuits |
| GB1202137A (en) * | 1969-04-17 | 1970-08-12 | Standard Telephones Cables Ltd | Manufacture of integrated circuit |
-
1972
- 1972-07-17 US US00272706A patent/US3821045A/en not_active Expired - Lifetime
-
1973
- 1973-07-05 DE DE19732334225 patent/DE2334225B2/de not_active Withdrawn
- 1973-07-06 NL NL7309532A patent/NL7309532A/xx unknown
- 1973-07-16 FR FR7326030A patent/FR2193259B1/fr not_active Expired
- 1973-07-17 GB GB3392773A patent/GB1416633A/en not_active Expired
- 1973-07-17 JP JP48079988A patent/JPS4960183A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE2334225A1 (de) | 1974-02-14 |
| FR2193259A1 (de) | 1974-02-15 |
| GB1416633A (en) | 1975-12-03 |
| FR2193259B1 (de) | 1978-04-21 |
| NL7309532A (de) | 1974-01-21 |
| JPS4960183A (de) | 1974-06-11 |
| US3821045A (en) | 1974-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4223455C2 (de) | Halbleiterdrucksensor und Herstellungsverfahren | |
| DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
| DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
| DE2022834A1 (de) | Verfahren zur Herstellung integrierter Schaltungen | |
| DE68920291T2 (de) | Verfahren zum Herstellen von leitenden Bahnen und Stützen. | |
| DE112018003756B4 (de) | Prüfung und initialisierung von klein-chips auf wafer-niveau | |
| DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
| DE2313219B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung | |
| DE4203114C2 (de) | Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen | |
| DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
| DE68917003T2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind. | |
| DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
| DE1764378A1 (de) | Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung | |
| DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
| DE1924712C3 (de) | Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung | |
| DE2534132C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| EP0013728B1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
| DE69220559T2 (de) | Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen | |
| EP0105189B1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
| EP0103690B1 (de) | Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen | |
| DE2334225B2 (de) | Verfahren zur herstellung von schaltungsanordnungen aus integrierten schaltungskreisen | |
| DE1564743A1 (de) | Verfahren zur Herstellung von Halbleitergeraeten mit daran befestigten Anschlussleitungen | |
| DE19750896A1 (de) | Halbleitereinrichtung mit einer leitenden Schicht und Herstellungsverfahren derselben | |
| DE2703473C2 (de) | ||
| DE10206150B4 (de) | Prozesslinieninterne Detektionsvorrichtung für Defekte in selbstjustierten Kontakten und Verfahren zur Herstellung derselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BHJ | Nonpayment of the annual fee |